JP6008930B2

JP6008930B2 - 電力変換装置

Info

Publication number: JP6008930B2
Application number: JP2014245528A
Authority: JP
Inventors: 和俊粟根
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2014-12-04
Filing date: 2014-12-04
Publication date: 2016-10-19
Anticipated expiration: 2034-12-04
Also published as: JP2016111776A

Description

この発明は電力変換装置に関し、特に、半導体スイッチ素子をオン／オフ駆動する一連のパルス間に設定されるデッドタイムを負荷電流に応じて任意に制御可能とした電力変換装置に関する。

電力変換装置には、複数の半導体スイッチ素子が設けられている。半導体スイッチ素子は、例えばＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）から構成される。電力変換装置では、それらの半導体スイッチ素子のオン／オフを制御することにより、電力変換が行われる。

電力変換装置の複数の半導体スイッチ素子は、上アーム側と下アーム側とに分けて設けられている。上アーム側の半導体スイッチ素子と下アーム側の半導体スイッチ素子とは直列接続されている。このとき、直列接続された上アーム側の半導体スイッチ素子と下アーム側の半導体スイッチ素子が同時にオンとなると、アーム短絡が発生する可能性がある。従って、上アーム側の半導体スイッチ素子と下アーム側の半導体スイッチ素子とが同時にオンにならないように、デッドタイムを設けることは周知の技術である。

以下、デッドタイムについて簡単に説明する。上述したように、デッドタイムの期間内では、直列接続される上アーム側の半導体スイッチ素子と下アーム側の半導体スイッチ素子とが同時にオンすることはない。すなわち、デッドタイムとは、上アーム側の半導体スイッチ素子と下アーム側の半導体スイッチ素子との両方がオフになる時間のことである。半導体スイッチング素子を駆動させるパルス信号間に、このデッドタイムが設定される。このように、デッドタイムとは、上アーム側の半導体スイッチ素子をオフ（またはオン）させるタイミングと下アーム側の半導体スイッチ素子をオン（またはオフ）させるタイミングとの時間差のことである。

しかしながら、デッドタイム中は電力伝送が行われない。そのため、デッドタイムを必要以上に長くとると、電力変換装置の変換効率が低下する。

そこで、デッドタイムを減らすために、入力電圧に応じてデッドタイムを制御する方法が提案されている（例えば、特許文献１参照）。特許文献１では、入力電圧に対してデッドタイムを予め設定された値に変化させるデッドタイム制御電圧を発生するデッドタイム制御電圧発生回路が設けられている。入力電圧が第１の閾値Ｖｘ１より小さい場合には、デッドタイム制御電圧は、第１の勾配で減少する。また、入力電圧が第１の閾値Ｖｘ１以上で第２の閾値Ｖｘ２より小さい場合には、デッドタイム制御電圧は、第１の勾配より小さい第２の勾配で減少する。さらに、入力電圧が第２の閾値Ｖｘ２以上の場合には、デッドタイム制御電圧は、第３の勾配で増加する。

一方で、昨今、ＤＣ／ＤＣコンバータに設けられているリアクトル、トランス、および、コンデンサの小型化のために、スイッチング周波数は高周波化する傾向にある。高周波化の際には、しばしば、ワイドバンドギャップ半導体から成る半導体スイッチ素子を用いる。

ワイドバンドギャップ半導体としては、例えば、ＳｉＣ（Silicon-Carbide、炭化ケイ素）がある。ＳｉＣ半導体は、Ｓｉ半導体に比べて、バンドギャップが広い。そのため、ＳｉＣ半導体は、高周波パワーデバイスに適している。

Ｓｉ半導体は、ユニポーラ動作が困難な高電圧領域で使用可能である。Ｓｉ半導体は、スイッチング時に発生するスイッチング損失を大幅に低減することができる。そのため、電力損失の大幅な低減が可能になる。

また、Ｓｉ半導体は、電力損失が小さく、耐熱性が高い。そのため、Ｓｉ半導体を用いて冷却部を備えたパワーモジュールを構成した場合、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化が可能になる。それにより、半導体モジュールの一層の小型化が可能になる。

一方、ＳｉＣを用いたＭＯＳＦＥＴは、ボディダイオードに通電すると特性が劣化するという問題がある。そのため、ＳＢＤ（Schottky Barrier Diode）をＭＯＳＦＥＴに並列接続する方法が提案されている（例えば、特許文献２参照）。当該方法では、ＳＢＤに電流が流れるように、素子の寄生インダクタンスの特性を制御する。

特許第３４８４６２５号公報特許第５５２５９１７号公報

高周波化により、スイッチング周波数を増大させると、スイッチング周期に対するデッドタイムの割合が増加する。その結果、電力伝送時間が減少し、電力変換装置の効率が低下する。そのため、デッドタイムを低減させる必要がある。

しかしながら、特許文献１では、高周波化についての考慮がない。高周波化対応のためには、特許文献１の方法では、デッドタイムの低減が不十分であり、更なるデッドタイムの低減が必要である。

また、特許文献２は、インダクタンス作り込みのための空間が必要である。そのため、半導体スイッチ素子の寸法増大を招く。その結果、電力変換装置の大型化やコスト増という問題が発生する。さらに、特許文献２では、ＭＯＳＦＥＴにＳＢＤを並列接続しているため、同期整流を行う場合であっても、電流値によってはデッドタイム中にボディダイオードに通電し得るため、ボディダイオードの通電劣化が問題である。

この発明は、上記のような問題点を解決するためになされたものであり、デッドタイムを負荷電流に応じて制御可能とすることで、スイッチング素子の寸法が増大することなく、電力変換の効率を向上させることが可能な電力変換装置を得ることを目的とする。

この発明は、半導体スイッチ素子と、上記半導体スイッチ素子に流れる電流を検出する電流検出部と、上記半導体スイッチ素子に対してデッドタイムが設定されたゲートパルス信号を印加して、上記半導体スイッチ素子のオン／オフを制御する制御器とを備え、上記制御器は、上記電流検出部によって検出された上記電流の値に応じて、上記半導体スイッチ素子のスイッチング周期に対する上記デッドタイムの割合を制御するものであって、上記制御器は、上記半導体スイッチ素子に流れる電流の変化量に対して上記デッドタイムの変化量が負特性を有するように、上記半導体スイッチ素子のスイッチング周期に対する上記デッドタイムの割合を制御し、上記半導体スイッチに流れる電流の変化量と上記デッドタイムの変化量との関係は、上記電流の変化量に対する上記デッドタイムの変化量の傾きが変化する変曲点を有し、上記変曲点を境にして、上記電流が大きい領域に比べて上記電流が小さい領域においては上記デッドタイムの変化量の傾きが大きく、且つ、後述する関係式（１）を満たし、ここで、ｍａｘｄｕｔｙはデューティの最大値（上記スイッチング周期Ｔｓｗの一周期に対する電力伝送期間の割合を最大値０．５で表した場合）、ｔｄは上記デッドタイム、Ｔｓｗは上記スイッチング周期である、電力変換装置である。

この発明に係る電力変換装置は、半導体スイッチ素子に流れる電流の値に応じて、スイッチング周期に対するデッドタイムの割合を制御するようにしたので、スイッチング素子の寸法が増大することなく、電力変換装置の変換効率の向上および電力変換装置の長寿命化を実現することができる。

スイッチング遅延時間の電流依存性をグラフで示した説明図である。この発明の実施の形態１に係る電力変換装置の構成を示す構成図である。この発明の実施の形態１に係る電力変換装置に設けられた制御器の構成を示すブロック図である。この発明の実施の形態１に係る電力変換装置における電流と許容最大デューティとの関係をグラフで示した説明図である。この発明の実施の形態１に係る電力変換装置における電流とデッドタイムとの関係をグラフで示した説明図である。この発明の実施の形態１に係る電力変換装置におけるゲート駆動信号生成方法を示した説明図である。この発明の実施の形態１に係る電力変換装置のスイッチング素子に流れる電流の算出方法を示した説明図である。この発明の他の実施の形態に係る電力変換装置のスイッチング素子に流れる電流の算出方法を示した説明図である。

この発明は、デッドタイムの下限値を負荷電流に応じて制御する電力変換装置に関する。この発明の電力変換装置においては、半導体スイッチ素子に流れる電流値に応じて、半導体スイッチ素子のスイッチング周期に対するデッドタイムの割合を制御する。

図１は、スイッチング遅延時間の電流依存性データを示すグラフである。図１のグラフにおいて、横軸は電流［Ａ］、縦軸はスイッチング遅延時間［ｎｓ］である。図１に示されるように、ターンオン時間Ｔｏｎとターンオフ時間Ｔｏｆｆは共に電流依存性がある。しかしながら、ターンオン時間Ｔｏｎとターンオフ時間Ｔｏｆｆの変化度合は異なっている。電流増加に伴うターンオフ時間Ｔｏｆｆの減少度合のほうが、ターンオン時間Ｔｏｎの増加度合より大きい。そのため、ターンオン時間Ｔｏｎとターンオフ時間Ｔｏｆｆとの差（Ｔｏｆｆ−Ｔｏｎ）は、電流が増加するにつれて、減少する傾向にあることがわかる。

この差（Ｔｏｆｆ−Ｔｏｎ）は、最低限必要なデッドタイムである。従って、以下の関係が成り立つ。
電流が小さい領域での最低限必要なデッドタイム＞
電流が大きい領域での最低限必要なデッドタイム

電流依存性を考慮しない場合、最低限必要なデッドタイムは、電流が小さい領域の値を元に一定値に設定することになる。そのため、電流が大きい領域では、デッドタイムに余裕がある状態となる。すなわち、電流が大きい領域では、デッドタイムの減縮が可能である。

よって、この発明では、半導体スイッチ素子に流れる電流の値に応じて、半導体スイッチ素子のスイッチング周期に対するデッドタイムの割合を変化させる。具体的には、電流値の増加に応じて、デッドタイムの割合を低下させる。これにより、デッドタイムの時間長を全体として削減することができる。その結果、電力変換装置の電力伝達時間を向上させることができる。

以下に、添付図面を参照し、この発明の実施の形態に係る電力変換装置について説明する。なお、以下に示す実施の形態によりこの発明が限定されるものではない。

実施の形態１．
図２は、本発明の実施の形態１に係る電力変換装置の構成を示す図である。実施の形態１に係る電力変換装置は、図２に示すように、１次側及び２次側ともにフルブリッジ回路の絶縁型ＤＣ／ＤＣコンバータである。

図２の構成について説明する。
ＤＣ／ＤＣコンバータ２は、図２に示す、バッテリ１（外部直流電源）から負荷１２（外部負荷）までの構成要素で構成されている。ＤＣ／ＤＣコンバータ２は、１次側の第１のモジュール２０と、２次側の第２のモジュール２１と、トランス６と、制御器１４とから構成されている。トランス６は、第１のモジュール２０と第２のモジュール２１との間に接続されている。また、第１のモジュール２０はバッテリ１に接続されている。第２のモジュール２１は負荷１２に接続されている。

まず、第１のモジュール２０の構成について説明する。
第１のモジュール２０には、４つの１次側スイッチング素子５ａ〜５ｄが設けられている。スイッチング素子５ａ〜５ｄは、例えば、ＭＯＳＦＥＴから構成されている。スイッチング素子５ａ〜５ｄは、フルブリッジ回路を構成している。スイッチング素子５ａ，５ｃが上アーム側、スイッチング素子５ｂ，５ｄが下アーム側に配置されている。また、スイッチング素子５ａ，５ｂは直列に接続されている。以下、スイッチング素子５ａとスイッチング素子５ｂとの接続点を、接続点１６ｅと呼ぶ。同様に、スイッチング素子５ｃ，５ｄは直列に接続されている。以下、スイッチング素子５ｃとスイッチング素子５ｄとの接続点を、接続点１６ｆと呼ぶ。接続点１６ｅと接続点１６ｆには、トランス６の１次巻線６ａが接続されている。１次巻線６ａは、トランス６のコアに巻き回されている。また、スイッチング素子５ａ，５ｂから構成される直列体の両端１６ａ，１６ｂ、および、スイッチング素子５ｃ，５ｄから構成される直列体の両端１６ｃ，１６ｄには、第１の電圧検出回路４と第１の平滑コンデンサ３とが並列に接続されている。第１の電圧検出回路４は、スイッチング素子５ａ〜５ｄのうちのオン状態のスイッチング素子に印加される電圧を検出する。さらに、バッテリ１が、第１の電圧検出回路４と第１の平滑コンデンサ３とに並列に接続されている。

このように、スイッチング素子５ａ〜５ｄ、第１の電圧検出回路４、および、第１の平滑コンデンサ３は、第１のモジュール２０を構成している。

次に、第２のモジュール２１の構成について説明する。
第２のモジュール２１には、４つの２次側整流ダイオード７ａ〜７ｄが設けられている。整流ダイオード７ａ〜７ｄは、フルブリッジ回路を構成している。整流ダイオード７ａ，７ｃが上アーム側、整流ダイオード７ｂ，７ｄが下アーム側に配置されている。また、整流ダイオード７ａ，７ｂは直列に接続されている。以下、整流ダイオード７ａと整流ダイオード７ｂとの接続点を、接続点１７ｅと呼ぶ。同様に、整流ダイオード７ｃ，７ｄは直列に接続されている。以下、整流ダイオード７ｃと整流ダイオード７ｄとの接続点を、接続点１７ｆと呼ぶ。接続点１７ｅと接続点１７ｆには、トランス６の２次巻線６ｂが接続されている。２次巻線６ｂは、トランス６のコアに巻き回されている。また、整流ダイオード７ａ，７ｂから構成される直列体の両端１７ａ，１７ｂ、および、整流ダイオード７ｃ，７ｄから構成される直列体の両端１７ｃ，１７ｄには、第２の電圧検出回路１０と第２の平滑コンデンサ１１とが並列に接続されている。さらに、負荷１２が、第２の電圧検出回路１０と第２の平滑コンデンサ１１とに並列に接続されている。また、整流ダイオード７ｃのカソード側と、第２の電圧検出回路１０との間には、平滑リアクトル８と電流検出回路９とが直列に接続されている。

このように、整流ダイオード７ａ〜７ｄ、第２の電圧検出回路１０、第２の平滑コンデンサ１１、平滑リアクトル８、および、電流検出回路９は、第２のモジュール２１を構成している。

制御器１４は、スイッチング素子５ａ〜５ｄに、制御線１５ａ〜１５ｄを介して接続されている。制御器１４は、制御線１５ａ〜１５ｄを介して、ゲート駆動信号を出力し、スイッチング素子５ａ〜５ｄのオン／オフを制御する。なお、制御器１４には、以下の信号（１）〜（３）が入力される。ただし、図の簡略化のため、図３では、信号（１）〜（３）を入力するための信号線は図示を省略している。
（１）第２の電圧検出回路１０で検出された電圧値Ｖｏｕｔ
（２）電流検出回路９で検出された電流値Ｉｏｕｔ
（３）スイッチング素子５ａ〜５ｄに流れる電流値Ｉｄｓ
制御器１４は、これらの信号（１）〜（３）に基づいてＰＷＭ制御を行い、スイッチング素子５ａ〜５ｄを制御する。制御器１４の内部構成および動作については、後述する。

次に、実施の形態１に係るＤＣ／ＤＣコンバータ２の動作について説明する。
図２において、スイッチング素子５ａ〜５ｄのうちのいずれか２つがオンされると、バッテリ１から、トランス６の１次巻線６ａに電流が流れる。これにより、１次巻線６ａに磁束が発生する。このとき、磁束増加を妨げるように起電力（逆起電力）が発生する。また、トランス６のコアを通じた１次巻線６ａの磁束は、２次巻線６ｂに反作用磁束を発生させる。これにより、起電力（誘導起電力）が発生して、負荷１２に電流（誘導電流）が流れる。なお、オンされるスイッチング素子の位置が変わることにより、電流の向きは逆になる。このように、スイッチング素子５ａ〜５ｄは、誘導性負荷である負荷１２を駆動している。

図３は、ＰＷＭ制御を行う制御器１４の構成を示したブロック図である。
図３に示すように、制御器１４は、除算部１４０と、減算部１４１と、ＰＩ制御部１４２と、比例制御部１４３と、リミッター１４４と、ＰＷＭ制御部１４５と、ゲート駆動信号生成部１４６と、第１のルックアップテーブル部１４７と、第２のルックアップテーブル部１４８とを備えている。

以下、制御器１４の動作について説明する。

まず、除算部１４０に、目標値Ｐｏｕｔ＊が入力される。この目標値Ｐｏｕｔ＊は、ＤＣ／ＤＣコンバータ２が負荷１２に供給する出力電力Ｐｏｕｔに対する目標値である。目標値Ｐｏｕｔ＊は一定値であり、当該値は、負荷１２に合わせて、予め設定されて、制御器１４内に予め保持されている。あるいは、目標値Ｐｏｕｔ＊を、外部（例えば負荷１２）からの指令値として、電力変換装置に入力するようにしてもよい。さらに、除算部１４０には、第２の電圧検出回路１０で検出した出力電圧Ｖｏｕｔが入力される。除算部１４０は、目標値Ｐｏｕｔ＊を出力電圧Ｖｏｕｔで除算することで、出力電流目標値１００（Ｉｏｕｔ＊）を生成する。

出力電流目標値１００（Ｉｏｕｔ＊）は、減算部１４１に入力される。減算部１４１には、さらに、電流検出回路９で検出した出力電流Ｉｏｕｔが入力される。減算部１４１は、出力電流目標値１００（Ｉｏｕｔ＊）から出力電流Ｉｏｕｔを減算して、それらの差分１０１を計算する。

差分１０１は、ＰＩ制御部１４２に入力される。ＰＩ制御部１４２は、差分１０１から平滑リアクトル８に印可する電圧１０２を計算する。

電圧１０２は、比例制御部１４３に入力される。比例制御部１４３は、電圧１０２から必要デューティ１０３を計算する。

第１のルックアップテーブル部１４７には、スイッチング素子５ａ〜５ｄに流れる電流Ｉｄｓと許容最大デューティとの関係を示す第１のルックアップテーブルが予め記憶されている。

図４に、第１のルックアップテーブルの例を示す。図４の例１及び例２において、横軸が電流Ｉｄｓ、縦軸が許容最大デューティ（デューティ上限）である。第１のルックアップテーブルは、図４の例１に示すように、許容最大デューティと電流Ｉｄｓとの関係が、勾配（傾き）が一定の１次関数でも良い。あるいは、例２に示すように、許容最大デューティと電流Ｉｄｓとの関係が、勾配（傾き）が変化する変曲点を１以上有する２次以上の関数でも良い。

第１のルックアップテーブル部１４７は、図４の第１のルックアップテーブルを用いることにより、電流Ｉｄｓに対応する許容最大デューティの値を一意に求めることができる。

第１のルックアップテーブル部１４７には、スイッチング素子５ａ〜５ｄに流れる電流Ｉｄｓが入力される。電流Ｉｄｓは、第１の電圧検出回路４で検出された電圧と、オン状態のスイッチング素子５ａ〜５ｄの抵抗値とから演算により求める。電流Ｉｄｓの算出方法については後述する。または、スイッチング素子５ａ〜５ｄに対して電流検出回路を設けておき、電流検出回路により電流Ｉｄｓを検出するようにしてもよい。第１のルックアップテーブル部１４７は、入力された電流Ｉｄｓに基づき、図４に示す第１のルックアップテーブルから、許容最大デューティ１０４を求める。

ここで、電流Ｉｄｓの算出方法について説明する。電流Ｉｄｓの算出方法としては、例えば、以下の（１）〜（３）の方法がある。従って、これらのうちのいずれかの方法で電流Ｉｄｓを求めるようにすればよい。ただし、これらは単に一例であり、他の方法により電流Ｉｄｓを求めてもよいこととする。
（１）図７のように、トランス６の１次巻線６ａに、第２の電流検出回路１３を設け、電流検出回路１３で検出した電流値の絶対値を、電流Ｉｄｓとする。
（２）図２及び図７は電力変換装置がＤＣ／ＤＣコンバータの場合を示しているが、電力変換装置がインバータの場合には、図８の構成となる。この場合には、図８に示すように、負荷１２であるモータのＵ，Ｖ，Ｗの各相に対して、電流検出回路１８をそれぞれ設け、これらの３相電流の測定値を、電流Ｉｄｓとする。
（３）図２の構成の場合には、電流検出回路９で検出した電流値を用いて、電流Ｉｄｓを算出する。トランス６の特性から、以下の関係が成り立つ。
（１次巻線電流）＝（２次巻線電流）×（１次巻線の巻き数／２次巻線の巻き数）
このとき、トランス６の１次巻線６ａの巻き数、および、２次巻線６ｂの巻き数は、それぞれ、設計値であり、既知の値である。従って、この式の「２次巻線電流」に、電流検出回路９で検出した電流値を代入することで、１次巻線電流を算出することができる。こうして算出した１次巻線電流の絶対値を、電流Ｉｄｓとする。
このように、例えば（１）〜（３）の算出方法のいずれかを用いることにより、スイッチング素子５ａ〜５ｄのドレイン端子及びソース端子の電流を直接測定しなくても、電流Ｉｄｓを求めることができる。

リミッター１４４には、比例制御部１４３からの必要デューティ１０３と、第１のルックアップテーブル部１４７からの許容最大デューティ１０４とが入力される。リミッター１４４は、必要デューティ１０３と許容最大デューティ１０４とを比較し、比較結果に基づいて、動作デューティ１０５を出力する。すなわち、必要デューティ１０３が許容最大デューティ１０４より大きい場合は、リミッター１４４は、許容最大デューティ１０４の値を出力する。一方、必要デューティ１０３が許容最大デューティ１０４以下の場合は、リミッター１４４は、必要デューティ１０３を出力する。このように、リミッター１４４は、必要デューティ１０３と許容最大デューティ１０４とを比較し、それらのうちの小さい方の値を出力する。

ＰＷＭ制御部１４５は、リミッター１４４からの動作デューティ１０５に基づいて、動作デューティ１０５を実現するためのＰＷＭ信号（Pulse Width Modulation信号）を出力する。ここで、ＰＷＭ制御とは、周期は一定で、入力信号（動作デューティ１０５）の大きさに応じて、スイッチング素子５ａ〜５ｄを駆動するゲート駆動信号（ゲートパルス）のパルス幅のデューティ・サイクル（パルス幅のＨとＬの比）を変え、負荷１２を制御する制御方法である。従って、ＰＷＭ信号とは、ゲート駆動信号におけるＨとＬの比を指示する制御信号である。

ゲート駆動信号生成部１４６は、ＰＷＭ信号に基づき、スイッチング素子５ａ〜５ｄのオン／オフを切り替えるためのゲート駆動信号を生成する。

図６を用いて、ゲート駆動信号生成部１４６のゲート駆動信号生成方法について説明する。
ゲート駆動信号生成部１４６には、図６の例１〜３に示すように、ゲート駆動信号を生成するための鋸状の基準波６０が予め記憶されている。さらに、ゲート駆動信号生成部１４６には、各スイッチング素子５ａ〜５ｄのオン／オフのタイミングを判定するための判定閾値（５ａ＿Ｈ，５ａ＿Ｌ，５ｂ＿Ｈ，５ｂ＿Ｌ，５ｃ＿Ｈ，５ｃ＿Ｌ，５ｄ＿Ｈ，５ｄ＿Ｌ）が記憶されている。具体的には、以下の通りである。

＜オンの判定閾値＞＜オフの判定閾値＞
・スイッチング素子５ａ５ａ＿Ｈ５ａ＿Ｌ
・スイッチング素子５ｂ５ｂ＿Ｈ５ｂ＿Ｌ
・スイッチング素子５ｃ５ｃ＿Ｈ５ｃ＿Ｌ
・スイッチング素子５ｄ５ｄ＿Ｈ５ｄ＿Ｌ

ゲート駆動信号生成部１４６は、基準波６０と各判定閾値とを比較してスイッチング素子５ａ〜５ｄに対するゲート駆動信号を生成する。すなわち、ゲート駆動信号は、基準波６０の値が各判定閾値に達したタイミングで、オン／オフ（Ｈ／Ｌ）が切り替わる。
具体的には、基準波６０の値が、判定閾値５ａ＿Ｈに達したタイミングで、スイッチング素子５ａがオンになる。
また、基準波６０の値が、判定閾値５ａ＿Ｌに達したタイミングで、スイッチング素子５ａがオフになる。
また、基準波６０の値が、判定閾値５ｂ＿Ｈに達したタイミングで、スイッチング素子５ｂがオンになる。
また、基準波６０の値が、判定閾値５ｂ＿Ｌに達したタイミングで、スイッチング素子５ｂがオフになる。
また、基準波６０の値が、判定閾値５ｃ＿Ｈに達したタイミングで、スイッチング素子５ｃがオンになる。
また、基準波６０の値が、判定閾値５ｃ＿Ｌに達したタイミングで、スイッチング素子５ｃがオフになる。
また、基準波６０の値が、判定閾値５ｄ＿Ｈに達したタイミングで、スイッチング素子５ｄがオンになる。
また、基準波６０の値が、判定閾値５ｄ＿Ｌに達したタイミングで、スイッチング素子５ｄがオフになる。

また、図６の例１及び例２では、各判定閾値のレベルは以下の関係になっている。
５ａ＿Ｌ＜５ｂ＿Ｈ≦５ｄ＿Ｌ＜５ｃ＿Ｈ＜５ｂ＿Ｌ＜５ａ＿Ｈ≦５ｃ＿Ｌ＜５ｄ＿Ｈ

また、図６の例３では、各判定閾値のレベルは以下の関係になっている。
５ｂ＿Ｈ＜５ｄ＿Ｌ＜５ｃ＿Ｈ≦５ｂ＿Ｌ＜５ａ＿Ｈ＜５ｃ＿Ｌ＜５ｄ＿Ｈ≦５ａ＿Ｌ

この中で、ゲート駆動信号にデッドタイムを設定する必要があるのは、直列に接続されたスイッチング素子５ａと５ｂのゲートパルス信号間と、同様に、直列に接続されたスイッチング素子５ｃと５ｄのゲートパルス信号間に対してである。
すなわち、スイッチング素子５ａがオフになるタイミングとスイッチング素子５ｂがオンになるタイミングとの間にデッドタイムが必要である。
また、スイッチング素子５ｂがオフになるタイミングとスイッチング素子５ｂがオンになるタイミングとの間にデッドタイムが必要である。
同様に、スイッチング素子５ｃがオフになるタイミングとスイッチング素子５ｄがオンになるタイミングとの間にデッドタイムが必要である。
また、スイッチング素子５ｄがオフになるタイミングとスイッチング素子５ａがオンになるタイミングとの間にデッドタイムが必要である。
従って、デッドタイムが必要なゲートパルス信号のペアに対応する判定閾値ペアは、（５ａ＿Ｈ、５ｂ＿Ｌ）、（５ａ＿Ｌ、５ｂ＿Ｈ）、（５ｃ＿Ｈ、５ｄ＿Ｌ）、（５ｃ＿Ｌ、５ｄ＿Ｈ）となる。図６に示すように、判定閾値ペア（５ａ＿Ｈ、５ｂ＿Ｌ）、（５ａ＿Ｌ、５ｂ＿Ｈ）、（５ｃ＿Ｈ、５ｄ＿Ｌ）、（５ｃ＿Ｌ、５ｄ＿Ｈ）のレベル差はそれぞれ各デッドタイムの時間長に相当する値となっている。

なお、各判定閾値間のレベル差は、電流Ｉｄｓに応じて変化させてもよい。
図５に、電流Ｉｄｓとデッドタイムの時間長との関係を示す第２のルックアップテーブルの例を示す。第２のルックアップテーブルは、第２のルックアップテーブル部１４８に予め記憶されている。図５の例１及び例２において、横軸が電流Ｉｄｓ、縦軸がデッドタイムの時間長である。図５の例１に示すように、デッドタイムの時間長と電流Ｉｄｓとの関係は、勾配（傾き）が一定の１次関数で良い。あるいは、例２に示すように、デッドタイムの時間長と電流Ｉｄｓとの関係が、勾配（傾き）が変化する変曲点を１以上有する２次以上の関数でも良いが、次の関係式（１）を満たす必要がある。

ここで、式（１）において、ｍａｘｄｕｔｙ：最大デューティ（スイッチング周期Ｔｓｗに対する電力伝送期間の割合）、ｔｄ：デッドタイム、Ｔｓｗ：スイッチング周期とする。

図５の例１および例２のいずれにおいても、電流Ｉｄｓの増加に伴い、デッドタイムが減少する。すなわち、電流Ｉｄｓの変化量に対して、デッドタイムの変化量（すなわち、スイッチング周期に対するデッドタイムの割合の変化量）が負特性を有している。

このように、第２のルックアップテーブル部１４８は、図５の第２のルックアップテーブルを用いることにより、電流Ｉｄｓに対応するデッドタイムの時間長を一意に求めることができる。

ゲート駆動信号生成部１４６は、以上の動作により、各スイッチング素子５ａ〜５ｄに対する図６の例１〜３に示すようなゲート駆動信号を生成する。

制御器１４は、ゲート駆動信号生成部１４６で生成されたゲート駆動信号に基づいて、スイッチング素子５ａ〜５ｄのオン・オフの切替制御を行う。

以上説明したように、実施の形態１の電力変換装置は、スイッチング素子（半導体スイッチ素子）５ａ〜５ｄと、スイッチング素子５ａ〜５ｄに流れる電流Ｉｄｓを検出する第１の電圧検出回路４（電流検出部）と、スイッチング素子５ａ〜５ｄに対して、デッドタイムが設定されたゲート駆動信号（ゲートパルス信号）を印加して、スイッチング素子５ａ〜５ｄのオン／オフを制御する制御器１４とを備え、制御器１４が、検出された電流Ｉｄｓの値に応じて、スイッチング素子５ａ〜５ｄのスイッチング周期に対するデッドタイムの割合を制御する構成を有している。このように、スイッチング素子５ａ〜５ｄを駆動する際に、電流Ｉｄｓに応じてデッドタイムを変更する構成としたので、大電流域におけるデッドタイムを抑制することができ、電力変換装置の効率が向上する。

また、スイッチング素子５ａ〜５ｄをＭＯＳＦＥＴで構成した場合には、デッドタイムの時間長を低減することで、ＭＯＳＦＥＴのボディダイオードに通電する時間を低減できるので、電力変換装置の長寿命化を期待できる。

また、実施の形態１では、許容最大デューティ及びデッドタイムともに変化させる実施の形態を示したが、デッドタイムのみを変化させても良い。その場合、スイッチング周波数を低減できるので、スイッチング損失が低下し、変換効率の向上、電力変換装置の小型化が期待できる。

実施の形態１においては、スイッチング素子５ａ〜５ｄをシリコン（Ｓｉ）半導体から構成する実施の形態を示したが、スイッチング素子５ａ〜５ｄは、Ｓｉ半導体よりもバンドギャップが広い非Ｓｉ半導体材料から成るものでもよい。非Ｓｉ半導体材料であるワイドバンドギャップ半導体としては，例えば，炭化珪素、窒化ガリウム系材料、又は、ダイヤモンドがある。
ワイドバンドギャップ半導体から成るスイッチング素子は，Ｓｉ半導体ではユニポーラ動作が困難な高電圧領域で使用可能であり、スイッチング時に発生するスイッチング損失を大きく低減でき，電力損失の大きな低減が可能になる。また、電力損失が小さく、耐熱性も高いため、冷却部を備えてパワーモジュールを構成した場合、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化が可能であるので、半導体モジュールの一層の小型化が可能になる。また、ワイドバンドギャップ半導体から成る電力用半導体スイッチング素子は、高周波スイッチング動作に適しており、高周波化の要求が大きいインバータやＤＣ／ＤＣコンバータに適用すると、スイッチング周波数の高周波化によって、インバータやＤＣ／ＤＣコンバータに接続されるリアクトルやコンデンサなどを小型化することもできる。よって、実施の形態１のゲート駆動信号生成部１４６は、炭化珪素などワイドギャップ半導体から成る電力用半導体スイッチング素子となる場合にも、同様な効果が得られる。

また、実施の形態１では、負荷１２は、例えば、誘導性負荷である。誘導性負荷の例としては、例えば、リアクトル、または、モータのステータがある。

また、実施の形態１では、電力変換装置として、絶縁型ＤＣ／ＤＣコンバータを例に挙げて説明したが、その場合に限らず、半導体スイッチング素子を用いた電力変換装置であれば、いずれのものにもこの発明が適用可能であることは言うまでもない。

１バッテリ、２ＤＣ／ＤＣコンバータ、３平滑コンデンサ、４第１の電圧検出回路、５ａ，５ｂ，５ｃ，５ｄスイッチング素子、６トランス、７ａ，７ｂ，７ｃ，７ｄ整流ダイオード、８平滑リアクトル、９電流検出回路、１０第２の電圧検出回路、１１平滑コンデンサ、１２負荷、１３第２の電流検出回路、１４制御器。

Claims

半導体スイッチ素子と、
上記半導体スイッチ素子に流れる電流を検出する電流検出部と、
上記半導体スイッチ素子に対してデッドタイムが設定されたゲートパルス信号を印加して、上記半導体スイッチ素子のオン／オフを制御する制御器と
を備え、
上記制御器は、上記電流検出部によって検出された上記電流の値に応じて、上記半導体スイッチ素子のスイッチング周期に対する上記デッドタイムの割合を制御するものであって、
上記制御器は、上記半導体スイッチ素子に流れる電流の変化量に対して上記デッドタイムの変化量が負特性を有するように、上記半導体スイッチ素子のスイッチング周期に対する上記デッドタイムの割合を制御し、
上記半導体スイッチに流れる電流の変化量と上記デッドタイムの変化量との関係は、上記電流の変化量に対する上記デッドタイムの変化量の傾きが変化する変曲点を有し、上記変曲点を境にして、上記電流が大きい領域に比べて上記電流が小さい領域においては上記デッドタイムの変化量の傾きが大きく、且つ、下記の関係式を満たし、ここで、ｍａｘｄｕｔｙはデューティの最大値（上記スイッチング周期Ｔｓｗの一周期に対する電力伝送期間の割合を最大値０．５で表した場合）、ｔｄは上記デッドタイム、Ｔｓｗは上記スイッチング周期である、

電力変換装置。
前記制御器は、上記電流検出部によって検出された上記電流の値に応じて、デューティ最大値を制御する
請求項１に記載の電力変換装置。
上記半導体スイッチ素子は、誘導性負荷を駆動する
請求項１または２に記載の電力変換装置。
上記誘導性負荷は、リアクトルである
請求項３に記載の電力変換装置。
上記誘導性負荷は、モータのステータである
請求項３に記載の電力変換装置。
上記半導体スイッチ素子は，ワイドバンドギャップ半導体にて形成されている
請求項１から５までのいずれか１項に記載の電力変換装置。
上記ワイドバンドギャップ半導体は，炭化ケイ素、窒化ガリウム系材料又はダイヤモンドである
請求項６に記載の電力変換装置。
上記半導体スイッチ素子は、ＭＯＳＦＥＴである
請求項１から７までのいずれか１項に記載の電力変換装置。