JP5326605B2

JP5326605B2 - 電力変換装置

Info

Publication number: JP5326605B2
Application number: JP2009018302A
Authority: JP
Inventors: 一成伊藤; 和明三野
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2009-01-29
Filing date: 2009-01-29
Publication date: 2013-10-30
Anticipated expiration: 2029-01-29
Also published as: JP2010178501A

Description

この発明は、絶縁形直流−直流（ＤＣ／ＤＣ）電力変換装置の高効率化が可能な電力変換装置に関する。

電力変換装置におけるスイッチング素子の制御方式の一般的な例として、図３に位相シフト制御方式を示す。
図３において、１〜４は、例えばMOSFET(金属酸化膜電界効果トランジスタ)からなるスイッチング素子S1〜S4である。５は直流電源、６はトランス（変圧器）、７は位相シフト制御信号生成器、８は負荷電流検出器、10〜13は整流ダイオード、14は平滑インダクタ、15は平滑コンデンサ、16は負荷である。

図４は図３に示した電力変換器の動作を説明するための各部波形図で、Gs1〜Gs4は図３のスイッチング素子S1〜S4のゲート駆動電圧波形、Vtは図３のトランス６の一次巻線電圧波形を示す。
図３の電力変換器は、スイッチング素子S1，S2を交互にオン・オフさせるととともに、素子S3，S4をスイッチング素子S1，S2に対して位相差をもって交互にオン・オフさせる。
この位相差によってトランス６の電圧時間積、すなわち負荷１６に与える出力電圧を調整する。さらに、位相シフト制御方式により、ZVS(零電圧スイッチング)が行なわれ、スイッチング損失が低減される。なお、位相シフト制御方式に対して、S1とS4またはS2とS3を同時にオン・オフし、S1とS4 の制御信号とS2とS3の制御信号を交互に生成し、制御信号のパルス幅で出力電圧を調整する方式をハードスイッチング方式という。ただし、この制御方式ではZVSが成立しない。

軽負荷または無負荷の場合には負荷電流値が小さいため、上記位相シフト方式では、例えばスイッチング素子S1がオフした直後は、スイッチング素子S1の電圧はゼロのままであり、次にスイッチング素子S2がオンしたときにスイッチング素子S1のボディ・ダイオード（図３に図示せず）に電流が流れ易くなり、逆回復するという問題が生じる。なお、この問題は例えば特許文献１でも述べられており、周知の事実である。
一方、負荷電流値が大きい場合には、スイッチング素子S1と並列にMOSFET内で生成されている寄生容量（図３に図示せず）を急速に充電し、スイッチング素子S1の電圧が上昇するので、スイッチング素子S1のボディ・ダイオードに電流が流れることはなく、逆回復も発生しない。つまり、軽負荷時または無負荷時に位相シフト制御方式を適用すると逆回復が発生し、MOSFET内部の損失が増加して、電力変換装置の効率を低下させる原因となる。

MOSFETにはその原理上、ドレイン電極とソース電極との間にボディ・ダイオードが内在しており、このボディ・ダイオードに対して順方向電流が流れているときに対向アームがオンすると、ボディ・ダイオードには逆方向の電流が流れ、これが逆回復電流となる。特に、MOSFETでは逆電流の阻止能力を回復するまでに数百ns程度の時間を要し、逆回復が発生すると損失が増大する。

また、MOSFETは、ボディ・ダイオードが逆回復したときのドレイン電極−ソース電極間に印加される電圧の立ち上がりにおいて、単位時間当たりの電圧変化率、いわゆるdv/dtの最大値が規定されている。これは、dv/dtの値が規定の最大値を超過した場合に、MOSFETが破壊するおそれがあるためである。またボディ・ダイオードの逆回復動作時に逆回復電流が急激に変化すると、ドレイン−ソース間電圧が急峻に立ち上がり、ドレイン−ソース間の寄生バイポーラトランジスタが動作して、ボディ・ダイオードが破壊に至ることがある。

ドレイン−ソース間のdv/dtが規定の最大値を超過しないようにするための対策としては、次の２つの方法がある。しかし、いずれの方法も電力損失が発生し、装置の効率が低下するという難点がある。
その第１は、MOSFETを駆動するゲート抵抗の抵抗値を大きくして、逆回復時の電流・電圧変化を遅くする方法である。
第２は、ドレイン−ソース間にCRスナバ回路などを挿入してdv/dtを抑制する方法である。
その他、耐量の大きいMOSFETを使用することも可能であるが、dv/dt耐量が大きなMOSFETはオン抵抗も大きいため、MOSFETの導通損失が増加するという問題が発生する。

特開２００２−０３４２３８号公報

上記特許文献では、無負荷状態または軽負荷状態において、出力電圧が所望の電圧よりも増加する場合に、位相シフト制御からパルス幅制御に切り替える方法が示されている。
この方法では、一次側は常にパルス幅制御となるので、スイッチング素子の逆回復は発生しないが、通過素子数が多くなり（特に二次側の通過素子数が多い）、導通損失が増加するという問題がある。

したがって、この発明の課題は、電力変換装置素子数を増加させずに、そのスイッチング素子の電圧変化率（dv/dt）が規定の最大値を超えないようにし、導通損失を増加させない電力変換装置を提供することにある。

このような課題を解決するため、請求項１の発明では、半導体スイッチング素子を有し、直流入力電圧を交流電圧に変換するインバータを、変圧器を介して整流ダイオードと接続して負荷に電力を供給する電力変換装置において、
前記負荷に流れる電流値が所定の電流値以下のときには、前記半導体スイッチング素子の制御方式をハードスイッチング方式とし、
前記負荷に流れる電流値が所定の電流値を超えたときには、前記半導体スイッチング素子の制御方式を位相シフト方式に切り替える切替手段を備えることを特徴とする。

上記請求項１の発明においては、前記切替手段は、前記負荷に流れる電流値を検出する負荷電流検出器と、
この負荷電流検出器が検出した負荷電流値の大きさによって前記半導体スイッチング素子の制御方式を決定する制御方式判定器と、
この制御方式判定器が決定した前記制御方式を受けて前記半導体スイッチング素子の制御信号を生成するスイッチング素子制御信号生成器と、を備えることができる（請求項２の発明）。

この発明によれば、電力変換装置の素子数を増大させることなく、そのスイッチング素子のdv/dtが規定の最大値を超えないようにし、導通損失を増加させないようにすることが可能となる利点がもたらされる。

図１はこの発明の実施の形態を示す回路構成図、図２はその動作を説明するための各部波形図である。
図1において、１〜４は例えばMOSFETなどのスイッチング素子S1〜S4であるのは図３と同様であり、５〜１６も同様である。従って本発明の一実施形態に係る電力変換装置の制御方式は、スイッチング素子制御信号生成器7Aと制御方式判定器９とを設けた点が特徴である。
また、図２のGs1〜Gs4は図１のスイッチング素子S1〜S4のゲート駆動電圧波形、Vs1〜Vs4はスイッチング素子S1〜S4のドレイン−ソース間電圧波形、Vtは図１のトランス６の一次巻線電圧波形である。

図１のスイッチング素子S1〜S4は、図１のスイッチング素子制御信号生成器7Aから発生されるゲート信号によって駆動される。これにより直流電源５の直流電圧は、交流電圧に変換されてトランス６に入力される。トランス６の二次側交流出力はダイオード１０〜１３で直流に整流され、インダクタ１４およびコンデンサ１５からなる平滑回路で平滑され、負荷１６に直流電力を供給する。ここで、図１に示す電力変換装置（ＤＣ−ＤＣコンバータ）が図３のそれと異なる点は、出力電流値（負荷電流値）に応じて一次側スイッチング素子S1〜S4の制御方式を切り替える点にある。そのために、ここでは、トランス６の一次側電流値を負荷電流検出器８で検出し、制御方式判定器９に入力するようにしている。

図２は、負荷１６に流れる電流値が所定の電流値以下であること、即ち負荷電流が軽負荷または無負荷であることを検出し、スイッチング素子S1〜S4の制御をハードスイッチング方式に切り替えた場合の、スイッチング素子の電圧波形を示している。
すなわち、期間t1ではスイッチング素子S1，S4がオンしてS1→トランス６→S4の経路で電流が流れ、トランス６の一次側巻線電圧Vtは＋Edとなる。また、期間t3ではスイッチング素子S2，S3がオンしてスイッチング素子S3→トランス６→スイッチング素子S2の経路で期間t1とは逆方向の電流が流れ、トランス６の一次側巻線電圧Vtは−Edとなる。

無負荷の場合、期間t2およびt4においては、スイッチング素子S1〜S4の全てがオフとなっているので、トランス６の励磁電流のみがスイッチング素子S1〜S4の寄生容量を介して流れる。よって、スイッチング素子S1〜S4の電圧はEd/2まで徐々に変化する。軽負荷の場合においても、寄生容量を充電する電流が僅かなため、同様な動作となる。
負荷１６に供給される電力が大きい場合、すなわち定格電流値に対する負荷電流値の割合が100%，75%，50%となる重負荷の場合には、負荷電流検出器８で検出される負荷電流値が大きい。このため制御方式判定器９は、位相シフト方式を選択するとともに、制御信号生成器7Aでは検出される電流値に応じて基準パルスの位相をずらす量を決めて、スイッチング素子S1〜S4のオン・オフ制御を行なう。

一方、負荷１６に供給される電力が小さい場合、すなわち定格電流値に対する負荷電流値の割合が10%，20%のような軽負荷または無負荷の場合には、負荷電流検出器８で検出される負荷電流値が小さい。このため制御方式判定器９は、ハードスイッチング方式を選択し、制御信号生成器7Aにその旨の信号を与える。
ハードスイッチング方式では、スイッチング素子S1〜S4（MOSFET）全てがオフ状態となる期間が長く、オフした後はスイッチング素子S1，S2およびスイッチング素子S3，S4がそれぞれ持つ寄生容量の比によって、直流電源５の電圧Edを1/2ずつ分担する。

スイッチング素子S1〜S4の各MOSFETのドレイン−ソース間にEd/2の正の電圧が加わることにより、各MOSFETが内蔵するボディ・ダイオード（図１に図示せず）に対して逆電圧が加わった状態で維持される。よって、ボディ・ダイオードに加わる逆方向の電圧は０Ｖ以下に低下することがない。このため、ボディ・ダイオードには順電流は流れず、逆回復電流も発生しない。ただし、軽負荷時や無負荷時にハードスイッチングを行なっても、電流値が小さいのでターンオン損失およびターンオフ損失の増加はわずかである。

つまり、本発明に係る電力変換装置の制御方式は、軽負荷時または無負荷時には位相シフト方式からハードスイッチング方式へと切り替えるようにしたので、位相シフト方式で発生する逆回復電流を抑制することができる。そのため本発明は、逆回復が発生せず、素子数を特に増加させることなく電力変換装置の高効率化を実現することができる。なお、本発明に係る電力変換装置の制御方式は、スイッチング素子制御信号生成器7Aや制御方式判定器９は、ハードウエア機器またはマイクロコンピュータ等を用いて適宜作成することができる。また、上述した実施形態は、負荷電流値をトランス６の一次側に流れる電流で検出したが、トランス６の二次側に流れる電流から検出してもよいことはいうまでもない。

この発明の一実施形態を示す回路構成図。図１の動作を説明するための各部波形図。従来例を示す回路構成図。図３の動作を説明するための各部波形図。

１〜４…スイッチング素子S1〜S4、５…直流電源、６…トランス、７…位相シフト制御信号生成器、7A…スイッチング素子制御信号生成器、８…負荷電流検出器、９…制御方式判定器、１０〜１３…ダイオード、１４…インダクタ、１５…コンデンサ、１６…負荷。

Claims

半導体スイッチング素子を有し、直流入力電圧を交流電圧に変換するインバータを、変圧器を介して整流ダイオードと接続して負荷に電力を供給する電力変換装置において、
前記負荷に流れる電流値が所定の電流値以下のときには、前記半導体スイッチング素子の制御方式をハードスイッチング方式とし、
前記負荷に流れる電流値が所定の電流値を超えたときには、前記半導体スイッチング素子の制御方式を位相シフト方式に切り替える切替手段を備えることを特徴とする電力変換装置。
前記切替手段は、前記負荷に流れる電流値を検出する負荷電流検出器と、
この負荷電流検出器が検出した負荷電流値の大きさによって前記半導体スイッチング素子の制御方式を決定する制御方式判定器と、
この制御方式判定器が決定した前記制御方式を受けて前記半導体スイッチング素子の制御信号を生成するスイッチング素子制御信号生成器と
を備えることを特徴とする請求項１に記載の電力変換装置。