JP6008930B2 - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP6008930B2 JP6008930B2 JP2014245528A JP2014245528A JP6008930B2 JP 6008930 B2 JP6008930 B2 JP 6008930B2 JP 2014245528 A JP2014245528 A JP 2014245528A JP 2014245528 A JP2014245528 A JP 2014245528A JP 6008930 B2 JP6008930 B2 JP 6008930B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- dead time
- semiconductor switch
- switch element
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Inverter Devices (AREA)
Description
この発明は電力変換装置に関し、特に、半導体スイッチ素子をオン/オフ駆動する一連のパルス間に設定されるデッドタイムを負荷電流に応じて任意に制御可能とした電力変換装置に関する。 The present invention relates to a power conversion device, and more particularly to a power conversion device that can arbitrarily control a dead time set between a series of pulses for driving on / off of a semiconductor switch element according to a load current.
電力変換装置には、複数の半導体スイッチ素子が設けられている。半導体スイッチ素子は、例えばMOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)から構成される。電力変換装置では、それらの半導体スイッチ素子のオン/オフを制御することにより、電力変換が行われる。 The power converter is provided with a plurality of semiconductor switch elements. The semiconductor switch element is composed of, for example, a MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor). In a power converter, power conversion is performed by controlling on / off of these semiconductor switch elements.
電力変換装置の複数の半導体スイッチ素子は、上アーム側と下アーム側とに分けて設けられている。上アーム側の半導体スイッチ素子と下アーム側の半導体スイッチ素子とは直列接続されている。このとき、直列接続された上アーム側の半導体スイッチ素子と下アーム側の半導体スイッチ素子が同時にオンとなると、アーム短絡が発生する可能性がある。従って、上アーム側の半導体スイッチ素子と下アーム側の半導体スイッチ素子とが同時にオンにならないように、デッドタイムを設けることは周知の技術である。 The plurality of semiconductor switch elements of the power conversion device are provided separately on the upper arm side and the lower arm side. The semiconductor switch element on the upper arm side and the semiconductor switch element on the lower arm side are connected in series. At this time, if the semiconductor switch element on the upper arm side and the semiconductor switch element on the lower arm side connected in series are turned on at the same time, there is a possibility that an arm short circuit may occur. Therefore, it is a well-known technique to provide a dead time so that the semiconductor switch element on the upper arm side and the semiconductor switch element on the lower arm side are not turned on simultaneously.
以下、デッドタイムについて簡単に説明する。上述したように、デッドタイムの期間内では、直列接続される上アーム側の半導体スイッチ素子と下アーム側の半導体スイッチ素子とが同時にオンすることはない。すなわち、デッドタイムとは、上アーム側の半導体スイッチ素子と下アーム側の半導体スイッチ素子との両方がオフになる時間のことである。半導体スイッチング素子を駆動させるパルス信号間に、このデッドタイムが設定される。このように、デッドタイムとは、上アーム側の半導体スイッチ素子をオフ(またはオン)させるタイミングと下アーム側の半導体スイッチ素子をオン(またはオフ)させるタイミングとの時間差のことである。 Hereinafter, the dead time will be briefly described. As described above, the upper arm side semiconductor switch element and the lower arm side semiconductor switch element that are connected in series are not simultaneously turned on during the dead time period. That is, the dead time is a time during which both the upper arm side semiconductor switch element and the lower arm side semiconductor switch element are turned off. This dead time is set between the pulse signals for driving the semiconductor switching elements. As described above, the dead time is a time difference between the timing at which the upper arm side semiconductor switch element is turned off (or turned on) and the timing at which the lower arm side semiconductor switch element is turned on (or turned off).
しかしながら、デッドタイム中は電力伝送が行われない。そのため、デッドタイムを必要以上に長くとると、電力変換装置の変換効率が低下する。 However, power transmission is not performed during the dead time. Therefore, if the dead time is set longer than necessary, the conversion efficiency of the power conversion device decreases.
そこで、デッドタイムを減らすために、入力電圧に応じてデッドタイムを制御する方法が提案されている(例えば、特許文献1参照)。特許文献1では、入力電圧に対してデッドタイムを予め設定された値に変化させるデッドタイム制御電圧を発生するデッドタイム制御電圧発生回路が設けられている。入力電圧が第1の閾値Vx1より小さい場合には、デッドタイム制御電圧は、第1の勾配で減少する。また、入力電圧が第1の閾値Vx1以上で第2の閾値Vx2より小さい場合には、デッドタイム制御電圧は、第1の勾配より小さい第2の勾配で減少する。さらに、入力電圧が第2の閾値Vx2以上の場合には、デッドタイム制御電圧は、第3の勾配で増加する。 In order to reduce the dead time, a method of controlling the dead time according to the input voltage has been proposed (see, for example, Patent Document 1). In Patent Document 1, a dead time control voltage generation circuit that generates a dead time control voltage that changes a dead time to a preset value with respect to an input voltage is provided. If the input voltage is less than the first threshold Vx1, the dead time control voltage decreases with a first slope. Further, when the input voltage is equal to or higher than the first threshold value Vx1 and smaller than the second threshold value Vx2, the dead time control voltage decreases with a second gradient smaller than the first gradient. Furthermore, when the input voltage is equal to or higher than the second threshold value Vx2, the dead time control voltage increases with the third gradient.
一方で、昨今、DC/DCコンバータに設けられているリアクトル、トランス、および、コンデンサの小型化のために、スイッチング周波数は高周波化する傾向にある。高周波化の際には、しばしば、ワイドバンドギャップ半導体から成る半導体スイッチ素子を用いる。 On the other hand, recently, the switching frequency tends to be increased in order to reduce the size of the reactor, transformer, and capacitor provided in the DC / DC converter. When the frequency is increased, a semiconductor switching element made of a wide band gap semiconductor is often used.
ワイドバンドギャップ半導体としては、例えば、SiC(Silicon-Carbide、炭化ケイ素)がある。SiC半導体は、Si半導体に比べて、バンドギャップが広い。そのため、SiC半導体は、高周波パワーデバイスに適している。 An example of the wide band gap semiconductor is SiC (Silicon-Carbide, silicon carbide). The SiC semiconductor has a wider band gap than the Si semiconductor. Therefore, the SiC semiconductor is suitable for a high frequency power device.
Si半導体は、ユニポーラ動作が困難な高電圧領域で使用可能である。Si半導体は、スイッチング時に発生するスイッチング損失を大幅に低減することができる。そのため、電力損失の大幅な低減が可能になる。 The Si semiconductor can be used in a high voltage region where unipolar operation is difficult. Si semiconductors can greatly reduce the switching loss that occurs during switching. As a result, power loss can be greatly reduced.
また、Si半導体は、電力損失が小さく、耐熱性が高い。そのため、Si半導体を用いて冷却部を備えたパワーモジュールを構成した場合、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化が可能になる。それにより、半導体モジュールの一層の小型化が可能になる。 Si semiconductors have low power loss and high heat resistance. Therefore, when a power module including a cooling unit is configured using a Si semiconductor, it is possible to reduce the size of the heat dissipating fins of the heat sink and to air-cool the water cooling unit. Thereby, the semiconductor module can be further reduced in size.
一方、SiCを用いたMOSFETは、ボディダイオードに通電すると特性が劣化するという問題がある。そのため、SBD(Schottky Barrier Diode)をMOSFETに並列接続する方法が提案されている(例えば、特許文献2参照)。当該方法では、SBDに電流が流れるように、素子の寄生インダクタンスの特性を制御する。 On the other hand, a MOSFET using SiC has a problem that characteristics deteriorate when a body diode is energized. Therefore, a method of connecting an SBD (Schottky Barrier Diode) in parallel with a MOSFET has been proposed (see, for example, Patent Document 2). In this method, the characteristic of the parasitic inductance of the element is controlled so that a current flows through the SBD.
高周波化により、スイッチング周波数を増大させると、スイッチング周期に対するデッドタイムの割合が増加する。その結果、電力伝送時間が減少し、電力変換装置の効率が低下する。そのため、デッドタイムを低減させる必要がある。 When the switching frequency is increased by increasing the frequency, the ratio of dead time to the switching period increases. As a result, the power transmission time is reduced and the efficiency of the power conversion device is reduced. Therefore, it is necessary to reduce dead time.
しかしながら、特許文献1では、高周波化についての考慮がない。高周波化対応のためには、特許文献1の方法では、デッドタイムの低減が不十分であり、更なるデッドタイムの低減が必要である。 However, Patent Document 1 does not consider high frequency. In order to cope with higher frequencies, the method of Patent Document 1 is insufficient in reducing dead time, and further dead time needs to be reduced.
また、特許文献2は、インダクタンス作り込みのための空間が必要である。そのため、半導体スイッチ素子の寸法増大を招く。その結果、電力変換装置の大型化やコスト増という問題が発生する。さらに、特許文献2では、MOSFETにSBDを並列接続しているため、同期整流を行う場合であっても、電流値によってはデッドタイム中にボディダイオードに通電し得るため、ボディダイオードの通電劣化が問題である。
Further,
この発明は、上記のような問題点を解決するためになされたものであり、デッドタイムを負荷電流に応じて制御可能とすることで、スイッチング素子の寸法が増大することなく、電力変換の効率を向上させることが可能な電力変換装置を得ることを目的とする。 The present invention has been made to solve the above-described problems. By making the dead time controllable in accordance with the load current, the efficiency of power conversion is increased without increasing the size of the switching element. An object is to obtain a power conversion device capable of improving the power.
この発明は、半導体スイッチ素子と、上記半導体スイッチ素子に流れる電流を検出する電流検出部と、上記半導体スイッチ素子に対してデッドタイムが設定されたゲートパルス信号を印加して、上記半導体スイッチ素子のオン/オフを制御する制御器とを備え、上記制御器は、上記電流検出部によって検出された上記電流の値に応じて、上記半導体スイッチ素子のスイッチング周期に対する上記デッドタイムの割合を制御するものであって、上記制御器は、上記半導体スイッチ素子に流れる電流の変化量に対して上記デッドタイムの変化量が負特性を有するように、上記半導体スイッチ素子のスイッチング周期に対する上記デッドタイムの割合を制御し、上記半導体スイッチに流れる電流の変化量と上記デッドタイムの変化量との関係は、上記電流の変化量に対する上記デッドタイムの変化量の傾きが変化する変曲点を有し、上記変曲点を境にして、上記電流が大きい領域に比べて上記電流が小さい領域においては上記デッドタイムの変化量の傾きが大きく、且つ、後述する関係式(1)を満たし、ここで、maxdutyはデューティの最大値(上記スイッチング周期Tswの一周期に対する電力伝送期間の割合を最大値0.5で表した場合)、tdは上記デッドタイム、Tswは上記スイッチング周期である、電力変換装置である。 The present invention provides a semiconductor switch element, a current detector that detects a current flowing through the semiconductor switch element, and a gate pulse signal with a dead time set for the semiconductor switch element, A controller for controlling on / off, wherein the controller controls the ratio of the dead time to the switching period of the semiconductor switch element according to the value of the current detected by the current detector. The controller may set the ratio of the dead time to the switching period of the semiconductor switch element so that the dead time change amount has a negative characteristic with respect to the current change amount flowing through the semiconductor switch element. controlled, the relationship between the change amount and the change amount of the dead time of the current flowing through the semiconductor switch, upper Has an inflection point where the slope of the variation of the dead time is changed corresponding to the change in current, the variations of the flex point in the boundary, the dead time in the region said current is smaller than the area the current is large And the following equation (1) is satisfied, where maxduty is the maximum duty ratio (the ratio of the power transmission period to one period of the switching period Tsw is the maximum value 0.5) Td represents the dead time and Tsw represents the switching cycle.
この発明に係る電力変換装置は、半導体スイッチ素子に流れる電流の値に応じて、スイッチング周期に対するデッドタイムの割合を制御するようにしたので、スイッチング素子の寸法が増大することなく、電力変換装置の変換効率の向上および電力変換装置の長寿命化を実現することができる。 In the power conversion device according to the present invention, the ratio of the dead time to the switching cycle is controlled according to the value of the current flowing through the semiconductor switch element, so that the size of the switching element does not increase, It is possible to improve the conversion efficiency and extend the life of the power conversion device.
この発明は、デッドタイムの下限値を負荷電流に応じて制御する電力変換装置に関する。この発明の電力変換装置においては、半導体スイッチ素子に流れる電流値に応じて、半導体スイッチ素子のスイッチング周期に対するデッドタイムの割合を制御する。 The present invention relates to a power converter that controls a lower limit value of a dead time according to a load current. In the power converter of the present invention, the ratio of the dead time to the switching period of the semiconductor switch element is controlled according to the value of the current flowing through the semiconductor switch element.
図1は、スイッチング遅延時間の電流依存性データを示すグラフである。図1のグラフにおいて、横軸は電流[A]、縦軸はスイッチング遅延時間[ns]である。図1に示されるように、ターンオン時間Tonとターンオフ時間Toffは共に電流依存性がある。しかしながら、ターンオン時間Tonとターンオフ時間Toffの変化度合は異なっている。電流増加に伴うターンオフ時間Toffの減少度合のほうが、ターンオン時間Tonの増加度合より大きい。そのため、ターンオン時間Tonとターンオフ時間Toffとの差(Toff−Ton)は、電流が増加するにつれて、減少する傾向にあることがわかる。 FIG. 1 is a graph showing current dependency data of switching delay time. In the graph of FIG. 1, the horizontal axis represents current [A], and the vertical axis represents switching delay time [ns]. As shown in FIG. 1, both the turn-on time Ton and the turn-off time Toff are current dependent. However, the degree of change between the turn-on time Ton and the turn-off time Toff is different. The degree of decrease in turn-off time Toff accompanying the increase in current is greater than the degree of increase in turn-on time Ton. Therefore, it can be seen that the difference (Toff−Ton) between the turn-on time Ton and the turn-off time Toff tends to decrease as the current increases.
この差(Toff−Ton)は、最低限必要なデッドタイムである。従って、以下の関係が成り立つ。
電流が小さい領域での最低限必要なデッドタイム >
電流が大きい領域での最低限必要なデッドタイム
This difference (Toff−Ton) is the minimum necessary dead time. Therefore, the following relationship holds.
Minimum required dead time in low current area>
Minimum required dead time in high current area
電流依存性を考慮しない場合、最低限必要なデッドタイムは、電流が小さい領域の値を元に一定値に設定することになる。そのため、電流が大きい領域では、デッドタイムに余裕がある状態となる。すなわち、電流が大きい領域では、デッドタイムの減縮が可能である。 When the current dependency is not taken into consideration, the minimum necessary dead time is set to a constant value based on the value of the region where the current is small. For this reason, in a region where the current is large, the dead time has a margin. That is, the dead time can be reduced in a region where the current is large.
よって、この発明では、半導体スイッチ素子に流れる電流の値に応じて、半導体スイッチ素子のスイッチング周期に対するデッドタイムの割合を変化させる。具体的には、電流値の増加に応じて、デッドタイムの割合を低下させる。これにより、デッドタイムの時間長を全体として削減することができる。その結果、電力変換装置の電力伝達時間を向上させることができる。 Therefore, according to the present invention, the ratio of the dead time to the switching cycle of the semiconductor switch element is changed according to the value of the current flowing through the semiconductor switch element. Specifically, the proportion of dead time is reduced according to the increase in current value. Thereby, the time length of dead time can be reduced as a whole. As a result, the power transmission time of the power converter can be improved.
以下に、添付図面を参照し、この発明の実施の形態に係る電力変換装置について説明する。なお、以下に示す実施の形態によりこの発明が限定されるものではない。 Hereinafter, a power converter according to an embodiment of the present invention will be described with reference to the accompanying drawings. The present invention is not limited to the embodiments described below.
実施の形態1.
図2は、本発明の実施の形態1に係る電力変換装置の構成を示す図である。実施の形態1に係る電力変換装置は、図2に示すように、1次側及び2次側ともにフルブリッジ回路の絶縁型DC/DCコンバータである。
Embodiment 1 FIG.
FIG. 2 is a diagram showing a configuration of the power conversion device according to Embodiment 1 of the present invention. As shown in FIG. 2, the power conversion apparatus according to Embodiment 1 is an isolated DC / DC converter having a full bridge circuit on both the primary side and the secondary side.
図2の構成について説明する。
DC/DCコンバータ2は、図2に示す、バッテリ1(外部直流電源)から負荷12(外部負荷)までの構成要素で構成されている。DC/DCコンバータ2は、1次側の第1のモジュール20と、2次側の第2のモジュール21と、トランス6と、制御器14とから構成されている。トランス6は、第1のモジュール20と第2のモジュール21との間に接続されている。また、第1のモジュール20はバッテリ1に接続されている。第2のモジュール21は負荷12に接続されている。
The configuration of FIG. 2 will be described.
The DC /
まず、第1のモジュール20の構成について説明する。
第1のモジュール20には、4つの1次側スイッチング素子5a〜5dが設けられている。スイッチング素子5a〜5dは、例えば、MOSFETから構成されている。スイッチング素子5a〜5dは、フルブリッジ回路を構成している。スイッチング素子5a,5cが上アーム側、スイッチング素子5b,5dが下アーム側に配置されている。また、スイッチング素子5a,5bは直列に接続されている。以下、スイッチング素子5aとスイッチング素子5bとの接続点を、接続点16eと呼ぶ。同様に、スイッチング素子5c,5dは直列に接続されている。以下、スイッチング素子5cとスイッチング素子5dとの接続点を、接続点16fと呼ぶ。接続点16eと接続点16fには、トランス6の1次巻線6aが接続されている。1次巻線6aは、トランス6のコアに巻き回されている。また、スイッチング素子5a,5bから構成される直列体の両端16a,16b、および、スイッチング素子5c,5dから構成される直列体の両端16c,16dには、第1の電圧検出回路4と第1の平滑コンデンサ3とが並列に接続されている。第1の電圧検出回路4は、スイッチング素子5a〜5dのうちのオン状態のスイッチング素子に印加される電圧を検出する。さらに、バッテリ1が、第1の電圧検出回路4と第1の平滑コンデンサ3とに並列に接続されている。
First, the configuration of the
The
このように、スイッチング素子5a〜5d、第1の電圧検出回路4、および、第1の平滑コンデンサ3は、第1のモジュール20を構成している。
As described above, the
次に、第2のモジュール21の構成について説明する。
第2のモジュール21には、4つの2次側整流ダイオード7a〜7dが設けられている。整流ダイオード7a〜7dは、フルブリッジ回路を構成している。整流ダイオード7a,7cが上アーム側、整流ダイオード7b,7dが下アーム側に配置されている。また、整流ダイオード7a,7bは直列に接続されている。以下、整流ダイオード7aと整流ダイオード7bとの接続点を、接続点17eと呼ぶ。同様に、整流ダイオード7c,7dは直列に接続されている。以下、整流ダイオード7cと整流ダイオード7dとの接続点を、接続点17fと呼ぶ。接続点17eと接続点17fには、トランス6の2次巻線6bが接続されている。2次巻線6bは、トランス6のコアに巻き回されている。また、整流ダイオード7a,7bから構成される直列体の両端17a,17b、および、整流ダイオード7c,7dから構成される直列体の両端17c,17dには、第2の電圧検出回路10と第2の平滑コンデンサ11とが並列に接続されている。さらに、負荷12が、第2の電圧検出回路10と第2の平滑コンデンサ11とに並列に接続されている。また、整流ダイオード7cのカソード側と、第2の電圧検出回路10との間には、平滑リアクトル8と電流検出回路9とが直列に接続されている。
Next, the configuration of the
The
このように、整流ダイオード7a〜7d、第2の電圧検出回路10、第2の平滑コンデンサ11、平滑リアクトル8、および、電流検出回路9は、第2のモジュール21を構成している。
As described above, the
制御器14は、スイッチング素子5a〜5dに、制御線15a〜15dを介して接続されている。制御器14は、制御線15a〜15dを介して、ゲート駆動信号を出力し、スイッチング素子5a〜5dのオン/オフを制御する。なお、制御器14には、以下の信号(1)〜(3)が入力される。ただし、図の簡略化のため、図3では、信号(1)〜(3)を入力するための信号線は図示を省略している。
(1)第2の電圧検出回路10で検出された電圧値Vout
(2)電流検出回路9で検出された電流値Iout
(3)スイッチング素子5a〜5dに流れる電流値Ids
制御器14は、これらの信号(1)〜(3)に基づいてPWM制御を行い、スイッチング素子5a〜5dを制御する。制御器14の内部構成および動作については、後述する。
The
(1) Voltage value Vout detected by the second
(2) Current value Iout detected by the
(3) Current value Ids flowing through switching
The
次に、実施の形態1に係るDC/DCコンバータ2の動作について説明する。
図2において、スイッチング素子5a〜5dのうちのいずれか2つがオンされると、バッテリ1から、トランス6の1次巻線6aに電流が流れる。これにより、1次巻線6aに磁束が発生する。このとき、磁束増加を妨げるように起電力(逆起電力)が発生する。また、トランス6のコアを通じた1次巻線6aの磁束は、2次巻線6bに反作用磁束を発生させる。これにより、起電力(誘導起電力)が発生して、負荷12に電流(誘導電流)が流れる。なお、オンされるスイッチング素子の位置が変わることにより、電流の向きは逆になる。このように、スイッチング素子5a〜5dは、誘導性負荷である負荷12を駆動している。
Next, the operation of the DC /
In FIG. 2, when any two of the
図3は、PWM制御を行う制御器14の構成を示したブロック図である。
図3に示すように、制御器14は、除算部140と、減算部141と、PI制御部142と、比例制御部143と、リミッター144と、PWM制御部145と、ゲート駆動信号生成部146と、第1のルックアップテーブル部147と、第2のルックアップテーブル部148とを備えている。
FIG. 3 is a block diagram showing the configuration of the
As shown in FIG. 3, the
以下、制御器14の動作について説明する。
Hereinafter, the operation of the
まず、除算部140に、目標値Pout*が入力される。この目標値Pout*は、DC/DCコンバータ2が負荷12に供給する出力電力Poutに対する目標値である。目標値Pout*は一定値であり、当該値は、負荷12に合わせて、予め設定されて、制御器14内に予め保持されている。あるいは、目標値Pout*を、外部(例えば負荷12)からの指令値として、電力変換装置に入力するようにしてもよい。さらに、除算部140には、第2の電圧検出回路10で検出した出力電圧Voutが入力される。除算部140は、目標値Pout*を出力電圧Voutで除算することで、出力電流目標値100(Iout*)を生成する。
First, the target value Pout * is input to the
出力電流目標値100(Iout*)は、減算部141に入力される。減算部141には、さらに、電流検出回路9で検出した出力電流Ioutが入力される。減算部141は、出力電流目標値100(Iout*)から出力電流Ioutを減算して、それらの差分101を計算する。
The output current target value 100 (Iout *) is input to the
差分101は、PI制御部142に入力される。PI制御部142は、差分101から平滑リアクトル8に印可する電圧102を計算する。
The
電圧102は、比例制御部143に入力される。比例制御部143は、電圧102から必要デューティ103を計算する。
The
第1のルックアップテーブル部147には、スイッチング素子5a〜5dに流れる電流Idsと許容最大デューティとの関係を示す第1のルックアップテーブルが予め記憶されている。
The first lookup table unit 147 stores in advance a first lookup table that indicates the relationship between the current Ids flowing through the
図4に、第1のルックアップテーブルの例を示す。図4の例1及び例2において、横軸が電流Ids、縦軸が許容最大デューティ(デューティ上限)である。第1のルックアップテーブルは、図4の例1に示すように、許容最大デューティと電流Idsとの関係が、勾配(傾き)が一定の1次関数でも良い。あるいは、例2に示すように、許容最大デューティと電流Idsとの関係が、勾配(傾き)が変化する変曲点を1以上有する2次以上の関数でも良い。 FIG. 4 shows an example of the first lookup table. In Example 1 and Example 2 of FIG. 4, the horizontal axis is the current Ids, and the vertical axis is the allowable maximum duty (duty upper limit). As shown in Example 1 of FIG. 4, the first look-up table may be a linear function in which the relationship between the allowable maximum duty and the current Ids has a constant gradient (gradient). Alternatively, as shown in Example 2, the relationship between the allowable maximum duty and the current Ids may be a second or higher order function having one or more inflection points at which the gradient (slope) changes.
第1のルックアップテーブル部147は、図4の第1のルックアップテーブルを用いることにより、電流Idsに対応する許容最大デューティの値を一意に求めることができる。 The first lookup table unit 147 can uniquely obtain the allowable maximum duty value corresponding to the current Ids by using the first lookup table of FIG.
第1のルックアップテーブル部147には、スイッチング素子5a〜5dに流れる電流Idsが入力される。電流Idsは、第1の電圧検出回路4で検出された電圧と、オン状態のスイッチング素子5a〜5dの抵抗値とから演算により求める。電流Idsの算出方法については後述する。または、スイッチング素子5a〜5dに対して電流検出回路を設けておき、電流検出回路により電流Idsを検出するようにしてもよい。第1のルックアップテーブル部147は、入力された電流Idsに基づき、図4に示す第1のルックアップテーブルから、許容最大デューティ104を求める。
The first lookup table unit 147 receives a current Ids flowing through the
ここで、電流Idsの算出方法について説明する。電流Idsの算出方法としては、例えば、以下の(1)〜(3)の方法がある。従って、これらのうちのいずれかの方法で電流Idsを求めるようにすればよい。ただし、これらは単に一例であり、他の方法により電流Idsを求めてもよいこととする。
(1)図7のように、トランス6の1次巻線6aに、第2の電流検出回路13を設け、電流検出回路13で検出した電流値の絶対値を、電流Idsとする。
(2)図2及び図7は電力変換装置がDC/DCコンバータの場合を示しているが、電力変換装置がインバータの場合には、図8の構成となる。この場合には、図8に示すように、負荷12であるモータのU,V,Wの各相に対して、電流検出回路18をそれぞれ設け、これらの3相電流の測定値を、電流Idsとする。
(3)図2の構成の場合には、電流検出回路9で検出した電流値を用いて、電流Idsを算出する。トランス6の特性から、以下の関係が成り立つ。
(1次巻線電流)=(2次巻線電流)×(1次巻線の巻き数/2次巻線の巻き数)
このとき、トランス6の1次巻線6aの巻き数、および、2次巻線6bの巻き数は、それぞれ、設計値であり、既知の値である。従って、この式の「2次巻線電流」に、電流検出回路9で検出した電流値を代入することで、1次巻線電流を算出することができる。こうして算出した1次巻線電流の絶対値を、電流Idsとする。
このように、例えば(1)〜(3)の算出方法のいずれかを用いることにより、スイッチング素子5a〜5dのドレイン端子及びソース端子の電流を直接測定しなくても、電流Idsを求めることができる。
Here, a method for calculating the current Ids will be described. As a method for calculating the current Ids, for example, there are the following methods (1) to (3). Therefore, the current Ids may be obtained by any one of these methods. However, these are merely examples, and the current Ids may be obtained by other methods.
(1) As shown in FIG. 7, the second
(2) FIGS. 2 and 7 show the case where the power conversion device is a DC / DC converter. However, when the power conversion device is an inverter, the configuration shown in FIG. In this case, as shown in FIG. 8, a
(3) In the case of the configuration of FIG. 2, the current Ids is calculated using the current value detected by the
(Primary winding current) = (secondary winding current) × (number of turns of primary winding / number of turns of secondary winding)
At this time, the number of turns of the primary winding 6a of the transformer 6 and the number of turns of the secondary winding 6b are design values and known values, respectively. Therefore, the primary winding current can be calculated by substituting the current value detected by the
As described above, for example, by using any one of the calculation methods (1) to (3), the current Ids can be obtained without directly measuring the currents of the drain terminals and the source terminals of the
リミッター144には、比例制御部143からの必要デューティ103と、第1のルックアップテーブル部147からの許容最大デューティ104とが入力される。リミッター144は、必要デューティ103と許容最大デューティ104とを比較し、比較結果に基づいて、動作デューティ105を出力する。すなわち、必要デューティ103が許容最大デューティ104より大きい場合は、リミッター144は、許容最大デューティ104の値を出力する。一方、必要デューティ103が許容最大デューティ104以下の場合は、リミッター144は、必要デューティ103を出力する。このように、リミッター144は、必要デューティ103と許容最大デューティ104とを比較し、それらのうちの小さい方の値を出力する。
The
PWM制御部145は、リミッター144からの動作デューティ105に基づいて、動作デューティ105を実現するためのPWM信号(Pulse Width Modulation信号)を出力する。ここで、PWM制御とは、周期は一定で、入力信号(動作デューティ105)の大きさに応じて、スイッチング素子5a〜5dを駆動するゲート駆動信号(ゲートパルス)のパルス幅のデューティ・サイクル(パルス幅のHとLの比)を変え、負荷12を制御する制御方法である。従って、PWM信号とは、ゲート駆動信号におけるHとLの比を指示する制御信号である。
The
ゲート駆動信号生成部146は、PWM信号に基づき、スイッチング素子5a〜5dのオン/オフを切り替えるためのゲート駆動信号を生成する。
The gate drive
図6を用いて、ゲート駆動信号生成部146のゲート駆動信号生成方法について説明する。
ゲート駆動信号生成部146には、図6の例1〜3に示すように、ゲート駆動信号を生成するための鋸状の基準波60が予め記憶されている。さらに、ゲート駆動信号生成部146には、各スイッチング素子5a〜5dのオン/オフのタイミングを判定するための判定閾値(5a_H,5a_L,5b_H,5b_L,5c_H,5c_L,5d_H,5d_L)が記憶されている。具体的には、以下の通りである。
The gate drive signal generation method of the gate drive
As shown in Examples 1 to 3 in FIG. 6, the gate drive
<オンの判定閾値> <オフの判定閾値>
・スイッチング素子5a 5a_H 5a_L
・スイッチング素子5b 5b_H 5b_L
・スイッチング素子5c 5c_H 5c_L
・スイッチング素子5d 5d_H 5d_L
<ON determination threshold><OFF determination threshold>
・
-
・
・
ゲート駆動信号生成部146は、基準波60と各判定閾値とを比較してスイッチング素子5a〜5dに対するゲート駆動信号を生成する。すなわち、ゲート駆動信号は、基準波60の値が各判定閾値に達したタイミングで、オン/オフ(H/L)が切り替わる。
具体的には、基準波60の値が、判定閾値5a_Hに達したタイミングで、スイッチング素子5aがオンになる。
また、基準波60の値が、判定閾値5a_Lに達したタイミングで、スイッチング素子5aがオフになる。
また、基準波60の値が、判定閾値5b_Hに達したタイミングで、スイッチング素子5bがオンになる。
また、基準波60の値が、判定閾値5b_Lに達したタイミングで、スイッチング素子5bがオフになる。
また、基準波60の値が、判定閾値5c_Hに達したタイミングで、スイッチング素子5cがオンになる。
また、基準波60の値が、判定閾値5c_Lに達したタイミングで、スイッチング素子5cがオフになる。
また、基準波60の値が、判定閾値5d_Hに達したタイミングで、スイッチング素子5dがオンになる。
また、基準波60の値が、判定閾値5d_Lに達したタイミングで、スイッチング素子5dがオフになる。
The gate drive
Specifically, the switching
Further, the switching
Further, the switching
In addition, the switching
Further, the switching
Further, the switching
Further, the
Further, the
また、図6の例1及び例2では、各判定閾値のレベルは以下の関係になっている。
5a_L<5b_H≦5d_L<5c_H<5b_L<5a_H≦5c_L<5d_H
Moreover, in Example 1 and Example 2 of FIG. 6, the level of each determination threshold has the following relationship.
5a_L <5b_H ≦ 5d_L <5c_H <5b_L <5a_H ≦ 5c_L <5d_H
また、図6の例3では、各判定閾値のレベルは以下の関係になっている。
5b_H<5d_L<5c_H≦5b_L<5a_H<5c_L<5d_H≦5a_L
In Example 3 of FIG. 6, the levels of the determination threshold values have the following relationship.
5b_H <5d_L <5c_H ≦ 5b_L <5a_H <5c_L <5d_H ≦ 5a_L
この中で、ゲート駆動信号にデッドタイムを設定する必要があるのは、直列に接続されたスイッチング素子5aと5bのゲートパルス信号間と、同様に、直列に接続されたスイッチング素子5cと5dのゲートパルス信号間に対してである。
すなわち、スイッチング素子5aがオフになるタイミングとスイッチング素子5bがオンになるタイミングとの間にデッドタイムが必要である。
また、スイッチング素子5bがオフになるタイミングとスイッチング素子5bがオンになるタイミングとの間にデッドタイムが必要である。
同様に、スイッチング素子5cがオフになるタイミングとスイッチング素子5dがオンになるタイミングとの間にデッドタイムが必要である。
また、スイッチング素子5dがオフになるタイミングとスイッチング素子5aがオンになるタイミングとの間にデッドタイムが必要である。
従って、デッドタイムが必要なゲートパルス信号のペアに対応する判定閾値ペアは、(5a_H、5b_L)、(5a_L、5b_H)、(5c_H、5d_L)、(5c_L、5d_H)となる。図6に示すように、判定閾値ペア(5a_H、5b_L)、(5a_L、5b_H)、(5c_H、5d_L)、(5c_L、5d_H)のレベル差はそれぞれ各デッドタイムの時間長に相当する値となっている。
Among them, it is necessary to set the dead time for the gate drive signal between the gate pulse signals of the
That is, a dead time is required between the timing when the switching
In addition, a dead time is required between the timing when the switching
Similarly, a dead time is required between the timing when the switching
In addition, a dead time is required between the timing when the
Therefore, determination threshold pairs corresponding to the pair of gate pulse signals that require dead time are (5a_H, 5b_L), (5a_L, 5b_H), (5c_H, 5d_L), and (5c_L, 5d_H). As shown in FIG. 6, the level differences of the determination threshold pairs (5a_H, 5b_L), (5a_L, 5b_H), (5c_H, 5d_L), (5c_L, 5d_H) are values corresponding to the lengths of the respective dead times. ing.
なお、各判定閾値間のレベル差は、電流Idsに応じて変化させてもよい。
図5に、電流Idsとデッドタイムの時間長との関係を示す第2のルックアップテーブルの例を示す。第2のルックアップテーブルは、第2のルックアップテーブル部148に予め記憶されている。図5の例1及び例2において、横軸が電流Ids、縦軸がデッドタイムの時間長である。図5の例1に示すように、デッドタイムの時間長と電流Idsとの関係は、勾配(傾き)が一定の1次関数で良い。あるいは、例2に示すように、デッドタイムの時間長と電流Idsとの関係が、勾配(傾き)が変化する変曲点を1以上有する2次以上の関数でも良いが、次の関係式(1)を満たす必要がある。
Note that the level difference between the determination thresholds may be changed according to the current Ids.
FIG. 5 shows an example of a second lookup table showing the relationship between the current Ids and the time length of the dead time. The second lookup table is stored in advance in the second
ここで、式(1)において、maxduty:最大デューティ(スイッチング周期Tswに対する電力伝送期間の割合)、td:デッドタイム、Tsw:スイッチング周期とする。 Here, in Expression (1), maxduty: maximum duty (ratio of the power transmission period to the switching period Tsw), td: dead time, and Tsw: switching period.
図5の例1および例2のいずれにおいても、電流Idsの増加に伴い、デッドタイムが減少する。すなわち、電流Idsの変化量に対して、デッドタイムの変化量(すなわち、スイッチング周期に対するデッドタイムの割合の変化量)が負特性を有している。 In both Example 1 and Example 2 of FIG. 5, the dead time decreases as the current Ids increases. That is, the change amount of the dead time (that is, the change amount of the dead time ratio with respect to the switching period) has a negative characteristic with respect to the change amount of the current Ids.
このように、第2のルックアップテーブル部148は、図5の第2のルックアップテーブルを用いることにより、電流Idsに対応するデッドタイムの時間長を一意に求めることができる。
As described above, the second
ゲート駆動信号生成部146は、以上の動作により、各スイッチング素子5a〜5dに対する図6の例1〜3に示すようなゲート駆動信号を生成する。
The gate drive
制御器14は、ゲート駆動信号生成部146で生成されたゲート駆動信号に基づいて、スイッチング素子5a〜5dのオン・オフの切替制御を行う。
The
以上説明したように、実施の形態1の電力変換装置は、スイッチング素子(半導体スイッチ素子)5a〜5dと、スイッチング素子5a〜5dに流れる電流Idsを検出する第1の電圧検出回路4(電流検出部)と、スイッチング素子5a〜5dに対して、デッドタイムが設定されたゲート駆動信号(ゲートパルス信号)を印加して、スイッチング素子5a〜5dのオン/オフを制御する制御器14とを備え、制御器14が、検出された電流Idsの値に応じて、スイッチング素子5a〜5dのスイッチング周期に対するデッドタイムの割合を制御する構成を有している。このように、スイッチング素子5a〜5dを駆動する際に、電流Idsに応じてデッドタイムを変更する構成としたので、大電流域におけるデッドタイムを抑制することができ、電力変換装置の効率が向上する。
As described above, the power conversion device according to the first embodiment includes the switching elements (semiconductor switching elements) 5a to 5d and the first voltage detection circuit 4 (current detection) that detects the current Ids flowing through the
また、スイッチング素子5a〜5dをMOSFETで構成した場合には、デッドタイムの時間長を低減することで、MOSFETのボディダイオードに通電する時間を低減できるので、電力変換装置の長寿命化を期待できる。
In addition, when the
また、実施の形態1では、許容最大デューティ及びデッドタイムともに変化させる実施の形態を示したが、デッドタイムのみを変化させても良い。その場合、スイッチング周波数を低減できるので、スイッチング損失が低下し、変換効率の向上、電力変換装置の小型化が期待できる。 In the first embodiment, the embodiment in which both the allowable maximum duty and the dead time are changed has been described. However, only the dead time may be changed. In that case, since the switching frequency can be reduced, the switching loss is reduced, the conversion efficiency can be improved, and the power converter can be downsized.
実施の形態1においては、スイッチング素子5a〜5dをシリコン(Si)半導体から構成する実施の形態を示したが、スイッチング素子5a〜5dは、Si半導体よりもバンドギャップが広い非Si半導体材料から成るものでもよい。非Si半導体材料であるワイドバンドギャップ半導体としては,例えば,炭化珪素、窒化ガリウム系材料、又は、ダイヤモンドがある。
ワイドバンドギャップ半導体から成るスイッチング素子は,Si半導体ではユニポーラ動作が困難な高電圧領域で使用可能であり、スイッチング時に発生するスイッチング損失を大きく低減でき,電力損失の大きな低減が可能になる。また、電力損失が小さく、耐熱性も高いため、冷却部を備えてパワーモジュールを構成した場合、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化が可能であるので、半導体モジュールの一層の小型化が可能になる。また、ワイドバンドギャップ半導体から成る電力用半導体スイッチング素子は、高周波スイッチング動作に適しており、高周波化の要求が大きいインバータやDC/DCコンバータに適用すると、スイッチング周波数の高周波化によって、インバータやDC/DCコンバータに接続されるリアクトルやコンデンサなどを小型化することもできる。よって、実施の形態1のゲート駆動信号生成部146は、炭化珪素などワイドギャップ半導体から成る電力用半導体スイッチング素子となる場合にも、同様な効果が得られる。
In the first embodiment, the
A switching element made of a wide bandgap semiconductor can be used in a high voltage region where unipolar operation is difficult with a Si semiconductor, greatly reducing the switching loss that occurs during switching, and greatly reducing the power loss. In addition, since power loss is small and heat resistance is high, when a power module is configured with a cooling unit, the heat sink fins can be downsized and the water cooling unit can be air-cooled. Miniaturization is possible. In addition, power semiconductor switching elements made of wide band gap semiconductors are suitable for high-frequency switching operations, and when applied to inverters and DC / DC converters that have a high demand for higher frequencies, the switching frequency is increased and the inverters and DC / DC / DC converters are increased. A reactor, a capacitor, and the like connected to the DC converter can be downsized. Therefore, the same effect can be obtained when the gate drive
また、実施の形態1では、負荷12は、例えば、誘導性負荷である。誘導性負荷の例としては、例えば、リアクトル、または、モータのステータがある。
In the first embodiment, the
また、実施の形態1では、電力変換装置として、絶縁型DC/DCコンバータを例に挙げて説明したが、その場合に限らず、半導体スイッチング素子を用いた電力変換装置であれば、いずれのものにもこの発明が適用可能であることは言うまでもない。 In the first embodiment, the insulation type DC / DC converter is described as an example of the power conversion device. However, the power conversion device is not limited to this, and any power conversion device using a semiconductor switching element may be used. Needless to say, the present invention is applicable.
1 バッテリ、2 DC/DCコンバータ、3 平滑コンデンサ、4 第1の電圧検出回路、5a,5b,5c,5d スイッチング素子、6 トランス、7a,7b,7c,7d 整流ダイオード、8 平滑リアクトル、9 電流検出回路、10 第2の電圧検出回路、11 平滑コンデンサ、12 負荷、13 第2の電流検出回路、14 制御器。 DESCRIPTION OF SYMBOLS 1 Battery, 2 DC / DC converter, 3 Smoothing capacitor, 1st voltage detection circuit, 5a, 5b, 5c, 5d Switching element, 6 transformer, 7a, 7b, 7c, 7d Rectifier diode, 8 Smoothing reactor, 9 Current Detection circuit, 10 second voltage detection circuit, 11 smoothing capacitor, 12 load, 13 second current detection circuit, 14 controller.
Claims (8)
上記半導体スイッチ素子に流れる電流を検出する電流検出部と、
上記半導体スイッチ素子に対してデッドタイムが設定されたゲートパルス信号を印加して、上記半導体スイッチ素子のオン/オフを制御する制御器と
を備え、
上記制御器は、上記電流検出部によって検出された上記電流の値に応じて、上記半導体スイッチ素子のスイッチング周期に対する上記デッドタイムの割合を制御するものであって、
上記制御器は、上記半導体スイッチ素子に流れる電流の変化量に対して上記デッドタイムの変化量が負特性を有するように、上記半導体スイッチ素子のスイッチング周期に対する上記デッドタイムの割合を制御し、
上記半導体スイッチに流れる電流の変化量と上記デッドタイムの変化量との関係は、上記電流の変化量に対する上記デッドタイムの変化量の傾きが変化する変曲点を有し、上記変曲点を境にして、上記電流が大きい領域に比べて上記電流が小さい領域においては上記デッドタイムの変化量の傾きが大きく、且つ、下記の関係式を満たし、ここで、maxdutyはデューティの最大値(上記スイッチング周期Tswの一周期に対する電力伝送期間の割合を最大値0.5で表した場合)、tdは上記デッドタイム、Tswは上記スイッチング周期である、
A current detector for detecting a current flowing through the semiconductor switch element;
A controller for controlling on / off of the semiconductor switch element by applying a gate pulse signal having a dead time set to the semiconductor switch element,
The controller controls the ratio of the dead time to the switching period of the semiconductor switch element according to the value of the current detected by the current detector,
The controller controls the ratio of the dead time to the switching period of the semiconductor switch element such that the amount of change in the dead time has a negative characteristic with respect to the amount of change in the current flowing through the semiconductor switch element;
The relationship between the amount of change in the current flowing through the semiconductor switch and the amount of change in the dead time has an inflection point at which the slope of the amount of change in the dead time with respect to the amount of change in the current changes. As a boundary, in the region where the current is small compared to the region where the current is large, the slope of the change amount of the dead time is large and satisfies the following relational expression, where maxduty is the maximum value of the duty (above When the ratio of the power transmission period to one period of the switching period Tsw is represented by the maximum value 0.5), td is the dead time, and Tsw is the switching period.
請求項1に記載の電力変換装置。 The power converter according to claim 1, wherein the controller controls a maximum duty value in accordance with the value of the current detected by the current detection unit.
請求項1または2に記載の電力変換装置。 The power conversion device according to claim 1, wherein the semiconductor switch element drives an inductive load.
請求項3に記載の電力変換装置。 The power converter according to claim 3, wherein the inductive load is a reactor.
請求項3に記載の電力変換装置。 The power converter according to claim 3, wherein the inductive load is a stator of a motor.
請求項1から5までのいずれか1項に記載の電力変換装置。 The power converter according to any one of claims 1 to 5, wherein the semiconductor switch element is formed of a wide band gap semiconductor.
請求項6に記載の電力変換装置。 The power converter according to claim 6, wherein the wide band gap semiconductor is silicon carbide, a gallium nitride-based material, or diamond.
請求項1から7までのいずれか1項に記載の電力変換装置。 The power conversion device according to any one of claims 1 to 7, wherein the semiconductor switch element is a MOSFET.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014245528A JP6008930B2 (en) | 2014-12-04 | 2014-12-04 | Power converter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014245528A JP6008930B2 (en) | 2014-12-04 | 2014-12-04 | Power converter |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016111776A JP2016111776A (en) | 2016-06-20 |
JP6008930B2 true JP6008930B2 (en) | 2016-10-19 |
Family
ID=56125156
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014245528A Active JP6008930B2 (en) | 2014-12-04 | 2014-12-04 | Power converter |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6008930B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7309002B1 (en) | 2022-03-04 | 2023-07-14 | 三菱電機株式会社 | power converter |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101825451B1 (en) | 2016-07-28 | 2018-02-05 | 엘지전자 주식회사 | Apparatus for controlling inverter |
EP3780365A4 (en) | 2018-03-30 | 2021-12-01 | Omron Corporation | Power conversion device and inverter circuit |
WO2021117574A1 (en) * | 2019-12-12 | 2021-06-17 | ソニーグループ株式会社 | Power supply circuit and control method |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4591741B2 (en) * | 2001-09-28 | 2010-12-01 | 株式会社デンソー | Rotating electric machine drive device for vehicle |
JP2007221922A (en) * | 2006-02-16 | 2007-08-30 | Toshiba Corp | Semiconductor device |
CN103503292B (en) * | 2011-04-18 | 2016-04-20 | 三菱电机株式会社 | Power-converting device and possess the vehicular electric power source device of this power-converting device |
JP5505473B2 (en) * | 2012-08-02 | 2014-05-28 | Tdk株式会社 | Power supply |
JP6272036B2 (en) * | 2013-02-13 | 2018-01-31 | 株式会社Soken | Power converter |
-
2014
- 2014-12-04 JP JP2014245528A patent/JP6008930B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7309002B1 (en) | 2022-03-04 | 2023-07-14 | 三菱電機株式会社 | power converter |
JP2023128632A (en) * | 2022-03-04 | 2023-09-14 | 三菱電機株式会社 | Power conversion device |
Also Published As
Publication number | Publication date |
---|---|
JP2016111776A (en) | 2016-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2691964C1 (en) | Power converter | |
WO2016139745A1 (en) | Power converter | |
JP5755197B2 (en) | Power converter | |
US20100220500A1 (en) | Power converter and method for controlling power converter | |
JP6008930B2 (en) | Power converter | |
JP6289647B2 (en) | DC-DC converter | |
JPWO2012176403A1 (en) | Buck / Boost AC / DC Converter | |
JP5006863B2 (en) | Switching power supply | |
JP6009003B2 (en) | DC / DC converter | |
US20170310219A1 (en) | Dc/dc converter | |
JP5656695B2 (en) | Electric motor drive device and air conditioner | |
JP5326605B2 (en) | Power converter | |
JP5813184B1 (en) | DC converter | |
JP2019103276A (en) | Electric power conversion device | |
JP2015211581A (en) | Full bridge dc/dc converter | |
JP2016059180A (en) | Switching power supply | |
Wydzgowski et al. | DC-DC power converter with galium nitride gate injection transistors | |
CN110447163B (en) | Power conversion device | |
JP5318966B2 (en) | DC / DC converter | |
JPWO2019171510A1 (en) | Resonant power converter control method, resonant power converter, and DC-DC converter | |
JP6132882B2 (en) | Power converter | |
CN111510048B (en) | Power conversion device | |
JP6091324B2 (en) | DC power supply | |
JP5930978B2 (en) | DC / DC converter | |
JP6645708B1 (en) | Power converter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160406 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160816 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160913 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6008930 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |