JP5983665B2 - アクセス回数カウント装置、メモリシステム、および、アクセス回数カウント方法 - Google Patents
アクセス回数カウント装置、メモリシステム、および、アクセス回数カウント方法 Download PDFInfo
- Publication number
- JP5983665B2 JP5983665B2 JP2014053298A JP2014053298A JP5983665B2 JP 5983665 B2 JP5983665 B2 JP 5983665B2 JP 2014053298 A JP2014053298 A JP 2014053298A JP 2014053298 A JP2014053298 A JP 2014053298A JP 5983665 B2 JP5983665 B2 JP 5983665B2
- Authority
- JP
- Japan
- Prior art keywords
- row address
- access
- row
- unit
- count
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000015654 memory Effects 0.000 title claims description 45
- 238000000034 method Methods 0.000 title claims description 11
- 238000003860 storage Methods 0.000 claims description 66
- 238000001514 detection method Methods 0.000 claims description 23
- 239000004065 semiconductor Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
- G11C11/40622—Partial refresh of memory arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/408—Address circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Description
本発明の第1の実施の形態としてのメモリシステム1の構成を図1に示す。図1において、メモリシステム1は、アクセス回数カウント装置10と、メモリセルアレイ30とを備える。メモリセルアレイ30は、ロウアドレスおよびカラムアドレスにより特定されるメモリセルからなる。上位装置は、ロウアドレスおよびカラムアドレスを指定することによりメモリセルにアクセスする。アクセス回数カウント装置10は、上位装置からメモリセルアレイ30へのアクセスにおいて指定されるロウアドレスを、入力として取得するよう構成される。
ここで[X]は、Xを超えない最大の整数を表す。また、(リフレッシュ間隔÷アクセスサイクル)は、リフレッシュ間隔の間に発生するアクセス回数を表す。また、許容アクセス回数とは、1本のロウアドレスについて、隣接ロウアドレスにおいてデータ化けを起こさないために許容される最大のアクセス回数であり、あらかじめ定められる。式(1)により求められる所定数nは、リフレッシュ間隔の間に、許容アクセス回数に達するロウアドレスの最大本数に相当する。
次に、本発明の第2の実施の形態について図面を参照して詳細に説明する。なお、本実施の形態の説明において参照する各図面において、本発明の第1の実施の形態と同一の構成および同様に動作するステップには同一の符号を付して本実施の形態における詳細な説明を省略する。
(付記1)
メモリセルに対するアクセスにおいて指定されるロウアドレスを所定数n(nは1以上の整数)個まで格納するロウアドレス格納部と、
前記ロウアドレス格納部に格納されている各ロウアドレスについてアクセス頻度をカウントするカウント部と、
前記n個のロウアドレスのうちの1つを、新たなロウアドレスに置換または破棄するよう前記ロウアドレス格納部に通知し、置換または破棄したロウアドレスについてのアクセス頻度をリセットするよう前記カウント部に通知するリセット制御部と、
を備えたアクセス回数カウント装置。
(付記2)
前記ロウアドレス格納部に格納されているn個のロウアドレス以外の新たなロウアドレスが指定されるアクセスが発生した場合、前記n個のロウアドレスのうちの1つを前記アクセス頻度に基づき選択するロウアドレス選択部をさらに備え、
前記リセット制御部は、前記ロウアドレス選択部によって選択されたロウアドレスについて、該ロウアドレスに置換して前記新たなロウアドレスを格納するよう前記ロウアドレス格納部に通知し、置換したロウアドレスについてのアクセス頻度をリセットするよう前記カウント部に通知することを特徴とする付記1に記載のアクセス回数カウント装置。
(付記3)
前記リセット制御部は、
前記アクセス頻度が所定の許容アクセス回数に達したロウアドレスについて、該ロウアドレスを破棄するよう前記ロウアドレス格納部に通知し、破棄したロウアドレスについてのアクセス頻度をリセットするよう前記カウント部に通知することを特徴とする付記1または付記2に記載のアクセス回数カウント装置。
(付記4)
前記ロウアドレス選択部は、前記n個のロウアドレスのうちアクセス頻度が所定の低頻度条件を満たす1つを選択することを特徴とする付記2または付記3に記載のアクセス回数カウント装置。
(付記5)
前記ロウアドレス格納部、前記カウント部、前記ロウアドレス選択部、および、前記リセット制御部の組み合わせをm(mは2以上の整数)組備え、
前記アクセスにおいて指定されるロウアドレスは、各組の前記ロウアドレス格納部に格納され、
各組における前記ロウアドレス選択部は、その組における前記ロウアドレス格納部に格納された前記n個のロウアドレス以外の新たなロウアドレスが指定されるアクセスが発生した場合、前記n個のロウアドレスのうち1つを前記アクセス頻度に基づき選択するための選択条件として、他の組と異なる選択条件を適用することを特徴とする付記2から付記4のいずれか1つに記載のアクセス回数カウント装置。
(付記6)
前記m組のうちの1つの組における前記ロウアドレス選択部は、前記選択条件として所定の低頻度条件を適用し、他の組における前記ロウアドレス選択部は、前記選択条件として所定の高頻度条件を適用することを特徴とする付記5に記載のアクセス回数カウント装置。
(付記7)
前記nは、リフレッシュ間隔、アクセスサイクルおよび前記許容アクセス回数に基づく値であることを特徴とする付記1から付記6のいずれか1つに記載のアクセス回数カウント装置。
(付記8)
前記アクセス頻度が前記許容アクセス回数に達したロウアドレスを検出する集中アクセス検出部をさらに備えたことを特徴とする付記1から付記7のいずれか1つに記載のアクセス回数カウント装置。
(付記9)
前記集中アクセス検出部は、検出したロウアドレスの隣接ロウアドレスに対してリフレッシュを発行することを特徴とする付記8に記載のアクセス回数カウント装置。
(付記10)
付記1から付記9のいずれか1つに記載のアクセス回数カウント装置と、
前記メモリセルからなるメモリセルアレイと、
を備えたメモリシステム。
(付記11)
メモリセルに対するアクセスにおいて指定されるロウアドレスを所定数n(nは1以上の整数)個まで格納し、
格納した各ロウアドレスについてアクセス頻度をカウントし、
前記n個のロウアドレスのうちの1つを新たなロウアドレスに置換または破棄し、
置換または破棄したロウアドレスについてのアクセス頻度をリセットする、アクセス回数カウント方法。
10、20 アクセス回数カウント装置
30 メモリセルアレイ
11 ロウアドレス格納部
12 カウント部
13、23 ロウアドレス選択部
14 リセット制御部
15、25 集中アクセス検出部
101 レジスタ
102 コンパレータ
103 カウンタ
104、204 カウンタ値比較回路
105 レジスタ番号発生回路
106、206 隣接アドレス発生回路
107 リフレッシュコマンド発生回路
Claims (10)
- 定期的にリフレッシュ動作を行うDRAM(Dynamic Random Access Memory)において、
メモリセルに対するアクセスにおいて指定されるロウアドレスを所定数n(nは2以上の整数)個まで格納するロウアドレス格納部と、
前記ロウアドレス格納部に格納されている各ロウアドレスについてアクセス頻度をカウントするカウント部と、
前記ロウアドレス格納部に格納されているn個のロウアドレス以外の新たなロウアドレスが指定されるアクセスが発生した場合に、前記n個のロウアドレスのうち、アクセスカウント対象としての重要度が他より低いと判定可能なものを1つ選択するロウアドレス選択部と、
前記ロウアドレス選択部によって選択されたロウアドレスを、前記新たなロウアドレスに置換するよう前記ロウアドレス格納部に通知し、置換したロウアドレスについてのアクセス頻度をリセットするよう前記カウント部に通知するリセット制御部と、
を備えたアクセス回数カウント装置。 - 前記ロウアドレス選択部は、前記アクセス頻度に基づき前記重要度を判定することを特徴とする請求項1に記載のアクセス回数カウント装置。
- 前記リセット制御部は、
前記アクセス頻度が所定の許容アクセス回数に達したロウアドレスについて、該ロウアドレスを破棄するよう前記ロウアドレス格納部に通知し、破棄したロウアドレスについてのアクセス頻度をリセットするよう前記カウント部に通知することを特徴とする請求項1または請求項2に記載のアクセス回数カウント装置。 - 前記ロウアドレス選択部は、前記n個のロウアドレスのうちアクセス頻度が所定の低頻度条件を満たす1つを選択することを特徴とする請求項2または請求項3に記載のアクセス回数カウント装置。
- 前記ロウアドレス格納部、前記カウント部、前記ロウアドレス選択部、および、前記リセット制御部の組み合わせをm(mは2以上の整数)組備え、
前記アクセスにおいて指定されるロウアドレスは、各組の前記ロウアドレス格納部に格納され、
各組における前記ロウアドレス選択部は、その組における前記ロウアドレス格納部に格納された前記n個のロウアドレス以外の新たなロウアドレスが指定されるアクセスが発生した場合、前記n個のロウアドレスのうち1つを前記アクセス頻度に基づき選択するための選択条件として、他の組と異なる選択条件を適用することを特徴とする請求項2から請求項4のいずれか1項に記載のアクセス回数カウント装置。 - 前記m組のうちの1つの組における前記ロウアドレス選択部は、前記選択条件として所定の低頻度条件を適用し、他の組における前記ロウアドレス選択部は、前記選択条件として所定の高頻度条件を適用することを特徴とする請求項5に記載のアクセス回数カウント装置。
- 前記nは、リフレッシュ間隔、アクセスサイクルおよび前記許容アクセス回数に基づく
値であることを特徴とする請求項3に記載のアクセス回数カウント装置。 - 前記アクセス頻度が前記許容アクセス回数に達したロウアドレスを検出する集中アクセ
ス検出部をさらに備えたことを特徴とする請求項3または請求項7に記載の
アクセス回数カウント装置。
- 請求項1から請求項8のいずれか1項に記載のアクセス回数カウント装置と、
前記メモリセルからなるメモリセルアレイと、
を備えたメモリシステム。 - 定期的にリフレッシュ動作を行うDRAM(Dynamic Random Access Memory)において、
メモリセルに対するアクセスにおいて指定されるロウアドレスを所定数n(nは2以上の整数)個までロウアドレス格納部に格納し、
格納した各ロウアドレスについてアクセス頻度をカウントし、
n個のロウアドレス以外の新たなロウアドレスが指定されるアクセスが発生した場合に、前記n個のロウアドレスのうち、アクセスカウント対象としての重要度が他より低いと判定可能なものを1つ選択し、
選択されたロウアドレスを、前記新たなロウアドレスに置換するよう前記ロウアドレス格納部に通知し、置換したロウアドレスについてのアクセス頻度をリセットする、アクセス回数カウント方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014053298A JP5983665B2 (ja) | 2014-03-17 | 2014-03-17 | アクセス回数カウント装置、メモリシステム、および、アクセス回数カウント方法 |
US14/658,397 US20150262652A1 (en) | 2014-03-17 | 2015-03-16 | Access count device, memory system, and access count method |
CN201510116845.1A CN104934057A (zh) | 2014-03-17 | 2015-03-17 | 访问计数设备、存储器***和访问计数方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014053298A JP5983665B2 (ja) | 2014-03-17 | 2014-03-17 | アクセス回数カウント装置、メモリシステム、および、アクセス回数カウント方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015176629A JP2015176629A (ja) | 2015-10-05 |
JP5983665B2 true JP5983665B2 (ja) | 2016-09-06 |
Family
ID=54069543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014053298A Expired - Fee Related JP5983665B2 (ja) | 2014-03-17 | 2014-03-17 | アクセス回数カウント装置、メモリシステム、および、アクセス回数カウント方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20150262652A1 (ja) |
JP (1) | JP5983665B2 (ja) |
CN (1) | CN104934057A (ja) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9324398B2 (en) | 2013-02-04 | 2016-04-26 | Micron Technology, Inc. | Apparatuses and methods for targeted refreshing of memory |
US9047978B2 (en) | 2013-08-26 | 2015-06-02 | Micron Technology, Inc. | Apparatuses and methods for selective row refreshes |
JP6142788B2 (ja) * | 2013-12-04 | 2017-06-07 | 富士通株式会社 | 半導体記憶装置 |
JP2015219938A (ja) | 2014-05-21 | 2015-12-07 | マイクロン テクノロジー, インク. | 半導体装置 |
KR102403341B1 (ko) * | 2016-03-17 | 2022-06-02 | 에스케이하이닉스 주식회사 | 메모리 및 이를 포함하는 시스템 |
US10061714B2 (en) * | 2016-03-18 | 2018-08-28 | Oracle International Corporation | Tuple encoding aware direct memory access engine for scratchpad enabled multicore processors |
JP2017182854A (ja) | 2016-03-31 | 2017-10-05 | マイクロン テクノロジー, インク. | 半導体装置 |
KR20180064940A (ko) | 2016-12-06 | 2018-06-15 | 삼성전자주식회사 | 해머 리프레쉬 동작을 수행하는 메모리 시스템 |
KR20180075761A (ko) * | 2016-12-26 | 2018-07-05 | 에스케이하이닉스 주식회사 | 메모리 장치, 이를 포함하는 메모리 시스템, 및, 그의 리프레시 동작방법 |
KR102308778B1 (ko) * | 2017-05-24 | 2021-10-05 | 삼성전자주식회사 | 디스터브 로우를 케어하는 메모리 장치 및 그 동작방법 |
US10580475B2 (en) | 2018-01-22 | 2020-03-03 | Micron Technology, Inc. | Apparatuses and methods for calculating row hammer refresh addresses in a semiconductor device |
JP6622843B2 (ja) * | 2018-04-19 | 2019-12-18 | 華邦電子股▲ふん▼有限公司Winbond Electronics Corp. | メモリデバイス及びそのリフレッシュ方法 |
KR102410924B1 (ko) | 2018-05-14 | 2022-06-20 | 삼성전자주식회사 | 해머 리프레쉬 동작을 수행하는 리프레쉬 제어 회로, 메모리 장치 및 메모리 장치의 동작 방법 |
US11152050B2 (en) | 2018-06-19 | 2021-10-19 | Micron Technology, Inc. | Apparatuses and methods for multiple row hammer refresh address sequences |
US10593392B1 (en) * | 2018-12-19 | 2020-03-17 | Micron Technology, Inc. | Apparatuses and methods for multi-bank refresh timing |
US11550650B2 (en) | 2018-12-21 | 2023-01-10 | Micron Technology, Inc. | Methods for activity-based memory maintenance operations and memory devices and systems employing the same |
US10770127B2 (en) | 2019-02-06 | 2020-09-08 | Micron Technology, Inc. | Apparatuses and methods for managing row access counts |
US11043254B2 (en) * | 2019-03-19 | 2021-06-22 | Micron Technology, Inc. | Semiconductor device having cam that stores address signals |
US10950288B2 (en) | 2019-03-29 | 2021-03-16 | Intel Corporation | Refresh command control for host assist of row hammer mitigation |
US11264096B2 (en) | 2019-05-14 | 2022-03-01 | Micron Technology, Inc. | Apparatuses, systems, and methods for a content addressable memory cell with latch and comparator circuits |
US11158364B2 (en) | 2019-05-31 | 2021-10-26 | Micron Technology, Inc. | Apparatuses and methods for tracking victim rows |
US11158373B2 (en) | 2019-06-11 | 2021-10-26 | Micron Technology, Inc. | Apparatuses, systems, and methods for determining extremum numerical values |
US11139015B2 (en) | 2019-07-01 | 2021-10-05 | Micron Technology, Inc. | Apparatuses and methods for monitoring word line accesses |
US10832792B1 (en) | 2019-07-01 | 2020-11-10 | Micron Technology, Inc. | Apparatuses and methods for adjusting victim data |
US11386946B2 (en) | 2019-07-16 | 2022-07-12 | Micron Technology, Inc. | Apparatuses and methods for tracking row accesses |
US10943636B1 (en) | 2019-08-20 | 2021-03-09 | Micron Technology, Inc. | Apparatuses and methods for analog row access tracking |
US10964378B2 (en) | 2019-08-22 | 2021-03-30 | Micron Technology, Inc. | Apparatus and method including analog accumulator for determining row access rate and target row address used for refresh operation |
US11200942B2 (en) * | 2019-08-23 | 2021-12-14 | Micron Technology, Inc. | Apparatuses and methods for lossy row access counting |
US11222682B1 (en) | 2020-08-31 | 2022-01-11 | Micron Technology, Inc. | Apparatuses and methods for providing refresh addresses |
US11462291B2 (en) | 2020-11-23 | 2022-10-04 | Micron Technology, Inc. | Apparatuses and methods for tracking word line accesses |
US11482275B2 (en) | 2021-01-20 | 2022-10-25 | Micron Technology, Inc. | Apparatuses and methods for dynamically allocated aggressor detection |
US11600314B2 (en) | 2021-03-15 | 2023-03-07 | Micron Technology, Inc. | Apparatuses and methods for sketch circuits for refresh binning |
US11664063B2 (en) | 2021-08-12 | 2023-05-30 | Micron Technology, Inc. | Apparatuses and methods for countering memory attacks |
US11688451B2 (en) | 2021-11-29 | 2023-06-27 | Micron Technology, Inc. | Apparatuses, systems, and methods for main sketch and slim sketch circuit for row address tracking |
KR20230135424A (ko) | 2022-03-16 | 2023-09-25 | 삼성전자주식회사 | 메모리 장치 및 그 리프레시 방법 |
Family Cites Families (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH038199A (ja) * | 1989-06-05 | 1991-01-16 | Fuji Electric Co Ltd | 書き換え可能promのメモリ管理方式 |
JPH0773682A (ja) * | 1993-06-12 | 1995-03-17 | Hitachi Ltd | 半導体記憶装置 |
JPH08115253A (ja) * | 1994-10-14 | 1996-05-07 | Canon Inc | メモリ装置およびデータ書換方法 |
JP3355595B2 (ja) * | 1996-03-25 | 2002-12-09 | シャープ株式会社 | 不揮発性半導体記憶装置 |
US7089391B2 (en) * | 2000-04-14 | 2006-08-08 | Quickshift, Inc. | Managing a codec engine for memory compression/decompression operations using a data movement engine |
US7047382B2 (en) * | 2000-11-29 | 2006-05-16 | Quickshift, Inc. | System and method for managing compression and decompression and decompression of system memory in a computer system |
JP4256175B2 (ja) * | 2003-02-04 | 2009-04-22 | 株式会社東芝 | 不揮発性半導体メモリ |
US6903361B2 (en) * | 2003-09-17 | 2005-06-07 | Micron Technology, Inc. | Non-volatile memory structure |
JP4597829B2 (ja) * | 2005-09-27 | 2010-12-15 | パトレネラ キャピタル リミテッド, エルエルシー | メモリ |
JP4894306B2 (ja) * | 2006-03-09 | 2012-03-14 | 富士通セミコンダクター株式会社 | 半導体メモリ、メモリシステムおよび半導体メモリの動作方法 |
JP2007280108A (ja) * | 2006-04-07 | 2007-10-25 | Sony Corp | 記憶媒体制御装置、記憶媒体制御方法、プログラム |
US8832286B2 (en) * | 2007-11-12 | 2014-09-09 | International Business Machines Corporation | Method and system for controlling client access to a server application |
EP2293192B1 (en) * | 2008-01-27 | 2021-03-31 | Citrix Systems, Inc. | Methods and systems for remoting three dimensional graphics |
US8572085B2 (en) * | 2008-05-19 | 2013-10-29 | Technion Research & Development Foundation Limited | Apparatus and method for incremental physical data clustering |
US7941591B2 (en) * | 2008-07-28 | 2011-05-10 | CacheIQ, Inc. | Flash DIMM in a standalone cache appliance system and methodology |
US8644173B1 (en) * | 2009-01-30 | 2014-02-04 | Sprint Communications Company L.P | Managing requests in a wireless system |
US8924893B2 (en) * | 2009-10-14 | 2014-12-30 | At&T Mobility Ii Llc | Locking and unlocking of an electronic device using a sloped lock track |
KR101861170B1 (ko) * | 2011-08-17 | 2018-05-25 | 삼성전자주식회사 | 마이그레이션 관리자를 포함하는 메모리 시스템 |
US20130290636A1 (en) * | 2012-04-30 | 2013-10-31 | Qiming Chen | Managing memory |
US9257169B2 (en) * | 2012-05-14 | 2016-02-09 | Samsung Electronics Co., Ltd. | Memory device, memory system, and operating methods thereof |
JP5624583B2 (ja) * | 2012-05-31 | 2014-11-12 | 株式会社東芝 | プログラム、計算処理装置、メモリ管理方法および計算機 |
US8984240B2 (en) * | 2012-08-30 | 2015-03-17 | International Business Machines Corporation | Reducing page faults in host OS following a live partition mobility event |
WO2014125937A1 (ja) * | 2013-02-12 | 2014-08-21 | ピーエスフォー ルクスコ エスエイアールエル | 半導体装置 |
WO2014126182A1 (ja) * | 2013-02-18 | 2014-08-21 | ピーエスフォー ルクスコ エスエイアールエル | アクセス履歴を記憶するメモリセルアレイのリセット回路 |
KR20150132366A (ko) * | 2013-03-15 | 2015-11-25 | 피에스4 뤽스코 에스.에이.알.엘. | 반도체 기억 장치 및 이를 구비한 시스템 |
-
2014
- 2014-03-17 JP JP2014053298A patent/JP5983665B2/ja not_active Expired - Fee Related
-
2015
- 2015-03-16 US US14/658,397 patent/US20150262652A1/en not_active Abandoned
- 2015-03-17 CN CN201510116845.1A patent/CN104934057A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
US20150262652A1 (en) | 2015-09-17 |
CN104934057A (zh) | 2015-09-23 |
JP2015176629A (ja) | 2015-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5983665B2 (ja) | アクセス回数カウント装置、メモリシステム、および、アクセス回数カウント方法 | |
US20180122454A1 (en) | Address counting circuit, memory device and operating method thereof | |
US9058897B2 (en) | Semiconductor memory device storing memory characteristic information, memory module and memory system having the same, and operating method thereof | |
KR20170078948A (ko) | 반도체 메모리 장치 | |
US20150279442A1 (en) | Semiconductor memory device and semiconductor memory system including the same | |
US9418722B2 (en) | Prioritizing refreshes in a memory device | |
US10497422B2 (en) | Memory device performing care operation for disturbed row and operating method thereof | |
KR102436992B1 (ko) | 리프레시 제어 장치 | |
TWI741809B (zh) | 刷新測試電路及方法 | |
JP2019164859A (ja) | メモリシステム、および、メモリ制御方法 | |
JP5751354B1 (ja) | メモリ制御装置、情報処理装置、メモリ制御方法、および、コンピュータ・プログラム | |
US9058896B2 (en) | DRAM refresh | |
CN113921055B (zh) | 确定dram自刷新次数的方法及装置 | |
TW201926346A (zh) | 電阻式隨機存取記憶體裝置及其寫入與反向寫入驗證方法 | |
US10733049B2 (en) | Semiconductor device and error management method | |
US20230162776A1 (en) | Memory | |
US9627014B2 (en) | Multiple port shared memory | |
US20170017410A1 (en) | Memory controller | |
US20170069398A1 (en) | Memory device | |
KR20180046281A (ko) | 리프레시 제어 장치 | |
JP4962277B2 (ja) | 半導体メモリ試験装置 | |
US9824745B1 (en) | Refresh time detection circuit and semiconductor device including the same | |
US20180350428A1 (en) | Semiconductor device and method of driving the same | |
US12002502B2 (en) | Memory device and refresh method thereof | |
TWI809719B (zh) | 動態隨機存取記憶體及其操作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151203 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160412 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160608 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160718 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5983665 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |