JP5960426B2 - 半導体素子及び半導体素子の製造方法 - Google Patents

半導体素子及び半導体素子の製造方法 Download PDF

Info

Publication number
JP5960426B2
JP5960426B2 JP2011275908A JP2011275908A JP5960426B2 JP 5960426 B2 JP5960426 B2 JP 5960426B2 JP 2011275908 A JP2011275908 A JP 2011275908A JP 2011275908 A JP2011275908 A JP 2011275908A JP 5960426 B2 JP5960426 B2 JP 5960426B2
Authority
JP
Japan
Prior art keywords
transparent conductive
conductive film
semiconductor
wiring electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011275908A
Other languages
English (en)
Other versions
JP2013125953A (ja
Inventor
紀子 二瓶
紀子 二瓶
崇子 千野根
崇子 千野根
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2011275908A priority Critical patent/JP5960426B2/ja
Priority to US13/712,194 priority patent/US9070836B2/en
Publication of JP2013125953A publication Critical patent/JP2013125953A/ja
Application granted granted Critical
Publication of JP5960426B2 publication Critical patent/JP5960426B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40Materials therefor
    • H01L33/42Transparent materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008Processes
    • H01L2933/0016Processes relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Description

本発明は、半導体素子及び半導体素子の製造方法に関する。
GaN等の窒化物半導体発光ダイオードは、紫外光ないし青色光を発光でき、蛍光体を利用することにより白色光を発光できる。高出力の白色光を発生できるLEDは照明用としても用いられる。
窒化物半導体の成長基板として一般的にサファイアが用いられているが、サファイアは熱伝導性が低いため放熱性が悪く、改善しようとすると基板側を上にしたフリップチップ構造にする必要がある。
フリップチップ構造では光取り出しにおいて、サファイア基板の裏面で反射する光があるため取り出し効率が低い。そのため、基板に成長した半導体基板を別の支持体に貼り付けた後、レーザーリフトオフや研磨でサファイア基板を除去した構造の素子の手法が提案されている。また、素子上面には電流拡散を目的とした配線部とn電極を兼ね備えた形状の電極の形成が提案されている(例えば、特許文献1参照)。
図17は、従来例による半導体素子の配線電極部16のパターンを表す平面図である。
従来の半導体発光素子では、少なくともn型半導体層と、発光のための活性層と、p型半導体層とを含む半導体積層2のn型半導体層表面に接して、細線電極(配線電極部)16及び電極パッド部16pとが形成されている。
特表2007−519246号公報
図17に示す従来例による半導体素子では、高い静電圧がかかったときに、電極パッド部16p周辺にクラックが生じることがある。従来例では、電極パッド部16pへの電流、電圧集中を防ぐために細線16のパターンを全体に形成しているが、高い電圧がかかった際に最も電界集中しやすい電極パッド部16p周辺(図中点線枠内)に過度の電圧がかかり、その衝撃で半導体層2が砕けて吹き飛んでしまう現象がみられる。このような半導体層2へのダメージにより半導体素子のショートやリークが起こり不灯の原因となる。
本発明の目的は、半導体素子に高い静電圧がかかったときに、配線電極の一部への電界集中を防ぐことである。
本発明の一観点によれば、半導体素子は、第1導電型の第1の半導体層と、該第1の半導体層の上に形成される活性層と、該活性層の上に形成される第2導電型の第2の半導体層とを含む半導体積層と、前記半導体積層の一方の主面上に形成され、開口部を有する透明導電膜と、前記透明導電膜の開口部から露出する前記半導体積層の一方の主面上の一部に形成される電極パッドと、前記透明導電膜の開口部から露出する前記半導体積層の一方の主面上の他の一部に、前記電極パッドと連続し、前記透明導電膜の一部に重なるように形成される配線電極とを有し、前記透明導電膜と前記半導体積層との接触抵抗が、前記配線電極と前記半導体積層との接触抵抗より高く、前記透明導電膜と前記半導体積層との接触抵抗は、1.0×10 −1 Ωcm 以上、1.0×10 Ωcm 以下であり、前記配線電極が前記透明導電膜に重なる部分の幅が、前記電極パッドから離れるにしたがい増加する
また、本発明の他の観点によれば、半導体素子の製造方法は、(a)成長基板を準備する工程と、(b)前記成長基板上に、第1導電型の第1の半導体層と、該第1の半導体層の上に形成される活性層と、該活性層の上に形成される第2導電型の第2の半導体層とを含む半導体積層を成長する工程と、(c)前記成長基板を前記半導体積層から剥離する工程と、(d)前記工程(c)で成長基板を剥離することにより露出する前記半導体積層の表面に、開口部を有する透明導電膜を形成する工程と、(e)前記透明導電膜の開口部から露出する前記半導体積層の表面上の一部に、電極パッドを形成するとともに、前記透明導電膜の開口部から露出する前記半導体積層の表面上の他の一部に、該電極パッドと連続し、前記透明導電膜の一部に重なるように配線電極を形成する工程とを有し、前記工程(d)は、前記透明導電膜と前記半導体積層との接触抵抗が、前記配線電極と前記半導体積層との接触抵抗より高く、前記透明導電膜と前記半導体積層との接触抵抗は、1.0×10 −1 Ωcm 以上、1.0×10 Ωcm 以下であり、 前記配線電極が前記透明導電膜に重なる部分の幅が、前記電極パッドから離れるにしたがい増加するように、前記透明導電膜を形成する
前記透明導電膜を形成する。
本発明によれば、半導体素子に高い静電圧がかかったときに、配線電極の一部への電界集中を防ぐことができる。
本発明の実施例による窒化物半導体発光素子(LED素子)101の概略平面図である。 本発明の実施例による窒化物半導体発光素子(LED素子)101の素子構造を表す概略断面図である。 発明の実施例による窒化物半導体発光素子(LED素子)101高電圧がかかった場合の電流の流れを表す概略平面図である。 本発明の実施例による窒化物半導体発光素子(LED素子)101の製造方法を説明するための概略断面図である。 本発明の実施例による窒化物半導体発光素子(LED素子)101の製造方法を説明するための概略断面図である。 本発明の実施例による窒化物半導体発光素子(LED素子)101の製造方法を説明するための概略断面図である。 本発明の実施例による窒化物半導体発光素子(LED素子)101の製造方法を説明するための概略断面図である。 本発明の実施例による窒化物半導体発光素子(LED素子)101の製造方法を説明するための概略断面図である。 本発明の実施例による窒化物半導体発光素子(LED素子)101の製造方法を説明するための概略断面図である。 本発明の実施例による窒化物半導体発光素子(LED素子)101の製造方法を説明するための概略断面図である。 本発明の実施例による窒化物半導体発光素子(LED素子)101の製造方法を説明するための概略断面図である。 本発明の実施例による窒化物半導体発光素子(LED素子)101の製造方法を説明するための概略断面図である。 本発明の実施例による窒化物半導体発光素子(LED素子)101の製造方法を説明するための概略断面図である。 本発明の実施例の第1の変形例による窒化物半導体発光素子(LED素子)の概略平面図である。 本発明の実施例の第2の変形例による窒化物半導体発光素子(LED素子)の概略平面図である。 本発明の実施例の第3の変形例による窒化物半導体発光素子(LED素子)の概略平面図である。 従来例による窒化物半導体発光素子(LED素子)の概略平面図である。
図1(A)は、本発明の実施例による窒化物半導体発光素子(LED素子)101の概略平面図、図1(B)は、本発明の実施例による高抵抗透明導電膜5のパターンを表す概略平面図である。
図2(A)〜(C)は、それぞれ図1の直線AA、BB、CCにおけるLED素子101の素子構造を表す概略断面図である。
なお、図中、各構成部材のサイズは、実際の比率とは異なっている。例えば、高抵抗透明導電膜5の開口部5hの占有面積や、n側電極(配線電極部)16のGaN系半導体層2の主面の全面積に対する占有面積は、実際には図に示すものよりも小さく、5〜15%程度である。
窒化物半導体発光素子(LED素子)101は、例えば、アンドープのGaN層21、Si等をドープしたn型GaN層22、GaN/InGaN多層膜からなる多重量子井戸構造を有する活性層24、p型AlGaN層(クラッド層)25及びp型GaN層(コンタクト層)26を含むGaN系半導体層(発光部)2、Ag等からなる反射電極層4、GaN系半導体層(発光部)2の反射電極層4とは反対側の表面上に形成され、開口部5hを有する高抵抗透明導電膜5、高抵抗透明導電膜5の開口部5hから露出したGaN系半導体層(発光部)2表面上及び高抵抗透明導電膜5の一部(開口5hの周縁部の一部)上に形成されるn側電極16(配線電極部16w及び電極パッド部16p)、例えばPt/Ti/Ni/Au/Pt/AuSnからなる共晶材を含む共晶層7とAu層6との共晶合金層、該共晶合金層を介して反射電極層4と結合するシリコン(Si)支持基板10を含んで構成される。なお、電極パッド部16pは、外部からLED素子101への給電部となる。
図1(A)の平面図では、高抵抗透明導電膜5には右下がりのハッチングを施し、配線電極部16w及び電極パッド部16pには左下がりのハッチングを施す。本発明の実施例では、電流を拡散するための層として高抵抗透明導電膜5を用い、その透明導電膜5の一部を配線電極部16wと重ねており、図1では、高抵抗透明導電膜5と配線電極部16wとが重なる部分をハッチングの重なりにより表している。
本実施例では、図1(B)に示すように、高抵抗透明導電膜5のn側電極16形成部分に開口5hを設けている。開口5hの幅は、電極パッド部16pから離れるに従い、減少するように設定されている。
これに対して、配線電極部16wの面積は、図1(A)に示すように、電極パッド部16pからの距離に関係なく一定であるので、電極パッド部16pから離れるに従い、高抵抗透明導電膜5と配線電極部16wとの重なりの面積は増大する。
すなわち、高抵抗透明導電膜5と配線電極部16wとは電極パッド部16pに最も近いところから遠いところに向かって重なりを徐々に増やす。電極パッド部16pから一番離れた部分の重なりはn側電極16の膜厚以上にすることが好ましい。静電気のような大電圧がかかった際に、図3に示すように、配線電極部16wとの接触領域を介して、高抵抗透明導電膜5に電流が流れ、電極パッド部16pから遠い方向に向い、かつ素子の外周方向に拡散する。よって配線電極部16wから半導体部2への電流の流れを防ぎ、半導体素子101へのダメージを減らすことができる。よって静電耐圧が向上し、信頼性の向上につながる。ここで、高抵抗透明導電膜5と配線電極部16wとの重なり部が形成されているため、配線電極部16wとの接触面積を十分に確保し、効率よく高抵抗透明導電膜5に電流を流すことができる。また、高抵抗透明導電膜5と配線電極部16wとの重なりを電極パッド部16pから離れるに従い増大させることにより、電流の外周方向への拡散を促進することができ、電極パッド部16p及びその近傍における電流集中を効率よく防ぐことができる。
以上のように、本実施例では、図1(A)の直線AA付近における配線電極部16wの幅をAa、高抵抗透明導電膜5と配線電極部16wとの重なり幅をAb、配線電極部16wの厚さをAtとし、直線BB付近における配線電極部16wの幅をBa、高抵抗透明導電膜5と配線電極部16wとの重なり幅をBb、配線電極部16wの厚さをBtとし、直線CC付近における配線電極部16wの幅をCa、高抵抗透明導電膜5と配線電極部16wとの重なり幅をCb、配線電極部16wの厚さをCtとした場合、それぞれAa≦Ba≦Ca、0≦Ab≦Bb≦Cb、At≦Bt≦Ctの関係が成り立つ用に設定される。但し、Ab=Bb=Cb=0を除く。すなわち、少なくとも直線CC付近(電極パッド部16pから最も離れた地点)では、高抵抗透明導電膜5と配線電極部16wとの重なり部が形成されるように設定される。また、電極パッド部16pから一番離れた部分(直線CC付近)の左右の重なり(2Cb)を、配線電極部16wの厚さ(Ct)以上に設定する(2Cb≧Ct)。
本実施例では、通常駆動時の半導体部2への電流供給、及び電流拡散は配線電極部16wが担い、高抵抗透明導電膜5は主に静電気等の高い電圧がかかった際などの補助的な電流拡散に用いられる。そのため高抵抗透明導電膜5の膜厚を10nm以下にすることが可能である。高抵抗透明導電膜5の膜厚が薄いと発光した光の吸収を抑えられるため出力低下を抑えることが可能となる。
また、高抵抗透明導電膜5として用いるITOの屈折率は2.0なので、屈折率が2.4のGaN系半導体積層2上に成膜することで、光取り出し量が増加する。さらに高抵抗の酸素欠損の少ないITOは透過率も高く、膜吸収が少ないため素子出力の上昇につながる。
高抵抗透明導電膜5の膜厚は膜吸収の少ない領域である50nm以下、より好ましくは30nm以下とする。本実施例では、配線電極16wとの重なり部を形成しているため、高抵抗透明導電膜5の膜厚が比較的薄くても、配線電極部16wとの接触面積を十分に確保して、過電圧印加時には効率よく高抵抗透明導電膜5に電流を流すことができる。なお、一般的に通常駆動時の電流拡散を目的として形成される透明導電膜の膜厚は100nm以上である。それ以下であると通常駆動時の電流拡散効果が得られないためである。
上述したように、本実施例における高抵抗透明導電膜5は電流拡散の補助的な役割を持つため、接触抵抗は一般的な透明導電膜より高いもののオーミックであることを条件とする。
本実施例では、通常駆動時の電流拡散は配線電極部16wが担い、高抵抗透明導電膜5は主に静電気等の高い電圧がかかった際などに、電極パッド部16pから遠い方向かつ半導体素子の外周方向に向かって電流を拡散させるために用いられる。そのため、高抵抗透明導電膜5とn型半導体層(下地GaN層21又はn型GaN層22)との接触抵抗を、配線電極部16wに比べて非常に高く設定している。
高抵抗透明導電膜5とn型半導体層(下地GaN層21又はn型GaN層22)との接触抵抗は、1.0×10−1Ωcm以上が好ましい。なお、両者の接触抵抗の上限は、1.0×10+2Ωcm程度である。それ以上になると抵抗が高くなりすぎて過電圧がかかった際でも電流が流れなくなってしまうからである。一般的に電流拡散に用いる透明導電膜の接触抵抗は、少なくとも1.0×10−2Ωcm以下である。本実施例では、通常駆動の際には主に高抵抗透明導電膜5ではなく、配線電極部16wで電流拡散を行うので、上記のような接触抵抗の値に設定している。なお、配線電極部16wとn型半導体層(下地GaN層21又はn型GaN層22)の接触抵抗は一般的に、1.0〜5.0×10−5Ωcm程度であり、高抵抗透明導電膜5と比較すると桁違いに低い。
また、上述のように、電極パッド部16pから最も遠い領域では、高抵抗透明導電膜5と配線電極部16wとの重なり幅(図2(C)の片側の重なり幅Cb×2)を、配線電極部16wの膜厚(図2(C)の膜厚Ct)より大きくする。例えば、配線電極部16wの総膜厚3μmよりも重なり幅(2Cb)が大きくなるようにする。配線電極部16wの膜厚(Ct)よりも重なり幅(2Cb)を大きくするのは、過電圧がかかった際に配線電極部16wから高抵抗透明導電膜5側へ電流が流れやすいように抵抗を下げるためである。
ここで、n側電極16の接触抵抗(Ωcm)/n側電極16面積(cm)=Ω(n側電極16から半導体層を通る道筋の抵抗)、高抵抗透明導電膜5の接触抵抗(Ωcm)/n側電極16と高抵抗透明導電膜5の重複面積(cm)=Ω(高抵抗透明導電膜5からn側電極16を通って半導体積層2に流れる道筋の抵抗)とすると、Ω/(Ω+Ω)≧1.0×10−8とする。この値はn側電極16の接触抵抗を1.0×10−5Ωcm、高抵抗透明導電膜5の接触抵抗を1.0×10+2とし、n側電極16の面積を9.96×10−4cm(電極パッド部16pの面積を110μm、配線電極部16wの面積を20μmとした場合)とし、高抵抗透明導電膜5と配線電極部16wとの重なりの面積は、9.0×10−5cm(パッドから一番遠い部分の重なりを3μmとした場合)とした場合に、実施例の範囲内で最少の値となるようにしたものである。
また、高抵抗透明導電膜5は結晶性の高い膜であり、透過率が高く、光取出し効率が上がるため、配線電極部16と高抵抗透明導電膜5が重なっている部分では、配線電極部16が直接半導体層2に接している素子構成よりも高い出力となる。
以下、図4〜図13を参照して、本発明の実施例による窒化物半導体発光素子(LED素子)101の製造方法を説明する。
まず、図4に示す半導体膜形成工程を行う。この工程では、MOCVDにてAlInGaN(0≦x≦1、0≦y≦1、0≦z≦1、x+y+z=1)を成長可能な成長基板(例えば、C面サファイヤ基板)1を準備し、MOCVDを用いて成長基板1上にAlInGaNから成る半導体層積層(GaN系半導体層)2を結晶成長させる。
具体的には、サファイア基板1をMOCVD装置に投入し、水素雰囲気中で1000℃、10分間の加熱を行う(サーマルクリーニング)。次に、約500℃で、TMG10.4μmol/min、NH3.3LMを3分間供給して低温バッファ層(GaN層)20を形成する。
次に、1000℃まで昇温して30秒間保持することにより低温バッファ層20を結晶化させ、そのままの温度でTMG45μmol/min、NH4.4LMを20分間供給し、下地GaN層(アンドープのGaN層)21を約1μmの膜厚で形成する。
続いて、温度1000℃でTMG45μmol/min、NH4.4LM、SiH2.7×10−9μmol/minを120分間供給し、Siドープのn型GaN層22を約7μmの膜厚で成長させる。
次に、活性層24として、例えば、GaN/InGaN多層膜からなる多重量子井戸構造を成長させる。ここではInGaN/GaNを1周期として5周期成長を行う。温度約700℃でTMG3.6μmol/min、TMI10μmol/min、NH4.4LMを33秒間供給して膜厚約2.2nmのInGaN井戸層と、TMG3.6μmol/min、NH4.4LMを320秒間供給して膜厚約15nmのGaN障壁層との成長を5周期分繰り返す。
さらに、温度を870℃まで上げ、TMG8.1μmol/min、TMA7.5μmol/min、NH4.4LM、CpMg2.9×10−7μmol/minを5分間供給し、Mgドープのp型AlGaN層(クラッド層)25を約40nm成長させる。引き続き、そのままの温度でTMG18μmol/min、NH4.4LM、CpMg2.9×10−7μmol/minを7分間供給し、Mgドープのp型GaN層(コンタクト層)26を約150nm成長させる。
次に、図5に示すp電極形成工程を行う。この工程では、フォトリソグラフィおよび電子ビーム(EB)蒸着法を用いて、p電極形成領域が露出したp型GaN26表面の所望の位置に、Pt(10Å)/Ag(1500Å)/Ti(1000Å)/Pt(1000Å)の積層からなる反射電極層4と、Au(2000Å)の共晶(Au)層6とからなるp電極を形成する。なお、本実施例では、素子分割工程前にp電極形成工程を行うが、図6に示す素子分割工程後にp電極形成工程を行っても良い。
次に、図6に示す素子分離エッチング工程を行う。既存のフォトリソグラフィ技術によりGaN系半導体層2をパターニングし、各素子101間にストリート部STを形成する。具体的には、GaN系半導体層2表面にフォトレジストを塗布、露光、現像し、ドライエッチングにてGaN系半導体層2の不要な一部(露出部分)を除去して、隣接するGaN系半導体層2間にストリート部STを形成する。その後、フォトレジストをリムーバで除去する。
次に、図7に示す支持体形成・接合(熱圧着)工程を行う。表面にPt/Ti/Ni/Au/Pt/AuSnからなる共晶材を含む共晶層7を成膜した支持(Si)基板10を準備し、張り合わせ装置を用い、340℃で10分間の加圧(350kg)により、Si基板10とGaN系半導体層とをAuSn共晶により張り合わせる(熱圧着)。
その後、図8及び図9に示す成長基板サファイア剥離工程を行う。この工程では、LLO(レーザーリフトオフ)法にてサファイア基板を剥離する。レーザーには波長が248nmのKrFエキシマレーザーを用いる。レーザーのパワーのエネルギーは約800mJ/cmとする。LLO後のサファイア基板1表面のGaNが金属Gaと窒素に分解されるため、基板剥離後に表出する面は主に下地GaN層21又はn型GaN層22となる。
図8に示すように、サファイア基板1の裏面(サファイア基板側)よりエキシマレーザーを照射して、バッファ層20を分解させ、サファイア基板1とGaN系半導体層2とを分離し、図9に示す状態とする。レーザーリフトオフにより発生したGaを熱水などで除去し、その後塩酸で表面処理する。表面処理には窒化物半導体をエッチングできるものであればよく、リン酸、硫酸、KOH、NaOHなどの酸やアルカリなどの薬剤を用いることができる。また、表面処理はArプラズマや塩素系プラズマを用いたドライエッチングや、研磨などで行ってもよい。
次に、図10及び図11に示す高抵抗透明導電膜形成工程を行う。まず図10に示すように、スパッタ、電子ビーム蒸着等を用いて成長基板サファイア剥離工程で露出したn型半導体(下地GaN層21又はn型GaN層22)全面に高抵抗透明導電膜5を形成する。一例としてはITOをマグネトロンスパッタにおいて200Å成膜する。例えば、200℃加熱において圧力は0.5Pa、アルゴン流量は50sccm、酸素流量は5sccmとする。
その後、レジストPRによるパターニングを用いてエッチングを行い配線電極部16wの形成部分の一部及び電極パッド部16p形成部分に開口部5hを形成する。エッチングパターンは後に成膜するn側電極16の配線電極部16wのパターンに対して電極パッド部16pに最も近い部分(図1の直線AA付近)は重なりを持たず、一番離れた部分(図1の直線CC付近)は電極幅20μmに全て重なるようなマスクを用いる(図2のパターン参照)。なお、電極パッド部16pと逆側にあたる配線電極部分はすべて高抵抗透明導電膜5が重なるようにする。その後O流量2l/minの雰囲気下で700℃、1分間のアニール処理をし、透明化を行い、図11に示す状態とする。
高抵抗透明導電膜5は、例えばITO(酸化インジウム)、ZnO(酸化亜鉛)等、一般的な材料を用いることができる。素子上へのパターニングはレジストマスクを用いて、エッチング、リフトオフ等の手法を用いることができる。成膜温度は一例では200℃としたが、室温成膜でも酸素流量の増加、アニール温度の上昇等で作成が可能である。
高抵抗透明導電膜5は素子部パターニング後の透明化アニールで作成できる。アニール温度は600℃以上900℃以下が望ましい。600℃以下だとITOのOキャリア移動度が増え低抵抗となるとともに透過率が下がり、900℃以上だと熱による結晶欠陥が生じて透過率が下がってしまう。また、アニール時の酸素流量を調節することでも高抵抗の透明導電膜を形成することができる。
高抵抗透明導電膜5の膜厚は膜吸収の少ない領域50nm以下、より好ましくは30nm以下とする。一般的に電流拡散を目的としている透明導電膜の膜厚は100nm以上である。それ以下であると通常駆動時の電流拡散効果が得られないためである。
次に、図12に示すn電極形成工程を行う。フォトリソグラフィなどにより、n型半導体層(下地GaN層21又はn型GaN層22)表面及び高抵抗透明導電膜5の一部表面(高抵抗透明導電膜5と配線電極部16wが重なり合う部分)の電極形成部分が開口したレジストマスクを形成し、EB蒸着等を用いて、電極金属(Ti/Alなど)を成膜する。
一例としてはTi(10Å)/Al(2000Å)/Ti(1000Å)/Pt(2000Å)/Au(25000Å)の積層により形成する。その後、リフトオフにより、n側電極16(配線電極部16w及び電極パッド部16p)を所望のパターンに形成する。
次に、図13に示すように、スクライブ後ブレイキングして素子分離を行う。以上により、窒化物半導体発光素子101が完成する。なお、青色GaNの発光素子を白色化するには発光素子を封止充填する樹脂に黄色の蛍光体を入れる。
以上、本発明の実施例によれば、半導体積層表面に高抵抗透明導電膜を形成し、該高抵抗透明導電膜の一部に重ねて配線電極を形成することにより、半導体素子に静電気等の半導体素子駆動電圧より高い電圧がかかった際に、電極配線と高抵抗透明導電膜との重なり部分において電流を拡散し、半導体素子へのダメージを減らすことができる。よって静電耐圧が向上し、半導体素子の信頼性を向上することができる。
なお、上述の実施例では、n側電極16(配線電極部16w及び電極パッド部16p)以外の素子部分(半導体積層2表面)は全て高抵抗透明導電膜5で覆うパターン(図1(B)参照)としたが、図14に示すように、配線電極部16w近辺の素子部分のみに高抵抗透明導電膜5を成膜するパターンでも作成が可能である。この場合は、図14に示すように、配線パッド部16pから離れるに従い高抵抗透明導電膜5で覆う素子部分の面積を広くしている。また、配線電極部16w近辺以外の部分は高抵抗透明導電膜5が成膜されず、大電圧がかかった際の負荷が図1(B)に示すパターンよりも大きくなるため、電極パッド部16pからもっとも離れた配線電極部16wと高抵抗透明導電膜5との重なりは配線電極部16wの厚さの2倍以上とする。
また、図15に示すように、高抵抗透明導電膜5と配線電極部16wの重なりが電極パッド部16pからの距離に関わらず一定であるパターンでも作成が可能である。この場合、配線電極部16wと高抵抗透明導電膜5との重なりは、配線電極部16wの厚み以上の重なりとする。
さらに、図16に示すように、高抵抗透明導電膜5のパターンは電極パッド部16pからの距離に関わらず一定のパターンとし、配線電極部16wの幅を電極パッド部16pから遠くなるほど太くするパターンにすることでも同様の効果を得ることができる。
なお、上述の実施例では、成長基板1としてサファイア基板を用いたが、これ以外にもGaN基板やSiC基板などを成長基板として用いることができる。また、半導体層2の材料はGaNに限らず、AlGaInPや、ZnO等でもよい。
以上、実施例、及び変形例に沿って本発明を説明したが、本発明はこれらに限定されるものではない。種々の変更、改良、組み合わせ等が可能なことは当業者には自明であろう。
1…成長基板、2…GaN系半導体層(発光部)、4…反射電極層、5…高抵抗透明導電膜、6…Au層、7…共晶層、10…シリコン(Si)基板、16…n側電極、16w…配線電極部、16p…電極パッド部、20…バッファ層、21…アンドープGaN層、22…Siドープn型GaN層、24…活性層、25…p型AlGaN層(クラッド層)、26…p型GaN層(コンタクト層)、101…窒化物半導体発光素子(LED素子)

Claims (5)

  1. 第1導電型の第1の半導体層と、該第1の半導体層の上に形成される活性層と、該活性層の上に形成される第2導電型の第2の半導体層とを含む半導体積層と、
    前記半導体積層の一方の主面上に形成され、開口部を有する透明導電膜と、
    前記透明導電膜の開口部から露出する前記半導体積層の一方の主面上の一部に形成される電極パッドと、
    前記透明導電膜の開口部から露出する前記半導体積層の一方の主面上の他の一部に、前記電極パッドと連続し、前記透明導電膜の一部に重なるように形成される配線電極とを有し、
    前記透明導電膜と前記半導体積層との接触抵抗が、前記配線電極と前記半導体積層との接触抵抗より高く、
    前記透明導電膜と前記半導体積層との接触抵抗は、1.0×10 −1 Ωcm 以上、1.0×10 Ωcm 以下であり、
    前記配線電極が前記透明導電膜に重なる部分の幅が、前記電極パッドから離れるにしたがい増加する、
    半導体素子。
  2. 前記透明導電膜は、ITOで構成され、50nm以下の膜厚を有する請求項1記載の半導体素子。
  3. 前記配線電極が前記透明電極膜に重なる部分の幅が、前記電極パッドから最も離れた部分において、前記配線電極の厚さ以上である請求項1又は2に記載の半導体素子。
  4. (a)成長基板を準備する工程と、
    (b)前記成長基板上に、第1導電型の第1の半導体層と、該第1の半導体層の上に形成される活性層と、該活性層の上に形成される第2導電型の第2の半導体層とを含む半導体積層を成長する工程と、
    (c)前記成長基板を前記半導体積層から剥離する工程と、
    (d)前記工程(c)で成長基板を剥離することにより露出する前記半導体積層の表面に、開口部を有する透明導電膜を形成する工程と、
    (e)前記透明導電膜の開口部から露出する前記半導体積層の表面の一部上に、電極パッドを形成するとともに、前記透明導電膜の開口部から露出する前記半導体積層の表面の他の一部上に、該電極パッドと連続し、前記透明導電膜の一部に重なるように配線電極を形成する工程とを有し、
    前記工程(d)は、前記透明導電膜と前記半導体積層との接触抵抗が、前記配線
    電極と前記半導体積層との接触抵抗より高く、前記透明導電膜と前記半導体積層との接触抵抗は、1.0×10 −1 Ωcm 以上、1.0×10 Ωcm 以下であり、 前記配線電極が前記透明導電膜に重なる部分の幅が、前記電極パッドから離れるにしたがい増加するように、前記透明導電膜を形成する
    半導体素子の製造方法。
  5. 前記工程(d)は、前記配線電極が前記透明電極膜に重なる部分の幅が、前記電極パッドから最も離れた部分において、前記配線電極の厚さ以上となるように、前記透明導電膜の開口部を形成する請求項記載の半導体素子の製造方法。
JP2011275908A 2011-12-16 2011-12-16 半導体素子及び半導体素子の製造方法 Active JP5960426B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011275908A JP5960426B2 (ja) 2011-12-16 2011-12-16 半導体素子及び半導体素子の製造方法
US13/712,194 US9070836B2 (en) 2011-12-16 2012-12-12 Semiconductor light-emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011275908A JP5960426B2 (ja) 2011-12-16 2011-12-16 半導体素子及び半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2013125953A JP2013125953A (ja) 2013-06-24
JP5960426B2 true JP5960426B2 (ja) 2016-08-02

Family

ID=48609228

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011275908A Active JP5960426B2 (ja) 2011-12-16 2011-12-16 半導体素子及び半導体素子の製造方法

Country Status (2)

Country Link
US (1) US9070836B2 (ja)
JP (1) JP5960426B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8809897B2 (en) 2011-08-31 2014-08-19 Micron Technology, Inc. Solid state transducer devices, including devices having integrated electrostatic discharge protection, and associated systems and methods
US9490239B2 (en) * 2011-08-31 2016-11-08 Micron Technology, Inc. Solid state transducers with state detection, and associated systems and methods
TWI453948B (zh) * 2012-03-12 2014-09-21 Univ Chang Gung The structure of the press - fit type flip - chip light emitting element and its making method
JP6040007B2 (ja) 2012-11-14 2016-12-07 スタンレー電気株式会社 発光装置及びその製造方法
JP6621990B2 (ja) * 2014-01-16 2019-12-18 スタンレー電気株式会社 紫外発光ダイオード
JP2016134439A (ja) * 2015-01-16 2016-07-25 株式会社東芝 半導体発光素子
JP6408440B2 (ja) * 2015-08-07 2018-10-17 アルプス電気株式会社 入力装置
WO2021121603A1 (en) * 2019-12-19 2021-06-24 Osram Opto Semiconductors Gmbh Optoelectronic semiconductor device and method for producing an optoelectronic semiconductor device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04239185A (ja) 1991-01-11 1992-08-27 Eastman Kodak Japan Kk 発光ダイオード
US6163036A (en) 1997-09-15 2000-12-19 Oki Data Corporation Light emitting element module with a parallelogram-shaped chip and a staggered chip array
JP3659098B2 (ja) 1999-11-30 2005-06-15 日亜化学工業株式会社 窒化物半導体発光素子
US6885035B2 (en) 1999-12-22 2005-04-26 Lumileds Lighting U.S., Llc Multi-chip semiconductor LED assembly
CN100411209C (zh) 2004-01-26 2008-08-13 奥斯兰姆奥普托半导体有限责任公司 具有电流扩展结构的薄膜led
JP2008192782A (ja) 2007-02-05 2008-08-21 Toyota Central R&D Labs Inc 電極及びそれを有するiii族窒化物系化合物半導体発光素子
JP5024247B2 (ja) * 2008-09-12 2012-09-12 日立電線株式会社 発光素子
JP2010080817A (ja) * 2008-09-29 2010-04-08 Hitachi Cable Ltd 発光素子
JP5276959B2 (ja) * 2008-11-19 2013-08-28 昭和電工株式会社 発光ダイオード及びその製造方法、並びにランプ
JP5497301B2 (ja) * 2009-01-29 2014-05-21 スタンレー電気株式会社 半導体発光素子及びその製造方法
JP2011040425A (ja) 2009-08-06 2011-02-24 Stanley Electric Co Ltd 半導体発光装置及び半導体発光装置の製造方法
JP5392611B2 (ja) * 2009-09-14 2014-01-22 スタンレー電気株式会社 半導体発光装置および半導体発光装置の製造方法
KR100974777B1 (ko) * 2009-12-11 2010-08-06 엘지이노텍 주식회사 발광 소자
JP2011142231A (ja) * 2010-01-07 2011-07-21 Hitachi Cable Ltd 半導体発光素子及びledランプ、並びに半導体発光素子の製造方法
JP5545848B2 (ja) 2010-06-24 2014-07-09 シチズン電子株式会社 半導体発光装置

Also Published As

Publication number Publication date
US9070836B2 (en) 2015-06-30
US20130153951A1 (en) 2013-06-20
JP2013125953A (ja) 2013-06-24

Similar Documents

Publication Publication Date Title
JP5960426B2 (ja) 半導体素子及び半導体素子の製造方法
JP5016808B2 (ja) 窒化物半導体発光素子及び窒化物半導体発光素子製造方法
JP5189734B2 (ja) 窒化物半導体発光素子
TWI425664B (zh) 半導體發光元件及半導體發光元件之製造方法
JP2007287757A (ja) 窒化物半導体発光素子及び窒化物半導体発光素子の製造方法
JP2007173465A (ja) 窒化物半導体発光素子の製造方法
JP2011066461A (ja) 半導体発光素子
JP2006066903A (ja) 半導体発光素子用正極
JP2014056984A (ja) 半導体発光素子、車両用灯具及び半導体発光素子の製造方法
JP4804930B2 (ja) 窒化物半導体素子の製造方法
JP2007234648A (ja) 窒化物半導体発光素子の製造方法
JP2010219310A (ja) 光デバイスおよび光デバイス構造
JP2013214700A (ja) 半導体発光素子
JP2013102061A (ja) 半導体発光素子
JP2013239471A (ja) 発光ダイオード素子の製造方法
JP5848600B2 (ja) 窒化物半導体発光素子および窒化物半導体発光素子の製造方法
JP2007207869A (ja) 窒化物半導体発光素子
JP6153351B2 (ja) 半導体発光装置
JP2007273590A (ja) 窒化物半導体素子及び窒化物半導体素子の製造方法
JP5455852B2 (ja) 化合物系半導体発光素子およびその製造方法
JP5992695B2 (ja) 半導体発光素子アレイ及び車両用灯具
TW201511042A (zh) 透明導電膜用組成物、透明電極、半導體發光元件、太陽電池
JP2014225588A (ja) 半導体発光素子アレイ
JP2014170815A (ja) Led素子
WO2010092741A1 (ja) 発光ダイオード及び発光ダイオードランプ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160623

R150 Certificate of patent or registration of utility model

Ref document number: 5960426

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250