JP5958468B2 - 光変調器モジュール、光変調器駆動用集積回路及び光信号の変調方法 - Google Patents

Description

本発明は、光変調器モジュール、光変調器駆動用集積回路及び光信号の変調方法に関する。

インターネットや映像配信等の広帯域マルチメディア通信サービスの爆発的な需要増加に伴い、幹線系やメトロ系ではより長距離大容量かつ高信頼な高密度波長多重光ファイバ通信システムの導入が進んでいる。また、加入者系においても、光ファイバアクセスサービスの普及が急速に進んでいる。こうした光ファイバを使用した通信システムでは、光伝送路である光ファイバの敷設コスト低減や、光ファイバ１本当たりの伝送帯域利用効率を高めることが重要である。このため、複数の異なる波長の信号光を多重化して伝送する、波長多重技術が広く用いられている。

波長多重光ファイバ通信システム向け光送信機には、高速光変調が可能で、その信号光波長依存性が小さい光変調器が要求される。さらに、この光変調器は、長距離信号伝送時の受信光波形劣化を招く不要な光位相変調成分（変調方式が光強度変調方式の場合）又は光強度変調成分（変調方式が光位相変調方式の場合）が極力抑えられることも要求される。こうした用途には、光導波路型マッハツェンダ（Ｍａｃｈ−Ｚｅｈｎｄｅｒ、以下ＭＺ）干渉計の２個一対の遅延経路に対して、光導波路型の光位相変調器を同様に組み込んだＭＺ光強度変調器が実用的である。

現在実用化されているＭＺ光強度変調器では、印加された電場強度に対して屈折率が線形に変化するＰｏｃｋｅｌｓ効果を有した電気光学結晶の代表的な存在であるニオブ酸リチウム（ＬｉＮｂＯ３、以下ＬＮ）を基板として用いられる。このＭＺ光強度変調器は、その表面に成膜されたチタン（Ｔｉ）を高温下で基板内へ拡散させた領域が高屈折率となる現象を利用した、いわゆるプレーナ構造のＴｉ拡散光導波路回路をベースとするものである。そのプレーナ光導波路回路の具体的な構成は、一対の導波路型光位相変調器及び導波路型光合波器・光分波器を同一ＬＮ基板上にモノリシック光集積してＭＺ干渉計を構成し、この導波路型光位相変調器へ電場を印加するための電極を設けたものが一般的である。

この他、光源素子を集積するうえで有用な直接遷移型半導体である、ガリウム砒素（ＧａＡｓ）やインジウム燐（ＩｎＰ）などのIII−V族化合物半導体を用いて光導波路型の半導体光位相変調器や半導体ＭＺ光変調器を開発する試みも盛んである。これらの変調器の光位相変調器領域は、ダブルへテロ構造のｐ−ｉ−ｎ型ダイオード構造を有する単一モード光導波路で構成される。本構造では、被変調信号光に対する（複素）屈折率が電場強度で変化する媒質（例えば、III−V族化合物半導体の多元混晶、あるいはそれをもとにした積層構造）により、アンドープかつバンドギャップエネルギーの低い高屈折率層（コア層）が構成される。そして、高屈折率層（コア層）は、ｐ型／ｎ型それぞれの導電性を有し、かつバンドギャップエネルギーが高屈折率層（コア層）より高い半導体からなる低屈折率層（クラッド層）により、上下から挟み込まれる。そして、ｐ−ｉ−ｎ型ダイオード構造に逆方向バイアス電圧を印加することにより、光変調に必要な電場を発生させる。

一般に、これらＭＺ光変調器の光変調効率は、変調周波数が直流近傍である場合には、変調電気信号の波長が光位相変調器領域長にほぼ反比例する。それゆえ、駆動電圧振幅の低減には、この光位相変調器領域を長くする方が有利である。しかし、変調周波数が高くなり、変調電気信号の伝搬波長と同等あるいはそれ以上にまで光位相変調器領域が長くなった場合、光位相変調器領域の光信号伝搬軸に沿った変調電気信号分布はもはや一様とは見なせなくなる。そのため、光変調効率（あるいは駆動電圧振幅）は光位相変調器領域長に対して反比例の関係を満たさなくなる。また、光位相変調器領域を長くするに連れてその容量も増加するため、変調帯域改善の観点からは不利になる。こうした、駆動電圧低減を目指した変調器長尺化に伴う課題を解決するため、いわゆる進行波型電極を用いるのが一般的である。進行波型電極では、光位相変調器領域を伝送線路とみなし、かつ、伝送線路へ印加される変調電気信号を進行波とみなす。そして、変調電気信号と被変調光信号と間の相互作用長ができるだけ長くなるよう、それぞれの位相速度を互いに近づける工夫が施される。こうした進行波型電極構造を有する光変調器は、２．５〜４０Ｇｂ／ｓの長距離大容量光ファイバ通信システム向け光送信器のキーコンポーネントとして商用化され、広く用いられている。

光ファイバ通信システムに対する伝送容量拡大の要求は、通信需要のいっそうの増加によって今後も高まると考えられる。しかし、もし伝送路である光ファイバはそのままで引き続き従来の２値ディジタル光強度変調の変調速度だけを上げることで大容量化を図ろうとする場合には、伝送速度の増加とともに、受信端での光波形劣化が著しくなることは避けられない。これは、たとえ十分高速かつ波長チャーピングの抑えられた理想的な進行波型光変調器を用いたとしても、光ファイバ中の分散や非線形効果の影響を受けるためである。そのため、伝送容量拡大を単に高速変調だけに求めることは、可拡張性の観点から実用的ではないと考えられる。

そこで、こうした課題を解決し、さらに伝送距離や帯域利用効率を上げることを目的に、無線通信の分野にて実用化が先行する、直交振幅変調（以下、ＱＡＭ：Ｑｕａｄｒａｔｕｒｅ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ）方式や直交周波数分割多重（以下、ＯＦＤＭ：Ｏｒｔｈｏｇｏｎａｌ Ｆｒｅｑｕｅｎｃｙ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅｘ）変調方式等の、複素振幅多値あるいはサブキャリア多重技術を光通信へ応用する試みが期待されている。これらの光変調方式は、光信号の振幅および位相（あるいは実部と虚部）の双方の組み合わせを複数ビットの変調データと対応させるもので、光変調信号は複素光変調信号となる。つまり、光変調符号の帯域利用効率を上げるということは、信号光の振幅および位相のそれぞれを多値化することである。

こうした複素光変調信号を上述の進行波型光変調器を用いて生成するには、これに印加する変調電気信号自体を２値ディジタル信号から多値の疑似アナログ信号へ変える必要がある。こうした任意振幅のアナログ電気信号を擬似的に発生させるにあたっては、その階調に応じた設定分解能（ビット数）かつ必要なセトリングタイムを満たすディジタル−アナログ・コンバータ（Ｄｉｇｉｔａｌ−ｔｏ−Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ：以下、ＤＡＣ）が広く用いられてきた。しかし、その変換速度は、ＤＡＣ内部の回路構成等にも依存するが、研究開発レベルでも数ＧＨｚ程度にとどまる。また、出力振幅の設定分解能についても、セトリングタイムが短くなるほど抑えられる（変換出力のビット数が減少する）傾向がある。例えば数１００ｐｓｅｃ程度のセトリングタイムを実現できるものではたかだか４〜６ビット（１６〜６４階調）程度と、多値・多重光変調器への応用に対しては離散化誤差の観点から十分な余裕があるとは言えないのが現状である。

加えて、出力可能な最大電圧（あるいは最大電流）振幅についても、数ＧＨｚクラスの擬似アナログ波形の生成に対応可能なものとなると１Ｖｐ−ｐ以上のものを期待することは難しい。また、光変調器の駆動に十分な電圧振幅（現行では、３．３〜７Ｖ前後）を稼ぐためには、ＤＡＣから出力されるアナログ電気信号を線形に、つまりできるだけ歪を抑えて増幅する駆動回路（集積回路）も必要である。しかし、これも同様に数１０ＧＨｚで高速に変化するアナログ電気信号に忠実に線形増幅することは、増幅素子自体の特性改善や回路上の工夫を施したとしても容易ではない。

進行波型電極構造を有する光変調器を用いて多値・多重光変調信号を生成しようとする際に浮かび上がるこうした課題は、進行波型電極へ変調電気信号を印加する励振点が１ヶ所のみであることに起因すると考えられる。それ故、こうした課題の解決にあたっては、光位相変調器領域を１ヶ所の励振点のみから駆動する現行の進行波型光変調器そのものを見直した、新しい構造とこれに適した駆動方式が必要である。その具体例として、線形加速器型縦列電極構造光変調器が提案されている（非特許文献１及び２）。線形加速器型縦列電極構造光変調器は、短尺の光位相変調器が複数縦列接続され、光位相変調器毎に専用の個別駆動回路が設けられている。そして、被変調光信号がこの光位相変調器列を順次通過するタイミングに合わせて、個別駆動回路が順次駆動する。

線形加速器型縦列電極構造は、進行波型光変調器の抱える上述の課題を効果的に解決できると期待される。しかし、その性能を最も発揮させるためには、上述のように短尺の光位相変調器ごとに設けた個別駆動回路と、被変調光信号が縦続接続された光位相変調器を順次通過するタイミングに同期させて、各個別駆動回路を順次駆動する構成が必要である。こうした条件を考慮すると、各個別駆動回路の同期信号入力や駆動信号出力の伝搬遅延ばらつきは、縦続接続段数や各光位相変調領域の長さにもよるが、ピコ秒（ｐｓｅｃ）のオーダあるいはそれ以下に抑えることが求められる。

このため、線形加速器型縦列電極構造専用の駆動ＩＣとしては、電気配線における伝搬時間制御の観点から、これら複数の個別駆動回路が同一半導体基板上にモノリシック集積された集積回路とすることが望ましい。また、集積回路の駆動出力信号端子から各光変調器への引き回し配線も、できる限り短く抑える構成が望ましい。こうした伝搬時間制御上の理由から、集積回路は、被変調光信号の伝搬軸に平行な方向、すなわち光変調器の長辺に近接して配置される形が最も現実的と考えられる。このような集積回路の配置例は、既に提案されている（特許文献１）。現在、この線形加速器型縦列電極構造を有するＩｎＰ系ＭＺ光強度変調器および先端ＣＭＯＳプロセスで製造された集積回路が試作され、その可能性実証に向けた検討が続けられている。

以下に、特許文献１にかかるディジタル分割電極構造多値光変調器モジュール２００について説明する。図３は、特許文献１にかかるディジタル分割電極構造多値光変調器モジュール２００の構成図である。図３に示すように、ディジタル分割電極構造多値光変調器モジュール２００は、ディジタル分割電極構造光変調器２０１、集積回路２０２ａ及び２０２ｂにより構成される。

ディジタル分割電極構造光変調器２０１は、２本の単一モードの半導体光導波路２１１及び２入力２出力の光合分波器２１２を有するＭＺ干渉計構造を有する。図３に示すように、左側から被変調光信号Ｉｎｐｕｔが入力され、右側から出力信号Ｏｕｔｐｕｔとモニタ出力Ｍｏｎｉｔｏｒが出力される。ＭＺ干渉計における１対の遅延経路となる２本の半導体光導波路２１１のそれぞれには、ディジタル分割電極構造光位相変調器２１３が形成されている。

半導体光導波路２１１は、コア層及びコア層を上下から挟み込むクラッド層を有する。半導体光導波路２１１では、コア層（図示せず）に電場を印加することにより、あるいは電流を注入することにより、コア層を伝搬する信号光が感じる屈折率を変化させることができる。また、半導体光導波路２１１には、ディジタル分割電極構造光変調器２０１の両劈開端面近傍にて水平テーパ構造スポットサイズ変換器（図示せず）が設けられ、両劈開端面には低反射膜（図示せず）が形成されている。

ディジタル分割電極構造光位相変調器２１３は、半導体光導波路２１１の微小区間を画すようにｎ個（ｎ≧２、ｎは整数）の導波路型光位相変調器領域２１４に分割されている。例えば、ディジタル分割電極構造光位相変調器２１３は２のべき乗個、すなわちｎ＝２^ｈ個（ｈ≧２、ｈは整数）の導波路型光位相変調器領域２１４に分割できる。図３は、ｈ＝３の場合ついて示している。互いに隣接する導波路型光位相変調器領域２１４の間は、電気的に分離されている。

集積回路２０２ａ及び２０２ｂは、ｍ（ｍ≦ｎ、ｍは整数）個の個別駆動回路２２１及びｍ個の終端器２２２により構成される。集積回路２０２ａ及び２０２ｂの構成は、ディジタル分割電極構造光変調器２０１を挟んで、それぞれ鏡像の関係にある。図３では、ｍ＝（２^ｈ−１）個の場合について示している。個別駆動回路２２１は、分岐２２３、駆動回路２２４及び移相回路２２５により構成される回路ブロックである。分岐２２３は、入力されたクロック信号ＣＬＫを２分割する１入力２出力の分岐である。

駆動回路２２４は、分割されたクロック信号ＣＬＫの一方に同期して、識別したディジタル入力信号Ｄ_１〜Ｄ_７をそれぞれ対応する導波路型光位相変調器領域２１４へ出力する。駆動回路２２４の出力段は遅延、振幅調整、バイアス調整及び波形整形の機能を有し、これらの機能を外部からの電気信号（図３の信号Ｃ_１〜Ｃ_７）で制御することができる。駆動回路２２４のこれらの機能は、例えば図３に示すように、Ｄ−フリップフロップ回路（Ｄ−ＦＦ回路）を応用することで実現可能である。

移相回路２２５は、分割されたクロック信号ＣＬＫの他方を、後段の個別駆動回路２２１へ出力する。移相回路２２５は、同様に、遅延、振幅調整及び波形整形の機能を有し、駆動回路２２４と同様に、これらの機能を外部からの電気信号で制御できる。

入力側から数えて１番目の導波路型光位相変調器領域２１４には、被変調光信号の位相のオフセットを調整するためのオフセット信号Ｏｆｆｓｅｔが入力される。また、入力側から数えてｉ番目（２≦ｉ≦ｍ＝２^ｈ−１、ｉは自然数）の個別駆動回路２２１の信号出力と、（ｉ＋１）番目の導波路型光位相変調器領域２１４と、はそれぞれ駆動信号配線２０３によって接続されている。

入力側から数えて最後段の個別駆動回路２２１には、各個別駆動回路２２１を伝達されてきたクロック信号を終端する終端器２２６が、接地電位との間に接続されている。駆動信号配線２０３と共通グラウンド（図示せず）との間には、信号出力の反射による波形歪や帯域劣化を抑えるため、終端器２２２が接続されている。

光合分波器２１２と、光合分波器２１２と隣接する導波路型光位相変調器領域２１４と、の間を滑らかに繋ぐ半導体光導波路２１１ａは、電位Ｖ_ＦＩＸの電位固定手段２０４に接続されている。これにより、光合分波器２１２及び半導体光導波路２１１ａは外部定電圧源へ接続され、駆動信号の大小に関わらず一定電位に保たれる。

次に、ディジタル分割電極構造多値光変調器モジュール２００の動作について説明する。ディジタル分割電極構造多値光変調器モジュール２００に入力されるクロック信号ＣＬＫは、まず分岐２２３で２分割される。分割されたクロック信号ＣＬＫの一方は、個別駆動回路２２１のクロック信号入力へ導かれる。個別駆動回路２２１は、この分割されたクロック信号ＣＬＫに同期して、ディジタル入力信号Ｄ_１〜Ｄ_７を論理識別し、その結果に応じて該導波路型光位相変調器領域２１４を駆動する。

また、分割されたクロック信号ＣＬＫの他方は、移相回路２２５を介して、次段の個別駆動回路２２１へと導かれる。これを繰り返すことにより、（２^ｈ−１）個の個別駆動回路２２１は、それぞれに接続された導波路型光位相変調器領域２１４を順番に駆動することが可能になる。

これにより、ディジタル分割電極構造多値光変調器モジュール２００は、左側から被変調信号Ｉｎｐｕｔが入力した場合に、被変調光信号を変調することが可能となる。

国際公開第２０１１／０４３０７９号

Ｔｏｍｏａｋｉ Ｋａｔｏ, 外４名，「１０−Ｇｂ／ｓ − ８０−ｋｍ ｏｐｅｒａｔｉｏｎ ｏｆ ｆｕｌｌ Ｃ−ｂａｎｄ ＩｎＰ ＭＺ ｍｏｄｕｌａｔｏｒ ｗｉｔｈ ｌｉｎｅａｒ−ａｃｃｅｌｅｒａｔｏｒ−ｔｙｐｅ ｔｉｎｙ ｉｎ−ｌｉｎｅ ｃｅｎｔｉｐｅｄｅ ｅｌｅｃｔｒｏｄｅ ｓｔｒｕｃｔｕｒｅ ｄｉｒｅｃｔｌｙ ｄｒｉｖｅｎ ｂｙ ｌｏｇｉｃ ＩＣ ｏｆ ９０−ｎｍ ＣＭＯＳ ｐｒｏｃｅｓｓ」、ＯＦＣ／ＮＥＯＥＣ、２０１１年、ＴｈＰ４． 加藤友章、外４名、「ＣＭＯＳロジックＩＣ直接駆動対応線形加速器型縦列電極構造ＩｎＰ ＭＺ変調器」、２０１１年電子情報通信学会総合大会、Ｃ−３−３０

ところが、発明者は上述の技術には以下の問題点があることを見出した。ＭＺ光変調器の集積回路は、光変調器の光の伝搬方向に沿って、光変調器の上下に１つずつ配置される。そのため、上述のように、２つの集積回路は、光変調器を挟んで対称な構成を有する鏡像関係を有する。

また、鏡像関係を有する２つの集積回路の配置は、光変調器モジュールへの被変調光信号の入力方向に依存する。具体的には、図３におけるように、光変調器の左側から被変調光信号が入力する場合は、集積回路２０２ａが上側に、集積回路２０２ｂが下側に配置される。これに対し、光変調器の右側から被変調光信号が入力する場合は、集積回路２０２ｂを上側に、集積回路２０２ａを下側に配置しなくてはならない。

つまり、例えばディジタル分割電極構造多値光変調器モジュール２００を搭載するシステムに応じて、被変調光信号の入力方向が定まらなければ、鏡像関係を有する２つの集積回路の搭載位置が決まらないこととなる。その結果、光変調器と２つの集積回路を前もって基板に搭載し、配線を済ませるといった運用は原理的に困難である。

もっとも、被変調光信号が左側から入力する場合に用いる２つの集積回路と、被変調光信号が右側から入力する場合に用いる２つの集積回路と、を基板上に搭載することは可能である。しかしながら、集積回路の数が増えてしまうため、回路規模が拡大し、製造コストが増大することを考慮すると、現実的ではない。

つまり、通常の集積回路をもってしては、被変調光信号の入力方向を考慮することなく、光変調器と２つの集積回路とからなるユニットを前もって組んでおくなどの、合理的な製造プロセスに対応することができなかった。

本発明は上記の課題に鑑みてなされたものであり、本発明の目的は、被変調光信号の入力方向を考慮することなく光変調器モジュールに搭載することが可能な、低駆動電圧で高速に変調動作を行うことができる光変調器モジュール、光変調器駆動用集積回路及び光信号の変調方法を提供することを目的とする。

本発明の一態様である光変調器モジュールは、一端から入力される光信号を変調する光変調器と、前記光変調器の変調動作を制御する集積回路と、を備え、前記光変調器は、前記光信号を導波させる光導波路と、前記光導波路上に並んで配置される、少なくともｍ（２≦ｍ、ｍは整数）個の導波路型光位相変調器領域と、を備え、前記集積回路は、２個のバッファ回路電源電極からそれぞれ独立して電源供給を受ける２個のバッファ回路と、前記２個のバッファ回路の出力間に接続され、前記２個のバッファ回路のいずれかを介して同期信号が入力する伝送線路と、一端が前記伝送線路の両端のそれぞれと接続され、他端が２個の同期信号終端器電源電極のそれぞれと接続される、２個の同期信号終端器と、前記伝送線路の異なる位置から前記同期信号がそれぞれ入力するｍ個の個別駆動回路と、を備え、前記伝送線路には、前記光信号が入力する側の前記バッファ回路を介して前記同期信号が入力し、前記光信号が入力する側から数えてｉ（１≦ｉ≦ｍ、ｉは整数）番目の前記個別駆動回路は、ディジタル入力信号を前記同期信号に同期して増幅した信号を、ｉ番目の前記導波路型光位相変調器領域に出力するものである。

本発明の一態様である光変調器駆動用集積回路は、２個のバッファ回路電源電極からそれぞれ独立して電源供給を受ける２個のバッファ回路と、前記２個のバッファ回路の出力間に接続され、前記２個のバッファ回路のいずれかを介して同期信号が入力する伝送線路と、一端が前記伝送線路の両端のそれぞれと接続され、他端が２個の同期信号終端器電源電極のそれぞれと接続される、２個の同期信号終端器と、前記伝送線路の異なる位置から前記同期信号がそれぞれ入力するｍ（２≦ｍ、ｍは整数）個の個別駆動回路と、を備え、前記伝送線路には、前記光信号が入力する側の前記バッファ回路を介して前記同期信号が入力し、前記光信号が入力する側から数えてｉ（１≦ｉ≦ｍ、ｉは整数）番目の前記個別駆動回路は、ディジタル入力信号を前記同期信号に同期して増幅した信号を、光変調器に設けられた光信号を導波させる光導波路上に並んで配置された少なくともｍ個の導波路型光位相変調器領域のうち、ｉ番目の前記導波路型光位相変調器領域に出力するものである。

本発明の一態様である光信号の変調方法は、２個のバッファ回路電源電極からそれぞれ独立して電源供給を受ける２個のバッファ回路のうち、光信号が入力する側の前記バッファ回路を介して、前記２個のバッファ回路の出力間に接続される伝送線路に同期信号が入力し、前記同期信号は、前記伝送線路の異なる位置から、ｍ（２≦ｍ、ｍは整数）個の個別駆動回路に前記同期信号が入力し、光信号が入力する側から数えてｉ（１≦ｉ≦ｍ、ｉは整数）番目の前記個別駆動回路は、ディジタル入力信号を前記同期信号に同期して増幅した信号を、光変調器に設けられた光信号を導波させる光導波路上に並んで配置された少なくともｍ個の導波路型光位相変調器領域のうち、ｉ番目の前記導波路型光位相変調器領域に出力し、前記伝送線路の両端のそれぞれは、２個の同期信号終端器のそれぞれを介して、２個の同期信号終端器電源電極のそれぞれと接続されるものである。

本発明によれば、被変調光信号の入力方向を考慮することなく光変調器モジュールに搭載することが可能な、低駆動電圧で高速に変調動作を行うことができる光変調器モジュール、光変調器駆動用集積回路及び光信号の変調方法を提供することができる。

実施の形態１にかかる線形加速器型縦列電極構造ＭＺ光変調器モジュール１００の構成図である。 右端に被変調光信号が入力する場合の線形加速器型縦列電極構造ＭＺ光変調器モジュール１００の構成図である。 特許文献１にかかるディジタル分割電極構造多値光変調器モジュール２００の構成図である。

以下、図面を参照して本発明の実施の形態について説明する。各図面においては、同一要素には同一の符号が付されており、必要に応じて重複説明は省略される。

実施の形態１
まず、本発明の実施の形態１にかかる線形加速器型縦列電極構造ＭＺ光変調器モジュール１００について説明する。線形加速器型縦列電極構造ＭＺ光変調器モジュール１００は、光強度変調を行う光変調器モジュールである。図１は、実施の形態１にかかる線形加速器型縦列電極構造ＭＺ光変調器モジュール１００の構成図である。以下、図を参照して、線形加速器型縦列電極構造ＭＺ光変調器モジュール１００の構成について説明する。図１に示すように、線形加速器型縦列電極構造ＭＺ光変調器モジュール１００は、線形加速器型縦列電極構造ＭＺ光変調器１、２つの集積回路２により構成される。集積回路２は、線形加速器型縦列電極構造ＭＺ光変調器１の変調動作を制御する、光変調器駆動用集積回路である。

線形加速器型縦列電極構造ＭＺ光変調器１は、単一モードの２本の半導体光導波路１１、２入力２出力の光合分波器１２ａ及び１２ｂを有するＭＺ干渉計構造を有する。２本の半導体光導波路１１は、ＭＺ干渉計における１対の遅延経路として機能する。線形加速器型縦列電極構造ＭＺ光変調器１は、左端及び右端のいずれからも被変調光信号を入力することができるが、図１では、左端から被変調光信号が入力する場合について表示している。

図１に示すように、線形加速器型縦列電極構造ＭＺ光変調器１の左端（図１のＩｎｐｕｔ近傍）に入射する被変調光信号は、光合分波器１２ａで２分岐され、２本の半導体光導波路１１のそれぞれへ導かれる。半導体光導波路１１には、線形加速器型縦列電極構造光位相変調器１３が形成されている。被変調光信号は線形加速器型縦列電極構造光位相変調器１３を通過する際に、印加電圧に応じた光位相変化を受ける。そして、被変調光信号は、光合分波器１２ｂで合波・干渉され、線形加速器型縦列電極構造ＭＺ光変調器１の右端（図１のＯｕｔｐｕｔ近傍及びＭｏｎｉｔｏｒ近傍）から出力される。

半導体光導波路１１は、コア層及びコア層を上下から挟み込むクラッド層（いずれも図示せず）を有する。半導体光導波路１１では、コア層に電場を印加することにより、あるいは電流を注入することにより、コア層を伝搬する信号光が感じる屈折率を変化させることができる。また、半導体光導波路１１には、線形加速器型縦列電極構造ＭＺ光変調器１の両劈開端面近傍には水平テーパ構造スポットサイズ変換器（図示せず）が設けられ、両劈開端面には低反射膜（図示せず）が形成されている。

光合分波器１２ａ及び１２ｂと、光合分波器１２ａ及び１２ｂと隣接する導波路型光位相変調器領域１４と、の間を滑らかに繋ぐ半導体光導波路１１ａは、電位Ｖ_ＦＩＸの電位固定手段４に接続されている。これにより、光合分波器１２ａ及び１２ｂ、半導体光導波路１１ａは外部定電圧源へ接続され、駆動信号の大小に関わらず一定電位に保たれる。これは、光合分波器１２ａ及び１２ｂ、半導体光導波路１１ａに漏れ出した変調信号成分により、光合分波器１２ａ及び１２ｂ、半導体光導波路１１ａが光変調へと寄与してしまい、変調周波数応答特性が低周波域で増加する現象を抑えるためである。

線形加速器型縦列電極構造光位相変調器１３は、半導体光導波路１１の微小区間を画すようにｎ個（ｎは、ｎ≧２を満たす整数）の導波路型光位相変調器領域１４が縦続接続されている。例えば、線形加速器型縦列電極構造光位相変調器１３は２のべき乗個、すなわちｎ＝２^ｈ個（ｈは、ｈ≧２を満たす整数）の導波路型光位相変調器領域１４からなる。図１は、ｈ＝３の場合ついて示している。互いに隣接する導波路型光位相変調器領域１４の間は、用いられている半導体の導電性を阻害する元素（例えばIII−Ｖ族化合物半導体ならヘリウムやチタンなど）がイオン注入され、絶縁領域として機能する。

線形加速器型縦列電極構造ＭＺ光変調器１の信号光伝搬軸に平行な両辺の脇には、線形加速器型縦列電極構造ＭＺ光変調器１にほぼ接するように、２つの集積回路２が配置されている。

集積回路２は、ｍ（ｍは、ｍ≦ｎを満たす整数）個の個別駆動回路２１及びｍ個の終端器２２、伝送線路２３、クロックバッファ回路２４ａ及び２４ｂ、クロック終端器２５ａ及び２５ｂを有する。図１では、ｍ＝（２^ｈ−２）の場合について示している。入力側から数えて１番目及び２^ｈ番目の導波路型光位相変調器領域１４には、被変調光信号の位相のオフセットを調整するためのオフセット信号Ｏｆｆｓｅｔが入力される。また、入力側から数えて（ｉ−１）番目（ｉは、２≦ｉ≦ｍ＝２^ｈ−２を満たす整数）の個別駆動回路２１の出力Ｑと、ｉ番目の導波路型光位相変調器領域１４と、はそれぞれ駆動信号配線３によって接続されている。

クロックバッファ回路２４ａの入力はクロック信号電極Ｃｌｋ＿Ｌと接続され、出力は伝送線路２３の左端と接続されている。クロックバッファ回路２４ａの電源は、集積回路２の他の回路素子の電源とは絶縁された専用の電源電極であるクロックバッファ回路電源電極ＶＢａを介して、外部電源ＶＢから供給される。クロック終端器２５ａの一端は伝送線路２３の左端と接続され、他端はクロック終端器電源電極ＶＣａと接続される。この例では、左側から被変調光信号が入力するので、光入力側のクロック終端器２５ａが伝送線路２３の終端器として機能しないよう、クロック終端器電源電極ＶＣａは開放（オープン）としている。

クロックバッファ回路２４ｂの入力はクロック信号電極Ｃｌｋ＿Ｒと接続され、出力は伝送線路２３の右端と接続されている。クロックバッファ回路２４ｂの電源は、集積回路２の他の回路素子の電源とは絶縁された専用の電源電極であるクロックバッファ回路電源電極ＶＢｂと接続される。本実施の形態では、クロックバッファ回路電源電極ＶＢｂは、開放（オープン）されている。クロック終端器２５ｂの一端は伝送線路２３の右端と接続され、他端はクロック終端器電源電極ＶＣｂと接続される。この例では、左側から被変調光信号が入力するので、光入力側のクロック終端器２５ｂが伝送線路２３の終端器として機能するよう、クロック終端器電源電極ＶＣｂは所定の電位にプルアップされている。図１では、クロック終端器電源電極ＶＣｂは、グランド電位と接続される。

本実施の形態では、光入力側のクロック信号電極Ｃｌｋ＿Ｌにクロック信号ＣＬＫが入力する。一方、光出力側のクロック信号電極Ｃｌｋ＿Ｒは、開放（オープン）ないしは終端されている。上述のように、光出力側のクロックバッファ回路の電源電極は開放（オープン）されている。よって、伝送線路２３から見込んだクロックバッファ回路２４ｂは高インピーダンスとなり、実用上、ほぼ開放（オープン）状態と見なすことができる。

個別駆動回路２１の入力Ｄには、バッファを介して、ディジタル入力信号Ｄ_１〜Ｄ_６がそれぞれ入力する。個別駆動回路２１の出力Ｑは、駆動信号配線３と接続される。駆動信号配線３と共通グラウンドとの間には、信号出力の反射による波形歪や帯域劣化を抑えるため、終端器２２が接続されている。なお、終端器２２のインピーダンスは、接続される個別駆動回路２１の出力インピーダンスと整合されている。また、個別駆動回路２１は、伝送線路２３及びバッファを介して、クロック信号ＣＬＫが入力する。

次に、線形加速器型縦列電極構造ＭＺ光変調器モジュール１００の動作について説明する。以下では、図１の左側から被変調光信号が入力する場合について説明する。線形加速器型縦列電極構造ＭＺ光変調器モジュール１００の２つの集積回路２には、クロック信号ＣＬＫが光入力側のクロック信号電極Ｃｌｋ＿Ｌに同相で入力する。クロック信号ＣＬＫは、クロックバッファ回路２４ａで波形整形・増幅された後、伝送線路２３へ導かれる。

個別駆動回路２１は、高入力インピーダンスのバッファ回路を一定間隔毎にシャント接続する。これにより、伝送線路２３からある割合でタップされたクロック信号成分に同期して、識別したディジタル入力信号Ｄ_１〜Ｄ_６を、それぞれ対応する導波路型光位相変調器領域１４へ出力する。例えば、個別駆動回路２１から導波路型光位相変調器領域１４へは、同一振幅を有する信号が出力される。

被変調光信号と変調電気信号の擬似的な位相速度整合を実現するにあたっては、隣接する個別駆動回路２１のそれぞれへ与えるクロック信号間の時間差が、短尺の各導波路型光位相変調器領域１４を被変調光信号が１段通過するのに要する時間に等しくなるよう設定する必要がある。伝送線路２３は、ｍ個の個別駆動回路２１を順次遅延駆動するために必要な、時間の基準となる信号を生成する役割を担う。本実施の形態では、集積回路２のレイアウトの容易さの観点から、伝送線路２３からクロック信号成分をタップする間隔を、隣接する導波路型光位相変調器領域１４間の距離に等しくしてある。これに伴い、隣接する導波路型光位相変調器領域１４の中心間距離を被変調光信号が１段通過するのに要する時間と、伝送線路２３に沿って伝搬するその主伝送モードが上記タップ間隔を通過するのに要する時間と、が等しくなるよう、伝送線路２３の構造パラメータが設定されている。

こうした擬似位相速度整合の工夫により、通常の進行波型光変調器における課題であった位相速度整合とインピーダンス整合の両立という、導波路型光変調器の積層構造設計から見て互いに相反する制約を１つ減らすことができる。その結果、向上した設計自由度を位相速度・インピーダンス整合の両立とは別の設計項目へ振り向けることが可能となる。

なお、伝送線路２３に沿って伝搬する基本伝送モードの位相速度は、その断面構造にも依存するが、概ね光速を実効比屈折率で割った値となる。また、伝送線路２３自体は受動素子であるため、その位相速度は温度等の実使用環境の影響を受けにくい。このため、移相回路として機能する伝送線路２３の長さを０．１μｍ精度でレイアウト設計すれば、遅延時間のばらつきを約１ｆｓｅｃに収めることができる。この値は、能動回路素子の動作速度ばらつきに比べて約２桁小さく、実用上無視できる程度に小さい。

また、伝送線路２３自体の伝搬速度（遅延時間）を電気的に制御することはできないものの、伝搬速度（遅延時間）の影響ともに実用上無視できる程度に抑えられることが期待される。なお、伝送線路２３中での基本伝搬モードの位相速度が、動作温度や製造プロセスに起因したばらつきなどにより所望値からずれてしまった場合に備えて、クロック信号の遅延を電気的に補償できる機構があれば実用的である。その手段としては、例えば位相補間回路（Ｐｈａｓｅ Ｉｎｔｅｒｐｏｌａｔｏｒ）を応用して電圧可変位相器を構成し、クロック信号ＣＬＫの位相を電気的に制御すればよい。こうした位相補間回路は、駆動回路と同一半導体基板上へモノリシック集積が可能なことは言うまでもない。

個別駆動回路２１の出力段は遅延調整、振幅調整、バイアス調整及び波形整形の機能を有し、これらの機能を集積回路外部からの電気信号で制御することができる。こうした機能は、例えば駆動回路のベースをＤ−フリップフロップ回路（Ｄ−ＦＦ回路）として、これに機能回路を付加することで実現可能と考えられる。

本構成では、複数の導波路型光位相変調器領域１４のそれぞれに対して、対応する個別駆動回路２１が設けられている。そのため、特に変調周波数が高くなった際に、既存の光変調器において懸念される、光位相変調器領域全体の後端へ向かうにつれて変調電気信号の振幅が低下する課題も克服できる。これにより、被変調光信号の減衰がシステム構成上許される範囲内で導波路型光位相変調器領域を多段縦続接続することができる。よって、通常の進行波型光変調器における実効光変調器長１／αｍの制約を越えて、実効光変調器長を長尺化することができる。

また、短尺の導波路型光位相変調器領域１４の１段あたりの光変調度は比較的小さく抑えられるので、駆動電圧の低減を図ることが可能となる。よって、広帯域化との両立が難しく信頼性の面でも課題の多い大出力振幅の駆動回路が不要となる。これは、個別駆動回路の出力段に用いられるトランジスタの出力電流を比較的小さく抑えることに繋がり、動作速度の向上、駆動信号波形歪の抑制、さらには高信頼化の観点からも有利である。

このように短尺化された導波路型光位相変調器領域１４の容量は小さく、それぞれ集中定数回路素子（集中定数型光変調器）と見なせる。かつ、個別駆動回路２１と導波路型光位相変調器領域１４とを接続する配線が、変調電気信号の周波数における伝搬波長に比べて十分短い場合、終端抵抗の抵抗値およびその形成位置そのものの自由度も拡大できる。

終端抵抗の抵抗値に関しては、例えば、周波数帯域の所要が５０ＧＨｚ、５０Ω終端時のＣＲ積から見積られる周波数帯域が１００ＧＨｚという具合に２倍の余裕を持って設定できる場合、終端器の抵抗値を２倍の１００Ωにすると、駆動回路の出力段トランジスタの出力電流を同一に保ったままであれば、出力電圧振幅を２倍にすることができる。

また、もし出力電圧振幅を同一に保ったままであれば、駆動電流を１／２に抑えることも可能になる。前者は、出力段トランジスタの動作電流密度を下げて高信頼化に繋がり、後者は出力段トランジスタを小型化して素子容量低減による高速動作に繋がり、動作速度の余裕度をこれらのいずれかに振り向けることも可能である。さらに、終端器でのジュール損失（すなわち発熱）は駆動電流の２乗および抵抗に比例するため、駆動電流の半減で発熱量は１／２に抑えられる。これは、駆動回路を構成する素子にとって信頼性上好ましいことは言うまでもない。また、温度特性への懸念から従来は見送らざるを得なかった、終端器を駆動ＩＣや光変調器の上に直接形成（いわゆるオンチップ終端）する形態とすることができるため、高周波特性改善の点からも有利と考えられる。一方、終端器も実効的に集中定数回路素子のように取り扱えるようになるため、個別駆動回路上や光変調器上あるいはこれらの中間のいずれに終端器を配置しても、この位置が周波数応答特性に与える影響は実用上支障の無い程度に抑えられる。結果として、回路構成の観点から、モジュール実装形態の自由度を高めることができる。

また、入力側から数えて、例えばｉ番目の導波路型光位相変調器領域１４で光位相変調を行うか否かについては、これに接続されているｉ番目の個別駆動回路２１に入力されるディジタル入力信号Ｄ_ｉにより指定する。この場合、それぞれの導波路型光位相変調器領域１４が同一長であり、それぞれの導波路型光位相変調器領域１４で被変調光信号が受ける移相量も等しいとすると、被変調光信号が受ける全移相量は、ディジタル入力信号Ｄ_ｉにて光位相変調を行うよう指定した導波路型光位相変調器領域１４の個数に比例する。

また、ｋ番目（ｋは、１≦ｋ≦ｎを満たす整数）のディジタル入力信号Ｄ_ｋで、これらのうち２^{（ｋ−１）}個の個別駆動回路２１を同一論理でグループ駆動することにより、（ｎ−１）本のディジタル入力信号により、被変調光信号の全移相量を離散的に指定できる。これにより、ディジタル−アナログ変換器において、アナログ電気信号出力を光の位相に置き換えることに相当する機能を実現することができる。

線形加速器型縦列電極構造ＭＺ光変調器モジュール１００のように、上述の線形加速器型縦列電極構造光位相変調器１３が、ＭＺ干渉計の１対の遅延経路のそれぞれに形成される構成では、被変調光信号の複素振幅の組み合わせを２^２ｎ通り指定できる。これによれば、アナログ電気信号を直接印加すること無く、ディジタル信号により多値光変調を実現することが可能である。なお、例えば、図１の入力側から数えて１番目の導波路型光位相変調器領域１４のように、駆動する必要のない導波路型光位相変調器領域１４の電極に別途電圧信号を印加することで、移相量のオフセット調整を行うことが可能である。

なお、このように縦列接続された各電極（光変調器領域）がそれぞれ集中定数回路素子（集中定数型光変調器）と見なせる場合には、一般にその変調周波数帯域の目安はこれら各光変調器領域の容量と終端抵抗の積（ＣＲ積）で与えられる。本発明では、分割数にほぼ反比例してこの容量が減少することから、分割された各光変調器領域は比較的容易に１００ＧＨｚを超える変調周波数帯域を実現でき、高速動作の観点から有利である。

さらにまた、上述のとおり駆動電圧振幅の低減が図れるので、ＣＭＯＳ−ＩＣ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ― Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）やＳｉＧｅ−ＨＢＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）−ＩＣなどの、低電圧振幅ではあるが量産性・高均一性・高集積性に優れる半導体プロセス技術により駆動回路を製造することが可能となる。よって、高速ではあるものの、駆動電圧が高く、量産性や集積性に劣る既存のＧａＡｓやＩｎＰなどのＩＩＩ−Ｖ族化合物半導体ベースの駆動回路を用いる場合に比べて、小型化・低コスト化・低消費電力化など観点から有利である。また、光源素子を集積して部品点数を削減することにより、さらなる低コスト化に繋げることも可能である。

加えて、本構成により駆動電圧振幅が低減できると、半導体光変調器の基本変調原理であるＦｒａｎｚ−Ｋｅｌｄｙｓｈ効果や量子閉じ込めＳｔａｒｋ効果といった現象が示す、印加電場に対する非線形な（複素）屈折率変化が比較的小さい（より線形な）領域で動作させることが可能になる。これにより、ＬＮベースの光変調器に比べて波長チャーピングが大きく、光ファイバ伝送特性の観点から不利とされる化合物半導体ベースの半導体光変調器素子を用いても、ＬＮベースの光変調器と比べて遜色ない特性を実現できる。

なお、上述では、線形加速器型縦列電極構造ＭＺ光変調器１の左端に被変調光信号が入力する場合について説明した。しかしながら、線形加速器型縦列電極構造ＭＺ光変調器モジュール１００は、線形加速器型縦列電極構造ＭＺ光変調器１の右端に被変調光信号を入力する場合でも対応可能である。線形加速器型縦列電極構造ＭＺ光変調器モジュール１００を用いれば、クロックバッファ回路電源電極ＶＢａ及びＶＢｂ、クロック終端器電源電極ＶＣａ及びＶＣｂの接続を変更するだけで、両端からの被変調光信号の入力に対応可能である。

上述のように、線形加速器型縦列電極構造ＭＺ光変調器１の左端に被変調光信号が入力する場合には、クロックバッファ回路電源電極ＶＢａを外部電源ＶＢへ接続し、クロックバッファ回路電源電極ＶＢｂは開放（オープン）されている。また、クロック終端器電源電極ＶＣａは開放（オープン）され、クロック終端器電源電極ＶＣｂはＧＮＤ電位と接続される。

これに対し、線形加速器型縦列電極構造ＭＺ光変調器１の右端に被変調光信号が入力する場合には、クロックバッファ回路電源電極ＶＢａを開放（オープン）し、クロックバッファ回路電源電極ＶＢｂを外部電源ＶＢと接続する。また、クロック終端器電源電極ＶＣａをグランド電位と接続し、クロック終端器電源電極ＶＣｂを開放（オープン）する。図２は、右端に被変調光信号が入力する場合の線形加速器型縦列電極構造ＭＺ光変調器モジュール１００の構成図である。これにより、線形加速器型縦列電極構造ＭＺ光変調器１の右端に被変調光信号が入力する場合でも、左端に被変調光信号が入力する場合と同様に光変調を行うことができる。

すなわち、本構成によれば、被変調光信号が線形加速器型縦列電極構造ＭＺ光変調器１の右端及び左端のいずれに入力する場合でも、対応することが可能である。被変調光信号が入力する方向を切り替えるためには、集積回路２の外部電源への接続状態を変更するのみで実現できる。具体的には、集積回路２を実装する際に、例えばワイヤボンディングやバンプ実装などの電極配線の接続の有無を変更するだけで、容易に実現できる。

回路構成にこうした冗長性を予め持たせて、実使用時に所望の回路のみ選択する手段としては、ＩＣ内部配線のレーザトリミング、あるいはプログラマブルゲートアレイの回路再構成なども選択肢にはなり得る。しかし、こうした特定機能の選択が実際に必要となる場面は、こと本発明になる光変調器モジュールに関する限り、モジュール組立時のみであることは明らかで、その後は（使用中に）変更する必要も無い。それ故、モジュール組立時に電極配線（例えばワイヤボンディングやバンプ実装）の有無だけで機能を選択する手法は実用的と言える。

また、Ｎ個の個別駆動回路を左右双方向に順次同期駆動する集積回路は、１本の伝送線路、２個のクロックバッファ回路、２組のクロック終端器という極めて小さな回路規模で実現できる。つまり、個別駆動回路群を片方向のみ順次同期駆動可能な通常の集積回路に対して、クロックバッファ回路１個及びクロック終端器１個を追加し、クロック信号入力用電極１個、バッファ回路の電源用電極２個、終端器の電源用電極２個を設け、電極レイアウトの修正を行うのみでよい。これにより、左右双方向の順次同期駆動へ対応可能である。また、これらの追加に伴う集積回路のチップ面積増大は僅かであることから、集積回路の収量やコストへ影響も、無視できる程度に小さい。

また、個別駆動回路群を右左双方向に順次同期駆動する回路の消費電力については、同じく片方向のみ順次同期駆動可能な通常の集積回路の消費電力と基本的に同一である。これは、２個ずつ設けられたクロックバッファ回路及びクロック終端器は、それぞれ１個ずつしか電源へ接続されず、接続されていない素子には電流が流れないからである。

以上述べたように、本構成によれば、線形加速器型縦列電極構造ＭＺ光変調器の双方向順次遅延駆動に対応可能な集積回路を採用することにより、被変調光信号の伝搬軸に平行な２辺のどちらに駆動用集積回路を配置するかに関わらず、駆動用集積回路を共通の１品種に集約することが可能となる。これにより、被変調光信号の入力方向を考慮することなく、光変調器及び集積回路を組み合わせたり、同一基板上に集積することが可能となる。

また、こうした順次遅延駆動の双方向化を実現した集積回路を実際に使用する場合、順次遅延駆動の方向は、集積回路を実装・配線する際に、上述のように特定の電極を単に外部電源へ接続するかしないかだけで選択できる。これにより、鏡像関係にある２種類の駆動用集積回路を用意する必要がある場合に比べて、駆動用集積回路のコストを半減できると期待できる。

また、本構成では、線形加速器型縦列電極構造ＭＺ光変調器の導波路型光位相変調器領域そのものは変更する必要が無く、その最大の特徴である擬似進行波動作をそのまま引き継ぐことができる。これにより、進行波型光変調器が本質的に抱える、高速光変調時の光変調効率の飽和という課題も克服されている。

同様に、本構成によれば導波路型光位相変調器領域をｎ個に分割することにより、それぞれの寄生容量もほぼ１／ｎに減少する。これにより、導波路型光位相変調器領域１段あたりの変調周波数帯域が大幅に向上する。よって、高速光変調を行うのに有利である。また、本構成は、分割された各導波路型光位相変調器領域での変調電気信号の損失の問題を事実上無視できる構造である。そのため、上述のとおり光（位相）変調に寄与する位相変調器領域の全長を長くすることが可能である。従って、これに反比例して各導波路型光位相変調器領域が担う１段あたり移相量を得るのに必要な駆動電圧を低減できるので、低電圧駆動を行うのに有利である。

なお、線形加速器型縦列電極構造ＭＺ光変調器モジュール１００におけるように、線形加速器型縦列電極構造光位相変調器を組み込んだ光位相変調器は、これを通過する信号光に対してある離散的な移相をディジタル制御で与える機能を実現できるが、単独では信号光の振幅の絶対値までは制御できない。その場合には、ＭＺ干渉計の１対の遅延経路それぞれにこの分割電極構造光位相変調器を組み込んだ線形加速器型縦列電極構造ＭＺ多値光変調器とすることで、複素平面状の半径１の円内の任意の複素光振幅を生成可能となる。また、無線通信などで広く用いられている直交変調（Ｉ／Ｑ直交変調、Ｉ：Ｉｎ−Ｐｈａｓｅ， Ｑ：Ｑｕａｄｒａｔｕｒｅ−Ｐｈａｓｅ）を光に対して行う光Ｉ／Ｑ変調器を構成するにあたっては、この線形加速器型縦列電極構造ＭＺ多値光変調器を２個１組用意し、同一の光源から出力された被変調光信号を２分岐してそれぞれをＩチャンネル、Ｑチャンネルの変調電気信号で光変調し、それぞれの変調信号光を互いにπ／４の位相差で合波させれば良い。

実施例１
次に、本発明にかかる実施例１について説明する。実施例１は、実施の形態１にかかる線形加速器型縦列電極構造ＭＺ光変調器モジュール１００についての動作検証例である。本実施例では、線形加速器型縦列電極構造ＭＺ光変調器１の半導体光導波路１１はＦｅドープＩｎＰ半絶縁性基板（図示せず）上に形成されている。ＦｅドープＩｎＰ半絶縁性基板上には、コア層及びコア層を上下から挟み込むクラッド層が形成されている。コア層は、多重量子井戸層と、多重量子井戸層の上下に形成された光閉じ込め層とにより構成され、いわゆる分離閉じ込めヘテロ構造を有する（いずれも図示せず）。多重量子井戸層は、井戸層数１２、井戸層厚１０ｎｍ、障壁層厚６ｎｍ、遷移波長１３８０ｎｍのアンドープＡｌＧａＩｎＡｓ多重量子井戸層である。光閉じ込め層は、波長組成１３００ｎｍ、厚さ２５ｎｍのアンドープＩｎＧａＡｓＰ光閉じ込め層である。クラッド層は、ｐ型およびｎ型のＩｎＰからなる。半導体光導波路１１は、多重量子井戸層へ電場が印加されると、量子閉じ込めＳｔａｒｋ効果を通じて、ここを伝搬する１５５０ｎｍ帯の信号光が感じる（複素）屈折率が変化する性質を有する。光合分波器１２ａ及び１２ｂは、半導体光導波路１１と同様の積層構造を有する、２入力２出力のＭＭＩ（Ｍｕｌｔｉ Ｍｏｄｅ Ｉｎｔｅｒｆｅｒｅｎｃｅ）光合分波器である。

個別駆動回路２１は、ＣＭＯＳプロセスにより、同一半導体基板上にモノリシック集積されている。個別駆動回路２１のそれぞれは、５０Ｇｂ／ｓを超えるクロック信号ＣＬＫに追従して動作することができる。２つの集積回路２は同一の構成を有し、被変調光信号の伝搬する向きと同一方向への順次遅延駆動に対応できるよう、配置された位置に応じて、クロックバッファ回路電源電極ならびにクロック終端器電極が適切に配線されている。駆動信号配線３はストリップ線路により構成され、その特性インピーダンスは５０Ωである。終端器２２の抵抗値は、５０Ωである。

導波路型光位相変調器領域１４のそれぞれは、直列抵抗は５Ω、素子容量は０．０７ｐＦ以下で、単体での周波数応答帯域は５５ＧＨｚであった。なお、駆動する必要のない導波路型光位相変調器領域１４は、その電極に別途電圧信号を印加することにより、移相量のオフセット調整に用いた。それぞれの導波路型光位相変調器領域１４を振幅０．７Ｖｐｐの電気信号で駆動することにより、ＴＥ（Ｔｒａｎｓｖｅｒｓｅ Ｅｌｅｃｔｒｉｃ）基本モードで入射された波長１５５０ｎｍの被変調光信号に対して、π／１６の位相変化を与えることができた。

さらに、被変調光信号が導波路型光位相変調器領域１４を１段通過するのに要する時間及びクロック信号が個別駆動回路２１を１段通過するのに要する時間が一致するように、伝送線路２３での遅延を調整した。これにより、実効的な変調周波数応答帯域が５０ＧＨｚを超える擬似進行波動作を実現した。その結果、本構成により、良好なアイ開口を有する実用的な５０Ｇｂ／ｓ−ＮＲＺ（Ｎｏｎ Ｒｅｔｕｒｎ ｔｏ Ｚｅｒｏ）光変調特性が実現できた。

その他の実施の形態
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、導波路型光位相変調器の設置数は、上記実施の形態及び実施例に限定されるものでなく、任意の数とすることができる。

例えば、駆動信号配線３は、ストリップ線路の他にも金（Ａｕ）バンプを用いてＩＣ上に直接実装してもよい。集積回路２の各個別駆動回路２１は、同一半導体基板上にモノリシック集積することが可能である。また、各個別駆動回路２１と各終端器２２とを、同一半導体基板上にモノリシック集積することが可能である。さらに、各終端器２２と線形加速器型縦列電極構造ＭＺ光変調器１とを、同一半導体基板上にモノリシック集積することが可能である。

本発明では、導波路型光位相変調器領域を駆動する電圧振幅を、分割数を増やして低く抑えることが可能なため、無反射終端器を個別駆動回路とともに同一の半導体基板上に形成してもよい。さらに、本発明は化合物半導体に限らず、シリコン（Ｓｉ）光導波路をベースとして作製されてもよい。さらにその場合には、駆動回路と光変調器を同一半導体基板上にモノリシック集積しても良い。同様に、本発明は前述のＬＮに代表されるＰｏｃｋｅｌｓ効果あるいはさらに高次の電気光学効果を有する電気光学結晶や有機化合物などをベースとして作製された導波路型多値光変調器に対しても適用可能である。なお、その場合には、印加電圧振幅に対する屈折率変化が上述の半導体に比べてより大きい場合にメリットがある。

上記の実施の形態の一部又は全部は、以下の付記のようにも記載され得るが、以下には限られない。

（付記１）一端から入力される光信号を変調する光変調器と、前記光変調器の変調動作を制御する集積回路と、を備え、前記光変調器は、前記光信号を導波させる光導波路と、前記光導波路上に並んで配置される、少なくともｍ（２≦ｍ、ｍは整数）個の導波路型光位相変調器領域と、を備え、前記集積回路は、２個のバッファ回路電源電極からそれぞれ独立して電源供給を受ける２個のバッファ回路と、前記２個のバッファ回路の出力間に接続され、前記２個のバッファ回路のいずれかを介して同期信号が入力する伝送線路と、
一端が前記伝送線路の両端のそれぞれと接続され、他端が２個の同期信号終端器電源電極のそれぞれと接続される、２個の同期信号終端器と、前記伝送線路の異なる位置から前記同期信号がそれぞれ入力するｍ個の個別駆動回路と、を備え、前記伝送線路には、前記光信号が入力する側の前記バッファ回路を介して前記同期信号が入力し、前記光信号が入力する側から数えてｉ（１≦ｉ≦ｍ、ｉは整数）番目の前記個別駆動回路は、ディジタル入力信号を前記同期信号に同期して増幅した信号を、ｉ番目の前記導波路型光位相変調器領域に出力することを特徴とする、光変調器モジュール。

（付記２）前記同期信号が入力する側の前記バッファ回路は、一方の前記バッファ回路電源電極を介して固定電圧が供給され、他方の前記バッファ回路と接続される他方の前記バッファ回路電源電極は開放され、前記同期信号が入力する側の前記同期信号終端器と接続される一方の前記同期信号終端器電源電極は開放され、他方の前記同期信号終端器は、他方の前記同期信号終端器電源電極を介して、固定電位と接続されることを特徴とする、付記１に記載の光変調器モジュール。

（付記３）前記導波路型光位相変調器領域のそれぞれには、同一の振幅を有する駆動電圧が印加されることを特徴とする、付記１又は２に記載の光変調器モジュール。

（付記４）前記導波路型光位相変調器領域は、半導体のフランツ＝ケルディッシュ効果（Ｆｒａｎｚ＝Ｋｅｌｄｙｓｈ ｅｆｆｅｃｔ）、量子閉じ込めシュタルク効果（ｑｕａｎｔｕｍ ｃｏｎｆｉｎｅｄ Ｓｔａｒｋ ｅｆｆｅｃｔ）又は電気光学結晶のポッケルス効果（Ｐｏｃｋｅｌｓ ｅｆｆｅｃｔ）を応用したものであることを特徴とする、付記１乃至３のいずれかに記載の光変調器モジュール。

（付記５）前記導波路型光位相変調器領域と前記個別駆動回路とを接続するｍ本の駆動信号配線と、接地電位と前記ｍ本の駆動信号配線のそれぞれとの間に接続されたｍ個の終端器と、をさらに備えることを特徴とする、付記１乃至４のいずれかに記載の光変調器モジュール。

（付記６）前記ｍ個の個別駆動回路は、同一半導体基板上にモノリシック集積されることを特徴とする、
付記１乃至５のいずれかに記載の光変調器モジュール。

（付記７）前記ｍ個の個別駆動回路及び前記ｍ個の終端器は、同一半導体基板上にモノリシック集積されることを特徴とする、付記５に記載の光変調器モジュール。

（付記８）前記光変調器及び前記ｍ個の終端器は、同一半導体基板上にモノリシック集積されることを特徴とする、付記５又は７に記載の光変調器モジュール。

（付記９）２個のバッファ回路電源電極からそれぞれ独立して電源供給を受ける２個のバッファ回路と、前記２個のバッファ回路の出力間に接続され、前記２個のバッファ回路のいずれかを介して同期信号が入力する伝送線路と、一端が前記伝送線路の両端のそれぞれと接続され、他端が２個の同期信号終端器電源電極のそれぞれと接続される、２個の同期信号終端器と、前記伝送線路の異なる位置から前記同期信号がそれぞれ入力するｍ（２≦ｍ、ｍは整数）個の個別駆動回路と、を備え、前記伝送線路には、前記光信号が入力する側の前記バッファ回路を介して前記同期信号が入力し、前記光信号が入力する側から数えてｉ（１≦ｉ≦ｍ、ｉは整数）番目の前記個別駆動回路は、ディジタル入力信号を前記同期信号に同期して増幅した信号を、光変調器に設けられた光信号を導波させる光導波路上に並んで配置された少なくともｍ個の導波路型光位相変調器領域のうち、ｉ番目の前記導波路型光位相変調器領域に出力する、光変調器駆動用集積回路。

（付記１０）前記同期信号が入力する側の前記バッファ回路は、一方の前記バッファ回路電源電極を介して固定電圧が供給され、他方の前記バッファ回路と接続される他方の前記バッファ回路電源電極は開放され、前記同期信号が入力する側の前記同期信号終端器と接続される一方の前記バッファ回路電源電極は開放され、他方の前記同期信号終端器は、他方の前記同期信号電源電極を介して、固定電位と接続されることを特徴とする、付記９に記載の光変調器駆動用集積回路。

（付記１１）前記導波路型光位相変調器領域のそれぞれには、同一の振幅を有する駆動電圧が印加されることを特徴とする、付記９又は１０に記載の光変調器駆動用集積回路。

（付記１２）前記導波路型光位相変調器領域は、半導体のフランツ＝ケルディッシュ効果（Ｆｒａｎｚ＝Ｋｅｌｄｙｓｈ ｅｆｆｅｃｔ）、量子閉じ込めシュタルク効果（ｑｕａｎｔｕｍ ｃｏｎｆｉｎｅｄ Ｓｔａｒｋ ｅｆｆｅｃｔ）又は電気光学結晶のポッケルス効果（Ｐｏｃｋｅｌｓ ｅｆｆｅｃｔ）を応用したものであることを特徴とする、付記９乃至１１のいずれかに記載の光変調器駆動用集積回路。

（付記１３）前記導波路型光位相変調器領域と前記個別駆動回路とを接続するｍ本の駆動信号配線と、接地電位と前記ｍ本の駆動信号配線のそれぞれとの間に接続されたｍ個の終端器と、をさらに備えることを特徴とする、付記９乃至１２のいずれかに記載の光変調器駆動用集積回路。

（付記１４）前記ｍ個の個別駆動回路は、同一半導体基板上にモノリシック集積されることを特徴とする、付記９乃至１３のいずれかに記載の光変調器駆動用集積回路。

（付記１５）前記ｍ個の個別駆動回路及び前記ｍ個の終端器は、同一半導体基板上にモノリシック集積されることを特徴とする、付記１３に記載の光変調器駆動用集積回路。

（付記１６）前記光変調器及び前記ｍ個の終端器は、同一半導体基板上にモノリシック集積されることを特徴とする、付記１３又は１５に記載の光変調器駆動用集積回路。

（付記１７）２個のバッファ回路電源電極からそれぞれ独立して電源供給を受ける２個のバッファ回路のうち、光信号が入力する側の前記バッファ回路を介して、前記２個のバッファ回路の出力間に接続される伝送線路に同期信号が入力し、前記同期信号は、前記伝送線路の異なる位置から、ｍ（２≦ｍ、ｍは整数）個の個別駆動回路に前記同期信号が入力し、光信号が入力する側から数えてｉ（１≦ｉ≦ｍ、ｉは整数）番目の前記個別駆動回路は、ディジタル入力信号を前記同期信号に同期して増幅した信号を、光変調器に設けられた光信号を導波させる光導波路上に並んで配置された少なくともｍ個の導波路型光位相変調器領域のうち、ｉ番目の前記導波路型光位相変調器領域に出力し、前記伝送線路の両端のそれぞれは、２個の同期信号終端器のそれぞれを介して、２個の同期信号終端器電源電極のそれぞれと接続される、光信号の変調方法。

以上、実施の形態を参照して本願発明を説明したが、本願発明は上記によって限定されるものではない。本願発明の構成や詳細には、発明のスコープ内で当業者が理解し得る様々な変更をすることができる。

この出願は、２０１１年８月２日に出願された日本出願特願２０１１−１６９１２３を基礎とする優先権を主張し、その開示の全てをここに取り込む。

本発明は、例えば、幹線系、メトロ系及び加入者系における光ファイバ通信などの、様々な光通信システムに適用することが可能である。

１ 線形加速器型縦列電極構造ＭＺ光変調器
２、２０２ａ、２０２ｂ 集積回路
３、２０３ 駆動信号配線
４、２０４ 電位固定手段
１１、１１ａ、２１１、２１１ａ 半導体光導波路
１２ａ、１２ｂ、２１２ 光合分波器
１３ 線形加速器型縦列電極構造光位相変調器
１４、２１４ 導波路型光位相変調器領域
２１、２２１ 個別駆動回路
２２、２２２ 終端器
２３ 伝送線路
２４ａ、２４ｂ クロックバッファ回路
２５ａ、２５ｂ クロック終端器
１００ 線形加速器型縦列電極構造ＭＺ光変調器モジュール
２００ ディジタル分割電極構造多値光変調器モジュール
２０１ ディジタル分割電極構造光変調器
２１３ ディジタル分割電極構造光位相変調器
２２３ 分岐
２２４ 駆動回路
２２５ 移相回路
２２６ 終端器
ＣＬＫ クロック信号
Ｃｌｋ＿Ｌ、Ｃｌｋ＿Ｒ クロック信号電極
Ｄ _１ 〜Ｄ _６ ディジタル入力信号
Ｏｆｆｓｅｔ オフセット信号
ＶＢａ、ＶＢｂ クロックバッファ回路電源電極
ＶＣａ、ＶＣｂ クロック終端器電源電極

Claims (10)

1. 一端から入力される光信号を変調する光変調器と、
   前記光変調器の変調動作を制御する集積回路と、を備え、
   前記光変調器は、
   前記光信号を導波させる光導波路と、
   前記光導波路上に並んで配置される、少なくともｍ（２≦ｍ、ｍは整数）個の導波路型光位相変調器領域と、を備え、
   前記集積回路は、
   ２個のバッファ回路電源電極からそれぞれ独立して電源供給を受ける２個のバッファ回路と、
   前記２個のバッファ回路の出力間に接続され、前記２個のバッファ回路のいずれかを介して同期信号が入力する伝送線路と、
   一端が前記伝送線路の両端のそれぞれと接続され、他端が２個の同期信号終端器電源電極のそれぞれと接続される、２個の同期信号終端器と、
   前記伝送線路の異なる位置から前記同期信号がそれぞれ入力するｍ個の個別駆動回路と、を備え、
   前記伝送線路には、前記光信号が入力する側の前記バッファ回路を介して前記同期信号が入力し、
   前記光信号が入力する側から数えてｉ（１≦ｉ≦ｍ、ｉは整数）番目の前記個別駆動回路は、ディジタル入力信号を前記同期信号に同期して増幅した信号を、ｉ番目の前記導波路型光位相変調器領域に出力する、
   光変調器モジュール。
2. 前記同期信号が入力する側の前記バッファ回路は、一方の前記バッファ回路電源電極を介して固定電圧が供給され、
   他方の前記バッファ回路と接続される他方の前記バッファ回路電源電極は開放され、
   前記同期信号が入力する側の前記同期信号終端器と接続される一方の前記同期信号終端器電源電極は開放され、
   他方の前記同期信号終端器は、他方の前記同期信号終端器電源電極を介して、固定電位と接続されることを特徴とする、
   請求項１に記載の光変調器モジュール。
3. 前記導波路型光位相変調器領域のそれぞれには、同一の振幅を有する駆動電圧が印加されることを特徴とする、
   請求項１又は２に記載の光変調器モジュール。
4. 前記導波路型光位相変調器領域は、半導体のフランツ＝ケルディッシュ効果（Ｆｒａｎｚ＝Ｋｅｌｄｙｓｈ ｅｆｆｅｃｔ）、量子閉じ込めシュタルク効果（ｑｕａｎｔｕｍ ｃｏｎｆｉｎｅｄ Ｓｔａｒｋ ｅｆｆｅｃｔ）又は電気光学結晶のポッケルス効果（Ｐｏｃｋｅｌｓ ｅｆｆｅｃｔ）を応用したものであることを特徴とする、
   請求項１乃至３のいずれか一項に記載の光変調器モジュール。
5. 前記導波路型光位相変調器領域と前記個別駆動回路とを接続するｍ本の駆動信号配線と、
   接地電位と前記ｍ本の駆動信号配線のそれぞれとの間に接続されたｍ個の終端器と、をさらに備えることを特徴とする、
   請求項１乃至４のいずれか一項に記載の光変調器モジュール。
6. 前記ｍ個の個別駆動回路は、同一半導体基板上にモノリシック集積されることを特徴とする、
   請求項１乃至５のいずれか一項に記載の光変調器モジュール。
7. 前記ｍ個の個別駆動回路及び前記ｍ個の終端器は、同一半導体基板上にモノリシック集積されることを特徴とする、
   請求項５に記載の光変調器モジュール。
8. 前記光変調器及び前記ｍ個の終端器は、同一半導体基板上にモノリシック集積されることを特徴とする、
   請求項５又は７に記載の光変調器モジュール。
9. ２個のバッファ回路電源電極からそれぞれ独立して電源供給を受ける２個のバッファ回路と、
   前記２個のバッファ回路の出力間に接続され、前記２個のバッファ回路のいずれかを介して同期信号が入力する伝送線路と、
   一端が前記伝送線路の両端のそれぞれと接続され、他端が２個の同期信号終端器電源電極のそれぞれと接続される、２個の同期信号終端器と、
   前記伝送線路の異なる位置から前記同期信号がそれぞれ入力され、入力された前記同期信号に基づいた信号を、光信号が入力する光変調器に出力するｍ（２≦ｍ、ｍは整数）個の個別駆動回路と、を備え、
   前記伝送線路には、前記光信号が入力する側の前記バッファ回路を介して前記同期信号が入力し、
   前記光信号が入力する側から数えてｉ（１≦ｉ≦ｍ、ｉは整数）番目の前記個別駆動回路は、ディジタル入力信号を前記同期信号に同期して増幅した信号を、前記光変調器に設けられた前記光信号を導波させる光導波路上に並んで配置された少なくともｍ個の導波路型光位相変調器領域のうち、ｉ番目の前記導波路型光位相変調器領域に出力する、
   光変調器駆動用集積回路。
10. ２個のバッファ回路電源電極からそれぞれ独立して電源供給を受ける２個のバッファ回路のうち、光信号が入力する側の前記バッファ回路を介して、前記２個のバッファ回路の出力間に接続される伝送線路に同期信号が入力し、
    前記同期信号は、前記伝送線路の異なる位置から、ｍ（２≦ｍ、ｍは整数）個の個別駆動回路に前記同期信号が入力し、
    光信号が入力する側から数えてｉ（１≦ｉ≦ｍ、ｉは整数）番目の前記個別駆動回路は、ディジタル入力信号を前記同期信号に同期して増幅した信号を、光変調器に設けられた光信号を導波させる光導波路上に並んで配置された少なくともｍ個の導波路型光位相変調器領域のうち、ｉ番目の前記導波路型光位相変調器領域に出力し、
    前記伝送線路の両端のそれぞれは、２個の同期信号終端器のそれぞれを介して、２個の同期信号終端器電源電極のそれぞれと接続される、
    光信号の変調方法。

Images