JP6900764B2 - 光送信機 - Google Patents

Description

本発明は、複数の電気信号により駆動される光変調器を備える光送信機に係わる。

高速データ通信を実現する光送信機の一例として、電気信号により駆動されるマッハツェンダ変調器（Mach-Zehnder Modulator）を備える構成が知られている（例えば、特許文献１、非特許文献１）。マッハツェンダ変調器には、連続光が入力される。そして、送信データを表す電気信号でマッハツェンダ変調器を駆動することにより、変調光信号が生成される。

図１は、マッハツェンダ変調器を備える光送信機の一例を示す。この例では、光送信機は、マッハツェンダ変調器１、ドライバ２ａ、ドライバ２ｂを備える。マッハツェンダ変調器１の変調領域は、複数の変調領域に分割されている。図１に示す例では、マッハツェンダ変調器１は、変調領域１ａおよび変調領域１ｂを備える。そして、マッハツェンダ変調器１には、変調されていない連続光が入力される。ドライバ２ａは、データａから駆動信号ａを生成し、ドライバ２ｂは、データｂから駆動信号ｂを生成する。そして、駆動信号ａおよび駆動信号ｂは、それぞれ、マッハツェンダ変調器１の変調領域１ａおよび変調領域１ｂに印加される。この構成により、データａおよびデータｂを伝送するパルス振幅変調（ＰＡＭ：Pulse Amplitude Modulation）が実現される。なお、図１に示す構成において、変調領域１ｂの長さが変調領域１ａの２倍である場合、４値パルス振幅変調（ＰＡＭ４）が実現される（例えば、非特許文献２）。

４値パルス振幅変調においては、データａおよびデータｂの組合せに対して、例えば、下記の光振幅Ａが得られる。
「ａ＝０、ｂ＝０」：「Ａ＝０」
「ａ＝１、ｂ＝０」：「Ａ＝１」
「ａ＝０、ｂ＝１」：「Ａ＝２」
「ａ＝１、ｂ＝１」：「Ａ＝３」
図１に示す光送信機において、駆動信号ａ、ｂは、同じタイミングでマッハツェンダ変調器１に与えられるものとする。ただし、マッハツェンダ変調器１への入力光は、変調領域１ａを通過した後に変調領域１ｂを通過する。このため、入力光が変調領域１ａにおいて駆動信号ａにより変調されるタイミングと、その入力光が変調領域１ｂにおいて駆動信号ｂにより変調されるタイミングとは、光の伝搬遅延時間τだけずれている。τは、変調領域１ａの長さに依存する。また、光信号の変調強度は、駆動信号の強度に依存する。よって、入力光が変調されるタイミングが異なると、マッハツェンダ変調器１から出力される変調光信号の波形が歪んでしまう。

この問題は、例えば、ドライバ２ｂから出力される駆動信号ｂを駆動信号ａに対して時間τだけ遅延させれば解決され得る。なお、マッハツェンダ変調器に与える電気信号を遅延させる構成は、例えば、非特許文献３に記載されている。また、データの伝送速度が変化しても正常動作が可能な光送信機は、例えば、特許文献２に記載されている。

特開２０１４−１３８３６１号公報 特開２００３−２１８７９０号公報

David Patel, et al., Design, analysis, and transmission system performance of a 41 GHz silicon photonic modulator, Optics express 2015 Chi Xiong, et al., A Monolithic 56 Gb/s CMOS Integrated Nanophotonic PAM-4 Transmitter, Optical Interconnects Conference 2015 Frederic Boeuf, et al., Silicon Photonics R&D and Manufacturing on 300-mm Wafer Platform, journal of lightwave technology, Vol.34, No.2, January 15, 2016

しかしながら、従来技術（例えば、非特許文献３に記載されている技術）においては、ドライバから出力される電気信号が直接的に遅延させられる。具体的には、ドライバから出力される電気信号が通過するアンプの個数を変えることにより、各変調領域に印加される電気信号のタイミングが調整される。或いは、ドライバから出力される電気信号が通過する伝送線路の長さを変えることにより、各変調領域に印加される電気信号のタイミングが調整される。このため、アンプまたは伝送線路の帯域制限により、マッハツェンダ変調器に印加される電気信号（図１では、駆動信号ａ、ｂ）の波形が劣化してしまう。この場合、マッハツェンダ変調器１から出力される変調光信号の波形も劣化してしまう。

本発明の１つの側面に係わる目的は、複数の信号により駆動される光変調器から出力される光信号の特性を改善することである。

本発明の１つの態様の光送信機は、第１の変調領域および前記第１の変調領域の出力側に設けられる第２の変調領域を含む第１のアーム、および前記第１の変調領域および前記第２の変調領域にそれぞれ対応する第３の変調領域および第４の変調領域を含む第２のアームを有する光変調器と、第１のクロック信号を遅延させて第２のクロック信号を生成する位相調整回路と、前記第１のクロック信号に同期して第１の電気信号を出力する第１の同期回路と、前記第２のクロック信号に同期して第２の電気信号を出力する第２の同期回路と、前記第１の同期回路から出力される第１の電気信号で前記第１の変調領域および前記第３の変調領域を駆動する第１の駆動回路と、前記第２の同期回路から出力される第２の電気信号で前記第３の変調領域および前記第４の変調領域を駆動する第２の駆動回路を備える。

上述の態様によれば、複数の信号により駆動される光変調器から出力される光信号の特性が改善する。

マッハツェンダ変調器を備える光送信機の一例を示す図である。 本発明の第１の実施形態に係わる光送信機の一例を示す図である。 光変調器の一例を示す図である。 マルチプレクサの構成および動作の一例を示す図である。 駆動信号の遅延について説明する図である。 光変調器の動作例を示す図である。 位相調整回路の実施例を示す図（その１）である。 位相調整回路の実施例を示す図（その２）である。 位相調整回路の実施例を示す図（その３）である。 位相調整回路の実施例を示す図（その４）である。 位相調整回路の実施例を示す図（その５）である。 本発明の第２の実施形態に係わる光送信機の一例を示す図である。 本発明の第３の実施形態に係わる光送信機の一例を示す図である。 本発明の第４の実施形態に係わる光送信機の一例を示す図である。 第４の実施形態において使用される光変調器の一例を示す図である。

＜第１の実施形態＞
図２は、本発明の第１の実施形態に係わる光送信機の一例を示す。第１の実施形態に係わる光送信機１０００は、図２に示すように、光変調器１０、位相調整回路２０、マルチプレクサ回路３０、駆動回路４０を備える。なお、光送信機１０００は、図２に示していない他の回路要素を備えていてもよい。

光送信機１０００には、例えば、変調されていない連続光が入力される。連続光は、不図示の光源により生成される。この光源は、例えば、所定の波長の連続光を生成するレーザ光源により実現される。また、光送信機１０００には、クロック信号ＣＬＫが入力される。クロック信号は、不図示のクロック信号生成回路により生成される。クロック信号の周波数は、例えば、光送信機１０００により送信されるデータのビットレート等に基づいて決定される。更に、光送信機１０００には、データ１を表す電気信号Ｓ１およびデータ２を表す電気信号Ｓ２が入力される。この例では、電気信号Ｓ１および電気信号Ｓ２は、それぞれ、複数のビット列を伝送する並列信号である。そして、光送信機１０００は、電気信号Ｓ１および電気信号Ｓ２に基づいて変調光信号を生成する。

光変調器１０は、この例では、図３に示すマッハツェンダ変調器により実現される。すなわち、光変調器１０は、入力光導波路１１、第１アーム光導波路１２、第２アーム光導波路１３、出力光導波路１４を含む。入力光導波路１１は、入力連続光を第１アーム光導波路１２および第２アーム光導波路１３に導く。第１アーム光導波路１２および第２アーム光導波路１３を介してそれぞれ伝搬される光は、合波されて出力光導波路１４に導かれる。ここで、入力連続光は、第１アーム光導波路１２および第２アーム光導波路１３においてそれぞれ変調される。この結果、変調光信号が生成される。

光変調器１０には、駆動信号ＤＲ１および駆動信号ＤＲ２が印加される。後で記載するが、この例では、駆動信号ＤＲ１および駆動信号ＤＲ２は、それぞれ差動信号である。

信号電極１５、１６は、第１アーム光導波路１２の近傍に形成される。ここで、信号電極１６は、信号電極１５の出力側に形成される。そして、信号電極１５には駆動信号ＤＲ１が印加され、信号電極１６には駆動信号ＤＲ２が印加される。したがって、第１アーム光導波路１２を介して伝搬される光は、信号電極１５に印加される駆動信号ＤＲ１により変調され、また、信号電極１６に印加される駆動信号ＤＲ２により変調される。同様に、信号電極１７、１８は、第２アーム光導波路１３の近傍に形成される。ここで、信号電極１８は、信号電極１７の出力側に形成される。そして、信号電極１７には駆動信号ＤＲ１が印加され、信号電極１８には駆動信号ＤＲ２が印加される。したがって、第２アーム光導波路１３を介して伝搬される光も、信号電極１７に印加される駆動信号ＤＲ１により変調され、また、信号電極１８に印加される駆動信号ＤＲ２により変調される。なお、図３においては、光変調器１０の動作点を調整するためのバイアス電極は省略されている。

信号電極１５、１７の長さは、互いに同じである。また、信号電極１５、１７には、差動信号である駆動信号ＤＲ１が印加される。すなわち、駆動信号ＤＲ１の一方が信号電極１５に印加され、駆動信号ＤＲ１の他方が信号電極１７に印加される。したがって、第１アーム光導波路１２、第２アーム光導波路１３、信号電極１５、１７は、変調部１０１を構成する。

同様に、信号電極１６、１８の長さは、互いに同じである。また、信号電極１６、１８には、差動信号である駆動信号ＤＲ２が印加される。すなわち、駆動信号ＤＲ２の一方が信号電極１６に印加され、駆動信号ＤＲ２の他方が信号電極１８に印加される。したがって、第１アーム光導波路１２、第２アーム光導波路１３、信号電極１６、１８は、変調部１０２を構成する。なお、この例では、ＰＡＭ４を実現するために、信号電極１６、１８の長さは、それぞれ信号電極１５、１７の２倍である。

このように、図３に示す光変調器１０は、変調部１０１および変調部１０２を備える。そして、第１アームにおいては、信号電極１５の近傍に変調部１０１のための変調領域が形成され、信号電極１６の近傍に変調部１０２のための変調領域が形成される。また、第２アームにおいては、信号電極１７の近傍に変調部１０１のための変調領域が形成され、信号電極１８の近傍に変調部１０２のための変調領域が形成される。

位相調整回路２０には、クロック信号ＣＬＫが入力される。そして、位相調整回路２０は、クロック信号ＣＬＫに基づいて、クロック信号ＣＬＫ１およびクロック信号ＣＬＫ２を生成する。クロック信号ＣＬＫ２は、クロック信号ＣＬＫ１に対して時間Ｔｄだけ遅延している。即ち、クロック信号ＣＬＫ２の位相は、クロック信号ＣＬＫ１に対して位相φだけ遅延している。位相φは、時間Ｔｄに相当する。なお、クロック信号ＣＬＫ２は、クロック信号ＣＬＫ１を時間Ｔｄだけ遅延させることにより生成される。

時間Ｔｄは、光変調器１０の入力端から変調領域１０１までの間の光の伝搬時間と、光変調器１０の入力端から変調領域１０２までの間の光の伝搬時間との差分に相当する。或いは、時間Ｔｄは、光変調器１０への入力光が変調部１０２へ到達するまでの伝搬遅延時間に相当する。すなわち、時間Ｔｄは、入力光が変調部１０１を通過するために要する時間に相当する。なお、位相調整回路２０の実施例は後で記載する。

マルチプレクサ回路３０は、マルチプレクサ３１−１およびマルチプレクサ３１−２を備える。マルチプレクサ３１−１は、電気信号Ｓ１を多重化してデータ信号Ｄ１を生成する。ここで、電気信号Ｓ１は、並列に伝送される２つの差動信号から構成される。すなわち、電気信号Ｓ１は、４レーンの並列信号である。そして、マルチプレクサ３１−１は、電気信号Ｓ１の中に含まれる２つの差動信号を時間分割多重で多重化してデータ信号Ｄ１を出力する。同様に、マルチプレクサ３１−２は、電気信号Ｓ２を多重化してデータ信号Ｄ２を生成する。ここで、電気信号Ｓ２も、並列に伝送される２つの差動信号から構成される。すなわち、電気信号Ｓ２も、４レーンの並列信号である。そして、マルチプレクサ３１−２は、電気信号Ｓ２の中に含まれる２つの差動信号を時間分割多重で多重化してデータ信号Ｄ２を出力する。なお、データ信号Ｄ１、Ｄ２は、それぞれ差動信号である。

図４は、マルチプレクサの構成および動作の一例を示す。図４（ａ）に示すマルチプレクサ３１は、図２に示すマルチプレクサ３１−１、３１−２に相当する。なお、マルチプレクサ３１−１、３１−２の構成および動作は、互いに実質的に同じである。

マルチプレクサ３１は、フリップフロップ回路３２、３３、およびセレクタ３４を備える。そして、電気信号（図２に示す電気信号Ｓ１または電気信号Ｓ２）がマルチプレクサ３１に入力される。この電気信号は、差動信号Ｘおよび差動信号Ｙから構成される。

差動信号Ｘは、フリップフロップ回路３２のデータ端子に入力される。フリップフロップ回路３２は、クロック信号の立上りエッジを利用して、データ端子に与えられる信号を保持する。一方、差動信号Ｙは、フリップフロップ回路３３のデータ端子に入力される。フリップフロップ回路３３は、クロック信号の立下りエッジを利用して、データ端子に与えられる信号を保持する。セレクタ３４は、クロック信号がＨレベルであるときはフリップフロップ回路３２の出力信号を選択し、クロック信号がＬレベルであるときはフリップフロップ回路３３の出力信号を選択する。

図４（ｂ）は、図４（ａ）に示すマルチプレクサ３１のタイミングチャートを示す。この例では、クロック信号に同期してフリップフロップ回路３２、３３から差動信号Ｘｂおよび差動信号Ｙｂが交互に出力される。具体的には、クロック信号の立上りエッジに同期して差動信号Ｘｂが出力され、クロック信号の立下りエッジに同期して差動信号Ｙｂが出力される。即ち、差動信号Ｘｂおよび差動信号Ｙｂが時間分割多重で多重化される。この結果、マルチプレクサ３１から出力されるデータ信号のシンボルＫ、Ｋ＋１、Ｋ＋２、Ｋ＋３．．．は、差動信号ＸｂのＸ１ビット、差動信号ＹｂのＹ１ビット、差動信号ＸｂのＸ２ビット、差動信号ＹｂのＹ２ビット．．．を伝送する。このように、マルチプレクサ３１は、差動信号の出力タイミングを制御する同期回路として動作する。

駆動回路４０は、ドライバ４１−１およびドライバ４１−２を備える。ドライバ４１−１は、マルチプレクサ３１−１から出力されるデータ信号Ｄ１に基づいて駆動信号ＤＲ１を生成する。同様に、ドライバ４１−２は、マルチプレクサ３１−２から出力されるデータ信号Ｄ２に基づいて駆動信号ＤＲ２を生成する。なお、駆動信号ＤＲ１、ＤＲ２は、それぞれ差動信号である。

図５は、駆動信号の遅延について説明する図である。図５に示すように、光送信機１０００においては、クロック信号ＣＬＫ２は、クロック信号ＣＬＫ１に対して時間Ｔｄだけ遅延している。マルチプレクサ３１−１は、クロック信号ＣＬＫ１に同期して電気信号Ｓ１を多重化し、マルチプレクサ３１−２は、クロック信号ＣＬＫ２に同期して電気信号Ｓ２を多重化する。そして、ドライバ４１−１は、マルチプレクサ３１−１の出力信号から駆動信号ＤＲ１を生成し、ドライバ４１−２は、マルチプレクサ３１−２の出力信号から駆動信号ＤＲ２を生成する。したがって、駆動信号ＤＲ１に対して、駆動信号ＤＲ２は時間Ｔｄだけ遅延することになる。

駆動信号ＤＲ１は、光変調器１０の変調部１０１に与えられる。具体的には、図３に示すように、差動駆動信号ＤＲ１の一方の信号（例えば、非反転信号）が第１アーム光導波路１２の近傍に形成される電極１５に印加され、差動駆動信号ＤＲ１の他方の信号（例えば、反転信号）が第２アーム光導波路１３の近傍に形成される電極１７に印加される。一方、駆動信号ＤＲ２は、光変調器１０の変調部１０２に与えられる。具体的には、図３に示すように、差動駆動信号ＤＲ２の一方の信号（例えば、非反転信号）が第１アーム光導波路１２の近傍に形成される電極１６に印加され、差動駆動信号ＤＲ２の他方の信号（例えば、反転信号）が第２アーム光導波路１３の近傍に形成される電極１８に印加される。

上記構成の光送信機１０００においては、データ１に基づいて駆動信号ＤＲ１が生成され、この駆動信号ＤＲ１により入力光が変調される。加えて、データ２に基づいて駆動信号ＤＲ２が生成され、この駆動信号ＤＲ２により入力光がさらに変調される。よって、光変調器１０により生成される変調光信号は、データ１およびデータ２を伝送することができる。このとき、この変調光信号の各シンボルには、データ１のシンボルおよびデータ２のシンボルが多重化される。図５に示す例では、例えば、駆動信号ＤＲ１のシンボルＫおよび駆動信号ＤＲ２のシンボルＫが多重化されて変調光信号のシンボルＫが生成される。

ここで、光変調器１０の入力光が変調部１０２に到達するタイミングは、その入力光が変調部１０１に到達するタイミングに対して時間Ｔｄだけ遅れている。ところが、図２に示す光送信機１０００においては、クロック信号ＣＬＫ１に対して、クロック信号ＣＬＫ２は時間Ｔｄだけ遅延している。この場合、クロック信号ＣＬＫ２に同期して生成される駆動信号ＤＲ２は、クロック信号ＣＬＫ１に同期して生成される駆動信号ＤＲ１に対して時間Ｔｄだけ遅れることになる。よって、光変調器１０において、駆動信号ＤＲ１による変調と駆動信号ＤＲ２による変調とを精度よく重ね合わせることができる。この結果、光変調器１０から出力される変調光信号の特性が改善する。例えば、変調光信号のアイパターンの開口が広くなる。

図６は、光変調器１０の動作例を示す。この例では、時刻Ｔ１において変調部１０１を通過する光成分Ｌが、時刻Ｔ１＋Ｔｄにおいて変調成分１０２を通過するものとする。また、マルチプレクサ３１−１から出力されるデータ信号Ｄ１のシンボルおよびマルチプレクサ３１−２から出力されるデータ信号Ｄ２のシンボルがＰＡＭ４により多重化されて変調光信号のシンボルが生成されるものとする。

時刻Ｔ１において、図６（ａ）に示すように、データ信号Ｄ１のシンボルＫを表す駆動信号ＤＲ１が変調部１０１に印加される。そうすると、変調部１０１において、光成分Ｌは、データ信号Ｄ１のシンボルＫを表す駆動信号ＤＲ１により変調される。

時刻Ｔ１＋Ｔｄにおいて、光成分Ｌは、図６（ｂ）に示すように、変調部１０２に到達する。ここで、駆動信号ＤＲ２は、駆動信号ＤＲ１に対して時間Ｔｄだけ遅延している。よって、データ信号Ｄ２のシンボルＫを表す駆動信号ＤＲ２は、時刻Ｔ１＋Ｔｄにおいて変調部１０２に印加される。そうすると、変調部１０２において、光成分Ｌは、データ信号Ｄ２のシンボルＫを表す駆動信号ＤＲ２により変調される。すなわち、光成分Ｌは、変調部１０１においてデータ信号Ｄ１のシンボルＫに基づいて変調された後、変調部１０２においてデータ信号Ｄ２のシンボルＫに基づいて変調される。ここで、駆動信号ＤＲ１に対して駆動信号ＤＲ２が時間Ｔｄだけ遅延しているので、データ信号Ｄ１のシンボルＫおよびデータ信号Ｄ２のシンボルＫが精度よく重ね合わされる。この結果、光変調器１０から出力される変調光信号の特性が改善する。

なお、図２に示す構成においては、位相調整回路２０とマルチプレクサ３１−１との間の信号線の長さ、および、位相調整回路２０とマルチプレクサ３１−２との間の信号線の長さは、互いに同じであることが好ましい。また、マルチプレクサ３１−１とドライバ４１−１との間の信号線の長さ、および、マルチプレクサ３１−２とドライバ４１−２との間の信号線の長さは、互いに同じであることが好ましい。さらに、ドライバ４１−１と変調部１０１との間の信号線の長さ、および、ドライバ４１−２と変調部１０２との間の信号線の長さは、互いに同じであることが好ましい。

図２に示す実施例では、光変調器１０は差動信号により駆動されるが、本発明はこの構成に限定されるものではない。すなわち、光変調器１０は、１組のアームの一方のみに駆動信号が印加される構成であってもよい。

図２に示す実施例では、マルチプレクサを利用してクロック信号に同期する信号が生成されるが、本発明はこの構成に限定されるものではない。すなわち、電気信号の多重化を行うことなくクロック信号に同期する電気信号を生成してもよい。或いは、マルチプレクサの出力側でクロック信号に同期する電気信号を生成してもよい。

＜位相調整回路２０の実施例＞
図７に示す実施例では、電気信号を伝搬する伝送線路を用いてクロック信号の遅延が実現される。伝送線路２１は、たとえば、基板上に形成される導体パターンにより実現される。また、伝送線路２１の長さは、伝送線路２１における伝搬遅延時間がＴｄとなるように決定される。この構成によれば、位相調整回路２０の消費電力を小さくできる。

図８に示す実施例では、電気信号の論理を反転させるインバータを用いてクロック信号の遅延が実現される。インバータ２２における遅延時間は、所望の長さに設計できる。よって、遅延時間Ｔｄに基づいて、直列に接続するインバータ２２の個数が決定される。一例としては、インバータ２２における遅延時間とインバータ２２の個数との積がＴｄとなるように位相調整回路２０が設計される。この構成によれば、位相調整回路２０の回路面積を小さくできる。なお、図８に示す構成において、インバータの代わりにバッファを実装してもよい。

図９に示す実施例では、３ステートインバータを用いてクロック信号の遅延が実現される。３ステートインバータ２３における遅延時間は、遅延量制御信号ＣＸ、ＣＹにより制御される。具体的には、クロック信号ＣＬＫ１に対するクロック信号ＣＬＫ２の遅延時間がＴｄとなるように、各３ステートインバータ２３における遅延時間が制御される。この構成によれば、クロック信号ＣＬＫ１に対するクロック信号ＣＬＫ２の遅延時間を制御可能である。なお、図９に示す構成において、３ステートインバータの代わりに３ステートバッファを実装してもよい。

図１０に示す実施例では、差動トランジスタ対増幅器を用いてクロック信号の遅延が実現される。この場合、図１０（ａ）に示すように、差動トランジスタ対増幅器２４が直列に接続される。各差動トランジスタ対増幅器２４における遅延時間は、図１０（ｂ）に示すように、バイアス電流および／またはテール電流を制御することにより調整される。具体的には、クロック信号ＣＬＫ１に対するクロック信号ＣＬＫ２の遅延時間がＴｄとなるように、各差動トランジスタ対増幅器２４のバイアス電流および／またはテール電流が制御される。差動トランジスタ対増幅器２４のバイアス電流および／またはテール電流は、遅延量制御信号により制御される。この構成によれば、クロック信号ＣＬＫ１に対するクロック信号ＣＬＫ２の遅延時間を制御可能である。

図１１に示す実施例では、位相補間器を用いてクロック信号の遅延が実現される。一例として、位相調整回路２０は、位相補間器２５−１、２５−２を備える。そして、位相調整回路２０には、互いに位相の異なるクロック信号ＣＬＫ＿Ｘおよびクロック信号ＣＬＫ＿Ｙが与えられる。位相補間器２５−１は、クロック信号ＣＬＫ＿Ｘおよびクロック信号ＣＬＫ＿Ｙに基づいて、遅延量制御信号Ｃ１により指定される位相を有するクロック信号ＣＬＫ１を生成できる。同様に、位相補間器２５−２は、クロック信号ＣＬＫ＿Ｘおよびクロック信号ＣＬＫ＿Ｙに基づいて、遅延量制御信号Ｃ２により指定される位相を有するクロック信号ＣＬＫ２を生成できる。したがって、図１１に示す構成では、クロック信号ＣＬＫ１に対するクロック信号ＣＬＫ２の遅延時間がＴｄとなるように、遅延量制御信号Ｃ１、Ｃ２が生成されて位相調整回路２０に与えられる。この構成によれば、クロック信号ＣＬＫ１に対するクロック信号ＣＬＫ２の遅延時間を制御可能である。

上述のように、図９〜図１１に示す位相調整回路２０は、クロック信号ＣＬＫ１に対するクロック信号ＣＬＫ２の遅延時間を遅延量制御信号に応じて制御できる。したがって、位相調整回路２０は、光変調器１０から出力される変調光信号に基づいて制御される構成であってもよい。一例としては、光変調器１０から出力される変調光信号の波形が最適化されるように（例えば、変調光信号のアイパターンの開口が広くなるように）、フィードバック制御により、図９に示す３ステートインバータ２３、図１０に示す作動トランジスタ対増幅器２４、または図１１に示す位相補間器２５ａ、２５ｂの状態が調整される。このフィードバック制御は、例えば、光送信機１０００が出荷される前に行われる。あるいは、このフィードバック制御は、光送信機１０００が使用されている最中に実行してもよい。

＜第２の実施形態＞
図１２は、本発明の第２の実施形態に係わる光送信機の一例を示す。第２の実施形態に係わる光送信機２０００においては、光変調器１０は、３個の変調部（１０１〜１０３）を備える。変調部１０２は、変調部１０１の出力側に設けられ、変調部１０３は、変調部１０２の出力側に設けられる。また、変調部１０１、１０２、１０３の長さは、互いに同じである。

光変調器１０への入力光が変調部１０２に到達するタイミングは、その入力光が変調部１０１に到達するタイミングに対して時間Ｔｄ１だけ遅延する。また、光変調器１０への入力光が変調部１０３に到達するタイミングは、その入力光が変調部１０２に到達するタイミングに対して時間Ｔｄ２だけ遅延する。すなわち、光変調器１０への入力光が変調部１０３に到達するタイミングは、その入力光が変調部１０１に到達するタイミングに対してＴｄ１＋Ｔｄ２だけ遅延する。

位相遅延回路２０は、クロック信号ＣＬＫに基づいてクロック信号ＣＬＫ１〜ＣＬＫ３を生成する。クロック信号ＣＬＫ２は、クロック信号ＣＬＫ１に対して時間Ｔｄ１だけ遅延するように生成される。また、クロック信号ＣＬＫ３は、クロック信号ＣＬＫ２に対して時間Ｔｄ２だけ遅延するように生成される。

マルチプレクサ３１−１〜３１−３は、それぞれ、クロック信号ＣＬＫ１〜ＣＬＫ３に同期して電気信号Ｓ１〜Ｓ３を多重化する。即ち、マルチプレクサ３１−１は、クロック信号ＣＬＫ１に同期してデータ信号Ｄ１を出力し、マルチプレクサ３１−２は、クロック信号ＣＬＫ２に同期してデータ信号Ｄ２を出力し、マルチプレクサ３１−３は、クロック信号ＣＬＫ３に同期してデータ信号Ｄ３を出力する。ドライバ４１−１〜４１−３は、それぞれ、マルチプレクサ３１−１〜３１−３の出力信号（すなわち、データ信号Ｄ１〜Ｄ３）から駆動信号ＤＲ１〜ＤＲ３を生成する。そして、駆動信号ＤＲ１〜ＤＲ３がそれぞれ変調部１０１〜１０３に印加される。

この構成によれば、駆動信号ＤＲ１による変調、駆動信号ＤＲ２による変調、および駆動信号ＤＲ３による変調を精度よく重ね合わせることができる。この結果、光変調器１０から出力される変調光信号の特性が改善する。

また、図１２に示す構成では、変調部１０１〜１０３の長さが互いに同じなので、ＰＡＭ４を実現する場合には、ドライバ４１−１〜４１−３の構成を互いに同じにすることができる。したがって、この構成によれば、ＰＡＭ４を実現する場合、図２に示す構成と比較して回路の設計および調整が容易である。

＜第３の実施形態＞
図１３は、本発明の第３の実施形態に係わる光送信機の一例を示す。第３の実施形態に係わる光送信機３０００においては、光変調器１０は、ｎ個の変調部（１０１〜１０ｎ）を備える。ｎは、２以上の任意の整数である。そして、光変調器１０の入力端から出力端に向かって変調部１０１〜１０ｎが順番に設けられる。また、変調部１０１〜１０ｎの長さは、この実施例では、互いに同じである。

位相遅延回路２０は、クロック信号ＣＬＫに基づいてクロック信号ＣＬＫ１、ＣＬＫ２〜ＣＬＫｎを生成する。クロック信号ＣＬＫ２〜ＣＬＫｎは、それぞれ、対応する変調部１０２〜１０ｎの配置に応じて、クロック信号ＣＬＫ１に対してそれぞれ所定時間だけ遅延するように生成される。すなわち、複数の変調領域１０１〜１０ｎの配置に基づいて、互いに位相の異なる複数のクロック信号ＣＬＫ１〜ＣＬＫｎが生成される。例えば、光変調器１０の入力端から変調部１０１までの光の伝搬時間と、光変調器１０の入力端から変調部１０ｎまでの光の伝搬時間との差分がＴｎであるときは、クロック信号ＣＬＫ１に対してクロック信号ＣＬＫｎは時間Ｔｎだけ遅延させられる。

マルチプレクサ３１−１〜３１−ｎは、それぞれ、クロック信号ＣＬＫ１〜ＣＬＫｎに同期して電気信号Ｓ１〜Ｓｎを多重化する。すなわち、データ信号Ｄ１〜Ｄｎは、それぞれクロック信号ＣＬＫ１〜ＣＬＫｎに同期して出力される。ドライバ４１−１〜４１−ｎは、それぞれ、マルチプレクサ３１−１〜３１−ｎの出力信号から駆動信号ＤＲ１〜ＤＲｎを生成する。そして、駆動信号ＤＲ１〜ＤＲｎがそれぞれ変調部１０１〜１０ｎに印加される。

この構成によれば、駆動信号ＤＲ１〜ＤＲｎによる変調を精度よく重ね合わせることができる。この結果、光変調器１０から出力される変調光信号の特性が改善する。また、第３の実施形態によれば、ｎの値に応じて、所望の多値度のパルス振幅変調（ＰＡＭ８、ＰＡＭ１６等）を実現することができる。

＜第４の実施形態＞
図１４は、本発明の第４の実施形態に係わる光送信機の一例を示す。第４の実施形態に係わる光送信機４０００は、図１４に示すように、光変調器６０、位相調整回路２０、マルチプレクサ３１−１〜３１−３、およびドライバ４１−１〜４１−３を備える。なお、位相調整回路２０、マルチプレクサ３１−１〜３１−３およびドライバ４１−１〜４１−３は、図１２に示す第２の実施形態および図１４に示す第４の実施形態において互いに実質的に同じである。

図１５は、第４の実施形態において使用される光変調器６０の一例を示す。光変調器６０においては、第１アーム光導波路１２の近傍に信号電極６１が設けられ、第２アーム光導波路１３の近傍に信号電極６２が設けられる。そして、この光変調器６０に駆動信号ＤＲ１〜ＤＲ３が印加される。なお、駆動信号ＤＲ１〜ＤＲ３は、図１２に示す実施例と同様の方法で生成される。したがって、駆動信号ＤＲ２は、駆動信号ＤＲ１に対して所定時間だけ遅延しており、駆動信号ＤＲ３は、駆動信号ＤＲ２に対して所定時間だけ遅延している。

駆動信号ＤＲ１〜ＤＲ３は、物理的に異なる位置に印加される。具体的には、図１５に示すように、駆動信号ＤＲ１の印加点の出力側に駆動信号ＤＲ２が印加され、駆動信号ＤＲ２の印加点の出力側に駆動信号ＤＲ３が印加される。なお、クロック信号ＣＬＫ１に対するクロック信号ＣＬＫ２の遅延時間は、駆動信号ＤＲ１の印加点と駆動信号ＤＲ２の印加点との間の距離に対応する。また、クロック信号ＣＬＫ２に対するクロック信号ＣＬＫ３の遅延時間は、駆動信号ＤＲ３の印加点と駆動信号ＤＲ３の印加点との間の距離に対応する。

光変調器１０に印加される駆動信号ＤＲ１〜ＤＲ３は、信号電極６１、６２を伝搬するときに減衰する。このため、図１５に示すように、信号電極６１、６２において、駆動信号ＤＲ１〜ＤＲ３間の干渉は小さい。したがって、変調部１０１〜１０３は、実質的に互いに独立して伝搬光を変調することができる。すなわち、駆動信号ＤＲ１の印加点の近傍領域（領域１）は、図１２に示す変調部１０１として作用する。駆動信号ＤＲ２の印加点の近傍領域（領域２）は、図１２に示す変調部１０２として作用する。駆動信号ＤＲ３の印加点の近傍領域（領域３）は、図１２に示す変調部１０３として作用する。

なお、図１４〜図１５に示す例では、３セットの駆動信号ＤＲ１〜ＤＲ３が光変調器に印加されるが、第４の実施形態はこの構成に限定されるものではない。すなわち、光変調器の各アームの近傍に設けられる電極が分割されていない構成において、任意の数の駆動信号がその光変調器に与えられてもよい。

図７〜図１１に示す位相変調回路２０は、第２〜第４の実施形態にも適用可能である。なお、図７〜図１０に示す構成では、各クロック信号は、それぞれ他のクロック信号から生成される。例えば、クロック信号ＣＬＫからクロック信号ＣＬＫ１が生成され、クロック信号ＣＬＫ１からクロック信号ＣＬＫ２が生成され、クロック信号ＣＬＫ２からクロック信号ＣＬＫ３が生成される。また、図１１に示す構成では、２つの入力クロック信号ＣＬＫ＿Ｘ、ＣＬＫ＿Ｙからクロック信号ＣＬＫ１〜ＣＬＫｎが生成される。

１０、６０ 光変調器
１０１、１０２、１０３、１０ｎ 変調部
１５〜１８、６１、６２ 信号電極
２０ 位相調整回路
２１ 伝送線路
２２ インバータ
２３ ３ステートインバータ
２４ 差動トランジスタ対増幅器
２５−１、２５−２ 位相補間器
３０ マルチプレクサ回路
３１（３１−１、３１−２、３１−３、３１−ｎ） マルチプレクサ
４０ 駆動回路
４１（４１−１、４１−２、４１−３、４１−ｎ） ドライバ
１０００、２０００、３０００、４０００ 光送信機

Claims (4)

1. 第１の変調領域および前記第１の変調領域の出力側に設けられる第２の変調領域を含む第１のアーム、および前記第１の変調領域および前記第２の変調領域にそれぞれ対応する第３の変調領域および第４の変調領域を含む第２のアームを有する光変調器と、
   第１のクロック信号を遅延させて第２のクロック信号を生成する位相調整回路と、
   前記第１のクロック信号に同期して第１の電気信号を出力する第１の同期回路と、
   前記第２のクロック信号に同期して第２の電気信号を出力する第２の同期回路と、
   前記第１の同期回路から出力される第１の電気信号で前記第１の変調領域および前記第３の変調領域を駆動する第１の駆動回路と、
   前記第２の同期回路から出力される第２の電気信号で前記第２の変調領域および前記第４の変調領域を駆動する第２の駆動回路と、を備え、
   前記位相調整回路は、前記光変調器から出力される変調光信号の波形に基づいて、前記第１のクロック信号に対する前記第２のクロック信号の遅延時間を制御する
   ことを特徴とする光送信機。
2. 前記第１の同期回路は、第１の並列信号を多重化して前記第１の電気信号を生成し、前記第１のクロック信号に同期して前記第１の電気信号を出力する第１のマルチプレクサ回路であり、
   前記第２の同期回路は、第２の並列信号を多重化して前記第２の電気信号を生成し、前記第２のクロック信号に同期して前記第２の電気信号を出力する第２のマルチプレクサ回路である
   ことを特徴とする請求項１に記載の光送信機。
3. 第１の変調領域および前記第１の変調領域の出力側に設けられる第２の変調領域を含む光変調器と、
   第１のクロック信号を遅延させて第２のクロック信号を生成する位相調整回路と、
   前記第１のクロック信号に同期して第１の電気信号を出力する第１の同期回路と、
   前記第２のクロック信号に同期して第２の電気信号を出力する第２の同期回路と、
   前記第１の同期回路から出力される第１の電気信号で前記第１の変調領域を駆動する第１の駆動回路と、
   前記第２の同期回路から出力される第２の電気信号で前記第２の変調領域を駆動する第２の駆動回路と、を備え、
   前記位相調整回路は、前記光変調器から出力される変調光信号の波形に基づいて、前記第１のクロック信号に対する前記第２のクロック信号の遅延時間を制御する
   ことを特徴とする光送信機。
4. 複数の変調領域を含む光変調器と、
   前記光変調器内での前記複数の変調領域の配置に基づいて、互いに位相の異なる複数のクロック信号を生成する位相調整回路と、
   前記複数のクロック信号にそれぞれ同期する複数の電気信号を出力する同期回路と、
   前記同期回路から出力される複数の電気信号で前記複数の変調領域をそれぞれ駆動する駆動回路と、を備え、
   前記位相調整回路は、前記光変調器から出力される変調光信号の波形に基づいて、前記複数のクロック信号の間の遅延時間をそれぞれ制御する
   ことを特徴とする光送信機。

Images