WO2021075002A1 - 光スイッチ - Google Patents
光スイッチ Download PDFInfo
- Publication number
- WO2021075002A1 WO2021075002A1 PCT/JP2019/040707 JP2019040707W WO2021075002A1 WO 2021075002 A1 WO2021075002 A1 WO 2021075002A1 JP 2019040707 W JP2019040707 W JP 2019040707W WO 2021075002 A1 WO2021075002 A1 WO 2021075002A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- optical
- optical switch
- input
- output
- gate
- Prior art date
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 392
- 239000000758 substrate Substances 0.000 claims abstract description 24
- 238000005513 bias potential Methods 0.000 claims description 10
- 238000010521 absorption reaction Methods 0.000 claims description 5
- 230000005684 electric field Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 87
- 239000012792 core layer Substances 0.000 description 19
- 238000000926 separation method Methods 0.000 description 13
- 239000012071 phase Substances 0.000 description 10
- 239000004065 semiconductor Substances 0.000 description 10
- 230000031700 light absorption Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 5
- 238000005253 cladding Methods 0.000 description 5
- 238000004891 communication Methods 0.000 description 5
- 238000002834 transmittance Methods 0.000 description 5
- 239000000872 buffer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 230000008033 biological extinction Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 101100408464 Caenorhabditis elegans plc-1 gene Proteins 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910003327 LiNbO3 Inorganic materials 0.000 description 1
- 230000005697 Pockels effect Effects 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000005699 Stark effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005868 electrolysis reaction Methods 0.000 description 1
- 230000036039 immunity Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000005701 quantum confined stark effect Effects 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000011664 signaling Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/29—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the position or the direction of light beams, i.e. deflection
- G02F1/31—Digital deflection, i.e. optical switching
- G02F1/313—Digital deflection, i.e. optical switching in an optical waveguide structure
- G02F1/3136—Digital deflection, i.e. optical switching in an optical waveguide structure of interferometric switch type
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/29—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the position or the direction of light beams, i.e. deflection
- G02F1/31—Digital deflection, i.e. optical switching
- G02F1/313—Digital deflection, i.e. optical switching in an optical waveguide structure
Definitions
- the present disclosure relates to an optical switch, and relates to an optical switch element which is an important optical component for supporting a large-capacity optical communication network.
- the network is composed of multiple links and nodes, and research and development for high-speed and large-capacity communication is being carried out at each of the links and nodes. While the speed of signals and the multiplexing of wavelengths are increasing in links, it is important for nodes to flexibly change the route connecting nodes in order to realize efficient traffic. It is common to convert an optical signal into an electrical signal at the input end of a node and switch in the state of the electrical signal, convert the electrical signal to an optical signal again at the output end of the node, and transmit the optical signal at the link.
- the network is known. In the case of a general network, there are various problems such as the occurrence of delay and the consumption of enormous power for buffering for converting an optical signal into an electric signal.
- thermo-optics switches configured on a planar lightwave circuit
- PLC Planar Lightwave Circuit
- InP-based electro-absorption modulators Switches using EAM), Mach-Zehnder interferometer (MZI), and Semiconductor Optical Amplifier (SOA), and LiNbO3 system phase modulator type switches are being researched and developed.
- a TO switch configured on a PLC has been proposed (see, for example, Non-Patent Document 1).
- FIG. 1 shows a main configuration example of an N input N output (N ⁇ N) optical switch.
- N ⁇ N optical switch as shown in FIG. 1 can be configured by for example connecting and N 1 ⁇ N optical switch 101 1 ⁇ 101 N and N N ⁇ 1 optical switches 102 1 ⁇ 102 N is there.
- Optical input port PI 1 ⁇ PI N from the input optical signal (e.g., optical packets), 1 ⁇ with N optical switch 101 1 ⁇ 101 N, N ⁇ connected to a desired optical output port PO 1 ⁇ PO N is output to the first optical switch 102 1 ⁇ 102 N, is output from the desired optical output port PO 1 ⁇ PO N.
- This makes it possible to realize a non-blocking type N ⁇ N optical switch capable of arbitrary connection regardless of the connection state of other ports.
- FIG. 2 shows a 1 ⁇ N optical switch using a compound semiconductor material.
- 1 ⁇ N optical switch of FIG. 2 includes three 2 ⁇ 2 optical switches 201 1-201 3 arranged in a tree, the 2 ⁇ 2 optical switches 201 2-201 3 connected to the N optical gates 202 1 It is provided with ⁇ 202 N.
- N 4.
- Input optical signal of the 2 ⁇ 2 optical switch 201 1 from the light input port PI 1 is, 2 ⁇ 2 desired light output port by the optical path switching of the optical switches 201 1-201 3 (e.g., PO 1) light that is connected to the It is waveguideed to the gate 202 1 and output.
- the optical switches 201 1-201 3 e.g., PO 1
- the crosstalk light leaking desired light output ports other than the light output port (e.g., PO 2 ⁇ PO 4) to connect to the light gates 202 2-202 4 is blocked by these optical gates .
- Switching is realized in this way.
- the above 2 ⁇ 2 optical switches 201 1 ⁇ 201 3, MZI like are used, the optical gates 202 1-202 4 etc. EAM or SOA is used.
- an analog signal having a desired voltage amplitude is generated by using an electronic circuit such as a circuit that converts a signal from a digital circuit into digital-analog, an operational circuit, or the like.
- an electronic circuit such as a circuit that converts a signal from a digital circuit into digital-analog, an operational circuit, or the like.
- the signal from FPGA 171 is generated as an analog signal having a desired voltage amplitude by using buffers 172 1 to 172 N and drivers 173 1 to 173 N.
- the signal from the FPGA 301 is generated as an analog signal having a desired voltage amplitude by using the buffer 302 1 to 302 N and the driver 303 1 to 303 N.
- optical switch 304 for example, N ⁇ N optical switch
- a drive circuit for example, drivers 303 1 to 303 N
- PCB printed circuit board
- an optical signal for example, an optical packet
- high-speed on / off switching of 1 ns or less is required. That is, it is necessary to transmit a switching signal having a band of about 1 GHz from the FPGA 301 to the optical switch 304, but it is no longer possible to handle it as a lumped constant circuit at a distance of several tens of centimeters described above. Therefore, it is conceivable to implement it as a distributed constant circuit in which the characteristic impedance (for example, 50 ⁇ ) of the transmission line up to the optical switch 304 is matched with the impedance of the optical switch 304.
- the characteristic impedance for example, 50 ⁇
- Patent Document 1 proposes an optical switch using an electrolysis application type light absorption gate.
- the LVDS (low voltage differential signaling) signal from the FPGA is terminated by the LVDS termination circuit, and the signal is output from the LVDS termination circuit to the inverter circuit 402 using a transistor to drive the optical switch.
- FIGS. 4A and 4B show a circuit configuration including an inverter circuit as a drive circuit for driving the light absorption gate of the optical switch.
- FIG. 4A shows a state when the optical signal is blocked (light absorption), and
- FIG. 4B shows a state when the optical signal passes.
- an LVDS terminating circuit 401 is provided at the end of the distributed constant line (LVDS transmission line) 403, and a signal is output from the LVDS terminating circuit 401 to the inverter circuit 402.
- the inverter circuit 402 has a transistor T 11 and a resistor R 11 having one end connected to the drain of the transistor T 11.
- the transistor T 11 can be controlled from the LVDS termination circuit 401 to drive the optical switch.
- the drive circuit including the optical switch and the transistor since the drive circuit including the optical switch and the transistor is integrated, the distance between the drive circuit and the optical switch control terminal is short and it can be treated as a lumped constant, so that high-speed switching is possible.
- the purpose of the present disclosure is to enable individual bias control for a 2-input 2-output optical switch and an optical gate that can be controlled through a distributed constant line from the FPGA, so that high-speed light can be used.
- the purpose is to provide switch technology.
- the optical switch according to the embodiment of the present invention has one optical input port and N optical output ports having N as an integer of 2 or more, and is optical.
- a multi-stage connected 2-input 2-output optical switch that branches the optical signal input to the input port into N pieces, an optical gate provided for each of the N optical output ports, and 2-input 2-output light. It includes a drive circuit for operating the switch and a drive circuit for operating the optical gate independently of the 2-input 2-output optical switch.
- the drive circuit that operates the 2-input 2-output optical switch is integrated in the vicinity of the control electrode installed on the waveguide of the 2-input 2-output optical switch, and the drive circuit that operates the optical gate is It is integrated in the vicinity of the control electrode installed on the waveguide of the optical gate.
- the waveguide of the two-input, two-output optical switch and the waveguide of the optical gate have a p-layer, an i-layer, and an n-layer, which are sequentially formed on a semi-insulating substrate.
- the optical switch has a groove reaching the semi-insulating substrate between the 2-input 2-output optical switch and the optical gate, and the groove allows the p-layer of the 2-input 2-output optical switch region and the optical gate region. It is separated from the p layer.
- optical switch According to the optical switch according to the embodiment of the present invention, it is possible to individually bias control the two-input, two-output optical switch and the optical gate that can be controlled through the distributed constant line from the FPGA. , High-speed optical switch is possible.
- FIG. 5 shows the configuration of the optical switch and its peripheral circuit according to the present embodiment.
- the optical switch according to this embodiment is a switch with an integrated driver (drive circuit).
- the driver-integrated optical switch 502 is connected to the PFGA501 via LVDS.
- a drive circuit using a high electron mobility transistor (HEMT) capable of realizing a high-speed voltage amplifier circuit is used.
- the driver-integrated optical switch may be in the form of integrating a switch element including an optical waveguide and the like and a driver including a driver circuit on the same InP substrate, or an optical switch chip and a driver chip are individually manufactured.
- LVDS which is a differential signal system using two transmission lines
- a driver drive circuit
- This enables high-speed signal transmission up to several GHz, low power consumption (3.5 mA drive, signal amplitude 350 mV), and high noise immunity (common phase noise is canceled by a differential signal).
- FIG. 6 shows the layer structure of the HEMT used in the drive circuit of the optical switch according to the present embodiment.
- the layer structure of HEMT can be prepared as follows. First, i-InAlAs and i-InGaAs are laminated on the semi-insulating (SI) -InP substrate 601 in order to form the buffer layer 602. Next, the i-InAlAs, Si delta-doped layer, i-InAlAs and i-InP layers are laminated on the buffer layer 602 in this order to form the channel layer 603.
- SI semi-insulating
- n-InAlAs and n-InGaAs are laminated on the channel layer 603 in order to form the cap layer 604.
- a gate electrode 605 g is formed between the channel layers 603 on the channel layer 603, and a source electrode 605 s and a drain electrode 605 d are formed on the cap layer 604.
- the gate length is 0.1 ⁇ m and the gate width is 25 ⁇ m. These design values are important parameters that determine the characteristics of HEMT.
- the response speed of the HEMT is determined by the gate length, but it is known that a gate length of 0.1 ⁇ m realizes an operation corresponding to a high-speed signal up to GHz as in the present embodiment. Further, by determining the size of the gate width, the current value flowing between the source and the drain can be determined.
- the configuration of the optical switch according to the present embodiment includes a 2 ⁇ 2 optical switch connected by arranging them in multiple stages in a tree shape, and an optical gate.
- Each of the two outputs of the front 2x2 optical switch and one of the two inputs of the rear 2x2 optical switch are connected via a connecting optical waveguide.
- an optical gate is provided for each of the two outputs of the 2 ⁇ 2 optical switch in the subsequent stage of the final stage.
- the two outputs of the subsequent 2 ⁇ 2 optical switch and the optical gate are connected via a connecting optical waveguide.
- the 2x2 optical switches are arranged and connected in a tree shape so that the number of outputs of the 2x2 optical switches in the final stage is N.
- the optical switch has N optical gates.
- the drive circuit for operating the 2 ⁇ 2 optical switch is integrated in the vicinity of the control electrode installed on the waveguide constituting the 2 ⁇ 2 optical switch.
- the drive circuit for operating the optical gate is integrated in the vicinity of the control electrode installed on the waveguide constituting the optical gate.
- the drive circuit that operates the 2 ⁇ 2 optical switch and the drive circuit that operates the optical gate drive the 2 ⁇ 2 optical switch and the optical gate independently of each other.
- an optical signal input of the 2 ⁇ 2 optical switch 201 1 from the light input port PI 1 is the optical path switching of the 2 ⁇ 2 optical switches 201 1-201 3 It is waveguideed and output to an optical gate 202 1 connected to a desired optical output port (eg, PO 1).
- a desired optical output port e.g., PO 1
- the crosstalk light leaking desired light output ports other than the light output port (e.g., PO 2 ⁇ PO 4) to connect to the light gates 202 2-202 4 is blocked by these optical gates .
- the 2 ⁇ 2 optical switch can be a 2 ⁇ 2 MZI (hereinafter referred to as an MZI optical switch) having two arm optical waveguides.
- a multi-mode interference (MMI) type optical coupler on the input side of an MZI optical switch splits an optical signal input from one of the two input ports into two arm optical waveguides.
- the MMI optical coupler on the output side combines the optical signals that have undergone phase differences by the two arm optical waveguides and outputs them from one of the two output ports. Due to the interference effect of the MMI optical coupler on the output side, if the phase difference received by the two arm optical waveguides is ⁇ n ⁇ , an optical signal is output from the output port (cross port) on the opposite side of the input port, and the two arm optical waveguides are output.
- phase difference received by is ⁇ (2n + 1) ⁇ / 2
- the light is output from the output port (bar port) on the same side as the input port. Therefore, if a phase modulation region is arranged in one of the two arm optical waveguides to phase-modulate the optical signal to be waveguideed and the phase difference received by the two arm optical waveguides is controlled, 2 ⁇ 2 switching in the MZI optical switch is performed. Operation is obtained.
- the refractive index of the arm optical waveguide may be changed.
- the refractive index of the optical waveguide is changed by using the FK effect and QCSE effect by applying a voltage or the plasma effect by current injection, and in the LN system, the refractive index of the optical waveguide is changed by using the Pockels effect by applying a voltage. If it is changed, a switching operation can be performed. Further, as the MMI optical coupler that divides the light intensity into two equal parts, a directional coupler or the like may be used. When the injection current into the two arm optical waveguides is 0 mA, the input optical signal is output to the crossport side of the 2 ⁇ 2 switch.
- FIG. 7 shows the transmittance of 2 ⁇ 2 MZI with respect to the injection current.
- the refractive index of the arm optical waveguide on which the current is injected changes and the light propagates.
- the phase of the signal changes.
- the injection current into the arm optical waveguide is about 5 mA
- the optical output from the cross port of the two optical output ports of the 2x2 switch becomes the minimum
- the optical output to the bar port of the two optical output ports becomes the minimum.
- the light output is maximized.
- the ratio of the optical output to the cross port and the optical output to the bar port is 20 dB or more.
- optical gate provided at the final stage of the 2 ⁇ 2 optical switch blocks leaked light that does not want to be output.
- most of the optical signal is directed to the desired port, but some of the optical signal leaks to a different port than the desired port. Leaked light deteriorates the quality of the transmitted signal, so it is necessary to suppress it as much as possible.
- FIG. 8 shows the transmittance with respect to the applied voltage of the light absorption gate.
- the applied voltage is -3V
- an extinction ratio of 20 dB or more can be obtained
- the applied voltage is ⁇ 7 V
- an extinction ratio of 40 dB or more can be obtained.
- SOA or the like that can be realized by the same InP material may be used.
- FIG. 9 shows the cross-sectional structure of the waveguide constituting the optical switch according to the present embodiment.
- the waveguides constituting the optical switch are the p + -InGaAsP contact layer 902, the p-InP lower clad layer 903 as the p layer, and the InGaAsP as the i layer on the SI-InP substrate 901. It has a structure in which a laminated structure formed in the order of a core layer 904, an n-InP upper clad layer 905 to be an n layer, and an n + -InGaAsP contact layer 906 is laminated.
- the waveguide that constitutes the optical switch was manufactured by etching down to the lower part of the InGaAsP core layer 904, and was used as a high-mesa waveguide having a pin double heterojunction structure.
- the height of the waveguide was 4 ⁇ m and the width was 1.4 ⁇ m.
- the conventional optical switch is usually formed on a substrate, but in the present embodiment, the substrate potentials of MZI and EAM are separated by forming an optical switch on an SI substrate.
- the back surface of the board was a common electrode, but by manufacturing the optical switch on the SI board with high resistivity, the substrate potentials of MZI and EAM can be separated.
- FIG. 10 shows an integrated structure of MZI and EAM in the optical switch according to the present embodiment.
- an integrated structure of MZI as an optical switch and EAM as an optical gate is realized by using a layered structure uniformly formed on the entire upper surface of the SI substrate. That is, the formation of the waveguide of the MZI and the optical gate and the formation of the electrode are performed collectively.
- a groove for separating the MZI and the optical gate is created.
- the p + -InGaAsP contact layer 1002 is formed on the SI-InP substrate 1001 common to MZI and EAM.
- the MZI waveguide 1003a and the EAM waveguide 1003b are formed on the p + -InGaAsP contact layer 1002, respectively.
- the MZI waveguide 1003a and the EAM waveguide 1003b have a p-InP lower clad layer 903 as a p-layer, an InGaAsP core layer 904 as an i-layer, and an n-InP upper part as an n-layer, which are described with reference to FIG. Includes clad layer 905 and n + -InGaAsP contact layer 906.
- an n-type electrode 1005a for MZI and an n-type electrode 1005b for EAM are formed on the upper part of the waveguide 1003a of MZI and the upper part of the waveguide 1003b of EAM, and on the p + -InGaAsP contact layer 1002, for MZI.
- the p-type electrode 1004a and the p-type electrode 1004b for EAM are formed.
- a groove 1006 is formed to separate the bias potential of MZI and the bias potential of EAM.
- the groove 1006 reaches the SI-InP substrate 1001 and separates the p-layer of the MZI region and the p-layer of the EAM region, except for the region of the connecting optical waveguide connecting the MZI and the EAM.
- a groove 1006 is formed below the lower electrode layer of the waveguide core to increase the resistivity between the MZI region and the EAM region.
- the resistivity is low, which makes separation difficult.
- BCB benzocyclobutene
- RIE Reactive Ion
- Etching is performed until the surface of the substrate is exposed to flatten the surface of the substrate.
- a well for forming an electrode for a ground electrode is produced by photolithography and dry etching, and p-type electrodes (1004a, 1004b) are formed.
- n-type electrodes (1005a and 1005b) are formed on the 2 ⁇ 2 optical switch and on the optical gate.
- MOVPE growth and formation of an optical waveguide structure can be performed collectively.
- a 1.4Q composition InGaAsP layer having a film thickness of 0.3 ⁇ m and a width of 1.4 ⁇ m is used.
- These design values are important parameters that determine the optical characteristics of the optical switch. For example, when the wavelength of the input optical signal is 1.53 ⁇ m to 1.57 m, in order to realize the operation of the optical switch with low loss, high speed, and low power consumption, the following (1) to (1) It is preferable that the condition of 3) is satisfied.
- the thickness of the InGaAsP core layer 904 is 0.1 ⁇ m to 0.4 ⁇ m under the single-mode waveguide condition for the input optical signal and sufficient optical confinement in the InGaAsP core layer. The range of is desirable.
- the width of the InGaAsP core layer 904 is a single-mode waveguide condition with respect to the input optical signal, and is preferably in the range of 0.8 ⁇ m to 3 ⁇ m.
- the condition is that the voltage applied to the optical gate is 7 V or less, the composition of the InGaAsP core layer 904 is 1.3Q to 1.5Q, and each electrode length is 100 ⁇ m. A range of ⁇ 2000 ⁇ m is desirable.
- the optical switch in the present embodiment it has been described that a bulk layer is used as the InGaAsP core layer 904 of the optical gate, but a multiple quantum well structure may be used. In that case, the quantum confinement Stark effect enables high-efficiency quenching at the optical gate.
- the optical waveguide structure is a ridge waveguide structure, it may be manufactured as another structure, for example, a high-mesa type optical waveguide structure.
- an embedded optical waveguide structure or a rib-type optical waveguide structure in which both sides of the InGaAsP core layer 904 are embedded with semiconductors may be used.
- a GaAs-based compound semiconductor may be used.
- the same can be achieved by using a material system such as a silicon wire waveguide that can change the refractive index and absorption coefficient on the order of nanoseconds.
- FIG. 11 shows an optical switch structure according to an embodiment of the present invention.
- the optical switch chip 1100 of this embodiment is an optical switch with 1 input and 4 outputs.
- three 2 ⁇ 2 optical switches 1101 1-1101 3 connected by arranging in multiple stages in a tree shape, and four optical gates 1102 1-1102 4 are integrated.
- Each of the two outputs of the first stage 2 ⁇ 2 optical switch 1101 1 and one of the two inputs of the final stage 2 ⁇ 2 optical switches 1101 2 to 1101 3 are connected via a connecting optical waveguide.
- Optical gates 1102 1-1102 4 is provided to each of the two outputs of the 2 ⁇ 2 optical switches 1101 2-1101 3 of the final stage.
- the 2 ⁇ 2 optical switches 1101 2-1101 3 two outputs and optical gates 1102 1-1102 4 in the last stage are connected via a connecting optical waveguide.
- the optical switch chip 1100 a driving circuit for operating the 2 ⁇ 2 optical switches 1101 1-1101 3 (not shown), 2 ⁇ 2 located control electrode on the waveguide constituting the optical switch (not shown) It is accumulated in the vicinity.
- the drive circuit for operating an optical gates 1102 1-1102 4 are integrated in the vicinity of the located control electrode on the waveguide constituting an optical gate (not shown).
- the drive circuit that operates the 2 ⁇ 2 optical switch and the drive circuit that operates the optical gate drive the 2 ⁇ 2 optical switch and the optical gate independently of each other.
- the 2 ⁇ 2 optical switch 1101, the optical gate 1102, and the connected optical waveguide are high-mesa waveguides having a pin double heterojunction structure as described above with reference to FIG.
- the optical switch chip 1100 examples, p layer separating the p layer of the 2 ⁇ 2 optical switches 1101 1-1101 3 are formed region p layer and the optical gates 1102 1-1102 4 are formed regions It has a separation groove 1103. Further, the optical switch chip 1100 of the present embodiment, the connection optical waveguides connecting the 2 ⁇ 2 optical switch 1101 1 and the 2 ⁇ 2 optical switch 1101 2, the 2 ⁇ 2 optical switch 1101 1 and the 2 ⁇ 2 optical switch 1101 3 connection optical waveguides to be connected, the 2 ⁇ 2 optical switch 1101 2 and the optical gates 1102 1 and the connection optical waveguides connecting the optical gate 1102 2, and 2 ⁇ 2 optical switch 1101 3 and the optical gate 1102 3 and the optical gate 1102 4 the connection optical waveguides for connecting comprises a n-layer separation grooves 1104 1-1104 6.
- Input optical signal of the 2 ⁇ 2 optical switch 1101 1 from the light input port PI 1 is, 2 ⁇ 2 desired light of the light switch 1101 1-1101 3 of 4 by the optical path switching optical output port PO 1 ⁇ PO 4 It is waveguideed and output to an optical gate 202 1 connected to an output port (for example, PO 1).
- the crosstalk light leaked into desired light output ports other than the light output port is the connection optical gates 1102 2-1102 4 is blocked by these optical gates ..
- the 2x2 optical switch 1101 is a 2x2 MZI (MZI optical switch), and the optical gate 1102 is an EAM.
- MZI optical switch MZI optical switch
- the p-layer separation groove 1103 is a deep groove reaching the SI substrate. is there.
- the optical signal shall propagate in the longitudinal direction of the optical switch chip 1100.
- the p-layer separation groove 1103 is formed between the region where the 2 ⁇ 2 optical switch 1101 is formed and the region where the optical gate 1102 is formed.
- the p-layer separation groove 1103 is formed from one end to the other end of the optical switch chip 1100 in the lateral direction.
- the width of the groove is preferably 10 ⁇ or more in consideration of the resistance value between the region where the 2 ⁇ 2 optical switch is formed and the region where the optical gate is formed.
- the p layer located below the core layer of the waveguide cannot be removed, so that the p layer corresponding to the width of the connecting optical waveguide remains.
- the structure was such that the p layer and the n layer were inverted, but the n layer above the core layer of the waveguide was used. Low resistivity is also a problem.
- the n-layer it is possible to increase the resistivity between the electrodes by etching the entire surface while leaving the region where the control electrode is formed and re-growing the high-resistance Fe-doped InP, but from the core layer of the waveguide. When regrowth is performed, a problem may occur in crystal quality, and there is a concern about deterioration of characteristics such as an increase in propagation loss of the waveguide.
- an n-layer separation groove 1104 is formed in the clad layer of the connection optical waveguide between the control electrodes, and the n-layer is electrically separated.
- the n-layer separation groove 1104 is formed in the connecting optical waveguide between each of the 2 ⁇ 2 optical switches 1101 and the connecting optical waveguide between the 2 ⁇ 2 optical switch 1101 and the optical gate 1102.
- an n-layer separation groove 11041 1 is formed in the clad layer of the connection optical waveguide between the 2 ⁇ 2 optical switch 1101 1 and the 2 ⁇ 2 optical switch 1101 2, and 2 ⁇ 2 optical.
- n layer separating groove 1104 2 the cladding of the connection optical waveguides between the switch 1101 1 and the 2 ⁇ 2 optical switch 1101 3 are formed. Further, in the optical switch chip 1100, 2 ⁇ 2 optical switch 1101 2 and the n-layer isolation groove 1104 3 the cladding layer of the connection optical waveguides between the optical gate 1102 1 is formed, 2 ⁇ 2 optical switch 1101 2 and the light n layer separating groove 1104 4 is formed on the cladding layer of the connection optical waveguides between the gate 1102 2, n layers separated cladding layer connection optical waveguides between the 2 ⁇ 2 optical switch 1101 3 and the optical gate 1102 3 groove 1104 5 is formed, n layer separating groove 1104 6 the cladding layer of the connection optical waveguides between the 2 ⁇ 2 optical switch 1101 3 and the optical gate 1102 4 is formed.
- the width of the n-layer separation groove 1104 (the length in the direction traversing the light propagation direction) is 1 ⁇ m or more, and the depth is the length from the n-type contact layer to the core layer of the waveguide (the length in the direction crossing the light propagation direction). Depth to reach the core layer of the waveguide) is desirable.
- the p-layer separation groove 1103 and the n-layer separation groove 1104 electrical separation between the 2 ⁇ 2 optical switch (2 ⁇ 2 MZI) and the optical gate (EAM) is possible, and individual components can be separated. Since bias control is possible, a high-speed optical switch can be realized by direct driver control using a signal from FPGA.
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Optical Integrated Circuits (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Abstract
2入力2出力の光スイッチと光ゲートに対して個別のバイアス制御を可能とする光スイッチを提供する。多段に接続された2入力2出力の光スイッチと、N個の光出力ポートに各々設けられた光ゲートと、2入力2出力の光スイッチを動作させる駆動回路と、光ゲートを動作させる駆動回路と、を備える。2入力2出力の光スイッチを動作させる駆動回路は、2入力2出力の光スイッチの導波路の上の制御電極の近傍に集積されており、光ゲートを動作させる駆動回路は、光ゲートの導波路の上の制御電極の近傍に集積されている。2入力2出力の光スイッチの導波路および光ゲートの導波路は、半絶縁性基板の上に順に形成されたp層、i層、およびn層を有する。光スイッチは、2入力2出力の光スイッチと光ゲートとの間に、半絶縁性基板に達する溝を有し、溝により2入力2出力の光スイッチの領域のp層と光ゲートの領域のp層とが分離されている。
Description
本開示は、光スイッチに関し、大容量光通信ネットワークを支えるための重要な光部品である光スイッチ素子に関する。
近年、多様なネットワークサービスの進展によって、通信トラフィックは、急激に増大している。波長多重化技術による伝送容量の拡張、並びに帯域利用効率の高い位相変調および多値変調の検討が進み、高度化された多種多様な大容量光信号が光通信ネットワーク上で転送されている。
ネットワークは、複数のリンクおよびノードで構成されており、リンクおよびノードの各々において高速且つ大容量通信に向けた研究開発が行われている。リンクでは信号の高速化や波長の多重化などが進む一方で、ノードでは効率的なトラフィックを実現すべく、ノード間を接続する経路を柔軟に変更する技術が重要とされている。ノードの入力端で光信号を電気信号に変換して電気信号の状態でスイッチングして、ノードの出力端で再度、電気信号から光信号に変換して、リンクにおいて光信号を伝送する一般的なネットワークが知られている。一般的なネットワークの場合、光信号から電気信号に変換を行うためのバッファリングに対して、遅延の発生や膨大な電力を消費するなど様々な問題がある。そこで、ノード技術としては様々な転送方法が検討されており、光信号から電気信号への変換または電気信号から光信号への変換を必要としない光スイッチング技術は、ネットワーク機器の消費電力および遅延等の面において有効な技術であり、光スイッチング技術を主体とした光伝送方式が盛んに研究されている。
光スイッチング技術の不可欠な光スイッチは、平面光波回路(Planar Lightwave Circuit:PLC)上に構成した熱光学(Thermo-optics:TO)スイッチ、InP系の電界吸収型光変調器(electro-absorption modulators:EAM)やマッハツェンダ干渉計(Mach-Zehnder interferometer:MZI)や半導体光増幅器(Semiconductor Optical Amplifier:SOA)を用いたスイッチ、およびLiNbO3系の位相変調器型のスイッチなどが研究開発されている。PLC上に構成したTOスイッチが提案されている(例えば、非特許文献1参照)。
図1に、N入力N出力(N×N)光スイッチの主な構成例を示す。図1に示すようにN×N光スイッチは、たとえばN個の1×N光スイッチ1011~101NとN個のN×1光スイッチ1021~102Nとを接続することで構成可能である。光入力ポートPI1~PINより入力された光信号(例えば、光パケット)は、1×N光スイッチ1011~101Nにより、所望の光出力ポートPO1~PONに接続されたN×1光スイッチ1021~102Nに向けて出力され、所望の光出力ポートPO1~PONから出力される。これによって他ポートの接続状態によらず任意の接続が可能な、ノンブロッキング型N×N光スイッチを実現することができる。
図2に、化合物半導体材料を用いた1×N光スイッチを示す。図2の1×N光スイッチは、ツリー状に配置した3つの2×2光スイッチ2011~2013と、2×2光スイッチ2012~2013に接続されたN個の光ゲート2021~202Nとを備える。なお、図2は、N=4の場合を示している。2×2光スイッチ2011の光入力ポートPI1から入力した光信号は、2×2光スイッチ2011~2013の光路切り替えにより所望の光出力ポート(例えば、PO1)に接続された光ゲート2021に導波され出力される。一方で、所望の光出力ポート以外の光出力ポート(例えば、PO2~PO4)に接続された光ゲート2022~2024に漏れ出たクロストーク光は、これらの光ゲートにより遮断される。この様にしてスイッチングが実現される。上記2×2光スイッチ2011~2013には、MZIなどが用いられ、光ゲート2021~2024にはEAMまたはSOAなどが用いられる。
通常、ルータ等の装置内で電界印加型の光デバイスを駆動する場合、FPGA(field programmable gate array)やASIC(application specific integrated circuit)、外部からの信号、たとえばTTL(transistor-transistor logic)などのデジタル回路からの信号をデジタル-アナログ変換する回路、オペアンプ等の電子回路を用いて、所望の電圧振幅を持つアナログ信号を生成する。例えば、図3に示すように、FPGA171からの信号を、バッファ1721~172N、ドライバ1731~173Nを用いて、所望の電圧振幅を持つアナログ信号を生成する。FPGA301からの信号を、バッファ3021~302N、ドライバ3031~303Nを用いて、所望の電圧振幅を持つアナログ信号を生成する。
上述した光スイッチ304(例えば、N×N光スイッチ)と駆動回路(例えば、ドライバ3031~303N)とをプリント基板(Printed Circuit Board:PCB)上に実装する場合、独立に電圧制御が必要な端子は上記の数となり、電子回路規模は必然的に大きくなり、光スイッチ304と駆動回路(例えば、ドライバ3031~303N)との物理的な距離は少なくとも数cm~数十cmを必要とする。
一方、100Gbit/sといった高速なビットレートを有する光信号(例えば、光パケット)をスイッチングするには、1ns以下の高速なオン/オフのスイッチングが求められる。すなわち1GHz程度の帯域をもつスイッチング信号をFPGA301から光スイッチ304まで伝送させる必要があるが、上述した数十cmといった距離では、もはや集中定数回路としての扱いが困難である。そのため、光スイッチ304までの伝送路の特性インピーダンス(例えば、50Ω)を光スイッチ304のインピーダンスと整合させた分布定数回路として実装することが考えられる。
例えば、特許文献1に、電解印加型の光吸収ゲートを用いた光スイッチが、提案されている。この光スイッチにおいて、FPGAからのLVDS(low voltage differential signaling)信号は、LVDS終端回路で終端され、LVDS終端回路からトランジスタを用いたインバータ回路402に信号が出力されることよって光スイッチが駆動する。
図4(a)および(b)に、この光スイッチの光吸収ゲートを駆動する駆動回路となるインバータ回路を含む回路構成を示す。図4(a)は、光信号遮断(光吸収)時の状態を示し、図4(b)は、光信号通過時の状態を示す。図4(a)および(b)の回路構成において、分布定数線路(LVDS伝送路)403の終端には、LVDS終端回路401が設けられ、このLVDS終端回路401からインバータ回路402へ信号が出力される。インバータ回路402は、トランジスタT11と、トランジスタT11のドレインに一端が接続された抵抗R11とを有している。
図4(a)および(b)に示した回路構成では、電圧VD1(例えば、3V)および電圧VS1(例えば、0V)の電位を与え、LVDS終端回路401からの信号を用いて、トランジスタT11のゲートの開閉を行うことで、光吸収ゲートD11に印加する電圧を切り替える(スイッチング動作)。
例えば、図4(a)は、トランジスタT11のゲートが閉じた状態を示す。インバータ回路72には電流が流れないため、点A1における電位はVA1=VD1となり、光吸収ゲートD11に対して逆バイアスの電圧を印加できる。これにより、フランツケルディッシュ(Franz-Keldysh:FK)効果による光吸収が発生し、信号光を遮断する。それに対し、図4(b)は、トランジスタT11のゲートが開いた状態を示す。VD1からVS1に向かって電流が流れるため、点A1における電位はVA1=VS1-VD1+iR11≒0Vとなり、光吸収ゲートD11へ電圧は印加されない。この場合、FK効果による光吸収は発生しないため、信号光は通過する。
LVDS終端回路401からトランジスタT11を制御し、光スイッチを駆動することができる。特許文献1では、光スイッチと上記トランジスタを含む駆動回路を集積しているため、駆動回路と光スイッチ制御端子の距離が近く、集中定数として扱うことができるため、高速なスイッチングが可能である。
T. Watanabe他、"Silica-based PLC 1×128 thermo-optic switch" 27th European Conference on Optical Communication (ECOC), Vol.2, pp.134-135, 2001.
図2に示した光スイッチにおいて、2×2光スイッチ201にはMZIを用い、光ゲート202にはEAMを用いた場合、これらは逆バイアスで動作するため、駆動ドライバからは正負逆の信号を与える必要がある。特許文献1のようにドライバで駆動する場合、FPGAからのLVDS信号の電圧レベルは共通であるため、EAMとMZIとで異なるバイアス電位を与えて、正負逆の電位差を発生させることで制御が可能となる。半絶縁性(Semi Insulator:SI)基板上でEAMを用いた光ゲート202およびMZIを用いた2×2光スイッチ201を作製し、領域をEAMの領域とMZIの領域とに分けてバイアス電位を個別に与え、EAMの領域とMZIの領域とを電気的に分断することで実現可能だが、上記EAMの領域とMZIの領域の間は導波路でつながるため、完全な分断は非常に困難である。
本開示は、上記課題に鑑み、その目的は、FPGAからの分布定数線路を通して制御可能な2入力2出力の光スイッチと光ゲートに対して個別のバイアス制御を可能とすることで、高速な光スイッチ技術を提供することを目的とする。
このような目的を達成するために、本発明の一実施形態に係る光スイッチは、1個の光入力ポートと、Nを2以上の整数とするN個の光出力ポートとを有し、光入力ポートに入力された光信号をN個に分岐する、多段に接続された2入力2出力の光スイッチと、N個の光出力ポートに各々設けられた光ゲートと、2入力2出力の光スイッチを動作させる駆動回路と、2入力2出力の光スイッチと独立に光ゲートを動作させる駆動回路と、を備える。2入力2出力の光スイッチを動作させる駆動回路は、2入力2出力の光スイッチが有する導波路の上に設置された制御電極の近傍に集積されており、光ゲートを動作させる駆動回路は、光ゲートが有する導波路の上に設置された制御電極の近傍に集積されている。2入力2出力の光スイッチが有する導波路および光ゲートが有する導波路は、半絶縁性基板の上に順に形成されたp層、i層、およびn層を有する。光スイッチは、2入力2出力の光スイッチと光ゲートとの間に、半絶縁性基板に達する溝を有し、溝により2入力2出力の光スイッチの領域のp層と光ゲートの領域のp層とが分離されている。
以上説明したように、本発明の一実施形態に係る光スイッチによれば、FPGAからの分布定数線路を通して制御可能な2入力2出力の光スイッチと光ゲートに対して個別のバイアス制御が可能となり、高速な光スイッチが可能となる。
以下、図面を参照しながら本発明の実施形態について詳細に説明する。
(光スイッチ及びその周辺回路の構成)
図5に、本実施形態に係る光スイッチ及びその周辺回路の構成を示す。本実施形態に係る光スイッチは、ドライバ(駆動回路)一体型のスイッチである。図5に示すように、ドライバ一体型の光スイッチ502は、LVDSを介して、PFGA501と接続されている。光スイッチを駆動するドライバは、例えば、高速な電圧増幅回路を実現可能な高電子移動度トランジスタ(High Electron Mobility Transistor:HEMT)を用いた駆動回路を用いる。ドライバ一体型の光スイッチは、同一のInP基板上への光導波路等を含むスイッチ素子およびドライバ回路等を含むドライバを集積した形態であってもよく、あるいは、光スイッチチップとドライバチップを個別作製してこれらをフリップチップ実装などによって一体型とする形態であってもよい。本実施形態では分布定数線路の一例として、2本の伝送路を使用した差動信号方式であるLVDSを用い、ドライバ(駆動回路)一体型の光スイッチ502を動作させる。これにより数GHzまでの高速信号伝送、低消費電力(3.5 mA駆動、信号振幅350mV)、高ノイズ耐性(差動信号により同相ノイズをキャンセル)を可能としている。
図5に、本実施形態に係る光スイッチ及びその周辺回路の構成を示す。本実施形態に係る光スイッチは、ドライバ(駆動回路)一体型のスイッチである。図5に示すように、ドライバ一体型の光スイッチ502は、LVDSを介して、PFGA501と接続されている。光スイッチを駆動するドライバは、例えば、高速な電圧増幅回路を実現可能な高電子移動度トランジスタ(High Electron Mobility Transistor:HEMT)を用いた駆動回路を用いる。ドライバ一体型の光スイッチは、同一のInP基板上への光導波路等を含むスイッチ素子およびドライバ回路等を含むドライバを集積した形態であってもよく、あるいは、光スイッチチップとドライバチップを個別作製してこれらをフリップチップ実装などによって一体型とする形態であってもよい。本実施形態では分布定数線路の一例として、2本の伝送路を使用した差動信号方式であるLVDSを用い、ドライバ(駆動回路)一体型の光スイッチ502を動作させる。これにより数GHzまでの高速信号伝送、低消費電力(3.5 mA駆動、信号振幅350mV)、高ノイズ耐性(差動信号により同相ノイズをキャンセル)を可能としている。
(光スイッチの駆動回路に用いるHEMTの層構造)
図6に、本実施形態に係る光スイッチの駆動回路に用いるHEMTの層構造を示す。HEMTの層構造は次のように作製することができる。まず、半絶縁性(Semi Insulator:SI)-InP基板601の上に順にi-InAlAsおよびi-InGaAs積層してバッファ層602を形成する。次いで、バッファ層602の上に順にi-InAlAs、Si δドープ層、i-InAlAsおよびi-InP層を積層してチャネル層603を形成する。さらに、チャネル層603の上に順に、n-InAlAsおよびn-InGaAsを積層してキャップ層604を形成する。次いで、チャネル層603の上のチャネル層603の間にゲート電極605gを形成するとともに、キャップ層604の上にソース電極605sおよびドレイン電極605dを形成する。
図6に、本実施形態に係る光スイッチの駆動回路に用いるHEMTの層構造を示す。HEMTの層構造は次のように作製することができる。まず、半絶縁性(Semi Insulator:SI)-InP基板601の上に順にi-InAlAsおよびi-InGaAs積層してバッファ層602を形成する。次いで、バッファ層602の上に順にi-InAlAs、Si δドープ層、i-InAlAsおよびi-InP層を積層してチャネル層603を形成する。さらに、チャネル層603の上に順に、n-InAlAsおよびn-InGaAsを積層してキャップ層604を形成する。次いで、チャネル層603の上のチャネル層603の間にゲート電極605gを形成するとともに、キャップ層604の上にソース電極605sおよびドレイン電極605dを形成する。
本実施形態に係るHEMTにおいては、ゲート長を0.1μmとし、ゲート幅を25μmとする。これらの設計値は、HEMTの特性を決める重要なパラメータとなる。ゲート長によってHEMTの応答速度が決まるが、本実施形態のように、0.1μmのゲート長では、GHzまでの高速信号に対応した動作を実現することがわかっている。また、ゲート幅の大きさを決定することで、ソース、ドレイン間に流れる電流値を決定することができる。
(光スイッチの構成)
本実施形態に係る光スイッチの構成は、図2に示したものと同様に、ツリー状に多段に配置して接続された2×2光スイッチと、光ゲートとを備える。前段の2×2光スイッチの2つの出力の各々と後段の2×2光スイッチの2つの入力の一方とが、接続光導波路を介して接続される。また、最終段の後段の2×2光スイッチの2つの出力の各々に光ゲートが設けられている。後段の2×2光スイッチの2つの出力と光ゲートとは、接続光導波路を介して接続される。2×2光スイッチは、最終段の2×2光スイッチの出力の数がNとなるように、ツリー状に配置して接続されている。すなわち、光スイッチは、N個の光ゲートを有する。2×2光スイッチを動作させる駆動回路が、2×2光スイッチを構成する導波路の上に設置された制御電極の近傍に集積されている。同様に、光ゲートを動作させる駆動回路は、光ゲートを構成する導波路の上に設置された制御電極の近傍に集積されている。2×2光スイッチを動作させる駆動回路および光ゲートを動作させる駆動回路は、互いに独立に2×2光スイッチおよび光ゲートを駆動する。これにより、光スイッチは、初段の2×2光スイッチの2つの入力の一方である光入力ポートに入力された光信号を所望のN個の光出力ポート(光ゲート)へスイッチングする。例えば、N=4の場合、図2に示したように、2×2光スイッチ2011の光入力ポートPI1から入力した光信号は、2×2光スイッチ2011~2013の光路切り替えにより所望の光出力ポート(例えば、PO1)に接続された光ゲート2021に導波され出力される。一方で、所望の光出力ポート以外の光出力ポート(例えば、PO2~PO4)に接続された光ゲート2022~2024に漏れ出たクロストーク光は、これらの光ゲートにより遮断される。例えば、2×2光スイッチは、2本のアーム光導波を有する2×2MZI(以下、MZI光スイッチという。)とすることができる。
本実施形態に係る光スイッチの構成は、図2に示したものと同様に、ツリー状に多段に配置して接続された2×2光スイッチと、光ゲートとを備える。前段の2×2光スイッチの2つの出力の各々と後段の2×2光スイッチの2つの入力の一方とが、接続光導波路を介して接続される。また、最終段の後段の2×2光スイッチの2つの出力の各々に光ゲートが設けられている。後段の2×2光スイッチの2つの出力と光ゲートとは、接続光導波路を介して接続される。2×2光スイッチは、最終段の2×2光スイッチの出力の数がNとなるように、ツリー状に配置して接続されている。すなわち、光スイッチは、N個の光ゲートを有する。2×2光スイッチを動作させる駆動回路が、2×2光スイッチを構成する導波路の上に設置された制御電極の近傍に集積されている。同様に、光ゲートを動作させる駆動回路は、光ゲートを構成する導波路の上に設置された制御電極の近傍に集積されている。2×2光スイッチを動作させる駆動回路および光ゲートを動作させる駆動回路は、互いに独立に2×2光スイッチおよび光ゲートを駆動する。これにより、光スイッチは、初段の2×2光スイッチの2つの入力の一方である光入力ポートに入力された光信号を所望のN個の光出力ポート(光ゲート)へスイッチングする。例えば、N=4の場合、図2に示したように、2×2光スイッチ2011の光入力ポートPI1から入力した光信号は、2×2光スイッチ2011~2013の光路切り替えにより所望の光出力ポート(例えば、PO1)に接続された光ゲート2021に導波され出力される。一方で、所望の光出力ポート以外の光出力ポート(例えば、PO2~PO4)に接続された光ゲート2022~2024に漏れ出たクロストーク光は、これらの光ゲートにより遮断される。例えば、2×2光スイッチは、2本のアーム光導波を有する2×2MZI(以下、MZI光スイッチという。)とすることができる。
(MZI光スイッチの動作)
MZI光スイッチの動作について説明する。MZI光スイッチの入力側のマルチモード干渉(Multi-Mode Interference:MMI)型光カプラが、2つの入力ポートのうちの1つから入力された光信号を2つのアーム光導波路に分岐する。出力側のMMI光カプラは、2つのアーム光導波路により位相差を受けた光信号を合波し、2つの出力ポートのうちの1つから出力する。出力側のMMI光カプラにおける干渉効果により、2つのアーム光導波路により受ける位相差が±nπであれば入力ポートの反対側の出力ポート(クロスポート)から光信号が出力され、2つのアーム光導波路により受ける位相差が±(2n+1)π/2であれば、入力ポートと同じ側の出力ポート(バーポート)から出力される。従って、2つのアーム光導波路の一方に位相変調領域を配置して導波する光信号を位相変調し、2つのアーム光導波路により受ける位相差を制御すれば、MZI光スイッチにおける2×2のスイッチング動作が得られる。位相変調を得るにはアーム光導波路の屈折率を変化させれば良い。InP系の光導波路では、電圧印加によるFK効果やQCSE効果もしくは電流注入によるプラズマ効果を用いて光導波路の屈折率を変化させ、LN系では電圧印加によるポッケルス効果を用いて光導波路の屈折率を変化させれば、スイッチング動作を行うことができる。また、光強度を2等分するMMI光カプラは方向性結合器などを用いても良い。2つのアーム光導波路への注入電流が0mAの場合、入力された光信号は、2×2スイッチのクロスポート側に出力される。
MZI光スイッチの動作について説明する。MZI光スイッチの入力側のマルチモード干渉(Multi-Mode Interference:MMI)型光カプラが、2つの入力ポートのうちの1つから入力された光信号を2つのアーム光導波路に分岐する。出力側のMMI光カプラは、2つのアーム光導波路により位相差を受けた光信号を合波し、2つの出力ポートのうちの1つから出力する。出力側のMMI光カプラにおける干渉効果により、2つのアーム光導波路により受ける位相差が±nπであれば入力ポートの反対側の出力ポート(クロスポート)から光信号が出力され、2つのアーム光導波路により受ける位相差が±(2n+1)π/2であれば、入力ポートと同じ側の出力ポート(バーポート)から出力される。従って、2つのアーム光導波路の一方に位相変調領域を配置して導波する光信号を位相変調し、2つのアーム光導波路により受ける位相差を制御すれば、MZI光スイッチにおける2×2のスイッチング動作が得られる。位相変調を得るにはアーム光導波路の屈折率を変化させれば良い。InP系の光導波路では、電圧印加によるFK効果やQCSE効果もしくは電流注入によるプラズマ効果を用いて光導波路の屈折率を変化させ、LN系では電圧印加によるポッケルス効果を用いて光導波路の屈折率を変化させれば、スイッチング動作を行うことができる。また、光強度を2等分するMMI光カプラは方向性結合器などを用いても良い。2つのアーム光導波路への注入電流が0mAの場合、入力された光信号は、2×2スイッチのクロスポート側に出力される。
図7に、2×2MZIの注入電流に対する透過率を示す。図7に示すように、2×2スイッチの2つのアーム光導波路の一方に設けられた制御電極に電流を注入すると、電流を注入した方のアーム光導波路の屈折率が変化し、伝搬する光信号の位相が変化する。アーム光導波路への注入電流が5mA程度となったとき、2×2スイッチの2つの光出力ポートのうちのクロスポートからの光出力は最小となり、2つの光出力ポートのうちのバーポートへの光出力が最大となる。このとき、クロスポートへの光出力とバーポートへの光出力との比は20dB以上が得られる。
(光ゲートの動作)
次に、光ゲートの動作について説明する。2×2光スイッチの最終段に設けられた光ゲートでは、出力を望まない漏れ光の遮断を行う。2×2光スイッチのスイッチングにおいて、光信号の大部分は所望のポートへと導かれるが、光信号の一部が所望のポートと異なるポートへと漏れる。漏れ光は、伝送信号の品質を劣化させるため、極力抑える必要がある。InPのEAMを用いた光ゲートの場合、p型電極とn型電極の間に逆バイアス電圧を印加することでフランツケルディッシュ(Franz-Keldysh:FK)効果により、光ゲートを構成する導波路のコアの吸収端がシフトし、光ゲートを伝搬する光の吸収係数を増加させることができる。
次に、光ゲートの動作について説明する。2×2光スイッチの最終段に設けられた光ゲートでは、出力を望まない漏れ光の遮断を行う。2×2光スイッチのスイッチングにおいて、光信号の大部分は所望のポートへと導かれるが、光信号の一部が所望のポートと異なるポートへと漏れる。漏れ光は、伝送信号の品質を劣化させるため、極力抑える必要がある。InPのEAMを用いた光ゲートの場合、p型電極とn型電極の間に逆バイアス電圧を印加することでフランツケルディッシュ(Franz-Keldysh:FK)効果により、光ゲートを構成する導波路のコアの吸収端がシフトし、光ゲートを伝搬する光の吸収係数を増加させることができる。
図8に、光吸収ゲートの印加電圧に対する透過率を示す。図8に示すように、たとえば印加電圧が-3Vのときに20dB以上の消光比をえることができ、印加電圧が-7Vのとき40dB以上の消光比を得ることができる。光ゲートとしては、同じInP材料により実現可能なSOAなどを用いてもよい。
(光スイッチを構成する導波路)
図9に、本実施形態に係る光スイッチを構成する導波路の断面構造を示す。図9に示すように、光スイッチを構成する導波路は、SI-InP基板901の上に、p+-InGaAsPコンタクト層902、p層となるp-InP下部クラッド層903、i層となるInGaAsPコア層904、n層となるn-InP上部クラッド層905、およびn+-InGaAsPコンタクト層906の順に形成された積層構造が積層された構造を有する。
図9に、本実施形態に係る光スイッチを構成する導波路の断面構造を示す。図9に示すように、光スイッチを構成する導波路は、SI-InP基板901の上に、p+-InGaAsPコンタクト層902、p層となるp-InP下部クラッド層903、i層となるInGaAsPコア層904、n層となるn-InP上部クラッド層905、およびn+-InGaAsPコンタクト層906の順に形成された積層構造が積層された構造を有する。
光スイッチを構成する導波路は、InGaAsPコア層904の下部までエッチングすることで作製し、pinダブルヘテロ接合構造を有するハイメサ導波路とした。導波路の高さを4μm、幅を1.4μmとした。
従来の光スイッチは、通常は基板の上に作製されるが、本実施形態ではSI基板の上に光スイッチを作製することで、MZIとEAMの基板電位を分離する。n基板の上の光スイッチでは基板裏面が共通の電極となっていたが、抵抗率の高いSI基板の上に光スイッチを作製することで、MZIとEAMの基板電位を分離が可能となる。
(光スイッチにおけるMZIとEAMの集積構造)
図10に、本実施形態に係る光スイッチにおけるMZIとEAMの集積構造を示す。本実施形態では、SI基板の上面の全面に均一に形成された層構造を用いて、光スイッチとしてのMZIおよび光ゲートとしてのEAMの集積構造を実現する。すなわち、MZIおよび光ゲートの導波路の形成および電極の形成を一括して行う。次いで、MZIと光ゲートとを分離する溝を作製する。図10に示すように、まず、MZIとEAMに共通のSI-InP基板1001の上に、p+-InGaAsPコンタクト層1002を形成する。次いで、p+-InGaAsPコンタクト層1002の上に、MZIの導波路1003aおよびEAMの導波路1003bをそれぞれ形成する。MZIの導波路1003aおよびEAMの導波路1003bは、図9を参照して説明したp層となるp-InP下部クラッド層903、i層となるInGaAsPコア層904、n層となるn-InP上部クラッド層905、およびn+-InGaAsPコンタクト層906を含む。さらに、MZIの導波路1003aの上部およびEAMの導波路1003bの上部にMZI用のn型電極1005aおよびEAM用のn型電極1005bを形成し、p+-InGaAsPコンタクト層1002の上に、MZI用のp型電極1004aおよびEAM用のp型電極1004bを形成する。最後に、MZIのバイアス電位とEAMのバイアス電位とを分離する溝1006を形成する。溝1006は、SI-InP基板1001に達しており、MZIとEAMとを接続する接続光導波路の領域を除き、MZIの領域のp層とEAMの領域のp層とを分離している。
図10に、本実施形態に係る光スイッチにおけるMZIとEAMの集積構造を示す。本実施形態では、SI基板の上面の全面に均一に形成された層構造を用いて、光スイッチとしてのMZIおよび光ゲートとしてのEAMの集積構造を実現する。すなわち、MZIおよび光ゲートの導波路の形成および電極の形成を一括して行う。次いで、MZIと光ゲートとを分離する溝を作製する。図10に示すように、まず、MZIとEAMに共通のSI-InP基板1001の上に、p+-InGaAsPコンタクト層1002を形成する。次いで、p+-InGaAsPコンタクト層1002の上に、MZIの導波路1003aおよびEAMの導波路1003bをそれぞれ形成する。MZIの導波路1003aおよびEAMの導波路1003bは、図9を参照して説明したp層となるp-InP下部クラッド層903、i層となるInGaAsPコア層904、n層となるn-InP上部クラッド層905、およびn+-InGaAsPコンタクト層906を含む。さらに、MZIの導波路1003aの上部およびEAMの導波路1003bの上部にMZI用のn型電極1005aおよびEAM用のn型電極1005bを形成し、p+-InGaAsPコンタクト層1002の上に、MZI用のp型電極1004aおよびEAM用のp型電極1004bを形成する。最後に、MZIのバイアス電位とEAMのバイアス電位とを分離する溝1006を形成する。溝1006は、SI-InP基板1001に達しており、MZIとEAMとを接続する接続光導波路の領域を除き、MZIの領域のp層とEAMの領域のp層とを分離している。
SI-InP基板1001の上に光スイッチを作製する上で、デバイスの垂直方向の構造を、導波路コア層(InGaAsPコア層904)の下層をn型電極、上層をp型電極とする従来多く実現されている構造とすれば、光スイッチ動作において、デバイスを動作させるための信号の方向に関して従来との差を少なくすることができると想定されるが、本実施形態では、デバイスの垂直方向の構造の上下を反転させ、導波路コアの下層をp型電極、上層をn型電極としている。これは、p型半導体とn型半導体とでは、同一のドーピング濃度であっても電気伝導率が数十倍以上異なり、n型半導体は抵抗率が低い。MZIのバイアス電位とEAMのバイアス電位とを分離するために、導波路のコアの下層電極層の下まで溝1006を形成し、MZIの領域とEAMの領域との間の抵抗率を高めるが、n型半導体層が下層にある場合、抵抗率が低いため分離が困難となる。MZI領域とEAM領域は接続導波路で接続されているため、MZIの領域のp層およびEAMの領域のp層の完全な分離は不可能であり、上述の抵抗率を考慮する必要がある。
(光スイッチの作製方法)
次に、図9を参照して、本実施形態に係る光スイッチの作製方法について述べる。
まず、SI-InP基板901の上に、p+-InGaAsPコンタクト層902、p-InP下部クラッド層903、1.4Q組成0.3μm膜厚のバルクi-InGaAsPコア層904、n-InP上部クラッド層905、およびn+-InGaAsPコンタクト層906を、有機金属気相成長法(Metal Organic Vapor Phase Epitaxy:MOVPE)により成長させる。次いで、フォトリソグラフィとドライエッチングにより、ハイメサ導波路構造を一括形成する。その後、局所領域への埋め込みが可能で平坦化に優れた有機材料であるベンゾシクロブテン(Benzocyclobutene:BCB)をスピンコートにより塗布し、O2/C2F6混合ガスを用いたRIE(Reactive Ion Etching)により基板表面が露出するまでエッチバックし、基板の表面を平坦化する。そして、フォトリソグラフィとドライエッチングにより、グランド電極用電極形成のための井戸を作製し、p型電極(1004a,1004b)を形成する。最後に、2×2光スイッチの上および光ゲートの上にn型電極(1005aおよび1005b)を形成する。以上説明したように、MOVPE成長および光導波路構造の形成を一括に行えるようになる。
次に、図9を参照して、本実施形態に係る光スイッチの作製方法について述べる。
まず、SI-InP基板901の上に、p+-InGaAsPコンタクト層902、p-InP下部クラッド層903、1.4Q組成0.3μm膜厚のバルクi-InGaAsPコア層904、n-InP上部クラッド層905、およびn+-InGaAsPコンタクト層906を、有機金属気相成長法(Metal Organic Vapor Phase Epitaxy:MOVPE)により成長させる。次いで、フォトリソグラフィとドライエッチングにより、ハイメサ導波路構造を一括形成する。その後、局所領域への埋め込みが可能で平坦化に優れた有機材料であるベンゾシクロブテン(Benzocyclobutene:BCB)をスピンコートにより塗布し、O2/C2F6混合ガスを用いたRIE(Reactive Ion Etching)により基板表面が露出するまでエッチバックし、基板の表面を平坦化する。そして、フォトリソグラフィとドライエッチングにより、グランド電極用電極形成のための井戸を作製し、p型電極(1004a,1004b)を形成する。最後に、2×2光スイッチの上および光ゲートの上にn型電極(1005aおよび1005b)を形成する。以上説明したように、MOVPE成長および光導波路構造の形成を一括に行えるようになる。
本実施形態では、膜厚0.3μm、幅1.4μmの1.4Q組成InGaAsP層を用いている。これらの設計値は、光スイッチの光学的特性を決める重要なパラメータとなる。例えば、入力される光信号の波長が1.53μmから1.57mである場合、光スイッチの、低損失、高速、かつ低消費電力な動作を実現するためには、下記の(1)から(3)の条件が満たされることが好ましい。
(1)InGaAsPコア層904の厚さは、入力される光信号に対してシングルモード導波条件で、かつInGaAsPコア層への十分な光閉じ込めを有する条件であり、0.1μm~0.4μmの範囲が望ましい。
(2)InGaAsPコア層904の幅は、入力される光信号に対してシングルモード導波条件であり、0.8μm~3μmの範囲が望ましい。
(3)駆動回路の消費電力を低減する観点から、光ゲートへの印加電圧が7V以下となる条件であり、InGaAsPコア層904の組成は1.3Q~1.5Qで、各電極長は100μm~2000μmの範囲が望ましい。
(1)InGaAsPコア層904の厚さは、入力される光信号に対してシングルモード導波条件で、かつInGaAsPコア層への十分な光閉じ込めを有する条件であり、0.1μm~0.4μmの範囲が望ましい。
(2)InGaAsPコア層904の幅は、入力される光信号に対してシングルモード導波条件であり、0.8μm~3μmの範囲が望ましい。
(3)駆動回路の消費電力を低減する観点から、光ゲートへの印加電圧が7V以下となる条件であり、InGaAsPコア層904の組成は1.3Q~1.5Qで、各電極長は100μm~2000μmの範囲が望ましい。
本実施形態における光スイッチでは、光ゲートのInGaAsPコア層904としてバルク層を用いるように説明してきたが、多重量子井戸構造としてもよい。その場合は、量子閉じ込めシュタルク効果により光ゲートにおいて高効率に消光できるようになる。また、光導波路構造をリッジ導波路構造としているが、それ以外の構造、例えばハイメサ型光導波路構造として作製してもよい。あるいはInGaAsPコア層904の両横が半導体で埋め込まれた埋め込み型光導波路構造やリブ型光導波路構造などであってもよい。
また、本実施形態では、InP系の化合物半導体を用いて説明してきたが、GaAs系の化合物半導体を用いてもよい。また、シリコン細線導波路などのナノ秒オーダの屈折率および吸収係数の変化が可能な材料系を用いても、同様に実現できる。
(実施例)
図11に、本発明の実施例に係る光スイッチ構造を示す。本実施例の光スイッチチップ1100は、1入力4出力の光スイッチである。図11に示すように、ツリー状に多段に配置して接続された3つの2×2光スイッチ11011~11013と、4つの光ゲート11021~11024とが集積されている。初段の2×2光スイッチ11011の2つの出力の各々と最終段の2×2光スイッチ11012~11013の2つの入力の一方とが、接続光導波路を介して接続されている。最終段の2×2光スイッチ11012~11013の2つの出力の各々に光ゲート11021~11024が設けられている。最終段の2×2光スイッチ11012~11013の2つの出力と光ゲート11021~11024とは、接続光導波路を介して接続されている。
図11に、本発明の実施例に係る光スイッチ構造を示す。本実施例の光スイッチチップ1100は、1入力4出力の光スイッチである。図11に示すように、ツリー状に多段に配置して接続された3つの2×2光スイッチ11011~11013と、4つの光ゲート11021~11024とが集積されている。初段の2×2光スイッチ11011の2つの出力の各々と最終段の2×2光スイッチ11012~11013の2つの入力の一方とが、接続光導波路を介して接続されている。最終段の2×2光スイッチ11012~11013の2つの出力の各々に光ゲート11021~11024が設けられている。最終段の2×2光スイッチ11012~11013の2つの出力と光ゲート11021~11024とは、接続光導波路を介して接続されている。
光スイッチチップ1100は、2×2光スイッチ11011~11013を動作させる駆動回路(不図示)が、2×2光スイッチを構成する導波路の上に設置された制御電極(不図示)の近傍に集積されている。同様に、光ゲート11021~11024を動作させる駆動回路(不図示)が、光ゲートを構成する導波路の上に設置された制御電極(不図示)の近傍に集積されている。2×2光スイッチを動作させる駆動回路および光ゲートを動作させる駆動回路は、互いに独立に2×2光スイッチおよび光ゲートを駆動する。
2×2光スイッチ1101、光ゲート1102および接続光導波路は、図9を参照して上述したとおり、pinダブルヘテロ接合構造を有するハイメサ導波路である。
また、実施例の光スイッチチップ1100は、2×2光スイッチ11011~11013が形成された領域のp層と光ゲート11021~11024が形成された領域のp層を分離するp層分離溝1103を有する。さらに、本実施例の光スイッチチップ1100は、2×2光スイッチ11011と2×2光スイッチ11012を接続する接続光導波路、2×2光スイッチ11011と2×2光スイッチ11013を接続する接続光導波路、2×2光スイッチ11012と光ゲート11021および光ゲート11022とを接続する接続光導波路、ならびに2×2光スイッチ11013と光ゲート11023および光ゲート11024とを接続する接続光導波路に、n層分離溝11041~11046を有する。
2×2光スイッチ11011の光入力ポートPI1から入力した光信号は、2×2光スイッチ11011~11013の光路切り替えにより4つの光出力ポートPO1~PO4のうちの所望の光出力ポート(例えば、PO1)に接続された光ゲート2021に導波され出力される。一方で、所望の光出力ポート以外の光出力ポート(例えば、PO2~PO4)に接続された光ゲート11022~11024に漏れ出たクロストーク光は、これらの光ゲートにより遮断される。
2×2光スイッチ1101は2×2MZI(MZI光スイッチ)であり、光ゲート1102はEAMである。実施形態で上述した通り、2×2MZIおよびEAMにおいて、p型電極及びp型半導体層は、導波路コア層よりも下層にあるため、p層分離溝1103は、SI基板まで到達する深い溝である。光信号は光スイッチチップ1100の長手方向に伝搬するものとする。p層分離溝1103は、2×2光スイッチ1101が形成された領域と光ゲート1102が形成された領域との間に形成されている。p層分離溝1103は、光スイッチチップ1100の短手方向にチップの一端から他端まで形成されている。2×2光スイッチが形成された領域と光ゲートが形成された領域の間の抵抗値を考慮し溝の幅は、10μ以上が望ましい。ただし、これら2つの領域間を接続する接続導波路においては導波路のコア層の下層に位置するp層を取り除くことができないため、接続光導波路の幅分のp層が残っている。
2×2光スイッチ1101のバイアス電位と光ゲート1102のバイアス電位を高抵抗に分離するため、p層とn層を反転させた構造としたが、導波路のコア層の上層にあるn層の抵抗率の低さも問題となる。n層に関しては、制御電極を形成する領域を残して、全面エッチングを行い、高抵抗なFeドープInPを再成長させるなどで電極間の抵抗率を高めることも可能だが、導波路のコア層から再成長を行う場合、結晶品質に問題が発生することもあり、導波路の伝搬損失の上昇など、特性の劣化が懸念される。そこで、制御電極間の接続光導波路のクラッド層においてn層分離溝1104を形成し、n層の電気的な分離を行う。n層分離溝1104は、各2×2光スイッチ1101間の接続光導波路に加え、2×2光スイッチ1101と光ゲート1102との間の接続光導波路に形成する。図11に示す光スイッチチップ1100において、2×2光スイッチ11011と2×2光スイッチ11012との間の接続光導波路のクラッド層にn層分離溝11041が形成され、2×2光スイッチ11011と2×2光スイッチ11013との間の接続光導波路のクラッドにn層分離溝11042が形成されている。さらに、光スイッチチップ1100において、2×2光スイッチ11012と光ゲート11021との間の接続光導波路のクラッド層にn層分離溝11043が形成され、2×2光スイッチ11012と光ゲート11022との間の接続光導波路のクラッド層にn層分離溝11044が形成され、2×2光スイッチ11013と光ゲート11023との間の接続光導波路のクラッド層にn層分離溝11045が形成され、2×2光スイッチ11013と光ゲート11024との間の接続光導波路のクラッド層にn層分離溝11046が形成されている。導波路のコア層の上側に形成された上部クラッド層であるn層を残さないほどの深い溝であれば抵抗率の上昇が期待されるが、接続光導波路を伝搬する光の散乱や反射等の影響も懸念される。したがって、n層分離溝1104の幅(光の伝搬方向を横断する方向の長さ)は、1μm以上であり、深さは、n型コンタクト層から導波路のコア層の間までの長さ(導波路のコア層に達する深さ)が望ましい。
上述の通り、p層分離溝1103およびn層分離溝1104を形成することによって、2×2光スイッチ(2×2MZI)と光ゲート(EAM)との間の電気的な分離ができ、個別のバイアス制御が可能となるため、FPGAからの信号を用いたドライバ直接制御による高速な光スイッチが実現できる。
Claims (7)
- 1個の光入力ポートと、Nを2以上の整数とするN個の光出力ポートとを有する光スイッチであって、
前記光入力ポートに入力された光信号をN個に分岐する、多段に接続された2入力2出力の光スイッチと、
N個の前記光出力ポートに各々設けられた光ゲートと、
前記2入力2出力の光スイッチを動作させる駆動回路と、
前記2入力2出力の光スイッチと独立に前記光ゲートを動作させる駆動回路と、
を備え、
前記2入力2出力の光スイッチを動作させる駆動回路は、前記2入力2出力の光スイッチが有する導波路の上に設置された制御電極の近傍に高密度集積されており、
前記光ゲートを動作させる駆動回路は、前記光ゲートが有する導波路の上に設置された制御電極の近傍に高密度集積されており、
前記2入力2出力の光スイッチが有する導波路および前記光ゲートが有する導波路は、半絶縁性基板の上に順に形成されたp層、i層およびn層を有し、
前記2入力2出力の光スイッチと前記光ゲートとの間に、前記半絶縁性基板に達する溝を有し、前記溝により前記2入力2出力の光スイッチの領域のp層と前記光ゲートの領域のp層とが分離されている、光スイッチ。 - 前記溝により前記2入力2出力の光スイッチの領域のバイアス電位と前記光ゲートの領域のバイアス電位とが分離されている、請求項1に記載の光スイッチ。
- 前記2入力2出力の光スイッチは、2本のアーム光導波路を有する2入力2出力のMZIであり、
前段の2入力2出力のMZIの2つの出力ポートと、後段の2入力2出力のMZIの2つの入力ポートの一方とが、接続光導波路により、ツリー状に接続されている、請求項1または2に記載の光スイッチ。 - 前記接続光導波路は、前記半絶縁性基板の上に順に形成されたp層、i層、n層を有し、
前記光スイッチは、前記接続光導波路のクラッド層に形成された溝をさらに有し、前記2入力2出力の光スイッチ間のn層の電気的なクロストークが分離されている、請求項3に記載の光スイッチ。 - 前記光ゲートは、電界吸収型の光ゲートである、請求項1乃至4のいずれか一項に記載の光スイッチ。
- 前記2入力2出力の光スイッチを動作させる駆動回路および前記2入力2出力の光スイッチ、ならびに前記光ゲートを動作させる駆動回路および前記光ゲートは、同一の半絶縁性基板の上に集積されている、請求項1乃至5のいずれか一項に記載の光スイッチ。
- 前記2入力2出力の光スイッチを動作させる駆動回路と前記2入力2出力の光スイッチとがフリップチップ実装によって集積され、前記光ゲートを動作させる駆動回路と前記光ゲートとがフリップチップ実装によって集積されている、請求項1乃至5のいずれか一項に記載の光スイッチ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2019/040707 WO2021075002A1 (ja) | 2019-10-16 | 2019-10-16 | 光スイッチ |
US17/768,774 US20230095427A1 (en) | 2019-10-16 | 2019-10-16 | Optical Switch |
JP2021552040A JP7252494B2 (ja) | 2019-10-16 | 2019-10-16 | 光スイッチ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2019/040707 WO2021075002A1 (ja) | 2019-10-16 | 2019-10-16 | 光スイッチ |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2021075002A1 true WO2021075002A1 (ja) | 2021-04-22 |
Family
ID=75537534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2019/040707 WO2021075002A1 (ja) | 2019-10-16 | 2019-10-16 | 光スイッチ |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230095427A1 (ja) |
JP (1) | JP7252494B2 (ja) |
WO (1) | WO2021075002A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021075047A1 (ja) * | 2019-10-18 | 2021-04-22 | 日本電信電話株式会社 | 1×n光スイッチ |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009251377A (ja) * | 2008-04-08 | 2009-10-29 | Nippon Telegr & Teleph Corp <Ntt> | 光変調装置及び光変調装置の制御方法 |
WO2011043079A1 (ja) * | 2009-10-09 | 2011-04-14 | 日本電気株式会社 | 光変調器モジュール及び光信号の変調方法 |
JP2015021977A (ja) * | 2013-07-16 | 2015-02-02 | 日本電信電話株式会社 | 1×n光スイッチ素子及びn×n光スイッチ素子 |
JP2016071273A (ja) * | 2014-10-01 | 2016-05-09 | 日本電信電話株式会社 | 光スイッチ素子 |
JP2016218297A (ja) * | 2015-05-22 | 2016-12-22 | 日本電信電話株式会社 | 光スイッチ |
JP2017049389A (ja) * | 2015-09-01 | 2017-03-09 | 日本電信電話株式会社 | 光スイッチ |
US20170310400A1 (en) * | 2015-07-13 | 2017-10-26 | Inphi Corporation | 56 Gbps PAM4 DRIVER MODULE FOR MACH ZEHNDER MODULATOR |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6999652B2 (en) * | 2002-11-06 | 2006-02-14 | Nippon Telegraph And Telephone Corporation | Optical module and optical switch constituting the same |
WO2021075047A1 (ja) * | 2019-10-18 | 2021-04-22 | 日本電信電話株式会社 | 1×n光スイッチ |
CN116097155A (zh) * | 2020-08-28 | 2023-05-09 | 沃扬光电公司 | 光多路复用器开关树 |
-
2019
- 2019-10-16 JP JP2021552040A patent/JP7252494B2/ja active Active
- 2019-10-16 US US17/768,774 patent/US20230095427A1/en active Pending
- 2019-10-16 WO PCT/JP2019/040707 patent/WO2021075002A1/ja active Application Filing
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009251377A (ja) * | 2008-04-08 | 2009-10-29 | Nippon Telegr & Teleph Corp <Ntt> | 光変調装置及び光変調装置の制御方法 |
WO2011043079A1 (ja) * | 2009-10-09 | 2011-04-14 | 日本電気株式会社 | 光変調器モジュール及び光信号の変調方法 |
JP2015021977A (ja) * | 2013-07-16 | 2015-02-02 | 日本電信電話株式会社 | 1×n光スイッチ素子及びn×n光スイッチ素子 |
JP2016071273A (ja) * | 2014-10-01 | 2016-05-09 | 日本電信電話株式会社 | 光スイッチ素子 |
JP2016218297A (ja) * | 2015-05-22 | 2016-12-22 | 日本電信電話株式会社 | 光スイッチ |
US20170310400A1 (en) * | 2015-07-13 | 2017-10-26 | Inphi Corporation | 56 Gbps PAM4 DRIVER MODULE FOR MACH ZEHNDER MODULATOR |
JP2017049389A (ja) * | 2015-09-01 | 2017-03-09 | 日本電信電話株式会社 | 光スイッチ |
Also Published As
Publication number | Publication date |
---|---|
US20230095427A1 (en) | 2023-03-30 |
JP7252494B2 (ja) | 2023-04-05 |
JPWO2021075002A1 (ja) | 2021-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Rahim et al. | Taking silicon photonics modulators to a higher performance level: state-of-the-art and a review of new technologies | |
CN102648434B (zh) | 光调制器模块和调制光信号的方法 | |
US9217883B2 (en) | Optical modulator module, integrated circuit for driving optical modulator, and method for modulating optical signal | |
WO2013042753A1 (ja) | 光変調器モジュール及び光信号の変調方法 | |
CA2176099C (en) | Semiconductor modulator with a shift | |
GB2546279B (en) | An optical apparatus | |
JPH10333106A (ja) | 半導体マハツェンダ変調器とその製造方法 | |
US6222966B1 (en) | Adiabatic Y-branch waveguide having controllable chirp | |
JPH0715093A (ja) | 光半導体素子 | |
JP5917645B2 (ja) | 光スイッチ素子 | |
WO2021075002A1 (ja) | 光スイッチ | |
Zhang | Traveling-wave electroabsorption modulators | |
JP6126181B2 (ja) | 光スイッチ | |
JP5945034B1 (ja) | 光スイッチ | |
JP7364934B2 (ja) | 1×n光スイッチ | |
US20030128415A1 (en) | Mach-zehnder modulator with individually optimized couplers for optical splitting at the input and optical combining at the output | |
US11921397B2 (en) | Optical switch element | |
JP6023028B2 (ja) | 光スイッチ素子 | |
WO2019235392A1 (ja) | 光スイッチ装置 | |
Shimomura et al. | Semiconductor waveguide optical switches and modulators | |
Morl et al. | A travelling wave electrode Mach-Zehnder 40 Gb/s demultiplexer based on strain compensated GaInAs/AlInAs tunnelling barrier MQW structure | |
Sabnis | Optically-controlled electroabsorption modulators for future generation optical networks | |
JP2018022089A (ja) | 光スイッチ素子 | |
JP7356050B2 (ja) | 光スイッチ装置 | |
Takeuchi | Ultra-fast electroabsorption modulator integrated DFB lasers |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 19949499 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 2021552040 Country of ref document: JP Kind code of ref document: A |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 19949499 Country of ref document: EP Kind code of ref document: A1 |