JP5950961B2 - ゲート駆動回路 - Google Patents

Description

この発明は、電力用半導体素子を駆動するゲート駆動回路に関するものである。

電力用半導体素子（例えば、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ））をスイッチングすると、スイッチング損失、高周波ノイズが発生する。これらを低減するために定電流回路を用いてゲート電圧を緩やかに変化させる方法が提案されている（例えば、特許文献１参照）。

特許第５２８９５６５号公報

しかしながら、上記特許文献１に開示された技術においては、定電流回路は負帰還をかけることによって電流を一定値に制御しているため、定電流回路が安定して動作出来るゲート電流には下限値があり、その下限値以下にゲート電流を設定した場合にはゲート電流が断続する動作となる。よって、断続動作で使用する場合は断続しない場合より損失が増大し、断続動作にさせない場合は、高速スイッチングが可能な半導体素子が必要となり回路コストが増大し、回路定数の調整も難しいという課題がある。

この発明は、上記のような課題を解消するために成されたものであって、電力用半導体素子のゲート電圧を緩やかに変化させて高周波ノイズを低減するために、スイッチング速度の下限が無いゲート駆動回路を簡易な構成で実現することを目的とするものである。

この発明によるゲート駆動回路は、第１の電力用半導体素子と、上記第１の電力用半導体素子のゲートに一端が接続されると共に、他端が上記第１の電力用半導体素子のゲート電流を得る電圧源に接続され、上記第１の電力用半導体素子のゲートに並列接続される負荷を駆動する定電流ゲート駆動回路と、上記第１の電力用半導体素子に直列接続され、上記負荷をゲート駆動回路の電源とする第２の電力用半導体素子と、を備え、
上記定電流ゲート駆動回路は、上記第１の電力用半導体素子のゲート容量を一定電流で充電すると共に、上記負荷の駆動電流の値を上記定電流ゲート駆動回路の電流が断続する下限の電流値より大きな値にするものである。

この発明によると、電力用半導体素子のゲート電圧を緩やかに変化させて高周波ノイズを低減するために、スイッチング速度の下限が無いゲート駆動回路を簡易な構成で実現できる。

この発明の実施の形態１によるゲート駆動回路を示す構成図である。 この発明の実施の形態２によるゲート駆動回路を示す構成図である。 この発明の実施の形態３によるゲート駆動回路を示す構成図である。

以下、この発明によるゲート駆動回路の好適な実施の形態について、図面を参照して説明する。

実施の形態１．
図１は、この発明の実施の形態１によるゲート駆動回路の構成を示す図である。
実施の形態１によるゲート駆動回路は、図１に示すように、Ｓｉ半導体から成る電力用半導体素子であるＩＧＢＴ１のゲートに接続され、ＩＧＢＴ１のターンオン時にゲート電流を制限してＩＧＢＴ１を駆動する定電流ゲート駆動回路２と、定電流ゲート駆動回路２にオン指令信号（オン指令電圧）３を出力する電圧源としての電力用半導体素子制御回路４と、定電流ゲート駆動回路２に並列に接続され、ＩＧＢＴ１のターンオフ時にゲート電荷を放電する放電回路５と、負荷としてのコンデンサ６を有して構成されている。

定電流ゲート駆動回路２は、図示のように、抵抗２０，２１と、ＰＮＰバイポーラトランジスタで構成されるトランジスタ２２ａ，２３と、トランジスタ２２ａのコレクタに直列接続されるダイオード２４を備えて構成される。ダイオード２４のカソードは、定電流ゲート駆動回路２の出力端になり、ＩＧＢＴ１のゲートとコンデンサ６に接続される。定電流ゲート駆動回路２は、駆動回路出力電流７を所定の上限値に制限する機能を有する。

つぎに、実施の形態１によるゲート駆動回路の動作について説明する。
ＩＧＢＴ１をターンオンするとき、定電流ゲート駆動回路２には、電力用半導体素子制御回路４からのオン指令信号３が入力される。オン指令信号３が定電流ゲート駆動回路２に入力されると、トランジスタ２２ａは導通状態となり、抵抗２０を介してエミッタ電流が流れ、抵抗２１を介してベース電流が流れる。また、ダイオード２４を介してコレクタ電流が流れ、このコレクタ電流が駆動回路出力電流７となってコンデンサ６に流れるとともに、ＩＧＢＴ１に対するゲート電流８となってＩＧＢＴ１のゲート容量を充電する。

トランジスタ２２ａのエミッタ電流が増加すると抵抗２０での電圧降下が増大し、この電圧降下はトランジスタ２３のベース−エミッタ間を順バイアスするため、トランジスタ２３が導通状態になる。トランジスタ２３が導通すると、トランジスタ２２ａに流れていた電流（エミッタ電流）は、トランジスタ２３の方に流れるようになり、抵抗２０での電圧降下が小さくなる。一方、抵抗２０での電圧降下が小さくなるとトランジスタ２３のベース−エミッタ間のバイアス電圧が小さくなり、トランジスタ２３は導通状態から遮断状態に移行する。

このような負帰還動作によって、理想的にはトランジスタ２２ａのエミッタには、トランジスタ２３のベース−エミッタ間（ＰＮ接合部）における順方向電圧降下（例えば、０．６Ｖ）を抵抗２０の抵抗値で除した値の一定電流が流れる。なお、トランジスタの性質上、コレクタ電流はエミッタ電流にほぼ等しくなるため、駆動回路出力電流７も定電流となる。このようにして、定電流ゲート駆動回路２は、電力用半導体素子であるＩＧＢＴ１を定電流駆動する。

ここで、コンデンサ６が無い場合、即ち、駆動回路出力電流７とゲート電流８が等しい場合を考える。定電流ゲート駆動回路２の動作の過渡時は回路の寄生要素やトランジスタの動作遅延によって駆動回路出力電流７が振動する。駆動回路出力電流７を小さく設定していた場合、過渡時の振動によってゲート電流８が断続する動作になる場合がある。そのため、断続せず安定して動作できるゲート電流８を流すためにコンデンサ６を用いる。これにより、駆動回路出力電流７が安定動作できるだけの電流分をコンデンサ６に流し、駆動回路出力電流７を安定させつつ、ＩＧＢＴ１には所望のゲート電流８を供給できる。

以上説明したように、実施の形態１によるゲート駆動回路に依れば、電力用半導体素子であるＩＧＢＴ１を駆動する際に、定電流ゲート駆動回路２の負荷としてコンデンサ６を接続し、ＩＧＢＴ１とコンデンサ６に定電流ゲート駆動回路２が電流を流す構成としたので、定電流ゲート駆動回路２が安定動作できる電流の下限値以下でＩＧＢＴ１を駆動することができる。

実施の形態２．
次に、この発明の実施の形態２によるゲート駆動回路について説明する。図２は、実施の形態２によるゲート駆動回路の構成図である。
実施の形態２によるゲート駆動回路は、図２に示すように、トランジスタ２２ｂをＰＮＰバイポーラトランジスタのダーリントン接続により構成している。また、スイッチ９が負荷であるコンデンサ６と直列に接続されており、スイッチ９の解放、短絡状態を制御する制御手段として電力用半導体素子制御回路４を用いている。なお、スイッチ９の制御手段は、電力用半導体素子制御回路４を用いることに限定されず、他の手段であってもよい。その他の構成は図１に示した実施の形態１と同様であるため説明を省略する。

実施の形態１では、トランジスタ２２ａをＰＮＰバイポーラトランジスタ１つだけで構成しているが、図２に示すようにダーリントン接続して構成しても、負荷であるコンデンサ６を用いることによる効果は同じである。また、スイッチングによる高周波ノイズが問題とならない場合には電力用半導体素子制御回路４を制御することによりスイッチ９を開放し、コンデンサ６を切り離せば、ＩＧＢＴ１を高速にスイッチングさせることが可能になる。これにより、スイッチング損失を最小化しつつ実施の形態１と同様の効果を得ることができる。

実施の形態３．
次に、この発明の実施の形態３によるゲート駆動回路について説明する。図３は、実施の形態３によるゲート駆動回路の構成図である。
実施の形態３は、図３に示すように、第２のＩＧＢＴ３０のゲート電源３１内のコンデンサ３２を定電流ゲート駆動回路２の負荷としている。図３において、符号３３は抵抗を示し、符号３４は抵抗３３に直列接続されたダイオードを示している。また、符号３５は第２のＩＧＢＴ３０を駆動する第２のゲート駆動回路を示している。なお、その他の構成については、図１に示した実施の形態１と同様であるため説明を省略する。

上記のように、抵抗３３とダイオード３４の直列接続体をＩＧＢＴ１のゲートと第２のＩＧＢＴ３０のゲート電源３１との間に接続することにより、ＩＧＢＴ１のゲートの充電電荷を第２のＩＧＢＴ３０のゲートの充電に転用でき、ゲート駆動に要する電力を節約できる。また、ゲート電源３１は絶縁型の電源が必要となるが、上記構成により非絶縁型のゲート電源３１にでき、絶縁型の電源で必要とするトランスを用いないので、絶縁型に比べて回路が小規模で簡易となり、コストも抑えることができる。

実施の形態１では、ＩＧＢＴ１のターンオン時にコンデンサ６に充電されたエネルギーは、ＩＧＢＴ１のターンオフ時にゲート駆動回路によって放電され、損失となっていた。しかし、実施の形態３では第２のＩＧＢＴ３０のゲート電源３１を負荷とするため、コンデンサ３２の充電エネルギーを第２のＩＧＢＴ３０のゲート駆動に利用することができる。これにより、ゲート駆動回路の損失を抑制しつつ実施の形態１と同様の効果が得られる。

なお、上記各実施の形態において、Ｓｉ半導体から成る電力用半導体素子のゲート駆動回路を示したが、電力用半導体素子は、Ｓｉ半導体よりもバンドギャップが広い非Ｓｉ半導体材料から成るものでもよい。非Ｓｉ半導体材料であるワイドバンドギャップ半導体としては、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドがある。

ワイドバンドギャップ半導体から成る電力用半導体素子は、Ｓｉ半導体ではユニポーラ動作が困難な高電圧領域で使用可能であり、スイッチング時に発生するスイッチング損失を大きく低減でき、電力損失の大きな低減が可能になる。また、電力損失が小さく、耐熱性も高いため、冷却部を備えてパワーモジュールを構成した場合、ヒートシンクの放熱フィンの小型化や、水冷部の空冷化が可能であるので、半導体モジュールの一層の小型化が可能になる。

また、ワイドバンドギャップ半導体から成る電力用半導体素子は、高周波スイッチング動作に適しており、高周波化の要求が大きいインバータやＤＣ／ＤＣコンバータに適用すると、スイッチング周波数の高周波化によって、インバータやＤＣ／ＤＣコンバータに接続されるリアクトルやコンデンサなどを小型化することもできる。スイッチング周波数を高周波化させる場合、従来のＩＧＢＴを使用した装置よりノイズレベルが高くなるため、スイッチング速度と損失（＝冷却部の規模）のトレードオフを考慮して設計する必要がある。よって、上記各実施の形態のゲート駆動回路は、ワイドバンドギャップ半導体から成る電力用半導体素子を用いる場合にも有効に作用する。

以上、この発明の実施の形態１から３について説明したが、この発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

１ ＩＧＢＴ、２ 定電流ゲート駆動回路、３ オン指令信号、４ 電力用半導体素子制御回路、５ 放電回路、６，３２ コンデンサ、７ 駆動回路出力電流、８ ゲート電流、２０，２１，３３ 抵抗、２２ａ，２０ｂ，２３ トランジスタ、２４，３４ ダイオード、３０ 第２のＩＧＢＴ、３１ ゲート電源、３５ 第２のゲート駆動回路。

Claims (6)

1. 第１の電力用半導体素子と、
   上記第１の電力用半導体素子のゲートに一端が接続されると共に、他端が上記第１の電力用半導体素子のゲート電流を得る電圧源に接続され、上記第１の電力用半導体素子のゲートに並列接続される負荷を駆動する定電流ゲート駆動回路と、
   上記第１の電力用半導体素子に直列接続され、上記負荷をゲート駆動回路の電源とする第２の電力用半導体素子と、
   を備え、
   上記定電流ゲート駆動回路は、上記第１の電力用半導体素子のゲート容量を一定電流で充電すると共に、上記負荷の駆動電流の値を上記定電流ゲート駆動回路の電流が断続する下限の電流値より大きな値にすることを特徴とするゲート駆動回路。
2. 上記定電流ゲート駆動回路は、
   上記電圧源がエミッタに接続された第１のＰＮＰバイポーラトランジスタと、
   上記第１のＰＮＰバイポーラトランジスタのエミッタとベースとの間に接続された第１の抵抗と、
   上記第１のＰＮＰバイポーラトランジスタの上記ベースと上記第１の抵抗との接続点がエミッタに、上記第１のＰＮＰバイポーラトランジスタのコレクタがベースにそれぞれ接続される第２のＰＮＰバイポーラトランジスタと、
   カソードが上記第１の電力用半導体素子のゲートに接続され、アノードが上記第２のＰＮＰバイポーラトランジスタのコレクタに接続されるダイオードと、
   一端が上記第１のＰＮＰバイポーラトランジスタの上記コレクタと上記第２のＰＮＰバイポーラトランジスタのベースとの接続点に接続され、他端が上記電圧源の基準電位に接続される第２の抵抗と、
   を備えたことを特徴とする請求項１に記載のゲート駆動回路。
3. 上記第２のＰＮＰバイポーラトランジスタを少なくとも２つのＰＮＰバイポーラトランジスタをダーリントン接続して構成することを特徴とする請求項２に記載のゲート駆動回路。
4. 上記第１の電力用半導体素子のゲートと上記第２の電力用半導体素子のゲート駆動回路の電源との間に、ダイオードと抵抗の直列回路を接続したことを特徴とする請求項１から３の何れか一項に記載のゲート駆動回路。
5. 上記第１の電力用半導体素子は、ワイドバンドギャップ半導体にて形成される素子であることを特徴とする請求項１から４の何れか一項に記載のゲート駆動回路。
6. 上記ワイドバンドギャップ半導体は、炭化ケイ素、窒化ガリウム系材料、ダイヤモンドの何れかを用いた半導体であることを特徴とする請求項５に記載のゲート駆動回路。

Images