CN116647222B - 一种驱动电路及驱动芯片 - Google Patents

一种驱动电路及驱动芯片 Download PDF

Info

Publication number
CN116647222B
CN116647222B CN202310438809.1A CN202310438809A CN116647222B CN 116647222 B CN116647222 B CN 116647222B CN 202310438809 A CN202310438809 A CN 202310438809A CN 116647222 B CN116647222 B CN 116647222B
Authority
CN
China
Prior art keywords
power device
unit
resistor
diode
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310438809.1A
Other languages
English (en)
Other versions
CN116647222A (zh
Inventor
傅荣颢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaoxin Microelectronics Technology Shanghai Co ltd
Original Assignee
Yaoxin Microelectronics Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaoxin Microelectronics Technology Shanghai Co ltd filed Critical Yaoxin Microelectronics Technology Shanghai Co ltd
Priority to CN202310438809.1A priority Critical patent/CN116647222B/zh
Publication of CN116647222A publication Critical patent/CN116647222A/zh
Application granted granted Critical
Publication of CN116647222B publication Critical patent/CN116647222B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04—Modifications for accelerating switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)

Abstract

本发明提供一种驱动电路及驱动芯片，用于提高功率器件的开启与关断效率，至少包括：第一调节模块、第二调节模块及控制模块，其中：所述控制模块用于对输入信号进行推挽放大；所述第一调节模块连接于功率器件与所述控制模块的输出端之间，通过设置阈值调节功率器件的开启速度，并基于功率器件的关断过程对功率器件的关断电流进行调节；所述第二调节模块连接于功率器件与所述第一调节模块之间，通过提供泄放路径进一步对功率器件的关断电流进行调节。在保证功率器件可靠性与稳定性的前提下，通过第一调节模块的初步调节与第二调节模块的进一步调节，极大提高了功率器件的开启与关断效率。结构简单，可移植性强，具有较大的实用价值。

Description

一种驱动电路及驱动芯片
技术领域
本发明涉及集成电路设计与应用技术领域，特别是涉及一种驱动电路及驱动芯片。
背景技术
功率器件(包括MOS管、绝缘栅双极型晶体管、碳化硅等)的开启与关断效率受驱动电路的绝对影响。功率器件的开启与关断效率越高，则功率器件的开关损耗越小，温度升高越缓慢，但会使功率器件产生极高的dv/dt(即电压突变)以及di/dt(即电流突变)，从而导致功率器件发生波形振荡，使功率器件的Vds(即漏极与源极之间的压降)和Vgs(即栅极与源极之间的压降)剧烈波动，因而使功率器件更容易失效。因此，如何在保证功率器件可靠性与稳定性的前提下，提高功率器件的开启与关断效率是亟待解决的技术问题。
应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种驱动电路及驱动芯片，用于解决现有技术中在保证功率器件可靠性与稳定性的前提下，提高提高功率器件的开启与关断效率实现起来较为困难的问题。
为实现上述目的及其他相关目的，本发明提供一种驱动电路，用于提高功率器件的开启与关断效率，所述驱动电路至少包括：第一调节模块、第二调节模块及控制模块，其中：
所述控制模块用于对输入信号进行推挽放大；
所述第一调节模块连接于功率器件与所述控制模块的输出端之间，通过设置阈值调节功率器件的开启速度，并基于功率器件的关断过程对功率器件的关断电流进行调节；
所述第二调节模块连接于功率器件与所述第一调节模块之间，通过提供泄放路径进一步对功率器件的关断电流进行调节。
可选地，所述控制模块包括：第一NMOS管、第一PMOS管及第一电阻，其中：所述第一电阻的第一端与输入信号连接；所述第一NMOS管的漏极与第一信号连接，所述第一NMOS管的栅极与所述第一电阻的第二端连接；所述第一PMOS管的源极与所述第一NMOS管的源极连接，所述第一PMOS管的栅极与所述第一NMOS管的栅极连接，所述第一PMOS管的漏极与第二信号连接。
可选地，所述第一信号的电压的极性与所述第二信号的电压的极性相反。
可选地，所述第一调节模块包括：第二电阻、第三电阻及第一二极管，其中：所述第一二极管的负极与所述控制模块的输出端连接；所述第二电阻与所述第一二极管并联；所述第三电阻与所述第一二极管的正极连接。
可选地，所述第二调节模块包括：第一单元、第二单元及第三单元，其中：所述第一单元的第一端与工作电压连接；所述第二单元的第一端与所述第一调节模块连接；所述第三单元的第一端与所述第一单元的第二端及所述第二单元的第二端连接，所述第三单元的第二端与功率地连接。
可选地，所述第二调节模块还包括第四单元，其中，所述第四单元连接于所述第二单元的第一端于所述第三单元的第二端之间。
可选地，所述第一单元包括第一电容及第四电阻，其中：所述第一电容的第一端与工作电压连接；所述第四电阻的第一端与所述第一电容的第二端连接。
可选地，所述第二单元包括第二电容及第五电阻，其中：所述第二电容的第一端与所述第一调节模块连接；所述第五电阻与所述第二电容并联。
可选地，所述第三单元包括：第三NMOS管、第二二极管及第六电阻，其中：所述第三NMOS管的漏极与所述第二单元的第二端连接，所述第三NMOS管的栅极与所述第一单元的第二端连接，所述第三NMOS管的源极与功率地连接；所述第二二极管的负极与所述第三NMOS管的栅极连接，所述第二二极管的正极与功率地连接；所述第六电阻与所述第二二极管并联。
可选地，所述第四单元包括第七电阻。
为实现上述目的及其他相关目的，本发明提供一种驱动芯片，所述驱动芯片包括所述驱动电路，所述驱动芯片用于提高功率器件的开启与关断效率。
如上所述，本发明的一种驱动电路及驱动芯片，具有以下有益效果：
1)本发明的驱动电路及驱动芯片，在保证功率器件可靠性与稳定性的前提下，通过第一调节模块的初步调节与第二调节模块的进一步调节，极大提高了功率器件的开启与关断效率。
2)本发明的驱动电路及驱动芯片，结构简单，可移植性强，具有较大的实用价值。
附图说明
图1显示为本发明的驱动电路的示意图。
附图标记说明
1 驱动电路
11 第一调节模块
12 第二调节模块
121 第一单元
122 第二单元
123 第三单元
124 第四单元
13 控制模块
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1所示，本实施例提供了一种驱动电路1，用于提高功率器件N4的开启与关断效率，所述驱动电路1包括：第一调节模块11、第二调节模块12即控制模块13，需要说明的是，功率器件N4包括：绝缘栅双极型晶体管(即IGBT)、碳化硅(SiC)等，其中，IGBT是由BJT(双极结型晶体三极管)和MOS(绝缘栅型场效应管)组成的复合全控型-电压驱动式-功率半导体器件，具有自关断的特性，是一个非通即断的开关，IGBT没有放大电压的功能，导通时可以看作导线，断开时作为开路。IGBT融合了BJT和MOS两种器件的优点，如驱动功率小和饱和压降低等。耐压值和耐流值是IGBT分类的两个标准，例如，IGBT的耐压等级一般有：600伏特、1200伏特、1700伏特、2500伏特、3300伏特、4500伏特、6500伏特。IGBT的耐流值跟封装类型有关，如果耐流值低，采用单管封装(即只有IGBT)；如果耐流值大，采用模块封装，即IGBT和FRD(快恢复二极管或续流二极管)并联封装在一起的模式。例如1200伏特、单管封装等级的IGBT低电流模式有：15安培、20安培、25安培；而采用模块封装的1200伏特的IGBT，电流模式有：75安培、100安培、300安培、400安培、600安培、800安培、1200安培、2400安培、3600安培等。需要进一步说明的是，IGBT和应用***密切关联，过流、过压、过频、高温、大寄生电感等都会烧毁IGBT。
碳化硅(SiC)是由硅(Si)和碳(C)组成的化合物半导体材料，其结合力非常强，在热、化学、机械方面都非常稳定，碳化硅的基本结构单元是Si-C四面体，属于密堆积结构。由于单向堆积方式的不同，产生各种不同的晶型，不同的晶型在半导体特性方面表现出各自的特点，利用碳化硅的这一特点可以制作碳化硅不同多型体间晶格完全匹配的异质复合结构和超晶格，从而获得性能极佳的器件，例如，有些晶格的碳化硅具备600伏特至数千伏特的耐压值，且导通电阻仅相当于硅的1/200，可以作为功率器件N4的设置形式。
因此，提高功率器件N4的开启与关断效率对于驱动电路来说显得尤为重要。
如图1所示，控制模块13用于对输入信号Vin进行推挽放大。具体地，作为示例，控制模块13包括：第一NMOS管N1、第一PMOS管P1及第一电阻R1，其中：第一电阻R1的第一端与输入信号Vin连接；第一NMOS管N1的漏极与第一信号V1连接，第一NMOS管N1的栅极与第一电阻R1的第二端连接；第一PMOS管P1的源极与第一NMOS管N1的源极连接，第一PMOS管P1的栅极与第一NMOS管N1的栅极连接，第一PMOS管P1的漏极与第二信号V2连接。更具体地，第一信号V1的电压的极性与第二信号V2的电压的极性相反。需要说明的是，第一NMOS管N1与第一PMOS管P1构成推挽电路结构，推挽电路(push-pull)就是两个不同极性晶体管连接组成的输出电路。推挽电路采用两个参数相同的功率BJT管或MOS管，以推挽方式存在于电路中，各负责正负半周的波形放大任务，电路工作时，两只对称的功率管每次只有一个导通，所以导通损耗小、效率高。推挽电路用于提供功率器件N4所需的开启或关断的驱动信号。在本实施例中，第一信号V1的电压为+15伏特，第二信号V2的电压为-6伏特，结合第一信号V1的电压与第一调节模块所设置的阈值对功率器件N4的开启速度进行调节。在对功率器件N4开启过程进行分析时，Vds为功率器件N4的漏极与源极之间的电压，Vgs为功率器件N4的栅极与源极之间的驱动电压，Ids为功率器件N4的开启电流，Vds与Ids的乘积表示为功率器件N4开启损耗。当Vgs逐渐升高、并超过功率器件N4的阈值Vth_N4时，随着Vgs的继续增大，Ids会达到尖峰(尖峰表示功率器件N4中寄生二极管的反向恢复现象，其中，反向恢复现象是指二极管从正向导通转为反向截止所经过的转换过程)，功率器件N4开启速度会增快，但是Vgs越高，或者Ids的尖峰越高，容易导致电路振荡，同时会增加功率器件N4失效的风险。
因此，使功率器件N4的反向恢复过程尽可能的缩短有助于提高加功率器件N4的开启效率，进一步地，使功率器件N4的开启速度变得可调，有助于提高功率器件N4的开启效率；在功率器件N4关断时，使功率器件N4的Ids尽快减小到零，有助于提高功率器件N4的关断效率。
如图1所示，第一调节模块11连接于功率器件N4与控制模块13的输出端之间，通过设置阈值调节功率器件N4的开启速度，并基于功率器件N4的关断过程对功率器件的关断电流进行调节。
具体地，作为示例，如图1所示，第一调节模块11模块包括：第二电阻R2、第三电阻R3及第一二极管D1，其中：第一二极管D1的负极与控制模块13的输出端连接，其中，第一二极管D1的负极与第一NMOS管N1的源极连接；第二电阻R2与第一二极管D1并联；第三电阻与第一二极管D1的正极连接。
需要说明的是，作为示例，功率器件N4的驱动电压Vgs为15伏特，第一二极管D1的反向击穿电压设为5伏特，功率器件N4的Vgs在0～10伏特之间上升时，其Ids上升较快，此时功率器件N4的开启速度快，开启损耗较低；而功率器件N4的Vgs在10～15伏特之间上升时，如果将Ids上升速度减小，则有助于降低功率器件N4的反向恢复电流的数值，使功率器件N4缓慢开启，既兼顾了功率器件N4的开启速度，又避免了振荡，其中，第一信号V1的电压为+15伏特，第二信号V2的电压为-6伏特，而第一二极管D1的反向击穿电压为5伏特，Vgs在0～10伏特之间上升时(即V1的电压值与第一二极管D1的反向击穿电压的差值等于10伏特)，第一二极管D1处于击穿状态，此阶段的电流的的主要流通路径为第一二极管D1和第三电阻R3，而第一二极管D1的电流相对较大，使功率器件N4的Ids的上升速度较快；而功率器件N4的Vgs在10～15伏特之间缓慢上升时，第一二极管D1不再被击穿，第一二极管D1中没有电流，此阶段的电流只能通过第二电阻R2和第三电阻R3这条路径，通过设置合适的第二电阻R2与第三电阻R3的阻值，控制第二电阻R2和第三电阻R3的流通电流，就能够控制功率器件N4的Ids的上升速度。在功率器件N4关断时，由第三电阻R3与第一二极管D1控制功率器件N4的Ids的下降速度，此时第二电阻R2几乎不起作用，且关断的前期主要由第三电阻R3进行调节，而第二调节模块12提供对功率器件N4的关断效率做进一步地调节操作。
如图1所示，第二调节模块12连接于功率器件N4与第一调节模块11之间，即第二调节模块12连接于功率器件N4的栅极与第三电阻R3的第二端之间，通过提供泄放路径进一步对功率器件N4的关断电流进行调节。
具体地，作为示例，如图1所示，第二调节模块12包括：第一单元121、第二单元122及第三单元123，其中：第一单元121的第一端与工作电压VDD连接；第二单元122的第一端与第一调节模块11的输出端连接，即第二单元122的第一端与第三电阻R3的第二端连接；第三单元123的第一端与第一单元121的第二端及第二单元122的第二端连接，第三单元123的第二端与功率地PGND连接。更具体地，第二调节模块12还包括第四单元124，其中，第四单元124连接于第二单元122的第一端于第三单元123的第二端之间。第一单元121包括第一电容C1及第四电阻R4，其中：第一电容C1的第一端与工作电压VDD连接；第四电阻R4的第一端与第一电容C1的第二端连接。第二单元122包括第二电容C2及第五电阻R5，其中：第二电容C2的第一端与第一调节模块11连接；第五电阻R5与第二电容C2并联。第三单元123包括：第三NMOS管N3、第二二极管D2及第六电阻R6，其中：第三NMOS管N3的漏极与第二单元122的第二端连接，即第三NMOS管N3的漏极与第二电容C2的第二端连接，第三NMOS管N3的栅极与第一单元121的第二端连接，即第三NMOS管N3的栅极与第四电阻R4的第二端连接，第三NMOS管N3的源极与功率地PGND连接；第二二极管D2的负极与第三NMOS管N3的栅极连接，第二二极管D2的正极与功率地PGND连接；第六电阻R6与第二二极管D2并联。第四单元124包括第七电阻R7。
需要说明的是，如图1所示，当功率器件N4关断时，在关断的前期阶段，功率器件N4的Ids主要由第三电阻R3进行控制，一旦关断操作进入到米勒平台后期(米勒平台又称为米勒效应平台，其基本原理包括：Vgs对功率器件N4的栅源极电容CGS的充放电过程；当功率器件N4的栅源电容CGS达到门槛电压之后，功率器件N4就会进入开启状态；当功率器件N4开启后，功率器件N4的Vds开始下降，功率器件N4的Ids开始上升，此时功率器件N4进入饱和区；但由于米勒效应，Vgs会持续一段时间不再上升，此时Ids已经达到最大，而Vds还在继续下降，直到米勒电容充满电，则Vgs继续上升，其中，米勒电容即为功率器件N4的栅漏电容CGD；当Vgs上升到一定程度，此时功率器件N4进入到线性电阻区，则Vds彻底降下来，开启阶段结束，由于米勒电容阻止了Vgs的上升，从而也就阻止了Vds的下降，这样就会使功率器件N4的损耗时间加长，即Vgs上升，则功率器件N4的导通电阻下降，从而Vds下降)，即功率器件N4的Vds上升后，则第一单元121中第一电容C1会进行充电操作，充电的电流通过第四电阻R4给第三单元123中第三NMOS管N3的栅极充电，而第三NMOS管N3的栅极与源极之间连接了第二二极管D2和第六电阻R6，第二二极管D2对第三NMOS管N3的栅极进行了钳位，其中，第二二极管D2的反向击穿电压通常为5伏特；当充电的电流使第三NMOS管N3的栅极电压超过第三NMOS管N3的阈值电压Vth_N3时，第三NMOS管N3开启，此时功率器件N4的栅源极电容CGS同时给第二单元122中第二电容C2充电(即CGS既通过第一调节模块11中第三电阻R3放电，又通过给第二电容C2充电的方式进行放电)，此时功率器件N4的Vgs的电压会加快下降，实现Ids快速下降，进而使功率器件N4快速关断。而第二单元122中第五电阻R5用于给第二电容C2放电，第三单元123中第六电阻R6用于对第三NMOS管N3的栅极寄生电容放电；而第四单元124可以给提供功率器件N4的栅源极电容CGS提供进一步的放电路径，也可以不设置，应根据应用场景进行考量。
需要补充说明的是，第一调节模块11及第二调节模块12也可以通过门控电路、专用集成电路(Application Specific Integrated Circuit，简称ASIC，是指应特定用户要求和特定电子***的需要而设计、制造的集成电路。用CPLD-复杂可编程逻辑器件和FPGA-现场可编程逻辑门阵列来进行ASIC设计是最为流行的方式之一，它们的共性是都具有用户现场可编程特性，都支持边界扫描技术，ASIC的特点是面向特定用户的需求，ASIC在批量生产时与通用集成电路相比具有体积更小、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点)等形式进行设置，只要能使第一调节模块11对功率器件N4的开启速度及关断速度进行调节、使第二调节模块12对功率器件12的关断电流进一步调节，从而提高功率器件N4的开启与关断效率，任意第一调节模块11及第二调节模块12的设置方式均适用，并不以本实施例为限。
本实施例还提供一种驱动芯片，所述驱动芯片包括本实施例所述的驱动电路，所述驱动芯片用于提高功率器件的开启与关断效率。需要说明的是，所述芯片可以通过专用集成电路ASIC进行设置，也可以通过IP核的方式进行设置(IP核，全称知识产权核，英文全称intellectual property core，是在集成电路的可重用设计方法学中，指某一方提供的、形式为逻辑单元、芯片设计的可重用模組。IP核通常已经通过了设计验证，设计人员以IP核为基础进行设计，可以缩短设计所需的周期)等，只要能使驱动芯片提高功率器件的开启与关断效率，任意驱动芯片的设置形式均适用，并不以本实施例为限。
综上所述，本发明的一种驱动电路及驱动芯片，用于提高功率器件的开启与关断效率，至少包括：第一调节模块、第二调节模块及控制模块，其中：所述控制模块用于对输入信号进行推挽放大；所述第一调节模块连接于功率器件与所述控制模块的输出端之间，通过设置阈值调节功率器件的开启速度，并基于功率器件的关断过程对功率器件的关断电流进行调节；所述第二调节模块连接于功率器件与所述第一调节模块之间，通过提供泄放路径进一步对功率器件的关断电流进行调节。本发明的驱动电路及驱动芯片，在保证功率器件可靠性与稳定性的前提下，通过第一调节模块的初步调节与第二调节模块的进一步调节，极大提高了功率器件的开启与关断效率。本发明的驱动电路及驱动芯片，结构简单，可移植性强，具有较大的实用价值。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (7)

1.一种驱动电路，用于提高功率器件的开启与关断效率，其特征在于，所述驱动电路至少包括：第一调节模块、第二调节模块及控制模块，其中：
所述控制模块用于对输入信号进行推挽放大；
所述第一调节模块连接于功率器件与所述控制模块的输出端之间，通过设置驱动电流的阈值调节功率器件的开启速度；驱动电流增大，功率器件的开启速度快；驱动电流减小，功率器件的开启速度慢；并基于功率器件的关断过程对功率器件的关断电流进行调节；
所述第二调节模块连接于功率器件与所述第一调节模块之间，通过提供泄放路径进一步对功率器件的关断电流进行调节；所述第二调节模块包括：第一单元、第二单元、第三单元及第四单元；所述第一单元的第一端与工作电压连接；所述第一单元包括第一电容及第四电阻，其中：所述第一电容的第一端与工作电压连接；所述第四电阻的第一端与所述第一电容的第二端连接；所述第二单元的第一端与所述第一调节模块连接；所述第三单元的第一端与所述第一单元的第二端及所述第二单元的第二端连接，所述第三单元的第二端与功率地连接；所述第三单元包括：第三NMOS管、第二二极管及第六电阻，其中：所述第三NMOS管的漏极与所述第二单元的第二端连接，所述第三NMOS管的栅极与所述第一单元的第二端连接，所述第三NMOS管的源极与功率地连接；所述第二二极管的负极与所述第三NMOS管的栅极连接，所述第二二极管的正极与功率地连接；所述第六电阻与所述第二二极管并联；所述第四单元连接于所述第二单元的第一端于所述第三单元的第二端之间。
2.根据权利要求1所述的驱动电路，其特征在于：所述控制模块包括：第一NMOS管、第一PMOS管及第一电阻，其中：所述第一电阻的第一端与输入信号连接；所述第一NMOS管的漏极与第一信号连接，所述第一NMOS管的栅极与所述第一电阻的第二端连接；所述第一PMOS管的源极与所述第一NMOS管的源极连接，所述第一PMOS管的栅极与所述第一NMOS管的栅极连接，所述第一PMOS管的漏极与第二信号连接。
3.根据权利要求2所述的驱动电路，其特征在于：所述第一信号的电压的极性与所述第二信号的电压的极性相反。
4.根据权利要求1所述的驱动电路，其特征在于：所述第一调节模块包括：第二电阻、第三电阻及第一二极管，其中：所述第一二极管的负极与所述控制模块的输出端连接；所述第二电阻与所述第一二极管并联；所述第三电阻与所述第一二极管的正极连接。
5.根据权利要求1所述的驱动电路，其特征在于：所述第二单元包括第二电容及第五电阻，其中：所述第二电容的第一端与所述第一调节模块连接；所述第五电阻与所述第二电容并联。
6.根据权利要求1所述的驱动电路，其特征在于：所述第四单元包括第七电阻。
7.一种驱动芯片，其特征在于：所述驱动芯片包括：如权利要求1-6任意一项所述的驱动电路，所述驱动芯片用于提高功率器件的开启与关断效率。
CN202310438809.1A 2023-04-21 2023-04-21 一种驱动电路及驱动芯片 Active CN116647222B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310438809.1A CN116647222B (zh) 2023-04-21 2023-04-21 一种驱动电路及驱动芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310438809.1A CN116647222B (zh) 2023-04-21 2023-04-21 一种驱动电路及驱动芯片

Publications (2)

Publication Number Publication Date
CN116647222A CN116647222A (zh) 2023-08-25
CN116647222B true CN116647222B (zh) 2024-02-23

Family

ID=87622006

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310438809.1A Active CN116647222B (zh) 2023-04-21 2023-04-21 一种驱动电路及驱动芯片

Country Status (1)

Country Link
CN (1) CN116647222B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112737554A (zh) * 2021-01-13 2021-04-30 深圳市汇川技术股份有限公司 功率管的门极驱动电路及电机控制器
CN113315499A (zh) * 2021-06-25 2021-08-27 阳光电源股份有限公司 一种功率器件的驱动方法、驱动电路及控制器
CN214315220U (zh) * 2021-01-13 2021-09-28 深圳市汇川技术股份有限公司 功率管的门极驱动电路及电机控制器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112737554A (zh) * 2021-01-13 2021-04-30 深圳市汇川技术股份有限公司 功率管的门极驱动电路及电机控制器
CN214315220U (zh) * 2021-01-13 2021-09-28 深圳市汇川技术股份有限公司 功率管的门极驱动电路及电机控制器
CN113315499A (zh) * 2021-06-25 2021-08-27 阳光电源股份有限公司 一种功率器件的驱动方法、驱动电路及控制器

Also Published As

Publication number Publication date
CN116647222A (zh) 2023-08-25

Similar Documents

Publication Publication Date Title
US9083343B1 (en) Cascode switching circuit
US8723591B2 (en) Method for driving IGBT
US7737737B2 (en) Drive circuit for voltage driven electronic element
JPWO2013046420A1 (ja) 半導体駆動回路およびそれを用いた電力変換装置
JP2004215458A (ja) 半導体スイッチング素子の駆動回路
KR101329610B1 (ko) 반도체장치
US20140132312A1 (en) Efficiency optimized driver circuit
JP5832845B2 (ja) 半導体モジュール及び電力変換モジュール
CN116647222B (zh) 一种驱动电路及驱动芯片
JP5843535B2 (ja) 半導体モジュール
JP5704105B2 (ja) 半導体装置
CN115001249A (zh) 一种数字化可变电流源功率开关器件门极驱动器
US11394372B2 (en) Wide band gap power semiconductor system and driving method thereof
JP2007288094A (ja) Ｉｇｂｔとそれを駆動するゲート駆動回路
JP4830829B2 (ja) 絶縁ゲートトランジスタの駆動回路
CN109861503B (zh) 用于功率器件的驱动电路
JP6400098B2 (ja) 電力用半導体素子の駆動回路
WO2023060997A1 (zh) 实现控制电流变化功能的电路结构
WO2024018612A1 (ja) 半導体装置および電力変換装置
KR102253146B1 (ko) Jfet를 이용한 구동트랜지스터의 잔여전류 제거회로
CN108880272B (zh) 一种推挽变换器电路及其控制方法
JP6965192B2 (ja) 降圧コンバータ
JP2017123732A (ja) 半導体素子の駆動回路
JP2002009598A (ja) 電圧制御形スイッチング素子駆動回路
JP2015220519A (ja) ゲート駆動回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant