JP5949213B2 - シフトレジスター回路、電気光学装置、及び電子機器 - Google Patents
シフトレジスター回路、電気光学装置、及び電子機器 Download PDFInfo
- Publication number
- JP5949213B2 JP5949213B2 JP2012145112A JP2012145112A JP5949213B2 JP 5949213 B2 JP5949213 B2 JP 5949213B2 JP 2012145112 A JP2012145112 A JP 2012145112A JP 2012145112 A JP2012145112 A JP 2012145112A JP 5949213 B2 JP5949213 B2 JP 5949213B2
- Authority
- JP
- Japan
- Prior art keywords
- latch
- type
- memory controller
- pass gate
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Optics & Photonics (AREA)
- Mathematical Physics (AREA)
- Liquid Crystal Display Device Control (AREA)
- Shift Register Type Memory (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Description
更に、液晶装置には、その表示方法に応じて、走査線が一本ずつ選択される場合と、特許文献3に記載されている様に、二本ずつ選択される場合とがある。
又、特許文献1や特許文献2に記載のシフトレジスター回路では、クロック信号生成回路が必要な為に、システム全体の回路規模が大きくなるとの課題があった。更に、特許文献2に記載のシフトレジスター回路では、クロック信号CLXと反転クロック信号CLXINVとの位相差により、シフトレジスター回路が誤動作し易いという課題があった。
この構成によれば、シフトレジスター回路を一つのクロック信号(単相クロックと称する)で駆動させる事ができる。即ち、互いに相補的で位相が揃った二種類のクロック信号を準備する必要がなく、従ってクロック信号生成回路も必要なく、システム全体の回路規模を小さくする事ができる。更に、クロック信号が二種類だと、二種類のクロック信号の位相差に起因して、シフトレジスター回路は誤動作する事があるが、この構成によれば、単相クロックである為に、こうしたシフトレジスター回路の誤動作は生じ得ず、安定した回路動作を実現させる事ができる。
この構成によれば、パスゲートとメモリコントロラーとはクロック信号で制御される事ができる。従って、パスゲートがデータを通過させている際に、メモリコントロラーは、2k個のインバーターをバッファー回路として機能させ、パスゲートがデータを遮断している際に、メモリコントロラーは、2k個のインバーターを記憶回路として機能させる事できるので、Dラッチを正しく機能させ、シフトレジスター回路を正しく動作させる事ができる。
この構成によれば、ローカル入力部とローカル出力部とがパスゲートと2k個のインバーターとで電気的に接続されると共に、1番目のインバーターのインバーター入力電極と2k番目のインバーターのインバーター出力電極との間にメモリコントロラーが電気的に接続されるので、2k個のインバーターをクロック信号に応じて、バッファー回路又は記憶回路として使い分ける事ができる。従って、Dラッチを正しく機能させ、シフトレジスター回路を正しく動作させる事ができる。
N型トランジスターはP型トランジスターよりもコンダクタンスが大きい。パスゲートとメモリコントロラーとを比較すると、パスゲートはオン状態でデータを通過させるのに対し、メモリコントロラーはオン状態でデータを保持するだけなので、パスゲートの方が高いコンダクタンスが求められる。この構成によれば、奇数段に位置する第一種類のDラッチのパスゲートをN型トランジスターで構成するので、シフトレジスター回路に於けるDラッチが奇数個の場合、パスゲートをなすN型トランジスターの数を、パスゲートをなすP型トランジスターの数よりも多くする事ができる。加えて第1段のDラッチのローカル入力部がシフトレジスター回路の入力部となるが、シフトレジスター回路の入力部に入力されるデータは弱い場合もあり得る。これは、外部の半導体装置から供給されるデータがフレキシブルプリントサーキットや電気光学装置の配線等を経由してシフトレジスター回路の入力部に入力される為に、データの信号振幅が小さくなる場合も有るからである。この場合でも、データを直接受ける第1段のDラッチのパスゲートがN型トランジスターであるので、弱いデータでも正しく転送する事ができる。
この構成によれば、シフトレジスター回路を単相クロックで駆動させる事ができる。即ち、第一種類のDラッチのパスゲートがデータを通過させている際には、第二種類のDラッチのパスゲートはデータを遮断しており、第一種類のDラッチのメモリコントロラーが2k個のインバーターをバッファー回路として機能させている際には、第二種類のDラッチのメモリコントロラーは2k個のインバーターを記憶回路として機能させている。同様に、第一種類のDラッチのパスゲートがデータを遮断している際には、第二種類のDラッチのパスゲートはデータを通過させており、第一種類のDラッチのメモリコントロラーが2k個のインバーターを記憶回路として機能させている際には、第二種類のDラッチのメモリコントロラーは2k個のインバーターをバッファー回路として機能させている。従って、単相クロックでもシフトレジスター回路を正しく動作させる事ができる。単相クロックで動作するので、クロック信号生成回路も必要なく、システム全体の回路規模を小さくする事ができる。更に、クロック信号が二種類だと、二種類のクロック信号の位相差に起因して、シフトレジスター回路は誤動作する事があるが、この構成によれば、単相クロックである為に、こうしたシフトレジスター回路の誤動作は生じ得ず、安定した回路動作を実現させる事ができる。
この構成によれば、クロック信号がアクティブの際に、パスゲートと、バッファー回路として機能する2k個のインバーターと、はローカル入力部に入力されたデータをローカル出力部に転送する事ができる。その一方、クロック信号が非アクティブの際には、パスゲートは新たなデータが入ってくる事を遮り、記憶回路として機能する2k個のインバーターは、クロック信号が非アクティブとなる前にローカル入力部に入力されたデータを保持する事ができる。即ち、Dラッチを正しく機能させ、シフトレジスター回路を正しく動作させる事ができる。
この構成によれば、第一種類のDラッチと第二種類のDラッチとを互いに相補的にする事ができる。従って、単相クロックでシフトレジスター回路を正しく動作させる事ができる。
この構成によれば、第一種類のDラッチと第二種類のDラッチとを互いに相補的にする事ができる。従って、単相クロックでシフトレジスター回路を正しく動作させる事ができる。
この構成によれば、奇数段に位置する第一種類のDラッチのパスゲートのデータ通過能力が偶数段に位置する第二種類のDラッチのパスゲートのデータ通過能力よりも高いので、シフトレジスター回路に於けるDラッチが奇数個の場合、パスゲートのデータ通過能力の高いDラッチの数を多くする事ができる。加えて第1段のDラッチのローカル入力部がシフトレジスター回路の入力部となるが、シフトレジスター回路の入力部に入力されるデータは弱い場合もあり得る。これは、外部の半導体装置から供給されるデータがフレキシブルプリントサーキットや電気光学装置の配線等を経由してシフトレジスター回路の入力部に入力される為に、データの信号振幅が小さくなる場合も有るからである。この場合でも、データを直接受ける第1段のDラッチのパスゲートのデータ通過能力が高いので、弱いデータでも正しく転送する事ができる。
この構成によれば、システム全体の回路規模が小さい電気光学装置を実現する事ができる。更に、シフトレジスター回路の誤動作に基づく表示不良を削減した電気光学装置を実現する事ができる。加えて、クロック信号生成回路が不要になるので、特許文献3に記載されている様な走査線を二本ずつ選択する表示方法を採用しても、画像表示領域を横側に二分する縦帯の発生を抑制する事ができる。換言すると、高品位な画像表示を行う電気光学装置を実現できる。
この構成によれば、システム全体の回路規模が小さい電子機器を実現する事ができる。更に、シフトレジスター回路の誤動作に基づく表示不良を削減した電子機器を実現する事ができる。加えて、クロック信号生成回路が不要になるので、特許文献3に記載されている様な走査線を二本ずつ選択する表示方法を採用しても、画像表示領域を横側に二分する縦帯の発生を抑制する事ができる。換言すると、高品位な画像表示を行う電子機器を実現できる。
<シフトレジスター回路構成>
図1は、実施形態1に係わるシフトレジスター回路を説明しており、(a)は回路構成図で、(b)はそのタイミングチャートである。先ず、実施形態1に係わるシフトレジスター回路を、図1を参照して説明する。
図2乃至5は、実施形態1に係わるシフトレジスター回路の動作を説明しており、(a)は回路構成図で、(b)はそのタイミングチャートである。次に、実施形態1に係わるシフトレジスター回路SRの動作状況を、図2乃至5を参照して説明する。
図6は、実施形態1に係わるシフトレジスター回路のタイミングチャートである。次に、実施形態1に係わるシフトレジスター回路SRを正確に動作させる方法を、図6を参照して説明する。
図7と図8とは、実施形態1に係わるシフトレジスター回路に於けるトランジスターのレイアウトの一例を説明した図である。次に、実施形態1に係わるシフトレジスター回路SRに於けるトランジスターのレイアウトを、図7と図8とを参照して説明する。
図14は、比較例に係わるシフトレジスター回路を説明しており、(a)は回路構成図で、(b)はそのタイミングチャートである。次に実施形態1に係わるシフトレジスター回路SRが有する効果を、図14に示す比較例を参照して説明する。
図9は、実施形態1に係わる液晶装置の回路ブロック構成を示す模式平面図である。図10はクロック信号CLKの電位変化を説明した図である。以下、図9と図10とを参照して電気光学装置の回路ブロック構成を説明する。
図15は、比較例に係わる液晶装置の回路ブロック構成を示す模式平面図である。次に、実施形態1に係わる電気光学装置が有する効果を、図15に示す比較例を参照して説明する。
図11は液晶装置の模式断面図である。以下、液晶装置の構造を、図11を参照して説明する。尚、以下の形態において、「○○上に」と記載された場合、○○の上に接する様に配置される場合、又は、○○の上に他の構成物を介して配置される場合、又は、○○の上に一部が接する様に配置され一部が他の構成物を介して配置される場合、を表すものとする。
図12は、液晶装置の電気的な構成を示す等価回路図である。以下、液晶装置の電気的な構成を、図12を参照しながら説明する。
図13は、電子機器としての三板式プロジェクターの構成を示す平面図である。次に図13を参照して、本実施形態に係る電子機器の一例としてプロジェクターを説明する。
Claims (6)
- p個(pは2以上の整数)のDラッチと、クロック線と、を有し、
前記p個のDラッチの各々はローカル入力部とローカル出力部とを備え、i段目(iは1以上p−1以下の整数)のDラッチのローカル出力部とi+1段目のDラッチのローカル入力部とが電気的に接続され、
前記p個のDラッチの各々は、少なくともパスゲートと2k個(kは1以上の整数)のインバーターとメモリコントロラーとを含み、前記ローカル入力部と前記ローカル出力部との間に前記パスゲートと前記2k個のインバーターとが直列に電気的に接続され、前記パスゲートと前記ローカル出力部との間に前記メモリコントロラーが前記2k個のインバーターと並列に電気的に接続され、前記パスゲートの制御電極と前記メモリコントロラーの制御電極とは前記クロック線に電気的に接続され、
前記p個のDラッチの奇数段は第一種類のDラッチであり、前記p個のDラッチの偶数段は第二種類のDラッチであり、
前記第一種類のDラッチのパスゲートは第一導電型トランジスターからなり、前記第一種類のDラッチのメモリコントロラーは第二導電型トランジスターからなり、
前記第二種類のDラッチのパスゲートは第二導電型トランジスターからなり、前記第二種類のDラッチのメモリコントロラーは第一導電型トランジスターからなり、
前記パスゲートのソースドレイン領域の一方が前記ローカル入力部であり、
前記パスゲートのソースドレイン領域の他方と前記メモリコントロラーのソースドレイン領域の一方とが電気的に接続され、
前記メモリコントロラーのソースドレイン領域の他方が前記ローカル出力部であり、
前記パスゲートの制御電極がゲート電極であり、
前記メモリコントロラーの制御電極がゲート電極である事を特徴とするシフトレジスター回路。 - 前記2k個のインバーターの各々はインバーター入力電極とインバーター出力電極とを備え、
n番目(nは1以上2k−1以下の整数)のインバーターのインバーター出力電極とn+1番目のインバーターのインバーター入力電極とが電気的に接続され、
1番目のインバーターのインバーター入力電極と前記パスゲートのソースドレイン領域の他方と前記メモリコントロラーのソースドレイン領域の一方とが電気的に接続され、
2k番目のインバーターのインバーター出力電極と前記メモリコントロラーのソースドレイン領域の他方とが電気的に接続されている事を特徴とする請求項1に記載のシフトレジスター回路。 - 前記パスゲートがデータを通過させている際に、前記メモリコントロラーは、前記2k個のインバーターをバッファー回路として機能させており、
前記パスゲートが前記データを遮断している際に、前記メモリコントロラーは、前記2k個のインバーターを記憶回路として機能させている事を特徴とする請求項1又は請求項2に記載のシフトレジスター回路。 - 前記第一種類のDラッチのメモリコントロラーが前記第一種類のDラッチの2k個のインバーターをバッファー回路として機能させている際に、前記第二種類のDラッチのメモリコントロラーは前記第二種類のDラッチの2k個のインバーターを記憶回路として機能させており、
前記第一種類のDラッチのメモリコントロラーが前記第一種類のDラッチの2k個のインバーターを記憶回路として機能させている際に、前記第二種類のDラッチのメモリコントロラーは前記第二種類のDラッチの2k個のインバーターをバッファー回路として機能させている事を特徴とする請求項1乃至3のいずれか一項に記載のシフトレジスター回路。 - 請求項1乃至4のいずれか一項に記載のシフトレジスター回路を備えた事を特徴とする電気光学装置。
- 請求項5に記載の電気光学装置を備えた事を特徴とする電子機器。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012145112A JP5949213B2 (ja) | 2012-06-28 | 2012-06-28 | シフトレジスター回路、電気光学装置、及び電子機器 |
US13/923,742 US20140003571A1 (en) | 2012-06-28 | 2013-06-21 | Shift register circuit, electro-optical device and electronic apparatus |
TW102122578A TW201407593A (zh) | 2012-06-28 | 2013-06-25 | 移位暫存器電路、光電裝置、及電子機器 |
KR1020130072939A KR20140001761A (ko) | 2012-06-28 | 2013-06-25 | 시프트 레지스터 회로, 전기 광학 장치 및 전자 기기 |
CN201310254440.5A CN103513458B (zh) | 2012-06-28 | 2013-06-25 | 移位寄存器电路、电光装置及电子设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012145112A JP5949213B2 (ja) | 2012-06-28 | 2012-06-28 | シフトレジスター回路、電気光学装置、及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014010209A JP2014010209A (ja) | 2014-01-20 |
JP5949213B2 true JP5949213B2 (ja) | 2016-07-06 |
Family
ID=49778176
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012145112A Expired - Fee Related JP5949213B2 (ja) | 2012-06-28 | 2012-06-28 | シフトレジスター回路、電気光学装置、及び電子機器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20140003571A1 (ja) |
JP (1) | JP5949213B2 (ja) |
KR (1) | KR20140001761A (ja) |
CN (1) | CN103513458B (ja) |
TW (1) | TW201407593A (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102077786B1 (ko) * | 2013-08-12 | 2020-02-17 | 삼성디스플레이 주식회사 | 스테이지 회로 및 이를 이용한 주사 구동부 |
CN104952413B (zh) * | 2015-07-17 | 2018-05-29 | 武汉华星光电技术有限公司 | 一种低功耗反相器、低功耗goa电路和液晶显示面板 |
KR102462110B1 (ko) * | 2016-03-15 | 2022-11-03 | 삼성디스플레이 주식회사 | 게이트 구동부 및 이를 포함하는 표시 장치 |
CN106128378B (zh) * | 2016-06-28 | 2020-01-07 | 厦门天马微电子有限公司 | 移位寄存单元、移位寄存器及显示面板 |
KR102659876B1 (ko) * | 2016-12-30 | 2024-04-22 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 및 이를 포함하는 디스플레이 장치 |
CN111290787B (zh) * | 2019-06-19 | 2022-11-08 | 锐迪科(重庆)微电子科技有限公司 | 运算装置及运算方法 |
CN112562559B (zh) * | 2019-09-26 | 2023-05-30 | 京东方科技集团股份有限公司 | 计数器、像素电路、显示面板和显示设备 |
CN112419994B (zh) * | 2020-11-30 | 2022-07-12 | 厦门天马微电子有限公司 | 显示面板和显示装置 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4692634A (en) * | 1986-04-28 | 1987-09-08 | Advanced Micro Devices, Inc. | Selectable multi-input CMOS data register |
JPH0691431B2 (ja) * | 1987-03-02 | 1994-11-14 | 沖電気工業株式会社 | フリツプフロツプ回路用クロツク制御回路 |
JPS63232614A (ja) * | 1987-03-20 | 1988-09-28 | Oki Electric Ind Co Ltd | フリツプフロツプ回路 |
JPH0716158B2 (ja) * | 1988-05-13 | 1995-02-22 | 日本電気株式会社 | 出力回路およびそれを用いた論理回路 |
JPH06231594A (ja) * | 1993-02-05 | 1994-08-19 | Nippon Steel Corp | データ転送回路 |
JPH07183771A (ja) * | 1993-12-22 | 1995-07-21 | Fujitsu Ltd | フリップフロップ回路 |
US5502403A (en) * | 1994-12-20 | 1996-03-26 | Cypress Semiconductor Corp. | High speed configuration independent programmable macrocell |
JPH09223948A (ja) * | 1996-02-15 | 1997-08-26 | Sharp Corp | シフトレジスタ回路および画像表示装置 |
JPH11340794A (ja) * | 1998-05-21 | 1999-12-10 | Nec Corp | マスタースレーブ型フリップフロップ回路 |
US6462596B1 (en) * | 2000-06-23 | 2002-10-08 | International Business Machines Corporation | Reduced-transistor, double-edged-triggered, static flip flop |
JP4474821B2 (ja) * | 2002-04-16 | 2010-06-09 | セイコーエプソン株式会社 | シフトレジスタ、データ線駆動回路および走査線駆動回路 |
US20060013352A1 (en) * | 2004-07-13 | 2006-01-19 | Ching-Wei Lin | Shift register and flat panel display apparatus using the same |
CN1983371B (zh) * | 2005-12-12 | 2010-05-12 | 统宝光电股份有限公司 | 平面显示器以及扫描驱动装置 |
JP2007235739A (ja) * | 2006-03-02 | 2007-09-13 | Sony Corp | ダイナミック型フリップフロップ回路 |
JP2008145555A (ja) * | 2006-12-07 | 2008-06-26 | Epson Imaging Devices Corp | 電気光学装置、走査線駆動回路および電子機器 |
TWI337006B (en) * | 2007-04-14 | 2011-02-01 | Raydium Semiconductor Corp | Flip-flop and shift register |
US7649395B2 (en) * | 2007-05-15 | 2010-01-19 | Ati Technologies Ulc | Scan flip-flop with internal latency for scan input |
JP5223302B2 (ja) * | 2007-11-08 | 2013-06-26 | 富士通セミコンダクター株式会社 | 半導体装置 |
JP4989552B2 (ja) * | 2008-05-08 | 2012-08-01 | トヨタ自動車株式会社 | 電子部品 |
EP2149886B1 (fr) * | 2008-07-30 | 2012-06-06 | STMicroelectronics (Rousset) SAS | Protection d'un circuit électronique à bascules contre des injections de fautes |
TWI476742B (zh) * | 2010-12-06 | 2015-03-11 | Au Optronics Corp | 多工式驅動電路 |
JP5724408B2 (ja) * | 2011-01-27 | 2015-05-27 | 富士通セミコンダクター株式会社 | 半導体装置 |
-
2012
- 2012-06-28 JP JP2012145112A patent/JP5949213B2/ja not_active Expired - Fee Related
-
2013
- 2013-06-21 US US13/923,742 patent/US20140003571A1/en not_active Abandoned
- 2013-06-25 CN CN201310254440.5A patent/CN103513458B/zh not_active Expired - Fee Related
- 2013-06-25 KR KR1020130072939A patent/KR20140001761A/ko not_active Application Discontinuation
- 2013-06-25 TW TW102122578A patent/TW201407593A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
US20140003571A1 (en) | 2014-01-02 |
JP2014010209A (ja) | 2014-01-20 |
CN103513458A (zh) | 2014-01-15 |
KR20140001761A (ko) | 2014-01-07 |
CN103513458B (zh) | 2018-06-08 |
TW201407593A (zh) | 2014-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5949213B2 (ja) | シフトレジスター回路、電気光学装置、及び電子機器 | |
US8269710B2 (en) | Electro-optical device and electronic apparatus | |
JP5834733B2 (ja) | 電気光学装置、電子機器 | |
JP5428299B2 (ja) | 電気光学装置及び電子機器 | |
US7532295B2 (en) | Electro-optical device and electronic apparatus including the same | |
US9093016B2 (en) | Electro-optical device and electronic apparatus for color sampling and display | |
JP5553012B2 (ja) | 電気光学装置用駆動回路、電気光学装置及び電子機器 | |
US8014055B2 (en) | Electro-optic device and electronic apparatus | |
JP2014013301A (ja) | 電気光学装置、及び電子機器 | |
US8643014B2 (en) | Electro-optical device and electronic apparatus | |
JP4385967B2 (ja) | 電気光学装置の駆動回路及びこれを備えた電気光学装置、並びに電子機器 | |
JP2007256909A (ja) | 電気光学装置及び電子機器 | |
JP4961790B2 (ja) | 電気光学装置、及びこれを備えた電子機器 | |
JP2010224219A (ja) | 駆動回路及び駆動方法、並びに電気光学装置及び電子機器 | |
JP5861740B2 (ja) | 電気光学装置及び電子機器 | |
JP2010210786A (ja) | 電気光学装置及び電子機器 | |
JP5347412B2 (ja) | 電気光学装置及び電子機器 | |
JP4935326B2 (ja) | 電気光学装置及びこれを備えた電子機器 | |
JP5678992B2 (ja) | 電気光学装置及び電子機器 | |
JP2007249134A (ja) | 電気光学装置及びこれを備えた電子機器 | |
JP2007114343A (ja) | 電気光学装置及び電子機器 | |
JP2005242387A (ja) | 電気光学装置の駆動回路及び電気光学装置並びに電子機器 | |
JP2016042189A (ja) | 電気光学装置、電子機器 | |
JP2010243988A (ja) | 駆動回路及び駆動方法、並びに電気光学装置及び電子機器 | |
JP2007140267A (ja) | 電気光学装置、及びこれを備えた電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150108 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160412 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160510 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160523 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5949213 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |