CN204144237U - 输入输出构件以及电子部件收纳用封装件以及电子装置 - Google Patents

输入输出构件以及电子部件收纳用封装件以及电子装置 Download PDF

Info

Publication number
CN204144237U
CN204144237U CN201290001069.0U CN201290001069U CN204144237U CN 204144237 U CN204144237 U CN 204144237U CN 201290001069 U CN201290001069 U CN 201290001069U CN 204144237 U CN204144237 U CN 204144237U
Authority
CN
China
Prior art keywords
input
insulating component
wiring conductor
electronic unit
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201290001069.0U
Other languages
English (en)
Inventor
辻野真广
高谷茂典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Application granted granted Critical
Publication of CN204144237U publication Critical patent/CN204144237U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P5/00—Coupling devices of the waveguide type
    • H01P5/02—Coupling devices of the waveguide type with invariable factor of coupling
    • H01P5/022—Transitions between lines of the same kind and shape, but with different dimensions
    • H01P5/028—Transitions between lines of the same kind and shape, but with different dimensions between strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本实用新型提出了一种输入输出构件以及电子部件收纳用封装件以及电子装置。在电子部件收纳用封装件的输入输出构件中，需要降低高频信号损耗。基于本实用新型的一实施方式的输入输出构件(9)具备第1绝缘构件(11)、与第1绝缘构件(11)的上表面相接合的第2绝缘构件(12)、和中央部被第1绝缘构件(11)与第2绝缘构件(12)夹着的布线导体(13)。然后，布线导体(13)在从第2绝缘构件(12)露出的部分的与第2绝缘构件(12)的边界部，具有与其他部位相比线宽更宽的阻抗匹配部。

Description

输入输出构件以及电子部件收纳用封装件以及电子装置
技术领域
本实用新型涉及用于收纳半导体元件那样的电子部件的电子部件收纳用封装件等的输入输出构件以及使用了该输入输出构件的电子部件收纳用封装件、电子装置。这样的电子装置能够在各种电子设备中使用。
背景技术
作为收纳电子部件的电子部件收纳用封装件(以下，也简称为封装件)，已知有例如在特开平9-64223号公报中记载的电子部件用封装件。该封装件具备用于将收纳于内部的电子部件与外部的电气电路电连接的输入输出用导体图案。此外，具备被设置为将输入输出用导体图案夹在中间的第2接地用导体图案，通过输入输出用导体图案和第2接地用导体图案来形成了共面布线。
在该封装件中，将第2接地用导体图案之间的除了输入输出用导体图案部分以外的距离设为被第3绝缘体层覆盖的部分与未被第3绝缘体层覆盖的部分相比较长。由此，进行了被第3绝缘体层覆盖的部分与未被覆盖的部分之间的特性阻抗的匹配。
在先技术文献
专利文献
专利文献1：JP特开平9-64223号公报
实用新型内容
实用新型要解决的课题
但是，即使被绝缘体层覆盖的部分与未被覆盖的部分的特性阻抗能够分别进行匹配，这些连续的高频线路的高频特性也还不够充分。
此外，在使高频信号成为高输出的情况下，也需要考虑高频信号线路的耐压性。本实用新型鉴于上述课题而作，目的在于提供一种能够进行良好的阻抗匹配的输入输出构件以及使用了该输入输出构件的电子部件收纳用封装件以及电子装置。
解决课题的手段
基于本实用新型的1个方式的输入输出构件具备：第1绝缘构件；第2绝缘构件，其与该第1绝缘构件的上表面相接合；和布线导体，其中央部被所述第1绝缘构件与所述第2绝缘构件夹着。该布线导体在从所述第2绝缘构件露出的部分的与所述第2绝缘构件的边界部，具有与其他部位相比线宽更宽的阻抗匹配部。
实用新型效果
根据本实用新型的一实施方式所涉及的输入输出构件，布线导体在从第2绝缘构件露出的部分的与第2绝缘构件的边界部，具有与其他部位相比线宽更宽的阻抗匹配部，因而通过线宽较宽的阻抗匹配部对在边界部所产生的阻抗不匹配进行匹配，能够改善被第2绝缘构件覆盖的部分与未被覆盖的部分连续的布线导体的高频特性。
附图说明
图1是第1实施方式的电子部件收纳用封装件以及具备该封装件的电子装置的分解立体图。
图2是图1所示的第1实施方式的电子部件收纳用封装件的立体图。
图3是图2所示的电子部件收纳用封装件的X-X剖面的剖面图。
图4是用于图1、图2所示的电子部件收纳用封装件的输入输出构件的分解立体图。
图5是图4所示的输入输出构件的俯视图。
图6是第2实施方式的电子部件收纳用封装件中的输入输出构件的俯视图。
图7是第3实施方式的电子部件收纳用封装件中的输入输出构件的俯视图。
图8是第4实施方式的电子部件收纳用封装件中的输入输出构件的俯视图。
图9是第5实施方式的电子部件收纳用封装件中的输入输出构件的俯视图。
图10是表示第4实施方式的电子部件收纳用封装件中的输入输出构件的高频反射损耗的模拟结果的线图。
图11是表示第4实施方式的电子部件收纳用封装件中的输入输出构件的高频***损耗的模拟结果的线图。
具体实施方式
以下，关于本实用新型的各实施方式的输入输出构件以及具备该输入输出构件的电子部件收纳用封装件、电子装置，使用附图进行详细说明。但是，以下所参照的各图简略地示出主要的构成。本实用新型所涉及的输入输出构件、封装件以及电子装置可具备未在本说明书所参照的各图中示出的任意的构成构件、详细构成。此外，各图的缩尺与实际的缩尺不同。
图1、图2、图3表示本实用新型的第1实施方式的封装件1以及电子装置101。封装件1具备：基板5，其在上表面具有载置电子部件3的载置区域；和框体7，其包围载置区域地设置于基板5的上表面。框体7具有在内周面和外周面具有开口并贯通框体7的贯通孔7a。在贯通孔7a中，固定用于在框体7所包围的区域的内侧与外侧之间进行信号的输入输出的输入输出构件9。
图4表示本实施方式中的输入输出构件9的分解立体图。输入输出构件9具备第1绝缘构件11、和与第1绝缘构件11的上表面相接合的第2绝缘构件12。在第1绝缘构件11的上表面形成布线导体13。布线导体13被第2绝缘构件12夹住一个端部而形成。第2绝缘构件12的布线导体13的线路方向的宽度与第1绝缘构件11相比较窄，因此布线导体13的一端被露出来。另外，也可以在沿布线导体13的线路方向的两侧，隔开一定间隔地设置接地导体14。布线导体13以及接地导体14形成共面线路。
布线导体13具有：第1部位13a，其被第1绝缘构件11以及第2绝缘构件12夹住；第2部位13b，其与第1部位13a相邻并位于从第2绝缘构件12露出的边界部；以及第3部位13c，其从第2绝缘构件12露出，并与第2部位13b相邻。第2部位13b是被第2绝缘构件12夹着的第1部位13a与布线导体13从第2绝缘构件12露出的部分的边界部，位于从第2绝缘构件12露出的一侧。然后，第2部位13b形成为与第1部位13a以及第3部位13c相比线宽W2更宽。
这样，通过使第2部位13b的线宽W2比第1部位13a的线宽W1以及第3部位13c的线宽W3更宽，从而与第1部位13a以及第3部位13c相比在第2部位13b高频阻抗降低。因此，能够缓和在边界部产生的高阻抗从而缓和阻抗的不连续。这样，第2部位13b作为阻抗匹配部而发挥作用，能够进行在第1部位13a与第3部位13c之间的阻抗匹配。
本实施方式中的基板5具有平板形状的主体部以及从该主体部的四角分别向侧方引出的紧固螺丝部。平板部在上表面具有载置电子部件3的载置区域。在紧固螺丝部，分别形成有紧固螺丝孔5b。通过该紧固螺丝孔5b，能够将封装件1打上螺丝固定于安装基板(未图示)。
另外，在本实施方式中所谓的载置区域意味着在俯视基板5的情况下与电子部件3互相重叠的区域。作为基板5的大小，例如，主体部是一边为5mm～50mm的长方形。此外，基板5的厚度例如是0.3mm～3mm。
在本实施方式中，载置区域形成于基板5的上表面的中央部，但并不限于该方式。作为将载置电子部件3的区域称为载置区域，例如，也可以在基板5的上表面的端部形成载置区域。此外，也可以基板5具有多个载置区域，并在每一个载置区域载置电子部件3。
电子部件3被载置于基板5的上表面的载置区域。作为电子部件3的示例，能够列举出光半导体元件、IC元件以及电容器之类的电子部件3。作为光半导体元件的示例，例如，可以列举出LD(Laser Diode)元件所代表的射出光的发光元件、或者PD(Photo Detector)元件所代表的接受光的受光元件。
电子部件3的电极经由焊线(未图示)等而与输入输出构件9的布线导体13电连接。电子部件3能够经由该焊线以及布线导体13等在与外部的布线电路(未图示)之间进行信号的输入输出。作为基板5，存在对设置电子部件3的部分要求高绝缘性的情况。
具有高绝缘性的基板5由绝缘性构件来制作成。作为绝缘性构件，例如，能够使用氧化铝质烧结体、莫来石质烧结体、碳化硅质烧结体、氮化铝质烧结体以及氮化硅质烧结体之类的陶瓷材料。此外，也可以取代这些陶瓷材料而使用玻璃陶瓷材料。
通过将含有这些玻璃粉末以及陶瓷粉末的原料粉末、有机溶剂以及粘合剂搅拌在一起，来制作混合构件。通过将该混合构件成型为片状来制作多个陶瓷生片。通过将制作成的多个陶瓷生片层叠来制作多个层叠体。通过将多个层叠体分别以约1600℃的温度进行一体烧制而制作成基板5。
另外，作为基板5，并不限于层叠有多个绝缘性构件的构成。也可以通过1个绝缘性构件来构成基板5。此外，作为基板5，例如，也可以设为在金属构件上载置了绝缘性构件的构成。尤其是在对基板5要求高散热性的情况下，优选基板5是包含金属构件的构成。这是因为金属构件具有高散热性。通过设为在金属构件上载置了绝缘性构件的构成，能够提高基板5的散热性。
例如，也可以像本实施方式中的基板5那样，具备绝缘性的载置基板27。在本实施方式的封装件1中，基板5由金属构件构成，在该基板5的载置区域上载置有载置基板27。然后，在该载置基板27上载置电子部件3。
作为金属构件，能够使用铁、铜、镍、铬、钴以及钨之类的金属材料、或者由这些金属构成的合金或将这些金属复合而成的金属构件。能够通过对这样的金属材料的铸锭施行轧制加工法、冲压加工法、切削加工法那样的金属加工法，来制作构成基板5的金属构件。
此外，作为载置基板27，优选使用与绝缘性构件同样绝缘性良好的构件，例如，能够使用氧化铝质烧结体、莫来石质烧结体、碳化硅质烧结体、氮化铝质烧结体以及氮化硅质烧结体之类的陶瓷材料。此外，也可以取代这些陶瓷材料而使用玻璃陶瓷材料。
本实施方式的封装件1具备包围载置区域地固定于基板5的上表面的框体7。对于框体7，俯视情况下的内周面以及外周面分别为四角形的筒形状，并由4个侧壁部分构成。框体7经由银焊料等的接合构件(未图示)而与基板5相接合。
俯视情况下的框体7的外周，例如，横竖的一边为5mm以上且50mm以下。此外，外周与内周之间的宽度即框体7的厚度，例如为0.5mm以上且2mm以下。此外，框体7的高度，例如为3mm以上且30mm以下。
作为框体7，例如，可以与基板5同样地使用绝缘性良好的构件或者金属构件。作为绝缘性良好的构件，例如，可以使用氧化铝质烧结体、莫来石质烧结体、碳化硅质烧结体、氮化铝质烧结体以及氮化硅质烧结体之类的陶瓷材料。此外，作为金属构件，例如，可以使用铁、铜、镍、铬、钴以及钨之类的金属材料、或者由这些金属材料构成的合金或将这些金属复合而成的金属构件。
框体7具有贯通孔7a，该贯通孔7a将内周面与外周面之间贯通，并在内周面以及外周面具有开口。本实施方式中的贯通孔具有在内周面、外周面以及下表面开口的形状。换言之，设为将框体7的下表面侧的一部分切去而成的形状。这样，贯通孔7a也可以是切去框体7的下表面而成的形状或切去上表面而成的形状。此外框体7也可以具有多个这样的贯通孔7a。
在贯通孔7a中，***并固定输入输出构件9。输入输出构件9是将框体7的内外电连接的构件。另外，在图1、图2、图4、图5中，为了便于视觉上的理解，对布线导体13以及接地导体14使用了阴影线。
在本实施方式的封装件1中，从图1、图3可知，基板5在位于贯通孔7a的下方的部分具有切口部5a，在该切口部5a，与第1绝缘构件11的侧面相接地固定输入输出构件9。此外，在第1绝缘构件11中，形成有从上表面直到下表面进行贯通的贯通孔，在该贯通孔中，形成有贯通导体29。贯通导体29与布线导体13的端部电连接。通过贯通导体29，布线导体13被连接到封装件1的下表面侧。然后，在第1绝缘构件11的下表面，配置有引线端子31。引线端子31与贯通导体29的下端电连接。引线端子31是用于将外部的布线电路与贯通导体29电连接的构件。另外，在引线端子31的两侧，表示有与接地导体14相连接的接地端子31a。
第1绝缘构件11是四角板形状。作为第1绝缘构件11的例示的大小，俯视情况下的与布线导体13的线路方向平行的一边为1～10mm程度，俯视情况下的与布线导体13的线路方向相交的一边为5～50mm程度，厚度为0.5～2mm程度。
第2绝缘构件12与第1绝缘构件11同样为四角板形状。作为第2绝缘构件12的例示的大小，俯视情况下的与布线导体13的线路方向平行的一边为0.5～5mm程度，俯视情况下的与布线导体13的线路方向正交的一边为5～50mm程度，厚度为0.5～2mm程度。
作为第1绝缘构件11以及第2绝缘构件12，优选为使用绝缘性良好的电介质构件。例如，相对介电常数为9.4程度的氧化铝质烧结体、相对介电常数为7.5程度的莫来石质烧结体、相对介电常数为40程度的碳化硅质烧结体、相对介电常数为8.5程度的氮化铝质烧结体以及相对介电常数为9.6程度的氮化硅质烧结体之类的陶瓷材料或玻璃陶瓷材料，可以被用作第1绝缘构件11以及第2绝缘构件12。为了在布线导体13中良好地传输信号，优选第1绝缘构件11以及第2绝缘构件12由上述构件那样的相对介电常数为4～50程度的电介质来构成。
优选第1绝缘构件11的下表面位于比基板5的下表面更靠近上方。这是因为当引线端子31与第1绝缘构件11的下表面相接合时，能够使得引线端子31不会比基板5的下表面更向下方突出。因此，在将基板5固定于安装基板时，能够使得基板5紧贴于安装基板，从而不妨碍散热。
布线导体13的第1部位13a的线宽W1，例如为0.05～0.5mm程度，第2部位13b的线宽W2，例如为0.15～1.5mm程度，第3部位13c的线宽W3，例如为0.1～1mm程度。第1部位13a、第2部位13b以及第3部位13c的各线宽基于布线导体13中所需要的传输特性，根据第1绝缘构件11以及第2绝缘构件12的介电常数来适当地决定。
另外，上述线宽对布线导体13形成了共面线路的情况进行了假定。在布线导体13例如是在两侧没有接地导体14的微带线路的情况下，一般设为比上述粗的线宽。
对于第1部位13a的线宽W1，周围被第1部位13a以及第2绝缘构件12包围。因此，被定为成为在电介质中具有例如50Ω的特性阻抗那样的高频线路宽度那样的线宽W1。
对于第3部位13c，布线导体13的下方为电介质而上方配置于相对介电常数大致为1的空气中。因此，第3部位13c的线宽W3被定为成为在这样的条件下具有例如50Ω的特性阻抗那样的高频线路宽度。
由于第3部位13c的布线导体13的周围的有效介电常数如上所述比第1部位13a的介电常数小，因而第3部位13c的线宽W3和第1部位13a的线宽W1，在夹着作为阻抗匹配部的第2部位13b的前后线宽不同。一般而言，第1部位13a的线宽W1与第3部位13c的线宽W3相比形成得较细。
第2部位13b，决定成为具有能够取消由于边界部的电感成分等而产生的高阻抗值的电容成分等的形状的线宽。这些也能够通过模拟来求得。
另外，在布线导体13为共面线路的情况下，在布线导体13与接地导体14之间设置0.05mm～1mm的间隙。此外，在配置多个布线导体13的情况下，布线导体13按照0.3～2mm程度的间隔来配置。
在本实施方式的封装件1中，第2部位13b的线宽W2与第1部位13a以及第3部位13c的线宽W1、W3相比较大，布线导体13的宽度不固定。此时，优选将接地导体14与第2部位13b之间的间隙的宽度、以及接地导体14与第3部位13c之间的间隙的宽度这两者都设为最小宽度。即，优选与布线导体13相对置的接地导体14的边缘并非直线形状，而是成为根据布线导体13的宽度的变化而具有固定宽度的间隙的形状。由此，能够提高共面线路的信号的传输效率。
另外，在本实施方式中所谓“接地”意味着与作为所谓的地电位的外部的基准电位(未图示)电连接。因此，作为基准电位的接地不需要电位一定是0V。
作为布线导体13以及接地导体14，优选使用导电性良好的构件。例如，能够将钨、钼、镍、铜、银以及金之类的金属材料作为布线导体13来使用。可以单一地使用上述的金属材料，或者，也可以作为合金来使用。
作为输入输出构件9的制造方法，例如若是在第1绝缘构件11以及第2绝缘构件12由氧化铝(Al2O3)质陶瓷构成的情况下，则可以按照下面的方式来制作。在氧化铝(Al2O3)、氧化硅(SiO2)、氧化镁(MgO)、氧化钙(CaO)等的原料粉末中添加混合适当的有机粘合剂、有机溶剂、可塑剂、分散剂等而形成为浆料状，将其通过现有众所周知的刮刀法而形成为片状，由此得到多枚陶瓷生片。
接着，准备多枚成为第1绝缘构件11的陶瓷生片，施行适当的冲压加工，并且在成为上层的陶瓷生片，将在W、Mo、锰(Mn)等的金属粉末中混合适当的粘合剂、溶剂而成的导体糊剂通过丝网印刷法、凹版印刷法等而印刷涂敷成布线导体13的规定图案。在布线导体13为共面线路的情况下，接地导体14也同时地印刷涂敷成规定图案。此外，在输入输出构件9的与外面的基板5以及框体7相接合的部位，上述导体糊剂被涂敷形成以供钎焊使用。
接着，准备多枚成为第2绝缘构件12的陶瓷生片，并在成为上层的陶瓷生片的与框体7相接合的面，将在钎焊用的W、Mo、Mn等的金属粉末中混合适当的粘合剂、溶剂而成的导体糊剂通过丝网印刷法、凹版印刷法等而印刷涂敷成规定图案。
接着，在成为第1绝缘构件11的层叠体上层叠压接成为第2绝缘构件12的层叠体，得到侧面为凸型状的成为输入输出构件9的层叠体。印刷涂敷成为所得到的层叠体的侧面的与框体7相接合的金属层的导体糊剂等，最后在1500℃～1600℃程度的温度下进行烧制，由此制作成输入输出构件9。
最后，在输入输出构件9的布线导体13等的导体层的表面，为了防止氧化腐蚀、为了提高引线接合等的接合性、为了减少电气电阻、或者为了提高焊接性，通过镀覆法将厚度0.5～9μm的Ni(镍)层或厚度0.5～5μm的Au(金)层等的金属层覆盖于表面。
接着，使用附图对布线导体13的其他实施方式进行详细说明。另外，在本实施方式所涉及的各构成中，对于具有与第1实施方式相同功能的构成，标注相同的参照符号，省略其详细说明。此外，在图6、图7、图8、图9中，为了便于视觉上的理解而对布线导体13以及接地导体14使用了阴影线。
图6所示的实施方式中的布线导体13的第2部位13b的形状与图5所示的实施方式的布线导体13的第2部位13b的形状不同。对于图5所示的第1实施方式中的布线导体13，第2部位13b的线宽W2固定，俯视情况下的形状为大致长方形的形状。另一方面，对于第2实施方式中的布线导体13，如图6所示的俯视图那样，第2部位13b的线宽W2朝向第1部位13a呈直线地逐渐扩大。即，俯视情况下的第2部位13b的形状成为梯形的形状。
另外，在如本实施方式的布线导体13那样，第2部位13b的线宽W2不固定的情况下，只要将第2部位13b的线宽的平均值设为W2即可。
在上述制造方法中说明的那样，在布线导体13的表面镀覆Ni、Au等的金属。此时，若如图5所示第2部位13b为长方形状，则存在电荷集中于长方形的角部从而镀覆从角向外侧生长成胡须状的情况。该生长成胡须状的镀覆层使得与接地导体14之间的间隙变窄，容易在布线导体13与接地导体14之间发生短路。通过将布线导体13设为图6所示的形状，第2部位13b的锐角即角部消失，所以能够使得难以产生该镀覆层异常生长成胡须状的现象。
接着，参照图7对第3实施方式中的布线导体13的形状进行详细说明。另外，在本实施方式的各构成中，也对与第1实施方式具有相同功能的部分，标注相同的参照符号，省略其详细说明。
本实施方式的布线导体13如图7所示，第2部位13b的形状不同。即，第2部位13b的线宽W2具有朝向第1部位13a逐渐呈曲线地扩大的形状。例如，第2部位13b的外周被设为形成圆弧的一部分的曲线形状。
在本实施方式的布线导体13中，在第2部位13b也没有形成成为锐角的角部，从而能够使得难以产生镀覆层异常生长成胡须状的现象。进而，能够与第2实施方式中的第2部位13b相比使第2部位13b的面积取得更大。
进而，对于图8所示的第3实施方式中的布线导体13，第2部位13b在俯视下为圆形状。因此，能够与上述图7所示的布线导体13同样地使得难以产生镀覆层异常生长成胡须状的现象。进而，能够缩短第2部位13b的外周长的同时面积取得很大面积，能够作为阻抗匹配部最大限度地提高第2部位13b的效果。
在图10以及图11中，示出第2部位13b是圆形状的情况下的布线导体13的高频特性的模拟结果。图10示出使布线导体13传播50GHz以下的高频信号时的反射损耗。实线所示的是设置了圆形状的第2部位13b的布线导体。此外，虚线所示的是未设置第2部位13b的现有的布线导体。
图11示出使布线导体13传播50GHz以下的高频信号时的***损耗。虚线表示未设置第2部位13b的直线状的布线导体13的***损耗。实线表示设置有圆形状的第2部位13b的情况下的布线导体13的***损耗。从图10、图11可知，通过设置圆形状的第2部位13b，反射损耗或***损耗减少。
在上述那样的第2部位13b的线宽W2不固定的任意一种情况下，只要将第2部位13b的线宽的平均值设为W2即可。
而且，作为使得难以产生镀覆层异常生长成胡须状的现象的解决手段，也可以用绝缘体层15来覆盖镀覆层异常生长成胡须状的部位。例如，图9所示的布线导体13，通过在由第2绝缘构件12覆盖的边界部形成陶瓷层而实现了绝缘体层15。该陶瓷层通过在将第2绝缘构件12层叠在第1绝缘构件11的上表面之前，预先在布线导体13的边界部涂敷陶瓷浆料而形成。
陶瓷层的厚度例如为10μm程度。只要是这种程度的厚度就不会对基于介电常数变化的高频特性造成很大的影响。此外，这是为了防止镀覆层异常生长的充分的厚度。
绝缘体层15也可以设置为除了覆盖第2绝缘构件12所覆盖的边界部以外，还覆盖由于设置第2部位13b而产生的布线导体13的锐角部，从而能够防止镀覆层异常生长。另外，对在图5的实施方式中设置绝缘体层15的示例进行了表示，但除了能够应用于图5的实施方式以外，也能够应用于图6、图7、图8中的任意一个实施方式，优选设置绝缘体层。
接着，使用了本实施方式的封装件1的电子装置101具备：电子部件3，其载置于基板5的载置区域并与布线导体13相连接；以及盖体，其与框体7的上表面相接合。盖体103设置为对电子部件3进行密封。盖体103与框体7的上表面相接合。然后，在基体、框体7以及盖体103所围成的空间中对电子部件3进行了密封。通过这样密封电子部件3，能够抑制长期间的封装件1的使用所引起的电子部件3的劣化。
作为盖体103，例如，能够使用铁、铜、镍、铬、钴以及钨之类的金属构件、或者由这些金属构成的合金或将这些金属复合而成的复合构件。此外，框体7和盖体103例如也可以使用金-锡焊料等来接合。
此外，框体7和盖体103也可以通过缝焊等直接接合，但也可以例如，将在俯视情况下与框体7互相重叠那样的环形状的金属构件、即所谓的密封环夹在中间来进行接合。
以上，对各实施方式的元件收纳用封装件以及具备该封装件的电子装置进行了说明，但本实用新型并非限定于上述的实施方式。即，只要是在不脱离本实用新型的主旨的范围内可以进行各种变更、实施方式的组合。
符号说明
1   电子部件收纳用封装件(封装件)
3   电子部件
5   基板
5b  紧固螺丝孔
7   框体
9   输入输出构件
11  第1绝缘构件
12  第2绝缘构件
13  布线导体
13a 第1部位
13b 第2部位
13c 第3部位
14  接地导体
15  绝缘体层
27  载置基板
29  贯通导体
31  引线端子
101 电子装置
103 盖体

Claims (8)

1.一种输入输出构件，其特征在于，具备： 
第1绝缘构件； 
第2绝缘构件，其与该第1绝缘构件的上表面相接合；和 
布线导体，其中央部被所述第1绝缘构件与所述第2绝缘构件夹着， 
该布线导体在从所述第2绝缘构件露出的部分与所述第2绝缘构件的边界部，具有与其他部位相比线宽更宽的阻抗匹配部。 
2.根据权利要求1所述的输入输出构件，其特征在于， 
所述布线导体在所述阻抗匹配部的前后线宽不同。 
3.根据权利要求1所述的输入输出构件，其特征在于， 
所述阻抗匹配部在俯视下具有曲线形状且线宽扩大。 
4.根据权利要求3所述的输入输出构件，其特征在于， 
所述阻抗匹配部在俯视下具有圆弧形状且线宽扩大。 
5.根据权利要求4所述的输入输出构件，其特征在于， 
所述阻抗匹配部在俯视下为圆形。 
6.根据权利要求1～5中任一项所述的输入输出构件，其特征在于， 
所述布线导体在所述边界部被绝缘体层覆盖。 
7.一种电子部件收纳用封装件，其特征在于，具有： 
基板，其在上表面具有载置电子部件的载置区域； 
框体，其包围所述载置区域地设置于所述基板的上表面，并具有在内周面以及外周面开口的贯通孔；和 
权利要求1～6中任一项所述的输入输出构件，其被固定成堵住所述贯通孔。 
8.一种电子装置，具备： 
权利要求7所述的电子部件收纳用封装件；和 
被载置于该电子部件收纳用封装件的所述载置区域并与所述布线导体相连接的电子部件。 
CN201290001069.0U 2011-12-27 2012-12-26 输入输出构件以及电子部件收纳用封装件以及电子装置 Expired - Fee Related CN204144237U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011286801 2011-12-27
JP2011-286801 2011-12-27
PCT/JP2012/083636 WO2013099936A1 (ja) 2011-12-27 2012-12-26 入出力部材ならびに電子部品収納用パッケージおよび電子装置

Publications (1)

Publication Number Publication Date
CN204144237U true CN204144237U (zh) 2015-02-04

Family

ID=48697418

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201290001069.0U Expired - Fee Related CN204144237U (zh) 2011-12-27 2012-12-26 输入输出构件以及电子部件收纳用封装件以及电子装置

Country Status (3)

Country Link
JP (1) JP5926290B2 (zh)
CN (1) CN204144237U (zh)
WO (1) WO2013099936A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979883A (zh) * 2019-04-30 2019-07-05 烟台艾睿光电科技有限公司 一种集成器件模组

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015030093A1 (ja) * 2013-08-28 2015-03-05 京セラ株式会社 素子収納用パッケージおよび実装構造体
TWI506828B (zh) * 2013-11-20 2015-11-01 Lextar Electronics Corp 發光裝置
WO2015088028A1 (ja) * 2013-12-13 2015-06-18 京セラ株式会社 素子収納用パッケージおよび実装構造体
JP6497644B2 (ja) * 2014-07-11 2019-04-10 パナソニックＩｐマネジメント株式会社 光電気変換装置、およびそれを用いた信号伝送装置
CN113498254A (zh) * 2021-07-13 2021-10-12 潮州三环（集团）股份有限公司 一种柔性电路板、封装连接结构、封装基座和光半导体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6122328Y2 (zh) * 1980-09-16 1986-07-04
JPS60123044A (ja) * 1983-12-07 1985-07-01 Fujitsu Ltd 半導体装置
JP3311279B2 (ja) * 1996-11-14 2002-08-05 株式会社東芝 超高周波用パッケージ
JPH11339898A (ja) * 1998-03-27 1999-12-10 Kyocera Corp 高周波用入出力端子および高周波回路用パッケージ
JP5287390B2 (ja) * 2009-03-16 2013-09-11 ソニー株式会社 半導体装置、伝送システム、半導体装置の製造方法及び伝送システムの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979883A (zh) * 2019-04-30 2019-07-05 烟台艾睿光电科技有限公司 一种集成器件模组

Also Published As

Publication number Publication date
JP5926290B2 (ja) 2016-05-25
WO2013099936A1 (ja) 2013-07-04
JPWO2013099936A1 (ja) 2015-05-11

Similar Documents

Publication Publication Date Title
CN204144237U (zh) 输入输出构件以及电子部件收纳用封装件以及电子装置
EP1655803B1 (en) High frequency antenna device and method of manufacturing the same
EP3176817B1 (en) Package for housing an electronic component and electronic device comprising such a package
CN104396006B (zh) 半导体元件收纳用封装件以及半导体装置
US10014233B2 (en) Electronic component containing package and electronic device
JP6093020B2 (ja) 素子収納用パッケージおよび実装構造体
WO2015137489A1 (ja) 電子部品収納用パッケージおよび電子装置
CN104335345A (zh) 布线基板以及电子装置
CN104428888A (zh) 电子部件收纳用容器以及电子装置
WO2014069126A1 (ja) 素子収納用パッケージおよび実装構造体
JP2016146439A (ja) 高周波用半導体素子収納用パッケージ
CN104321861A (zh) 电子元件搭载用基板以及电子装置
CN106415821B (zh) 元件收纳用封装以及安装结构体
CN103840790A (zh) 冷压焊陶瓷封装外壳及使用该外壳的晶体振荡器
JP2005039168A (ja) セラミック容器およびそれを用いたタンタル電解コンデンサ
JP2014165289A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP4789636B2 (ja) 半導体素子収納用パッケージおよび半導体装置
WO2015012405A1 (ja) 素子収納用パッケージおよび実装構造体
JP2009283898A (ja) 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置
JP3981645B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
US20220165889A1 (en) Wiring board, electronic component package, and electronic apparatus
JP5709427B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置
WO2013161660A1 (ja) 半導体素子収納用パッケージおよび半導体装置
JP5235612B2 (ja) パッケージ及び電子装置
JP6208618B2 (ja) 素子実装基板および実装構造体

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20150204

Termination date: 20201226

CF01 Termination of patent right due to non-payment of annual fee