JP5910793B2 - フェイルセーフ回路 - Google Patents

フェイルセーフ回路 Download PDF

Info

Publication number
JP5910793B2
JP5910793B2 JP2015513682A JP2015513682A JP5910793B2 JP 5910793 B2 JP5910793 B2 JP 5910793B2 JP 2015513682 A JP2015513682 A JP 2015513682A JP 2015513682 A JP2015513682 A JP 2015513682A JP 5910793 B2 JP5910793 B2 JP 5910793B2
Authority
JP
Japan
Prior art keywords
circuit
signal
microcomputer
terminal
reset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015513682A
Other languages
English (en)
Other versions
JPWO2014175089A1 (ja
Inventor
峻一 澤野
峻一 澤野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Wiring Systems Ltd
AutoNetworks Technologies Ltd
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Wiring Systems Ltd
AutoNetworks Technologies Ltd
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Wiring Systems Ltd, AutoNetworks Technologies Ltd, Sumitomo Electric Industries Ltd filed Critical Sumitomo Wiring Systems Ltd
Application granted granted Critical
Publication of JP5910793B2 publication Critical patent/JP5910793B2/ja
Publication of JPWO2014175089A1 publication Critical patent/JPWO2014175089A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/24Resetting means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01HELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H47/00Circuit arrangements not adapted to a particular application of the relay and designed to obtain desired operating characteristics or to provide energising current
    • H01H47/002Monitoring or fail-safe circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/007Fail-safe circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)
  • Debugging And Monitoring (AREA)
  • Logic Circuits (AREA)

Description

本発明は、外部からの信号に基づいてスイッチのオン/オフを制御する制御回路がリセットされた場合に作動するフェイルセーフ回路に関する。
例えばマイクロコンピュータ(以下マイコンという)を利用した制御回路では、マイコンから周期的にウォッチドッグパルスを出力し、該ウォッチドッグパルスの出力状態を監視回路で監視してマイコンの動作が異常と判断されるときに、監視回路からマイコンにリセット信号を与える構成が一般的である。
マイコンがリセットされた直後は、マイコンによってオン/オフが制御される負荷への出力信号のレベルがH(ハイ)又はL(ロウ)に固定されることが多い。ここで例えば、車両に搭載されたヘッドランプ及びホーンのように、制御回路が故障してオフ又はオンの特定の一方に固定的に制御されると好ましくない状態に陥ることとなる負荷については、使用者の操作に基づく外部指令によってマイコンによる制御とは別系統でオン/オフできるようにするために、制御回路にバックアップ機能が備わっていることがある(特許文献1参照)。
図9は、特許文献1に係る従来のバックアップシステムの構成を示す回路図である。例えば運転席のコンソール部に配されたコンビネーションスイッチ81の一端が、室内ECU82のマイコン83及びORゲート71の一入力端子及び出力端子を介して、エンジンルーム内ECU7が有するマイコン73の入力端子に接続されると共に、ORゲート71の他入力端子及びANDゲート72の一入力端子に接続されている。マイコン73は、一出力端子がORゲート75の一入力端子及び出力端子を介して半導体デバイス76に接続されており、ウォッチドッグパルスを出力する他出力端子がウォッチドッグ回路74の入力端子に接続されている。ウォッチドッグ回路74の出力端子はANDゲート72の他入力端子に接続されており、マイコン73の正常時にLレベルの信号を出力している。ANDゲート72の出力端子はORゲート75の他入力端子に接続されている。半導体デバイス76は、電源端子に車載電源84が接続されており、出力端子に負荷85が接続されている。一般的には、マイコン73は5V駆動のものが主流であり、マイコン73、ウォッチドッグ回路74及び周辺のゲート回路には、図示しないバッテリの電圧を降圧して5Vの電圧を生成する電源ICから電力が供給される。
図9において、マイコン73にて異常が検出されない間にコンビネーションスイッチ81がオンされた場合、マイコン73の一出力端子からの信号によって半導体デバイス76がオンし、負荷85がオンに制御される。一方、マイコン73が異常状態に陥って他出力端子からのウォッチドッグパルスが出力されなくなった場合、ウォッチドッグ回路74がANDゲート72の他入力端子にHレベルの信号を与えるため、コンビネーションスイッチ81からの信号が、バックアップライン70に含まれるANDゲート72を介してORゲート75の他入力端子に与えられるようになる。このため、マイコン73による半導体デバイス76の制御が不能になった場合であっても、コンビネーションスイッチ81をオン/オフすることによって負荷85をオン/オフに制御することができる。
特開2009−261153号公報
しかしながら、特許文献1に係るエンジンルーム内ECU7では、例えばウォッチドッグ回路74の出力端子からANDゲート72の他入力端子に与えられているHレベルの信号に基づいてマイコン73にリセットをかけた場合、一般的には該リセットが解除された直後からマイコン73がウォッチドッグパルスを出力し始めてウォッチドッグ回路74がANDゲート72の他入力端子にLレベルの信号を与える。このため、マイコン73がウォッチドッグパルスを出力し始めてから、例えばマイコン73が初期化処理を終了するまでの間は、バックアップライン70が閉ざされており、負荷85がマイコン73からもバックアップライン70からも制御されなくなるという問題があった。更に、上述の電源ICが故障して5Vの電圧が生成されなくなった場合は、バックアップライン70そのものが動作しなくなるという問題があった。
本発明は斯かる事情に鑑みてなされたものであり、その目的とするところは、スイッチをオン/オフに制御するマイコンが異常状態に陥ってリセットされた場合、及びスイッチの制御をバックアップする回路の電源が喪失した場合に、外部からの信号に応じてスイッチをオン/オフさせることが可能なフェイルセーフ回路を提供することにある。
本発明に係るフェイルセーフ回路は、スイッチのオン/オフを外部から指示する指示信号に基づいて前記スイッチのオン/オフを制御する制御回路と、該制御回路が生成したウォッチドッグパルスに基づいて、前記制御回路をリセットするリセット信号を生成するウォッチドッグ回路とを備え、該ウォッチドッグ回路が生成したリセット信号に基づいてフェイルセーフ動作を行うフェイルセーフ回路において、前記リセット信号及びウォッチドッグパルスの夫々が入力されてセット及びリセットされるフリップフロップ回路と、該フリップフロップ回路に入力される前記ウォッチドッグパルスをマスクするためのマスク回路とを備え、前記制御回路は、前記リセット信号によってリセットされた場合、リセットが解除されてから前記スイッチのオン/オフの制御を開始するまでの間、前記マスク回路によって前記ウォッチドッグパルスをマスクするようにしてあり、前記フリップフロップ回路が前記リセット信号によってセットされた場合、及び前記フリップフロップ回路に電力を供給する電源がオフした場合、前記指示信号に応じて前記スイッチがオン/オフするようにしてあることを特徴とする。
本発明にあっては、外部からの指示信号によってスイッチのオン/オフが指示されており、制御回路が、指示信号に基づく独自の制御によってスイッチのオン/オフを制御すると共に、ウォッチドッグパルスを生成する。そのウォッチドッグパルスに基づいてウォッチドッグ回路が生成したリセット信号によって制御回路がリセットされた場合、フリップフロップ回路がセットされる。フリップフロップ回路はマスク回路を介して入力されるウォッチドッグパルスによってリセットされる。制御回路は、リセットが解除されてからスイッチのオン/オフを制御し始めるまでの間、マスク回路によってウォッチドッグパルスをマスクする。リセット信号によってフリップフロップ回路がセットされた場合、及び前記フリップフロップ回路に電力を供給する電源が喪失した場合は、制御回路の制御によることなく指示信号に応じてスイッチをオン/オフさせる。
つまり、制御回路が制御不能となってウォッチドッグパルスが生成されなくなった場合、リセット信号が制御回路に与えられてスイッチのオン/オフが制御されなくなる一方で、リセット信号によってフリップフロップ回路がセットされるため、指示信号そのものに応じてスイッチがオン/オフされるフェイルセーフ状態となる。制御回路のリセットが解除されて制御回路の動作が再開してから、制御回路がスイッチのオン/オフを制御し始めるまでの間は、マスク回路によってウォッチドッグパルスがマスクされるため、フリップフロップ回路がセット状態に保持されてフェイルセーフ状態が継続する。加えて、フリップフロップ回路に電源が供給されなくなったことによってフリップフロップ回路がセットされなくなった場合にも、指示信号そのものに応じてスイッチがオン/オフされるようにする。
本発明に係るフェイルセーフ回路は、前記制御回路及びウォッチドッグ回路は、前記電源から電力が供給されることを特徴とする。
本発明にあっては、制御回路、ウォッチドッグ回路及びフリップフロップ回路が同一の電源から電力を供給されるため、全体の電源系統がシンプルになって電源喪失時の挙動が明確となり、フェイルセーフ動作を確保するための回路が簡略化される。
本発明に係るフェイルセーフ回路は、前記制御回路は、マイクロコンピュータを含み、前記マスク回路及びスイッチは、前記マイクロコンピュータが有する出力ポートから出力される信号によって制御されるようにしてあることを特徴とする。
本発明にあっては、マスク回路及びスイッチの夫々が、マイクロコンピュータの出力ポートから出力される信号によって制御される。
つまり、マイクロコンピュータの出力ポートによって、マスク回路に与えるマスク信号、及びスイッチのオン/オフを制御する制御信号を出力することにより、回路構成が簡略化されるのに加えて、マイクロコンピュータを含む制御回路の電源喪失時の挙動が明確となる。
本発明に係るフェイルセーフ回路は、前記指示信号は、信号レベルによって前記スイッチのオン/オフの別を指示する信号であることを特徴とする。
本発明にあっては、スイッチのオン/オフの別が、指示信号の信号レベルのハイ/ロウ(又はロウ/ハイ)によって指示されるため、スイッチのオン/オフの別が、例えばデータ信号の内容によって指示される場合と比較して回路構成が簡略化される。
本発明によれば、制御回路のリセットが解除されて制御回路の動作が再開してから、制御回路がスイッチのオン/オフを制御し始めるまでの間は、マスク回路によってウォッチドッグパルスがマスクされるため、フリップフロップ回路がセット状態に保持されてフェイルセーフ状態が継続する。
従って、スイッチをオン/オフに制御するマイコンが異常状態に陥ってリセットされた場合、及びスイッチの制御をバックアップする回路に供給される電源が喪失した場合に、外部からの信号に応じてスイッチをオン/オフさせることが可能となる。
本発明の実施の形態1に係るフェイルセーフ回路の構成例を示す回路図である。 実施の形態1に係るフェイルセーフ回路の動作を説明するためのタイミングチャートである。 実施の形態1の変形例に係るフェイルセーフ回路の構成例を示す回路図である。 本発明の実施の形態2に係るフェイルセーフ回路の構成例を示す回路図である。 実施の形態2に係るフェイルセーフ回路の動作を説明するためのタイミングチャートである。 本発明の実施の形態3に係るフェイルセーフ回路の構成例を示す回路図である。 実施の形態3の変形例に係るフェイルセーフ回路の構成例を示す回路図である。 本発明の実施の形態4に係るフェイルセーフ回路の構成例を示す回路図である。 特許文献1に係る従来のバックアップシステムの構成を示す回路図である。
以下、本発明をその実施の形態を示す図面に基づいて詳述する。
(実施の形態1)
図1は、本発明の実施の形態1に係るフェイルセーフ回路の構成例を示す回路図である。図中1はフェイルセーフ回路であり、フェイルセーフ回路1は、外部のANDゲート4から入力端子10を介して入力される指示信号に基づいて、半導体リレーからなるスイッチ5のオン/オフを制御するマイコン(制御回路に相当)11と、該マイコン11が生成したハイアクティブのウォッチドッグパルスに基づいてロウアクティブのリセット信号を生成するウォッチドッグ回路12と、NANDゲート131,132からなるフリップフロップ回路13とを備える。マイコン11は、コンピュータには限定されず、例えばPLD(Programmable Logic Device )、汎用ロジックIC等の部品で構成した回路であってもよい。
ウォッチドッグパルスを出力するマイコン11の出力ポート111は、ウォッチドッグ回路12の入力端子121及び抵抗器R10の一端に接続されている。リセット信号を出力するウォッチドッグ回路12の出力端子122は、マイコン11のリセット端子112、及びフリップフロップ回路13のセット端子133に接続されている。抵抗器R10の他端は、NPN型のトランジスタ14のベースに接続されている。トランジスタ14のベース及びエミッタ間には抵抗器R11が接続されている。トランジスタ14のコレクタは抵抗器R12によって5Vの電圧Vccにプルアップされると共に、フリップフロップ回路13のリセット端子134に接続されている。
フリップフロップ回路13は、NANDゲート131の出力端子がNANDゲート132の一入力端子に接続され、且つNANDゲート132の出力端子がNANDゲート131の一入力端子に接続されて構成されている。本実施の形態1では、NANDゲート131及び132夫々の他入力端子を、フリップフロップ回路13のセット端子133及びリセット端子134とし、NANDゲート131の出力端子をフリップフロップ回路13の出力端子(いわゆるQ端子)135とする。セット端子133及びリセット端子134の夫々にロウアクティブの信号が排他的に与えられた場合、Q端子135がセット及びリセットされる。
フリップフロップ回路13のQ端子135は、抵抗器R13を介してNPN型のトランジスタ15のベースに接続されている。トランジスタ15のベース及びエミッタ間には抵抗器R14が接続されている。トランジスタ15のコレクタは、抵抗器R15を介してPNP型のトランジスタ16のベースに接続されている。トランジスタ16のベース及びエミッタ間には抵抗器R16が接続されている。トランジスタ16のエミッタは、フェイルセーフ回路1の入力端子10に接続されており、外部からの指示信号が与えられる。トランジスタ16のコレクタは、抵抗器R17及び順方向のダイオードD11を介してフェイルセーフ回路1の出力端子17に接続されている。
マイコン11の出力ポート113は、トランジスタ14のエミッタに接続されている。マイコン11の出力ポート114は、抵抗器R18によって接地電位にプルダウンされると共に、抵抗器R19を介して出力端子17に接続されている。抵抗器R19の抵抗値は、抵抗器R17の抵抗値より十分大きくしてあり、ダイオードD11及び抵抗器R19が、OR回路を構成している。マイコン11は、CAN通信のためのドライバ及びレシーバを内蔵しており、CANバスにおけるCAN_Hライン及びCAN_Lラインに接続されている。マイコン11が上記ドライバ及びレシーバを内蔵しない場合は、外付けのドライバ及びレシーバを介してCAN_Hライン及びCAN_Lラインに接続すればよい。
トランジスタ14は、マイコン11の出力ポート113からエミッタに与えられる信号がロウレベルの場合、抵抗器R10を介してベースに与えられるウォッチドッグパルスを反転増幅して、ロウアクティブのウォッチドッグパルスをフリップフロップ回路13のリセット端子134に与える。一方、マイコン11の出力ポート113からエミッタに与えられる信号がハイレベルの場合、トランジスタ14は、ウォッチドッグパルスを反転増幅せずにリセット端子134をハイレベルに保持する。つまり、トランジスタ14がマスク回路を構成し、マイコン11の出力ポート113から出力される信号がマスク信号であり、マイコン11がトランジスタ14を用いてウォッチドッグパルスをマスクするように動作する。
トランジスタ15,16は、フリップフロップ回路13のQ端子135から出力されるQ信号がハイレベルになり、且つ入力端子10を介してトランジスタ16のエミッタに与えられる指示信号がハイレベルになった場合、抵抗器R17及びダイオードD11の直列回路にハイレベルの信号を与える。つまり、トランジスタ15,16が、上記Q信号及び指示信号のANDをとるAND回路を構成する。
外部のANDゲート4は、一入力端子に車載バッテリの電圧VBが印加されており、図示しないヘッドライトスイッチから他入力端子にロウアクティブのヘッドライトスイッチ信号が与えられる。これにより、ANDゲート4は、ヘッドライトスイッチ信号のオン(ロウ)/オフ(ハイ)に応じて信号レベルがハイ/ロウとなる指示信号を生成する。つまり、指示信号の信号レベルによって、スイッチ5のオン/オフの別が指示される。指示信号の信号レベルは、マイコン11の入力信号レベルに適合するように調整されている。
マイコン11は、基本的には、入力端子10を介して入力される指示信号のオン/オフに応じて、スイッチ5のオン/オフを制御するためのスイッチ制御信号を出力ポート114から出力する。マイコン11が、例えば図示しない監視信号(例えば、CAN通信によって通知される温度異常信号)に基づいて異常を検知した場合、指示信号のオン/オフに関わらず、出力ポート114から出力するスイッチ制御信号をオフ(ロウレベル)とする制御を行う。
スイッチ5は、Nチャネル型のMOSFET51を有し、一入力端子に電圧VBが印加されており、フェイルセーフ回路1の出力端子17から制御端子にハイアクティブの駆動信号が与えられた場合、ヘッドライト6に印加する駆動電圧をオン/オフする。
次に、フェイルセーフ回路1のフェイルセーフ動作について説明する。
図2は、実施の形態1に係るフェイルセーフ回路1の動作を説明するためのタイミングチャートである。図2に示す8つのタイミング図では、何れも同一の時間軸を横軸としてあり、縦軸には、図の上からウォッチドッグパルスのオン/オフ状態、リセット信号のオフ/オン状態、マスク信号の有効/無効状態、マスク回路の出力信号のオフ/オン状態、フリップフロップ回路13のQ端子135のセット/リセット状態、マイコン11によるスイッチ制御信号のオン/オフ状態、指示信号のオン/オフ状態、及びヘッドライト6の点灯/消灯状態を示してある。図中オフ/オン状態として示される信号は、ロウアクティブの信号である。また、一点鎖線で示す信号は、本実施の形態1では出現しない信号を表している。
本実施の形態1では、入力端子10から入力される指示信号がオンであり、これに応じてヘッドライト6を点灯し続けるものとする。つまり、図2に示す時刻t0より前から、マイコン11が出力するスイッチ制御信号がオン(ハイレベル)に保持されており、後述するようにフリップフロップ回路13のQ端子135がリセットされている。これにより、トランジスタ15,16からなるAND回路のAND条件が成立しないことからダイオードD11が非導通となる一方で、マイコン11からのスイッチ制御信号(オン)が抵抗器R19を介して出力端子17に与えられるため、スイッチ5がオンしてヘッドライト6が点灯し続けることとなる。更に、時刻t0より前からマイコン11がウォッチドッグパルスを略周期的に出力しているため、ウォッチドッグ回路12が出力するリセット信号がオフに保持されており、マイコン11が出力ポート113から出力するマスク信号がロウレベルの無効状態に保持されている。
時刻t1でウォッチドッグパルスが立ち上がった場合、マスク信号が無効であるため、トランジスタ14からなるマスク回路がウォッチドッグパルスを反転増幅し、マスク回路の出力信号が立ち下がる。この出力信号はフリップフロップ回路13のリセット端子134に与えられるが、フリップフロップ回路13のQ端子135は既にリセットされており、Q端子135はこの状態を保持する。
時刻t2でウォッチドッグパルスが立ち上がった場合についても時刻t1の場合と同様である。
時刻t2から時刻t3に至るまでの間にマイコン11が異常状態に陥った結果、時刻t3でマイコン11から出力されるべきウォッチドッグパルス(一点鎖線で示す)が出力されなかった場合、例えば時刻t4でウォッチドッグ回路12がリセット信号を生成する。これにより、マイコン11がリセットされて出力ポート113がロウレベルとなり、マスク信号が無効の状態に保持される。また、リセット信号がフリップフロップ回路13のセット端子133に与えられるため、Q端子135がセットされる。
更に、マイコン11がリセットされたことによって、出力ポート114がロウレベルとなり、スイッチ制御信号がオフとなる。ここで、マイコン11がリセットされることによって、出力ポート114が一時的にハイインピーダンスの状態になる場合であっても、出力ポート114が抵抗器R18によって接地電位にプルダウンされて、スイッチ制御信号がオフとなる。この場合、Q端子135がセットされており、指示信号がオンであるから、トランジスタ15,16からなるAND回路のAND条件が成立してダイオードD11が導通することにより、ハイレベルの信号が出力端子17に与えられ、スイッチ5がオンしてヘッドライト6が点灯し続けることとなる。
時刻t5では、ウォッチドッグ回路12が出力するリセット信号がオフとなり、リセットを解除されたマイコン11が初期化を開始して出力ポート113をハイレベルに設定することによって、マスク信号が有効となる。ここで、マイコン11がリセットされることによって、出力ポート113が一時的にハイインピーダンスの状態になる場合は、トランジスタ14がオフとなるため、時刻t4から時刻t5までの間もマスク信号が有効となる。リセット信号の時間幅は、ウォッチドッグ回路12の図示しない設定端子を用いて設定することが可能である。
時刻t6では、マイコン11がウォッチドッグパルスを出力し始める。ここで、仮にマスク信号が常時無効の場合(一点鎖線で示す)、即ち、トランジスタ14のエミッタが常時ロウレベルに保持されている場合、トランジスタ14からなるマスク回路の出力信号が立ち下がり(一点鎖線で示す)、この信号がフリップフロップ回路13のリセット端子134に与えられてQ端子135がリセットされる(一点鎖線で示す)。この場合、トランジスタ15,16からなるAND回路のAND条件が成立しないことからダイオードD11が非導通となる。一方、マイコン11によるスイッチ制御信号の制御が再開されていないため、出力ポート114から抵抗器R19を介して出力端子17にロウレベルの信号が与えられ、スイッチ5がオフしてヘッドライト6が消灯することとなる(一点鎖線で示す)。
つまり、本実施の形態1では、時刻t6におけるマスク信号を有効にすることにより、マイコン11のリセット時におけるヘッドライト6の消灯を防止している。
時刻t7で次のウォッチドッグパルスが出力された場合についても、時刻t6の場合と同様である。
時刻t8でマイコン11が出力ポート113をロウアクティブにしてマスク信号を無効にすると共に、指示信号に応じて出力ポート114から出力するスイッチ制御信号をオンにした場合、スイッチ制御信号(オン)が抵抗器R19を介して出力端子17に与えられるため、スイッチ5がオンしてヘッドライト6の点灯が保持される。
マスク信号が無効となった後、時刻t9でウォッチドッグパルスが出力された場合、トランジスタ14からなるマスク回路がウォッチドッグパルスを反転増幅し、マスク回路の出力信号が立ち下がる。この出力信号はフリップフロップ回路13のリセット端子134に与えられるため、フリップフロップ回路13のQ端子135がリセットされる。この場合、トランジスタ15,16からなるAND回路のAND条件が成立しないことからダイオードD11が非導通となるが、既にスイッチ制御信号がオンしているため、スイッチ5がオンし続けてヘッドライト6の点灯が保持される。
本実施の形態1では、図2に示す時刻t0から少なくとも時刻t9までの間、指示信号がオンし続ける場合を例にして説明したが、時刻t4でマイコン11がリセットされてから、時刻t8でスイッチ制御信号がオンに制御されるまでの間に指示信号がオンからオフ、及びオフからオンに変化した場合は、指示信号に応じてヘッドライト6が点灯から消灯、及び消灯から点灯に変化することは言うまでもない。
また、指示信号がオフし続ける場合は、時刻t0から時刻t9までの間において、マスク回路を用いずともスイッチ制御信号がオフし続け、且つ、トランジスタ15,16からなるAND回路のAND条件が成立せずにダイオードD11が非導通となるため、出力端子17がロウレベルとなってヘッドライト6が消灯し続ける。
以上のように本実施の形態1によれば、外部のANDゲート4からの指示信号によって半導体リレーからなるスイッチ5のオン/オフが指示されており、マイコン11が、指示信号及び所定の監視信号に基づいてスイッチ5のオン/オフを制御すると共に、ウォッチドッグパルスを生成する。そのウォッチドッグパルスに基づいてウォッチドッグ回路12が生成したリセット信号によってマイコン11がリセットされた場合、フリップフロップ回路13のQ端子135がセットされる。フリップフロップ回路13のQ端子135はマスク回路で反転増幅されたウォッチドッグパルスによってリセットされる。マイコン11は、リセットが解除されてからスイッチ5のオン/オフを制御し始めるまでの間、出力ポート113からマスク信号を出力し、マスク回路によってウォッチドッグパルスをマスクする。リセット信号によってフリップフロップ回路13のQ端子135がセットされた場合は、マイコン11の制御によることなく指示信号に応じてスイッチをオン/オフさせる。
つまり、マイコン11が制御不能となってウォッチドッグパルスが生成されなくなった場合、リセット信号がマイコン11に与えられてスイッチ5のオン/オフが制御されなくなる一方で、リセット信号によってフリップフロップ回路13のQ端子135がセットされるため、指示信号そのものに応じてスイッチ5がオン/オフされるフェイルセーフ状態となる。マイコン11のリセットが解除されてマイコン11の動作が再開してから、マイコン11がスイッチ制御信号によってスイッチ5のオン/オフを制御し始めるまでの間は、マスク回路によってウォッチドッグパルスがマスクされるため、フリップフロップ回路13のQ端子135がセット状態に保持されてフェイルセーフ状態が継続する。
従って、スイッチ5をオン/オフに制御するマイコン11が異常状態に陥ってリセットされた場合であっても、外部からの信号に応じてスイッチ5をオン/オフさせることが可能となる。
(変形例)
実施の形態1が、トランジスタ14,15,16及びダイオードD11等のディスクリート部品を多用して構成した形態であるのに対し、実施の形態1の変形例は、可能な限り汎用ロジックICで構成した形態である。
図3は、実施の形態1の変形例に係るフェイルセーフ回路の構成例を示す回路図である。図中1Bはフェイルセーフ回路であり、フェイルセーフ回路1Bは、外部のANDゲート4から入力端子10を介して入力される指示信号に基づいて、半導体リレーからなるスイッチ5のオン/オフを制御するマイコン11と、該マイコン11が生成したハイアクティブのウォッチドッグパルスに基づいてロウアクティブのリセット信号を生成するウォッチドッグ回路12と、SRフリップフロップからなるフリップフロップ回路23とを備える。
ウォッチドッグパルスを出力するマイコン11の出力ポート111は、ウォッチドッグ回路12の入力端子121及びNANDゲート24の一入力端子に接続されている。リセット信号を出力するウォッチドッグ回路12の出力端子122は、マイコン11のリセット端子112、及びフリップフロップ回路23のセット端子233に接続されている。NANDゲート24の出力端子は、フリップフロップ回路23のリセット端子234に接続されている。
フリップフロップ回路23のQ端子235は、ANDゲート25の一入力端子に接続されている。ANDゲート25の他入力端子は、フェイルセーフ回路1Bの入力端子10に接続されており、外部からの指示信号が与えられる。ANDゲート25の出力端子は、ORゲート26の一入力端子及び出力端子を介してフェイルセーフ回路1Bの出力端子17に接続されている。
マイコン11の出力ポート113は、抵抗器R21によって電圧Vccにプルアップされると共に、インバータ27を介してNANDゲート24の他入力端子に接続されている。マイコン11の出力ポート114は、抵抗器R18によって接地電位にプルダウンされると共に、ORゲート26の他入力端子及び出力端子を介して出力端子17に接続されている。
その他、実施の形態1に対応する箇所には同様の符号を付して、その詳細な説明を省略する。
NANDゲート24は、マイコン11の出力ポート113からインバータ27に与えられる信号がロウレベルの場合、一入力端子に与えられるウォッチドッグパルスを反転して、ロウアクティブのウォッチドッグパルスをフリップフロップ回路23のリセット端子234に与える。一方、マイコン11の出力ポート113からインバータ27に与えられる信号がハイレベルの場合、NANDゲート24は、リセット端子234に接続された出力端子をハイレベルに保持する。つまり、NANDゲート24及びインバータ27がマスク回路を構成し、マイコン11の出力ポート113から出力される信号がマスク信号であり、マイコン11がNANDゲート24及びインバータ27を用いてウォッチドッグパルスをマスクするように動作する。
以上のフェイルセーフ回路1Bは、実施の形態1の図1に示すフェイルセーフ回路1に対して、トランジスタ14からなるマスク回路をNANDゲート24及びインバータ27で置き換え、トランジスタ15,16からなるAND回路をANDゲート25で置き換え、ダイオードD11及び抵抗器R19からなるOR回路をORゲート26で置き換え、更に、NANDゲート131,132からなるフリップフロップ回路13をSRフリップフロップからなるフリップフロップ回路23で置き換えたものである。従って、フェイルセーフ回路1Bによって実現されるフェイルセーフ動作については、実施の形態1で図2を用いて説明した場合と全く同様である。
なお、マイコン11がリセットされることによって、出力ポート113が一時的にハイインピーダンスの状態になる場合は、インバータ27の入力端子がハイレベルとなり、NANDゲート24の他入力端子がロウレベルとなってウォッチドッグパルスがマスクされるため、図2に示す時刻t4から時刻t5までの間もマスク信号が有効となる。
以上のように本実施の形態1の変形例によれば、実施の形態1に係るフェイルセーフ回路1と同様の効果を奏することが可能となる。
(実施の形態2)
実施の形態1及びその変形例は、マイコン11の出力ポート114が抵抗器R18で接地電位にプルダウンされており、マイコン11のリセット時におけるヘッドライト6の消灯を防止する形態であるのに対し、実施の形態2は、マイコン11の出力ポート114がオープンドレイン(又はオープンコレクタ)であって他の抵抗器でプルアップされており、マイコン11のリセット時におけるヘッドライト6の点灯を防止する形態である。本実施の形態2では、出力ポート113もオープンドレイン(又はオープンコレクタ)であるものとする。
図4は、本発明の実施の形態2に係るフェイルセーフ回路の構成例を示す回路図である。図中1Cはフェイルセーフ回路であり、フェイルセーフ回路1Cは、外部のANDゲート4から入力端子10を介して入力される指示信号に基づいて、半導体リレーからなるスイッチ5のオン/オフを制御するマイコン11と、該マイコン11が生成したハイアクティブのウォッチドッグパルスに基づいてロウアクティブのリセット信号を生成するウォッチドッグ回路12と、SRフリップフロップからなるフリップフロップ回路23とを備える。
ウォッチドッグパルスを出力するマイコン11の出力ポート111は、ウォッチドッグ回路12の入力端子121及びNANDゲート24の一入力端子に接続されている。リセット信号を出力するウォッチドッグ回路12の出力端子122は、マイコン11のリセット端子112、及びフリップフロップ回路23のセット端子233に接続されている。NANDゲート24の出力端子は、フリップフロップ回路23のリセット端子234に接続されている。
フリップフロップ回路23のQ端子235は、ANDゲート25の一入力端子に接続されている。ANDゲート25の他入力端子は、フェイルセーフ回路1Cの入力端子10からの信号を反転するインバータ31の出力端子に接続されており、外部からの指示信号が反転して与えられる。ANDゲート25の出力端子は、NORゲート36の一入力端子及び出力端子を介してフェイルセーフ回路1Cの出力端子17に接続されている。
マイコン11のオープンドレイン(又はオープンコレクタ)の出力ポート113は、抵抗器R21によって電圧Vccにプルアップされると共に、インバータ27を介してNANDゲート24の他入力端子に接続されている。マイコン11のオープンドレイン(又はオープンコレクタ)の出力ポート114は、抵抗器R31によって電圧Vccにプルアップされると共に、NORゲート36の他入力端子及び出力端子を介して出力端子17に接続されている。
その他、実施の形態1及びその変形例に対応する箇所には同様の符号を付して、その詳細な説明を省略する。
以上のフェイルセーフ回路1Cは、実施の形態1の変形例の図3に示すフェイルセーフ回路1Bに対して、ANDゲート25の他入力端子にインバータ31を介装させ、ORゲート26をNORゲート36で置き換え、マイコン11の出力ポート114をプルダウンする抵抗器R18をプルアップする抵抗器R31で置き換え、更に、出力ポート114及びNORゲート36の間にインバータ32を介装させたものである。
次に、フェイルセーフ回路1Cのフェイルセーフ動作について説明する。
図5は、実施の形態2に係るフェイルセーフ回路1Cの動作を説明するためのタイミングチャートである。図5に示す8つのタイミング図では、何れも同一の時間軸を横軸としてあり、縦軸には、図2と同じ信号等の状態を示してある。また、一点鎖線で示す信号は、本実施の形態2では出現しない信号を表している。
本実施の形態2では、入力端子10から入力される指示信号がオフであり、これに応じてヘッドライト6を消灯し続けるものとする。つまり、図5に示す時刻t0より前から、マイコン11が出力するスイッチ制御信号がオフに保持されており、フリップフロップ回路23のQ端子235がリセットされている。これにより、ANDゲート25のAND条件が成立しないことからNORゲート36の一入力端子がロウレベルとなる一方で、マイコン11からのスイッチ制御信号(オフ)がインバータ32及びNORゲート36を介して出力端子17に与えられるため、スイッチ5がオフしてヘッドライト6が消灯し続けることとなる。更に、時刻t0より前からマイコン11がウォッチドッグパルスを略周期的に出力しているため、ウォッチドッグ回路12が出力するリセット信号がオフに保持されており、マイコン11が出力ポート113から出力するマスク信号がロウレベルの無効状態に保持されている。
時刻t0及び時刻t2での各部の動作は、実施の形態1における図2の場合と同様である。
時刻t3でマイコン11から出力されるべきウォッチドッグパルス(一点鎖線で示す)が出力されなかった場合、例えば時刻t4でウォッチドッグ回路12がリセット信号を生成する。これにより、マイコン11がリセットされて出力ポート113がオープンドレインのインアクティブ状態となるが、出力ポート113が抵抗器R21でプルアップされているため、マスク信号が有効となる。また、リセット信号がフリップフロップ回路23のセット端子233に与えられるため、Q端子235がセットされる。
更に、マイコン11がリセットされたことによって、出力ポート114がオープンドレインのインアクティブ状態となるが、出力ポート114が抵抗器R31でプルアップされているため、スイッチ制御信号がオンとなる。この場合、Q端子235がセットされており、指示信号がオフであるから、ANDゲート25のAND条件が成立してNORゲート36を介してロウレベルの信号が出力端子17に与えられ、スイッチ5がオフしてヘッドライト6が消灯し続けることとなる。
時刻t5での各部の動作は、実施の形態1における図2の場合と同様である。
時刻t6では、マイコン11がウォッチドッグパルスを出力し始める。ここで、仮にマスク信号が常時無効の場合(一点鎖線で示す)、即ち、インバータ27の入力端子が常時ロウレベルに保持されている場合、NANDゲート24及びインバータ27からなるマスク回路の出力信号が立ち下がり(一点鎖線で示す)、この信号がフリップフロップ回路23のリセット端子234に与えられてQ端子235がリセットされる(一点鎖線で示す)。この場合、ANDゲート25のAND条件が成立しないことからNORゲート36の一入力端子がロウレベルとなってNORゲート36が単なるインバータとして動作する。一方、マイコン11によるスイッチ制御信号の制御が再開されていないため、出力ポート114からインバータ32及びNORゲート36を介して出力端子17にハイレベルの信号が与えられ、スイッチ5がオンしてヘッドライト6が点灯することとなる(一点鎖線で示す)。
つまり、本実施の形態2では、時刻t6におけるマスク信号を有効にすることにより、マイコン11のリセット時におけるヘッドライト6の点灯を防止している。
時刻t7で次のウォッチドッグパルスが出力された場合についても、時刻t6の場合と同様である。
時刻t8でマイコン11が出力ポート113をロウアクティブにしてマスク信号を有効にすると共に、指示信号に応じて出力ポート114から出力するスイッチ制御信号をオフにした場合、スイッチ制御信号(オフ)がインバータ32及びNORゲート36を介して出力端子17に与えられるため、スイッチ5がオフしてヘッドライト6の消灯が保持される。
マスク信号が無効となった後、時刻t9でウォッチドッグパルスが出力された場合、マスク回路が有するNANDゲート24がウォッチドッグパルスを反転し、マスク回路の出力信号が立ち下がる。この出力信号はフリップフロップ回路23のリセット端子234に与えられるため、フリップフロップ回路23のQ端子235がリセットされる。この場合、ANDゲート25のAND条件が成立しないことからNORゲート36の一入力端子がロウレベルとなってNORゲート36が単なるインバータとして動作するが、既にスイッチ制御信号がオフしているため、スイッチ5がオフし続けてヘッドライト6の消灯が保持される。
本実施の形態2では、図5に示す時刻t0から少なくとも時刻t9までの間、指示信号がオフし続ける場合を例にして説明したが、時刻t4でマイコン11がリセットされてから、時刻t8でスイッチ制御信号がオフに制御されるまでの間に指示信号がオフからオン、及びオンからオフに変化した場合は、指示信号に応じてヘッドライト6が消灯から点灯、及び点灯から消灯に変化することは言うまでもない。
また、指示信号がオンし続ける場合は、時刻t0から時刻t9までの間において、マスク回路を用いずともスイッチ制御信号がオンし続けてNORゲート36の他入力端子がロウレベルとなり、且つ、ANDゲート25のAND条件が成立せずにNORゲート36の一入力端子がロウレベルとなるため、出力端子17がハイレベルとなってヘッドライト6が点灯し続ける。
以上のように本実施の形態2によれば、マイコン11が制御不能となってウォッチドッグパルスが生成されなくなった場合、実施の形態1の場合と同様に、リセット信号がマイコン11に与えられてスイッチ5のオン/オフが制御されなくなる一方で、リセット信号によってフリップフロップ回路23のQ端子235がセットされるため、指示信号そのものに応じてスイッチ5がオン/オフされるフェイルセーフ状態となる。マイコン11のリセットが解除されてマイコンの動作が再開してから、マイコン11がスイッチ制御信号によってスイッチ5のオン/オフを制御し始めるまでの間は、マスク回路によってウォッチドッグパルスがマスクされるため、フリップフロップ回路23のQ端子235がセット状態に保持されてフェイルセーフ状態が継続する。
従って、スイッチ5をオン/オフに制御するマイコン11が異常状態に陥ってリセットされた場合であっても、外部からの信号に応じてスイッチ5をオン/オフさせることが可能となる。
また、実施の形態1、実施の形態1の変形例、及び実施の形態2によれば、マスク回路及びスイッチ5の夫々が、マイコン11の出力ポート113及び114から出力される信号によって制御される。
つまり、マイコン11の出力ポート113及び114夫々によって、マスク回路に与えるマスク信号、及びスイッチ5のオン/オフを制御する制御信号を出力することにより、回路構成を簡略化することが可能となる。
更に、実施の形態1、実施の形態1の変形例、及び実施の形態2によれば、スイッチ5のオン/オフの別が、指示信号の信号レベルのハイ/ロウによって指示されるため、スイッチ5のオン/オフの別が、例えばデータ信号の内容によって指示される場合と比較して回路構成を簡略化することが可能となる。
(実施の形態3)
実施の形態1が、フェイルセーフ回路1の電源が喪失した場合を考慮しない形態であるのに対し、実施の形態3は、フェイルセーフ回路の電源が喪失した場合にも本願発明の課題が達成される形態である。
図6は、本発明の実施の形態3に係るフェイルセーフ回路の構成例を示す回路図である。図中1Dはフェイルセーフ回路であり、フェイルセーフ回路1Dは、一部を除いて本発明の実施の形態1に係るフェイルセーフ回路1と同様の構成であるため、構成が異なる部分を中心に説明する。
ウォッチドッグパルスを出力するマイコン11の出力ポート111に一端が接続されている抵抗器R10の他端は、NPN型のトランジスタ14のベースに接続されている。トランジスタ14のコレクタは、NANDゲート131及び132からなるフリップフロップ回路13のリセット端子134に接続されている。リセット端子134は、NANDゲート132の内部で電源の電圧にプルアップされている。
フリップフロップ回路13のQ端子135は、抵抗器R13を介してNPN型のトランジスタ15のベースに接続されている。トランジスタ15のベース及びエミッタ間には抵抗器R14が接続されている。トランジスタ15のコレクタは、抵抗器R15を介してNPN型のトランジスタ16bのベースに接続されている。トランジスタ16bのベース及びエミッタ間には抵抗器R16が接続されている。トランジスタ16bのエミッタは、接地電位に接続されている。トランジスタ16bのコレクタは、抵抗器R17bを介してフェイルセーフ回路1Dの入力端子10に接続されており、抵抗器R17bを介して外部からの指示信号が与えられる。トランジスタ16bのコレクタは、また、順方向のダイオードD11を介してフェイルセーフ回路1Dの出力端子17に接続されている。
マイコン11の出力ポート114は、抵抗器R18によって接地電位にプルダウンされると共に、抵抗器R19を介して出力端子17に接続されている。抵抗器R19の抵抗値は、抵抗器R17bの抵抗値より十分大きくしてあり、ダイオードD11及び抵抗器R19が、OR回路を構成している。
フェイルセーフ回路1Dは、また、車載バッテリの電圧VBを降圧して5Vの電圧Vccを生成する電源回路(電源に相当)18を備える。電圧Vccは、マイコン11、ウォッチドッグ回路12及びフリップフロップ回路13に供給されると共に、一端がトランジスタ15のコレクタに接続された抵抗器R20の他端に印加される。電源回路18は、例えばウォッチドッグ回路12と一体化されていてもよい。
トランジスタ15,16による従属接続回路は、フリップフロップ回路13のQ端子135から出力されるQ信号がハイレベルになり、且つ入力端子10から抵抗器R17bを介してトランジスタ16bのコレクタに与えられる指示信号がハイレベルになった場合、ダイオードD11のアノードにハイレベルの信号を与える。つまり、トランジスタ15,16による従属接続回路及び抵抗器R17bが、上記Q信号及び指示信号のANDをとるAND回路を構成する。
その他、実施の形態1に対応する箇所には同様の符号を付して、その詳細な説明を省略する。
次に、フェイルセーフ回路1Dのフェイルセーフ動作について説明する。実施の形態3に係るフェイルセーフ回路1Dの動作を説明するためのタイミングチャートは、電源回路18が正常に動作している限り、実施の形態1で図2に示したものと全く同一となるため、ここでは図2を引用して説明する。
本実施の形態3では、入力端子10から入力される指示信号がオンであり、これに応じてヘッドライト6を点灯し続けるものとする。つまり、図2に示す時刻t0より前から、マイコン11が出力するスイッチ制御信号がオン(ハイレベル)に保持されており、リップフロップ回路13のQ端子135がリセットされている。これにより、トランジスタ15,16bによる従属接続回路及び抵抗器R17bからなるAND回路のAND条件が成立しないことからダイオードD11が非導通となる一方で、マイコン11からのスイッチ制御信号(オン)が抵抗器R19を介して出力端子17に与えられるため、スイッチ5がオンしてヘッドライト6が点灯し続けることとなる。更に、時刻t0より前からマイコン11がウォッチドッグパルスを略周期的に出力しているため、ウォッチドッグ回路12が出力するリセット信号がオフに保持されており、マイコン11が出力ポート113から出力するマスク信号がロウレベルの無効状態に保持されている。
時刻t1からt3までの各部の動作は、実施の形態1の場合と全く同様であるため、その説明を省略する。
時刻t4でウォッチドッグ回路12がリセット信号を生成した場合、マイコン11がリセットされて出力ポート113がロウレベルとなり、マスク信号が無効の状態に保持される。また、リセット信号がフリップフロップ回路13のセット端子133に与えられるため、Q端子135がセットされる。
更に、マイコン11がリセットされたことによって、出力ポート114がロウレベルとなり、スイッチ制御信号がオフとなる。ここで、マイコン11がリセットされることによって、出力ポート114が一時的にハイインピーダンスの状態になる場合であっても、出力ポート114が抵抗器R18によってロウレベルにプルダウンされて、スイッチ制御信号がオフとなる。この場合、Q端子135がセットされており、指示信号がオンであるから、トランジスタ15,16bによる従属接続回路及び抵抗器R17bからなるAND回路のAND条件が成立してダイオードD11が導通することにより、ハイレベルの信号が出力端子17に与えられ、スイッチ5がオンしてヘッドライト6が点灯し続けることとなる。
時刻t5では、ウォッチドッグ回路12が出力するリセット信号がオフとなり、リセットを解除されたマイコン11が初期化を開始して出力ポート113をハイレベルに設定することによって、マスク信号が有効となる。
時刻t6では、マイコン11がウォッチドッグパルスを出力し始める。ここで、仮にマスク信号が常時無効の場合(一点鎖線で示す)、即ち、トランジスタ14のエミッタが常時ロウレベルに保持されている場合、トランジスタ14からなるマスク回路の出力信号が立ち下がり(一点鎖線で示す)、この信号がフリップフロップ回路13のリセット端子134に与えられてQ端子135がリセットされる(一点鎖線で示す)。この場合、トランジスタ15,16bによる従属接続回路及び抵抗器R17bからなるAND回路のAND条件が成立しないことからダイオードD11が非導通となる。一方、マイコン11によるスイッチ制御信号の制御が再開されていないため、出力ポート114から抵抗器R19を介して出力端子17にロウレベルの信号が与えられ、スイッチ5がオフしてヘッドライト6が消灯することとなる(一点鎖線で示す)。
つまり、本実施の形態3では、時刻t6におけるマスク信号を有効にすることにより、マイコン11のリセット時におけるヘッドライト6の消灯を防止している。
時刻t7で次のウォッチドッグパルスが出力された場合についても、時刻t6の場合と同様である。
時刻t8でマイコン11が出力ポート113をロウアクティブにしてマスク信号を無効にすると共に、指示信号に応じて出力ポート114から出力するスイッチ制御信号をオンにした場合、スイッチ制御信号が抵抗器R19を介して出力端子17に与えられるため、スイッチ5がオンしてヘッドライト6の点灯が保持される。
マスク信号が無効となった後、時刻t9でウォッチドッグパルスが出力された場合、トランジスタ14からなるマスク回路がウォッチドッグパルスを反転増幅し、マスク回路の出力信号が立ち下がる。この出力信号はフリップフロップ回路13のリセット端子134に与えられるため、フリップフロップ回路13のQ端子135がリセットされる。この場合、トランジスタ15,16bによる従属接続回路及び抵抗器R17bからなるAND回路のAND条件が成立しないことからダイオードD11が非導通となるが、既にスイッチ制御信号がオンしているため、スイッチ5がオンし続けてヘッドライト6の点灯が保持される。
本実施の形態3では、図2に示す時刻t0から少なくとも時刻t9までの間、指示信号がオンし続ける場合を例にして説明したが、時刻t4でマイコン11がリセットされてから、時刻t8でスイッチ制御信号がオンに制御されるまでの間に指示信号がオンからオフ、及びオフからオンに変化した場合は、指示信号に応じてヘッドライト6が点灯から消灯、及び消灯から点灯に変化することは言うまでもない。
また、指示信号がオフし続ける場合は、時刻t0から時刻t9までの間において、マスク回路を用いずともスイッチ制御信号がオフし続け、且つ、トランジスタ15,16bによる従属接続回路及び抵抗器R17bからなるAND回路のAND条件が成立せずにダイオードD11が非導通となるため、出力端子17がロウレベルとなってヘッドライト6が消灯し続ける。
さて、電源回路18が、故障等の原因によって電圧Vccを生成しなくなった場合、マイコン11は、出力ポート114から出力するスイッチ制御信号をオンに保持することができなくなる。これと同時に、フリップフロップ回路13に電圧Vccが供給されなくなり、Q端子135がロウレベル又はハイインピーダンス状態となる。この場合、抵抗器R20及びR15を介してトランジスタ16bにベース電流を供給する電圧Vccが喪失してトランジスタ16bがオフとなるため、入力端子10から抵抗器R17bを介して入力される指示信号(オン)が、ダイオードD11を介して出力端子17に与えられてスイッチ5のオンが保持される。
その間に指示信号がオフとなった場合は、ダイオードD11が非導通となるのに対して、出力端子17が抵抗器R18及びR19によって接地電位にプルダウンされるため、スイッチ5がオフしてヘッドライト6が消灯する。つまり、5Vの電源が喪失した場合であっても、指示信号のオン/オフに応じてヘッドライト6が点灯/消灯する。
以上のように本実施の形態3によれば、外部のANDゲート4からの指示信号によって半導体リレーからなるスイッチ5のオン/オフが指示されており、マイコン11が、指示信号及び所定の監視信号に基づいてスイッチ5のオン/オフを制御すると共に、ウォッチドッグパルスを生成する。そのウォッチドッグパルスに基づいてウォッチドッグ回路12が生成したリセット信号によってマイコン11がリセットされた場合、フリップフロップ回路13のQ端子135がセットされる。フリップフロップ回路13のQ端子135はマスク回路で反転増幅されたウォッチドッグパルスによってリセットされる。マイコン11は、リセットが解除されてからスイッチ5のオン/オフを制御し始めるまでの間、出力ポート113からマスク信号を出力し、マスク回路によってウォッチドッグパルスをマスクする。リセット信号によってフリップフロップ回路13のQ端子135がセットされた場合、及びフリップフロップ回路13の電圧Vccが喪失した場合は、マイコン11の制御によることなく指示信号に応じてスイッチ5をオン/オフさせる。
つまり、マイコン11が制御不能となってウォッチドッグパルスが生成されなくなった場合、リセット信号がマイコン11に与えられてスイッチ5のオン/オフが制御されなくなる一方で、リセット信号によってフリップフロップ回路13のQ端子135がセットされるため、指示信号そのものに応じてスイッチ5がオン/オフされるフェイルセーフ状態となる。マイコン11のリセットが解除されてマイコン11の動作が再開してから、マイコン11がスイッチ制御信号によってスイッチ5のオン/オフを制御し始めるまでの間は、マスク回路によってウォッチドッグパルスがマスクされるため、フリップフロップ回路13のQ端子135がセット状態に保持されてフェイルセーフ状態が継続する。加えて、フリップフロップ回路13に電圧Vccが供給されなくなったことによってフリップフロップ回路13がセットされなくなった場合にも、指示信号そのものに応じてスイッチ5がオン/オフされるようにする。
従って、スイッチ5をオン/オフに制御するマイコン11が異常状態に陥ってリセットされた場合、及びスイッチ5の制御をバックアップする回路の電源が喪失した場合に、外部からの信号に応じてスイッチ5をオン/オフさせることが可能となる。
(変形例)
実施の形態3が、能動部品であるトランジスタ14,15,16bを含めて構成した形態であるのに対し、実施の形態3の変形例は、トランジスタを含めずに構成した形態である。
図7は、実施の形態3の変形例に係るフェイルセーフ回路の構成例を示す回路図である。図中1Eはフェイルセーフ回路であり、フェイルセーフ回路1Eは、外部のANDゲート4から入力端子10を介して入力される指示信号に基づいて、半導体リレーからなるスイッチ5のオン/オフを制御するマイコン11と、該マイコン11が生成したハイアクティブのウォッチドッグパルスに基づいてロウアクティブのリセット信号を生成するウォッチドッグ(電源)回路22と、SRフリップフロップからなるフリップフロップ回路23とを備える。ウォッチドッグ(電源)回路22は、電源回路の機能も兼ね備えており、外部から供給される車載バッテリの電圧VBを降圧して5Vの電圧Vccを生成する。
ウォッチドッグパルスを出力するマイコン11の出力ポート111は、ウォッチドッグ(電源)回路22の入力端子221及びNANDゲート24の一入力端子に接続されている。リセット信号を出力するウォッチドッグ(電源)回路22の出力端子222は、マイコン11のリセット端子112、及びフリップフロップ回路23のセット端子233に接続されている。NANDゲート24の出力端子は、フリップフロップ回路23のリセット端子234に接続されている。
フリップフロップ回路23のQ端子235は、ダイオードD21のカソードに接続されている。ダイオードD21のアノードは、抵抗器R17bを介してフェイルセーフ回路1Eの入力端子10に接続されており、外部からの指示信号が与えられる。ダイオードD21のアノード及び抵抗器R17bの接続点は、順方向のダイオードD11を介してフェイルセーフ回路1Eの出力端子17に接続されている。
マイコン11の出力ポート113は、抵抗器R21によって電圧Vccにプルアップされると共に、インバータ27を介してNANDゲート24の他入力端子に接続されている。マイコン11の出力ポート114は、抵抗器R18によって接地電位にプルダウンされると共に、抵抗器R19を介して出力端子17に接続されている。抵抗器R19の抵抗値は、抵抗器R17bの抵抗値より十分大きくしてあり、ダイオードD11及び抵抗器R19が、OR回路を構成するのは、実施の形態3における図6の場合と同様である。
一方、ダイオードD21のアノード及び抵抗器R17bの接続点は、フリップフロップ回路23のQ端子235から出力されるQ信号がハイレベルになり、且つ入力端子10から抵抗器R17bを介して与えられる指示信号がハイレベルになった場合にハイレベルとなる。つまり、ダイオードD21及び抵抗器R17bが、上記Q信号及び指示信号のANDをとるAND回路を構成する。
ウォッチドッグ(電源)回路22が生成した電圧Vccは、マイコン11、フリップフロップ回路23、NANDゲート24及びインバータ27に供給されると共に、マイコン11の出力ポート113に一端が接続された抵抗器R21の他端に印加される。ウォッチドッグ(電源)回路22は、実施の形態1で用いたウォッチドッグ回路12と電源回路18とに分離されていてもよい。
NANDゲート24、インバータ27、及びフリップフロップ回路23に係る動作は、実施の形態1の変形例で図3を用いて説明したので、ここでの説明を省略する。
その他、実施の形態3に対応する箇所には同様の符号を付して、その詳細な説明を省略する。
以上のフェイルセーフ回路1Eは、実施の形態3の図6に示すフェイルセーフ回路1Dに対して、トランジスタ14からなるマスク回路をNANDゲート24及びインバータ27で置き換え、トランジスタ15,16bによる従属接続回路及び抵抗器R17bからなるAND回路を、ダイオードD21及び抵抗器R17bからなるAND回路で置き換え、更に、NANDゲート131,132からなるフリップフロップ回路13をSRフリップフロップからなるフリップフロップ回路23で置き換えたものである。従って、ウォッチドッグ(電源)回路22によって電圧Vccが生成されている限り、フェイルセーフ回路1Eによって実現されるフェイルセーフ動作については、実施の形態3で図6を用いて説明した場合と全く同様である。
さて、ウォッチドッグ(電源)回路22が、故障等の原因によって電圧Vccを生成しなくなった場合、実施の形態1の場合と同様に、フリップフロップ回路23に電圧Vccが供給されなくなり、Q端子235がロウレベル又はハイインピーダンス状態となる。ここで、フリップフロップ回路23のQ端子235は、いわゆる出力トレラント機能を有しており、供給される電源の電圧が0Vの場合であっても、外部からQ端子235に電流が流れ込まないようになっている。よって、入力端子10から抵抗器R17b及びダイオードD11を介して入力される指示信号(オン)が出力端子17に与えられてスイッチ5のオンが保持される。
その間に指示信号がオフとなった場合は、ダイオードD11が非導通となるのに対して、出力端子17が抵抗器R18及びR19によって接地電位にプルダウンされるため、スイッチ5がオフしてヘッドライト6が消灯する。つまり、5Vの電源が喪失した場合であっても、指示信号のオン/オフに応じてヘッドライト6が点灯/消灯する。
以上のように本実施の形態3の変形例によれば、実施の形態3に係るフェイルセーフ回路1Dと同様の効果を奏することが可能となる。
(実施の形態4)
実施の形態3及びその変形例は、マイコン11の出力ポート114が抵抗器R18で接地電位にプルダウンされており、マイコン11のリセット時におけるヘッドライト6の消灯を防止する形態であるのに対し、実施の形態4は、マイコン11の出力ポート114がオープンドレイン(又はオープンコレクタ)であって他の抵抗器でプルアップされており、マイコン11のリセット時におけるヘッドライト6の点灯を防止する形態である。本実施の形態4では、出力ポート113もオープンドレイン(又はオープンコレクタ)であるものとする。
図8は、本発明の実施の形態4に係るフェイルセーフ回路の構成例を示す回路図である。図中1Fはフェイルセーフ回路であり、フェイルセーフ回路1Fは、外部のANDゲート4から入力端子10を介して入力される指示信号に基づいて、半導体リレーからなるスイッチ5のオン/オフを制御するマイコン11と、該マイコン11が生成したハイアクティブのウォッチドッグパルスに基づいてロウアクティブのリセット信号を生成するウォッチドッグ(電源)回路22と、SRフリップフロップからなるフリップフロップ回路23とを備える。ウォッチドッグ(電源)回路22は、車載バッテリの電圧VBを降圧して5Vの電圧Vccを生成する。
ウォッチドッグパルスを出力するマイコン11の出力ポート111は、ウォッチドッグ(電源)回路22の入力端子221及びNANDゲート24の一入力端子に接続されている。リセット信号を出力するウォッチドッグ(電源)回路22の出力端子222は、マイコン11のリセット端子112、及びフリップフロップ回路23のセット端子233に接続されている。NANDゲート24の出力端子は、フリップフロップ回路23のリセット端子234に接続されている。
フリップフロップ回路23の反転出力端子(以下、Qバー端子という)236は、ダイオードD31のアノードに接続されている。ダイオードD31のカソードは、抵抗器R17bを介してフェイルセーフ回路1Fの入力端子10に接続されており、抵抗器R17bを介して外部からの指示信号が与えられる。ダイオードD31のカソード及び抵抗器R17bの接続点は、逆方向のダイオードD32を介してフェイルセーフ回路1Fの出力端子17に接続されている。
マイコン11のオープンドレイン(又はオープンコレクタ)の出力ポート113は、抵抗器R21によって電圧Vccにプルアップされると共に、インバータ27を介してNANDゲート24の他入力端子に接続されている。マイコン11のオープンドレイン(又はオープンコレクタ)の出力ポート114は、電圧VBを抵抗器R31及びR32からなる分圧回路で分圧した電圧(例えば略5V)にプルアップされると共に、出力端子17に接続されている。
ダイオードD31及び抵抗器R17bの接続点は、フリップフロップ回路23のQバー端子236から出力されるQバー信号がハイレベルになるか、又は入力端子10から抵抗器R17bを介して与えられる指示信号がハイレベルになった場合にハイレベルとなる。つまり、ダイオードD31及び抵抗器R17bが、上記Qバー信号及び指示信号のORをとるOR回路を構成する。
一方、抵抗器R31及びR32の並列抵抗値は、抵抗器R17bの抵抗値より十分大きくしてあり、ダイオードD32は、ダイオードD31及び抵抗器R17bによるOR回路のOR条件が成立しない場合に導通して、出力端子17にロウレベルの信号を与える。
その他、実施の形態3及びその変形例に対応する箇所には同様の符号を付して、その詳細な説明を省略する。
以上のフェイルセーフ回路1Fは、実施の形態3の変形例の図7に示すフェイルセーフ回路1Eに対して、ダイオードD21と極性が異なるダイオードD31をQバー端子236に接続し、ダイオードD11を極性が異なるダイオードD32で置き換え、マイコン11の出力ポート114をプルダウンする抵抗器R18を、プルアップする抵抗器R31及びR32で置き換え、更に、抵抗器R19を配線で置き換えたものである。
次に、フェイルセーフ回路1Fのフェイルセーフ動作について説明する。実施の形態4に係るフェイルセーフ回路1Fの動作を説明するためのタイミングチャートは、後述するように結果的に実施の形態2で図5に示したものと全く同一となるため、ここでは図5を引用して説明する。
本実施の形態4では、入力端子10から入力される指示信号がオフであり、これに応じてヘッドライト6を消灯し続けるものとする。つまり、図5に示す時刻t0より前から、マイコン11が出力するスイッチ制御信号がオフに保持されており、フリップフロップ回路23のQ端子235がリセットされてQバー端子236の信号レベルがハイとなっている。これにより、ダイオードD31及び抵抗器R17bからなるOR回路のOR条件が成立してダイオードD32が非導通となる一方で、マイコン11からのスイッチ制御信号(オフ)が出力端子17に与えられるため、スイッチ5がオフしてヘッドライト6が消灯し続けることとなる。更に、時刻t0より前からマイコン11がウォッチドッグパルスを略周期的に出力しているため、ウォッチドッグ(電源)回路22が出力するリセット信号がオフに保持されており、マイコン11が出力ポート113から出力するマスク信号がロウレベルの無効状態に保持されている。
時刻t0及び時刻t2での各部の動作は、実施の形態1及び3における図2の場合と同様である。
時刻t3でマイコン11から出力されるべきウォッチドッグパルス(一点鎖線で示す)が出力されなかった場合、例えば時刻t4でウォッチドッグ(電源)回路22がリセット信号を生成する。これにより、マイコン11がリセットされて出力ポート113がオープンドレインのインアクティブ状態となるが、出力ポート113が抵抗器R21でプルアップされているため、マスク信号が有効となる。また、リセット信号がフリップフロップ回路23のセット端子233に与えられるため、Q端子235がセットされてQバー端子236の信号レベルがロウとなる。
更に、マイコン11がリセットされたことによって、出力ポート114がオープンドレインのインアクティブ状態となるが、出力ポート114が、電圧VBを抵抗器R31及びR32で分圧した電圧にプルアップされているため、スイッチ制御信号がオンとなる。この場合、Qバー端子236の信号レベルがロウであり、指示信号がオフであるから、ダイオードD31及び抵抗器R17bからなるOR回路のOR条件が成立せずにダイオードD32が導通することにより、ロウレベルの信号が出力端子17に与えられ、スイッチ5がオフしてヘッドライト6が消灯し続けることとなる。
時刻t5での各部の動作は、実施の形態1及び3における図2の場合と同様である。
時刻t6では、マイコン11がウォッチドッグパルスを出力し始める。ここで、仮にマスク信号が常時無効の場合(一点鎖線で示す)、即ち、インバータ27の入力端子が常時ロウレベルに保持されている場合、NANDゲート24及びインバータ27からなるマスク回路の出力信号が立ち下がり(一点鎖線で示す)、この信号がフリップフロップ回路23のリセット端子234に与えられてQバー端子236の信号レベルがハイとなる(一点鎖線で示す)。この場合、ダイオードD31及び抵抗器R17bからなるOR回路のOR条件が成立してダイオードD32が非導通となる。一方、マイコン11によるスイッチ制御信号の制御が再開されていないため、出力ポート114がオープンドレインのインアクティブ状態を継続しており、抵抗器R31及びR32による電圧VBの分圧電圧が出力端子17に与えられ、スイッチ5がオンしてヘッドライト6が点灯することとなる(一点鎖線で示す)。
つまり、本実施の形態4では、時刻t6におけるマスク信号を有効にすることにより、マイコン11のリセット時におけるヘッドライト6の点灯を防止している。
時刻t7で次のウォッチドッグパルスが出力された場合についても、時刻t6の場合と同様である。
時刻t8でマイコン11が出力ポート113をロウアクティブにしてマスク信号を有効にすると共に、指示信号に応じて出力ポート114から出力するスイッチ制御信号をオフにした場合、スイッチ制御信号(オフ)が出力端子17に与えられるため、スイッチ5がオフしてヘッドライト6の消灯が保持される。
マスク信号が無効となった後、時刻t9でウォッチドッグパルスが出力された場合、マスク回路が有するNANDゲート24がウォッチドッグパルスを反転し、マスク回路の出力信号が立ち下がる。この出力信号はフリップフロップ回路23のリセット端子234に与えられるため、フリップフロップ回路23のQバー端子236の信号レベルがハイとなる。この場合、ダイオードD31及び抵抗器R17bからなるOR回路のOR条件が成立してダイオードD32が非導通となるが、既にスイッチ制御信号がオフしているため、スイッチ5がオフし続けてヘッドライト6の消灯が保持される。
本実施の形態4では、図5に示す時刻t0から少なくとも時刻t9までの間、指示信号がオフし続ける場合を例にして説明したが、時刻t4でマイコン11がリセットされてから、時刻t8でスイッチ制御信号がオフに制御されるまでの間に指示信号がオフからオン、及びオンからオフに変化した場合は、指示信号に応じてヘッドライト6が消灯から点灯、及び点灯から消灯に変化することは言うまでもない。
また、指示信号がオンし続ける場合は、時刻t0から時刻t9までの間において、マスク回路を用いずともスイッチ制御信号がオンし続け、且つ、ダイオードD31及び抵抗器R17bからなるOR回路のOR条件が成立してダイオードD32が非導通となるため、出力端子17がハイレベルとなってヘッドライト6が点灯し続ける。
さて、ウォッチドッグ(電源)回路22が、故障等の原因によって電圧Vccを生成しなくなった場合、フリップフロップ回路23に電圧Vccが供給されなくなり、Qバー端子236がロウレベル又はハイインピーダンス状態になってダイオードD31が非導通となる。ここで、マイコン11の出力ポート114は、いわゆる出力トレラント機能を有しており、供給される電源の電圧が0Vの場合であっても、抵抗器R31及びR32による電圧VBの分圧回路から出力ポート114に電流が流れ込まないようになっている。よって、入力端子10から抵抗器R17b及びダイオードD31を介して入力される指示信号(オフ)が出力端子17に与えられてスイッチ5のオフが保持される。
その間に指示信号がオンとなった場合は、ダイオードD32も非導通となるのに対して、抵抗器R31及びR32による電圧VBの分圧電圧が出力端子17に与えられてスイッチ5がオンし、ヘッドライト6が点灯する。つまり、5Vの電源が喪失した場合であっても、指示信号のオン/オフに応じてヘッドライト6が点灯/消灯する。
以上のように本実施の形態4によれば、マイコン11が制御不能となってウォッチドッグパルスが生成されなくなった場合、実施の形態3の場合と同様に、リセット信号がマイコン11に与えられてスイッチ5のオン/オフが制御されなくなる一方で、リセット信号によってフリップフロップ回路23のQ端子235がセットされるため、指示信号そのものに応じてスイッチ5がオン/オフされるフェイルセーフ状態となる。マイコン11のリセットが解除されてマイコンの動作が再開してから、マイコン11がスイッチ制御信号によってスイッチ5のオン/オフを制御し始めるまでの間は、マスク回路によってウォッチドッグパルスがマスクされるため、フリップフロップ回路23のQ端子235がセット状態に保持されてフェイルセーフ状態が継続する。加えて、フリップフロップ回路23に電圧Vccが供給されなくなったことによってフリップフロップ回路23がセットされなくなった場合にも、指示信号そのものに応じてスイッチ5がオン/オフされるようにする。
従って、スイッチ5をオン/オフに制御するマイコン11が異常状態に陥ってリセットされた場合、及びスイッチ5の制御をバックアップする回路の電源が喪失した場合に、外部からの信号に応じてスイッチ5をオン/オフさせることが可能となる。
また、実施の形態3、実施の形態3の変形例、及び実施の形態4によれば、マイコン11と、ウォッチドッグ回路12又はウォッチドッグ(電源)回路22と、フリップフロップ回路23とが、同一の電圧Vccから電力を供給されるため、全体の電源系統がシンプルになって電源喪失時の挙動が明確となり、フェイルセーフ動作を確保するための回路を簡略化することが可能となる。
更に、実施の形態3、実施の形態3の変形例、及び実施の形態4によれば、マスク回路及びスイッチの夫々が、マイコン11の出力ポート113及び114から出力される信号によって制御される。
つまり、マイコン11の出力ポート113及び114夫々によって、マスク回路に与えるマスク信号、及びスイッチ5のオン/オフを制御する制御信号を出力することにより、回路構成を簡略化することが可能となる。また、マイコン11を含む制御回路の電源喪失時の挙動が明確となることから、フェイルセーフ動作を確保するための回路を簡略化することが可能となる。
今回開示された実施の形態は、全ての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は、上述した意味ではなく、請求の範囲によって示され、請求の範囲と均等の意味及び範囲内での全ての変更が含まれることが意図される。また、各実施の形態で記載されている技術的特徴は、お互いに組み合わせることが可能である。
1、1B、1C、1D、1E、1F フェイルセーフ回路
10 入力端子
11 マイコン(マイクロコンピュータ)
114 出力ポート
12 ウォッチドッグ回路
13 フリップフロップ回路
14 トランジスタ(マスク回路)
17 出力端子
22 ウォッチドッグ(電源)回路
23 フリップフロップ回路
24 NANDゲート(マスク回路の一部)
27 インバータ(マスク回路の他の一部)
5 スイッチ
6 ヘッドライト

Claims (4)

  1. スイッチのオン/オフを外部から指示する指示信号に基づいて前記スイッチのオン/オフを制御する制御回路と、該制御回路が生成したウォッチドッグパルスに基づいて、前記制御回路をリセットするリセット信号を生成するウォッチドッグ回路とを備え、該ウォッチドッグ回路が生成したリセット信号に基づいてフェイルセーフ動作を行うフェイルセーフ回路において、
    前記リセット信号及びウォッチドッグパルスの夫々が入力されてセット及びリセットされるフリップフロップ回路と、
    該フリップフロップ回路に入力される前記ウォッチドッグパルスをマスクするためのマスク回路とを備え、
    前記制御回路は、前記リセット信号によってリセットされた場合、リセットが解除されてから前記スイッチのオン/オフの制御を開始するまでの間、前記マスク回路によって前記ウォッチドッグパルスをマスクするようにしてあり、
    前記フリップフロップ回路が前記リセット信号によってセットされた場合、及び前記フリップフロップ回路に電力を供給する電源がオフした場合、前記指示信号に応じて前記スイッチがオン/オフするようにしてあること
    を特徴とするフェイルセーフ回路。
  2. 前記制御回路及びウォッチドッグ回路は、前記電源から電力が供給されることを特徴とする請求項1に記載のフェイルセーフ回路。
  3. 前記制御回路は、マイクロコンピュータを含み、
    前記マスク回路及びスイッチは、前記マイクロコンピュータが有する出力ポートから出力される信号によって制御されるようにしてあること
    を特徴とする請求項1又は2に記載のフェイルセーフ回路。
  4. 前記指示信号は、信号レベルによって前記スイッチのオン/オフの別を指示する信号であること
    を特徴とする請求項1から3の何れか1項に記載のフェイルセーフ回路。
JP2015513682A 2013-04-26 2014-04-14 フェイルセーフ回路 Active JP5910793B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013094417 2013-04-26
JP2013094417 2013-04-26
JP2013094416 2013-04-26
JP2013094416 2013-04-26
PCT/JP2014/060582 WO2014175089A1 (ja) 2013-04-26 2014-04-14 フェイルセーフ回路

Publications (2)

Publication Number Publication Date
JP5910793B2 true JP5910793B2 (ja) 2016-04-27
JPWO2014175089A1 JPWO2014175089A1 (ja) 2017-02-23

Family

ID=51791668

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015513682A Active JP5910793B2 (ja) 2013-04-26 2014-04-14 フェイルセーフ回路

Country Status (4)

Country Link
US (1) US9748064B2 (ja)
JP (1) JP5910793B2 (ja)
CN (1) CN105191129B (ja)
WO (1) WO2014175089A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190108801A (ko) * 2018-03-15 2019-09-25 엘에스오토모티브테크놀로지스 주식회사 윈도우 와치독을 이용하여 페일 세이프티를 제어하는 장치 및 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6720725B2 (ja) * 2016-06-27 2020-07-08 株式会社オートネットワーク技術研究所 出力装置及び切替えシステム
JP6524989B2 (ja) * 2016-11-15 2019-06-05 トヨタ自動車株式会社 演算器の動作保証方法
KR102515607B1 (ko) 2018-05-28 2023-03-28 삼성에스디아이 주식회사 스위치 제어 회로 및 이를 포함하는 배터리 팩
CN109995358B (zh) * 2019-03-13 2022-12-16 波达通信设备(广州)有限公司 状态保持与清除电路以及工作电路
JP7143797B2 (ja) * 2019-03-20 2022-09-29 株式会社デンソー 車載カメラモジュールの電源制御装置
EP3779699B1 (en) * 2019-08-16 2024-06-05 Aptiv Technologies AG Method for checking program execution of a microcontroller, external device, system and non-transitory computer readable medium
JP2021136191A (ja) * 2020-02-28 2021-09-13 株式会社デンソーエレクトロニクス 電源供給回路
CN111736453B (zh) * 2020-06-18 2023-06-06 西安微电子技术研究所 一种控制异常指令输出的方法及电路结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01184502A (ja) * 1988-01-20 1989-07-24 Jidosha Kiki Co Ltd フエールセーフ回路
JPH06314101A (ja) * 1993-04-28 1994-11-08 Yamaha Motor Co Ltd アクチュエータの制御装置
JP2003133936A (ja) * 2001-10-26 2003-05-09 Yazaki Corp 負荷制御装置
WO2009128525A1 (ja) * 2008-04-17 2009-10-22 株式会社オートネットワーク技術研究所 電力供給制御装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2867717B2 (ja) * 1991-02-01 1999-03-10 日本電気株式会社 マイクロコンピュータ
US5375027A (en) * 1992-09-29 1994-12-20 General Dynamics Corporation Fail safe cartridge fire unit
US6605931B2 (en) * 2000-11-07 2003-08-12 Microsemi Corporation Switching regulator with transient recovery circuit
JP3969494B2 (ja) * 2004-08-31 2007-09-05 三菱電機株式会社 車載電子制御装置
JP4066381B2 (ja) * 2005-03-01 2008-03-26 三菱電機株式会社 車載電子制御装置
JP4836694B2 (ja) * 2006-07-11 2011-12-14 株式会社オートネットワーク技術研究所 電力供給制御装置
WO2011010657A1 (ja) * 2009-07-22 2011-01-27 住友電気工業株式会社 トラフィック制御装置及びそれを含むデータ通信システム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01184502A (ja) * 1988-01-20 1989-07-24 Jidosha Kiki Co Ltd フエールセーフ回路
JPH06314101A (ja) * 1993-04-28 1994-11-08 Yamaha Motor Co Ltd アクチュエータの制御装置
JP2003133936A (ja) * 2001-10-26 2003-05-09 Yazaki Corp 負荷制御装置
WO2009128525A1 (ja) * 2008-04-17 2009-10-22 株式会社オートネットワーク技術研究所 電力供給制御装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190108801A (ko) * 2018-03-15 2019-09-25 엘에스오토모티브테크놀로지스 주식회사 윈도우 와치독을 이용하여 페일 세이프티를 제어하는 장치 및 방법
KR102476325B1 (ko) * 2018-03-15 2022-12-08 엘에스오토모티브테크놀로지스 주식회사 윈도우 와치독을 이용하여 페일 세이프티를 제어하는 장치 및 방법

Also Published As

Publication number Publication date
JPWO2014175089A1 (ja) 2017-02-23
CN105191129A (zh) 2015-12-23
CN105191129B (zh) 2017-10-03
WO2014175089A1 (ja) 2014-10-30
US20160056001A1 (en) 2016-02-25
US9748064B2 (en) 2017-08-29

Similar Documents

Publication Publication Date Title
JP5910793B2 (ja) フェイルセーフ回路
US11093018B2 (en) Sleep-wake control circuit for battery powered electronic device
JP2016172503A (ja) 車両用制御装置及び車両用制御システム
JP7306119B2 (ja) 車載ネットワークシステム
JP5397188B2 (ja) 制御装置の起動/休止方法、制御システム及び制御装置
JP5483475B2 (ja) 負荷制御装置
JP6471540B2 (ja) 車載通信システム、端末装置
JP6416718B2 (ja) フェールセーフ回路
US10262822B2 (en) Load drive apparatus
JP5267425B2 (ja) フェールセーフ機能を有する負荷駆動装置
JP5175074B2 (ja) 制御装置
KR100600173B1 (ko) 자동차용 ecu의 내부회로 고장 경고등 점등회로 및 그제어방법
JP2010179893A (ja) 車載器制御装置
KR102163663B1 (ko) 경고등 구동 장치 및 경고등 구동 방법
JP2017114381A (ja) 電子制御装置
CN107037867B (zh) 半导体器件和***
JP2010105526A (ja) 車両用制御装置
JP5418305B2 (ja) エンジン電源供給制御システム
CN213602629U (zh) Limphome电路、控制装置及汽车
JP7091826B2 (ja) 電源供給装置
JP2017087792A (ja) 電子制御装置
JP2019147410A (ja) セルフシャット装置および車載制御装置
JP6131802B2 (ja) 制御システム
WO2024003224A1 (en) Electronic circuit and method for powering multiple electronic systems of an electronic control unit of a vehicle, and electronic control arrangement of a vehicle
WO2017097822A1 (en) Terminal control device for interfacing a digital processing unit with electric output lines in a motor vehicle

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160314

R150 Certificate of patent or registration of utility model

Ref document number: 5910793

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250