JP6416718B2 - フェールセーフ回路 - Google Patents

Description

本発明は、車両システムの故障を検知した時にシステムを停止させるフェールセーフ回路に関する。

近年、車両におけるシフトレバーが、機械的なものから電子的な電子シフターに変更されつつある。電子シフターにおいては、ギアシフトに関する制御を行うためのソフトウェアを有するＭＣＵ（Micro Controller Unit）が用いられる。ＭＣＵには、ＲＯＭ（Read Only Memory）やＲＡＭ（Random Access Memory）等の回路が内蔵されている。このような電子シフターを有した車両の走行中に、ＲＯＭやＲＡＭ等の重要な回路で故障が発生した時には、車両システムが誤動作を起こす可能性があるため、速やかに車両システムを停止させる必要がある。このような状況に対応するため、車両には、いわゆるフェールセーフ回路が搭載されている。フェールセーフ回路は、システムの故障時や異常発生時においても、システムを安全側に動作させることで人命を危険に晒させないようにするための回路である。

このようなフェールセーフ回路として、特許文献１に記載されたフェールセーフ機構９００が知られている。以下、図７を用いて、フェールセーフ機構９００について説明する。

フェールセーフ機構９００は、図７に示すように、制御部９０１のポート９０１ａをドライバ回路９０２に接続し、このドライバ回路９０２を介してアクチュエータ９０３を制御する。このアクチュエータ９０３は、図示しない後輪操舵装置のバルブユニットである。また、ドライバ回路９０２には、メインスイッチ回路９０９を介して駆動用電源９０４が接続されている。メインスイッチ回路９０９と駆動用電源９０４との間には、サブスイッチ回路９０５が接続されている。また、フェール検出回路９０６は、制御部９０１とメインスイッチ回路９０９との間に接続されている。尚、制御部９０１には、電源９１３から電源電圧が供給される。

フェールセーフ機構９００は、フェール検出回路９０６が制御部９０１の異常を検出した時には、メインスイッチ回路９０９をＯＦＦとし、ドライバ回路９０２への電力供給を遮断することができる。

このように構成されたフェールセーフ機構９００は、システムの故障を検知した時、アクチュエータ９０３を確実に停止させると共に、駆動用電源９０４が再投入されない限り、ドライバ回路９０２へ電源供給されないようにすることができる。

特開２００１−０７５６０３号公報

しかしながら、フェールセーフ機構９００では、システムの故障を検知した時にドライバ回路９０２への電力供給を遮断することができるが、制御部９０１への電源供給がそのまま維持されているため、イグニッションスイッチを再びオンとした場合に、制御部９０１即ちマイクロコントロールユニット（ＭＣＵ）を再起動させることになる。従って、制御部９０１内の回路が故障していた場合には、再び危険な状態になる可能性があるという問題があった。

本発明はこのような従来技術の実情に鑑みてなされたもので、その目的は、車両システムに異常が発生した際に、マイクロコントロールユニットを含むシステムを確実に停止させて、安全性を確保することのできるフェールセーフ回路を提供することにある。

上記課題を解決するために本発明のフェールセーフ回路は、バッテリーからの電圧を降圧して第１電圧を出力するレギュレータと、前記第１電圧が入力され、前記第１電圧とは異なる第２電圧を出力するシステム制御部と、前記システム制御部に接続されたマイクロコントロールユニットと、を備え、イグニッションスイッチのオン状態に基づいて、前記システム制御部が起動され、前記第２電圧が前記マイクロコントロールユニットに供給されるフェールセーフ回路であって、前記マイクロコントロールユニットに設けられた所定回路に異常が発生した際に、前記マイクロコントロールユニットは、前記システム制御部をスリープモードとすると共に、前記第１電圧の電圧値を維持したまま、前記マイクロコントロールユニットへの前記第２電圧の供給を停止させてなる、という特徴を有する。

このように構成されたフェールセーフ回路は、マイクロコントロールユニット内の所定回路に異常が発生した際に、レギュレータから出力される第１電圧の電圧値を維持したまま、マイクロコントロールユニットへの第２電圧の供給を停止させるので、イグニッションスイッチが再度オンされたとしても、マイクロコントロールユニットを再起動させることがない。そのため、マイクロコントロールユニットを含むシステムを確実に停止させて、安全性を確保することができる。

また、上記の構成において、前記マイクロコントロールユニットには、前記イグニッションスイッチに接続されて前記イグニッションスイッチのオン又はオフの状態を監視するイグニッションモニター端子と、前記第１電圧を出力させるか又は非出力とさせるためのイネーブル信号を出力するイネーブル出力端子とが設けられており、前記レギュレータには、前記イネーブル信号が入力されるフェールセーフ入力端子が設けられていて、前記フェールセーフ入力端子と前記イグニッションスイッチとの間には、第１ダイオードが接続されていると共に、前記フェールセーフ入力端子と前記イネーブル出力端子との間には、第２ダイオードが接続されていて、前記システム制御部には、前記マイクロコントロールユニットからの制御信号によって制御されたバイアス電圧を出力するバイアス電圧出力端子が設けられており、前記フェールセーフ入力端子と前記バイアス電圧出力端子との間にスイッチ回路を設け、前記スイッチ回路をオンとすることによって前記所定回路に異常が発生した際に前記第１電圧の電圧値を維持してなる、という特徴を有する。

このように構成されたフェールセーフ回路は、フェールセーフ入力端子とバイアス電圧出力端子との間にスイッチ回路を設けたので、スイッチ回路を介してフェールセーフ入力端子における電圧をハイレベルに保つことができ、所定回路に異常が発生した際に第１電圧の電圧値を維持したままとすることが、容易に可能となる。

また、上記の構成において、前記システム制御部と前記マイクロコントロールユニットとの間には通信線路が設けられ、前記所定回路に異常が発生した際に、前記マイクロコントロールユニットは、前記通信線路を介して前記システム制御部をスリープモードとすると共に、前記バイアス電圧の電圧値を制御して前記スイッチ回路をオンとする、という特徴を有する。

このように構成されたフェールセーフ回路は、所定回路に異常が発生した際に、スイッチ回路の制御を、バイアス電圧の電圧値を制御することにより容易に行うことができる。

また、上記の構成において、前記スイッチ回路は、前記フェールセーフ入力端子と前記バイアス電圧出力端子との間に直列に接続された第３ダイオードを有して構成されている、という特徴を有する。

このように構成されたフェールセーフ回路は、第３ダイオードを有することにより、スイッチ回路４０を容易に構成することができる。

また、上記の構成において、前記スイッチ回路に、前記第３ダイオードに接続されたトランジスタが設けられ、前記トランジスタの制御端を前記バイアス電圧出力端子に接続してなる、という特徴を有する。

このように構成されたフェールセーフ回路は、トランジスタをオン又はオフさせることにより、第３ダイオードのオン又はオフの切り換えを行うようにしたので、スイッチ回路のスイッチングを確実に行うことができる。

本発明のフェールセーフ回路は、マイクロコントロールユニット内の所定回路に異常が発生した際に、レギュレータから出力される第１電圧の電圧値を維持したまま、マイクロコントロールユニットへの第２電圧の供給を停止させるので、イグニッションスイッチが再度オンされたとしても、マイクロコントロールユニットを再起動させることがない。そのため、マイクロコントロールユニットを含むシステムを確実に停止させて、安全性を確保することができる。

フェールセーフ回路の構成を示すブロック図である。 レギュレータとシステム制御部内の一部及びスイッチ回路の回路図である。 フェールセーフ回路の通常時のタイミングチャートである。 フェールセーフ回路の異常発生時のタイミングチャートである。 変形例のスイッチ回路の回路図である。 変形例の異常発生時のタイミングチャートである。 従来例に係るフェールセーフ機構の構成を示すブロック図である。

以下、本発明のフェールセーフ回路について図面を参照しながら説明する。本発明のフェールセーフ回路は、主に、マイクロコントロールユニットを含む車両システムを異常発生時に確実に停止させて、安全性を確保することのできるフェールセーフ回路である。本発明のフェールセーフ回路の用途については、以下説明する実施形態に限定されるものではなく適宜変更が可能である。尚、今後、マイクロコントロールユニットをＭＣＵと略して表記する。

［実施形態］
最初に、図１及び図２を参照して、本発明の実施形態に係るフェールセーフ回路１００の構成について説明する。図１は、フェールセーフ回路１００の構成を示すブロック図であり、図２は、レギュレータ１０とシステム制御部２０内の一部及びスイッチ回路の回路図である。

フェールセーフ回路１００は、図１に示すように、レギュレータ１０と、システム制御部２０と、ＭＣＵ３０と、スイッチ回路４０と、第１ダイオード１１と、第２ダイオード１２と、で構成されている。

レギュレータ１０は、車両に搭載されたバッテリー８０に接続され、バッテリー８０から出力されるバッテリー電圧Ｖ０を定電圧化して第１電圧Ｖ１を出力する。レギュレータ１０には、レギュレータ用ＩＣ１７が内蔵されており、レギュレータ用ＩＣ１７は、バッテリー電圧Ｖ０（１２Ｖ）を例えば７Ｖ等の電圧に降圧して第１電圧Ｖ１として出力する。レギュレータ用ＩＣ１７は、例えば、スイッチングレギュレータ等で構成されている。

システム制御部２０は、レギュレータ１０に接続されており、レギュレータ１０からの第１電圧Ｖ１が入力され、第１電圧Ｖ１（７Ｖ）とは異なる第２電圧Ｖ２を出力する。第２電圧Ｖ２としては、第１電圧Ｖ１（７Ｖ）を降圧した電圧、例えば５Ｖが選ばれる。システム制御部２０には、スイッチ回路４０にバイアス電圧Ｖｂを出力するバイアス電圧出力端子２１が設けられている。

ＭＣＵ３０は、システム制御部２０に接続されている。フェールセーフ回路１００では、イグニッションスイッチ８５がオンされると、システム制御部２０に供給される第１電圧Ｖ１が０Ｖから例えば７Ｖに立ち上がることによってシステム制御部２０が起動する。その結果、システム制御部２０内で第２電圧Ｖ２、例えば５Ｖが生成され、この電圧がシステム制御部２０からＭＣＵ３０に供給される。このことによって、ＭＣＵ３０が起動する。また、システム制御部２０とＭＣＵ３０との間には、システム制御部２０とＭＣＵ３０との間で情報を伝達させるために、通信線路２７が設けられている。

ＭＣＵ３０には、イグニッションスイッチ８５に直接接続されてイグニッションスイッチ８５のオン又はオフの状態を監視するイグニッションモニター端子３７、及びイネーブル出力端子３５が設けられている。イネーブル出力端子３５は、イグニッションモニター端子３７に入力されるイグニッションモニター信号Ｉｍの情報によってレギュレータ１０から第１電圧Ｖ１を出力させるか又は非出力とさせるかを決定するためのイネーブル信号Ｅｎを出力する。

ＭＣＵ３０の内部には、マイクロコンピュータ（図示せず）が設けられていると共に、ＲＯＭ回路３１ａやＲＡＭ回路３１ｂなどの所定回路３１が設けられている。所定回路３１は、当該マイクロコンピュータに接続、又は内蔵されている。ＭＣＵ３０内のマイクロコンピュータは、車両操作に係る各システムを制御している。従って、ＭＣＵ３０が動作を停止している状態では、車両操作に係る各システムも停止する。また、所定回路３１における異常を検出するための、フェール検出回路３３が当該所定回路３１に接続されて形成されている。フェール検出回路３３によって異常が検出された場合、その情報を含む制御信号Ｃｓが通信線路２７を介してシステム制御部２０に伝送される。尚、ＲＯＭ回路３１ａ、ＲＡＭ回路３１ｂ、及びフェール検出回路３３の各回路の構成については、公知のものが使用可能である。そのため、これらについての詳細な説明を省略する。

レギュレータ１０には、イグニッションスイッチ８５からの信号、及びイネーブル信号Ｅｎが入力されるフェールセーフ入力端子１５が設けられていて、フェールセーフ入力端子１５とイグニッションスイッチ８５との間には、第１ダイオード１１が接続されている。また、フェールセーフ入力端子１５とＭＣＵ３０のイネーブル出力端子３５との間には、第２ダイオード１２が接続されている。

詳しくは、第１ダイオード１１のアノードＡｎがイグニッションスイッチ８５に接続され、第１ダイオード１１のカソードＣａがフェールセーフ入力端子１５に接続されている。また、第２ダイオード１２のアノードＡｎがイネーブル出力端子３５に接続され、第２ダイオード１２のカソードＣａがフェールセーフ入力端子１５に接続されている。フェールセーフ入力端子１５は、図２に示すように、レギュレータ１０内でレギュレータ用ＩＣ１７に接続されていると共に、抵抗１９を介してグランドに接続されている。

イグニッションスイッチ８５がオンの時、即ちその電圧がハイレベルの時には、第１ダイオード１１がオンとなる。また、イネーブル出力端子３５からハイレベルのイネーブル信号Ｅｎが出力されていると第２ダイオード１２がオンとなる。

スイッチ回路４０は、システム制御部２０のバイアス電圧出力端子２１とレギュレータ１０のフェールセーフ入力端子１５との間に挿入されている。スイッチ回路４０は、上述したＭＣＵ３０からの制御信号Ｃｓによって制御されたバイアス電圧Ｖｂの電圧値によってオン又はオフとされるように制御される。

図２に示すように、スイッチ回路４０は、バイアス電圧出力端子２１とフェールセーフ入力端子１５との間に直列に接続された第３ダイオード４３を有して構成されている。第３ダイオード４３のカソードＣａは、レギュレータ１０内の抵抗１９を介してグランドに接続されている。また、システム制御部２０内の、バイアス電圧出力端子２１とグランド間には抵抗２９が設けられており、第３ダイオード４３のアノードＡｎが抵抗２９を介してグランドに接続されている。

図２に示すように、システム制御部２０内には、ＭＣＵ３０からの制御信号Ｃｓが入力される回路として、システム制御部内スイッチ回路２５が設けられており、その入力端の一つが第１電圧Ｖ１の供給される線路に接続され、他の一つがバイアス電圧出力端子２１に接続されている。また、システム制御部内スイッチ回路２５の制御端は、図１に示す、前述した通信線路２７に接続されている。システム制御部内スイッチ回路２５は、ＭＣＵ３０からの制御信号Ｃｓによって、そのオン又はオフが制御され、システム制御部内スイッチ回路２５がオンとなるように制御された時、バイアス電圧出力端子２１に第１電圧Ｖ１と同一の電圧値を有するバイアス電圧Ｖｂが出力される。尚、システム制御部内スイッチ回路２５の入力端の一つは、第１電圧Ｖ１の供給される線路に接続されるのではなく、バッテリー電圧Ｖ０に接続されていても良い。その場合、バイアス電圧出力端子２１に出力されるバイアス電圧Ｖｂの電圧値は、Ｖ０（１２Ｖ）となる。また、システム制御部２０内には、システム制御部内スイッチ回路２５以外に、制御回路（図示せず）が形成されており、当該制御回路が通信線路２７に接続されている。

フェールセーフ入力端子１５にイグニッションスイッチ８５からのハイレベルの電圧、又はＭＣＵ３０のイネーブル出力端子３５からのハイレベルの電圧が印加されていない状態で、システム制御部２０内スイッチ回路２５がオンとなるように制御され、第１電圧Ｖ１と同一の電圧値を有するバイアス電圧Ｖｂが第３ダイオード４３のアノードＡｎに印加されると、第３ダイオード４３のカソードＣａが抵抗１９を介してグランドに接続されているため、第３ダイオード４３がオンとなる。その結果、フェールセーフ入力端子１５における電圧（フェールセーフ電圧Ｖｆ）がハイレベルとなる。

逆に、フェールセーフ入力端子１５にイグニッションスイッチ８５又はＭＣＵ３０のイネーブル出力端子３５からハイレベルの電圧が印加されていない状態で、システム制御部２０内スイッチ回路２５がオフとなるように制御され、グランド電圧即ち０Ｖが第３ダイオード４３のアノードＡｎに印加されると、第３ダイオード４３がオフとなる。即ちスイッチ回路４０がオフとなり、その結果、フェールセーフ入力端子１５にスイッチ回路４０が接続されない状態になり、フェールセーフ入力端子１５の電圧、即ちフェールセーフ電圧Ｖｆは、ローレベルの電圧となる。

尚、ＭＣＵ３０内の所定回路３１に異常がない場合、即ち通常時は、システム制御部内スイッチ回路２５がオンとなるように制御されており、フェールセーフ電圧Ｖｆは、オンとなっている。イグニッションスイッチ８５がオンからオフになった時、ＭＣＵ３０からの制御信号Ｃｓによってシステム制御部内スイッチ回路２５はオフとなりフェールセーフ電圧Ｖｆは、オフとなる。

通常、フェールセーフ入力端子１５の電圧（フェールセーフ電圧Ｖｆ）がハイレベルからローレベルに変化した時、具体的には、イグニッションスイッチ８５がオンからオフになり、イネーブル信号Ｅｎがハイレベルからローレベルに変化した時、それまで、レギュレータ１０から出力されていた電圧Ｖ１が出力されなくなり、システム制御部２０に電圧Ｖ１が入力されずに、システム制御部２０はオフになる。

また、フェールセーフ電圧Ｖｆがハイレベルのままである時、即ち、イグニッションスイッチ８５がオンであり、イネーブル信号Ｅｎがハイレベルにある時、又はスイッチ回路４０がオンとなっていることによって、フェールセーフ電圧Ｖｆをハイレベルにしている時、レギュレータ１０から出力されている電圧Ｖ１は、そのまま出力された状態となり、システム制御部２０に電圧Ｖ１が入力され続けるように構成されている。

次に、図１乃至図４を参照して、フェールセーフ回路１００の具体的な動作について説明する。図３は、フェールセーフ回路１００の通常時のタイミングチャートであり、図４は、フェールセーフ回路１００の異常発生時のタイミングチャートである。図３及び図４では、各端子における電圧の値がハイレベルかローレベルか、及びシステム制御部２０とＭＣＵ３０における状態を示している。尚、バッテリー８０からのバッテリー電圧Ｖ０は、常にレギュレータ１０へ供給されているものとする。

最初に、フェールセーフ回路１００の通常時における動作について説明する。通常時においては、図３に示すように、イグニッションスイッチ（ＩＧ．ＳＷ）８５がオンとなった時、イグニッションスイッチ（ＩＧ．ＳＷ）８５からのハイレベルの電圧が図１に示す第１ダイオード１１を介してフェールセーフ入力端子１５に印加される。フェールセーフ入力端子１５におけるフェールセーフ電圧Ｖｆがハイレベルになると、レギュレータ１０は、システム制御部２０に第１電圧Ｖ１（７Ｖ）を供給する。第１電圧Ｖ１（７Ｖ）が供給されると、システム制御部２０が起動すると共にノーマルモードになる。その後、システム制御部２０で第２電圧Ｖ２（５Ｖ）が生成され、ＭＣＵ３０に第２電圧Ｖ２（５Ｖ）が供給される。

ＭＣＵ３０に第２電圧Ｖ２（５Ｖ）が供給されると、ＭＣＵ３０が起動し、ノーマルモードになる。この時、ＭＣＵ３０のイグニッションモニター端子３７では、イグニッションスイッチ８５のオンを検知しており、イネーブル出力端子３５からハイレベルのイネーブル信号Ｅｎが出力されている。また、ＭＣＵ３０からは、通信線路２７を介して、システム制御部内スイッチ回路２５に制御信号Ｃｓが供給される。通常時では、図２のシステム制御部内スイッチ回路２５内の破線に示すように、制御信号Ｃｓによって、システム制御部内スイッチ回路２５がオンとなるように制御されている。

システム制御部内スイッチ回路２５がオンとなっていると、システム制御部２０のバイアス電圧出力端子２１におけるバイアス電圧Ｖｂがハイレベルとなっており、図２に示す第３ダイオード４３のアノードＡｎがハイレベルとなり、第３ダイオード４３はオンとなる。従って、フェールセーフ電圧Ｖｆは、ハイレベルのままとなり、システム制御部２０及び、ＭＣＵ３０は、共にノーマルモードの状態を維持する。

次に、通常時において、図３に示すように、イグニッションスイッチ（ＩＧ．ＳＷ）８５がオフとなった時、イグニッションスイッチ（ＩＧ．ＳＷ）８５からは、ローレベルの電圧が出力される。そのため、第１ダイオード１１はオフとなる。

この時、ＭＣＵ３０のイグニッションモニター端子３７では、イグニッションスイッチ８５のオフを検知しており、イネーブル出力端子３５からローレベルのイネーブル信号Ｅｎが出力される。また、ＭＣＵ３０からは、通信線路２７を介して、システム制御部内スイッチ回路２５に制御信号Ｃｓが供給されている。通常時においては、イグニッションスイッチ（ＩＧ．ＳＷ）８５のオフ時は、制御信号Ｃｓがシステム制御部内スイッチ回路２５をオフとするように構成されている。従って、システム制御部２０からのバイアス電圧Ｖｂは０Ｖになり、第３ダイオード４３、即ちスイッチ回路４０がオフとなるため、フェールセーフ電圧Ｖｆはローレベルとなる。

その結果、レギュレータ１０から第１電圧Ｖ１が出力されなくなり、そのためシステム制御部２０からの第２電圧Ｖ２も出力されない。この時、システム制御部２０は、ノーマルモードのままであり、ＭＣＵ３０はオフとなり、その動作を停止する。

次に、図３に示すように、このＭＣＵ３０がオフとなっている状態から、再び、イグニッションスイッチ（ＩＧ．ＳＷ）８５をオンとした時には、システム制御部２０が起動し、ＭＣＵ３０に第２電圧Ｖ２（５Ｖ）が供給され、ＭＣＵ３０がノーマルモードとなって、通常のオン状態となる。その間の動作については、前述した通りである。

次に、ＭＣＵ回路３０内の所定回路３１の故障等によって、所定回路３１に異常が発生した場合のフェールセーフ回路１００の動作について説明する。尚、ＭＣＵ回路３０内の所定回路３１としては、ＲＯＭ回路３１ａ又はＲＡＭ回路３１ｂ等が考えられる。

ＭＣＵ回路３０内の所定回路３１に異常が発生した場合のフェールセーフ回路１００は、図４に示すように動作する。

図４に示すように、最初、イグニッションスイッチ（ＩＧ．ＳＷ）８５がオンの状態にある時、イグニッションスイッチ（ＩＧ．ＳＷ）８５からのハイレベルの電圧が第１ダイオード１１を介してフェールセーフ入力端子１５に印加されていると共に、イネーブル信号Ｅｎはハイレベルの状態になっている。そのため、フェールセーフ入力端子１５におけるフェールセーフ電圧Ｖｆがハイレベルになっており、レギュレータ１０は、システム制御部２０に第１電圧Ｖ１（７Ｖ）を供給している。

第１電圧Ｖ１（７Ｖ）が供給されているシステム制御部２０はノーマルモードになっており、ＭＣＵ３０に第２電圧Ｖ２（５Ｖ）を供給している。また、ＭＣＵ３０もノーマルモードになっている。この時、バイアス電圧出力端子２１における電圧（バイアス電圧Ｖｂ）は、スイッチ回路４０をオンとするハイレベルである。

上記の状態において、ＭＣＵ回路３０内の所定回路３１、例えば、ＲＯＭ回路３１ａ又はＲＡＭ回路３１ｂにおいて異常が発生した場合、ＭＣＵ回路３０内のフェール検出回路３３が当該異常を検知し、ＭＣＵ回路３０は、ノーマルモードからセーフモードに移行する。その後、ＭＣＵ回路３０から通信線路２７を介して制御信号Ｃｓがシステム制御部２０に伝送され、システム制御部２０をスリープモードに移行させる。

システム制御部２０がスリープモードに移行すると共に、システム制御部２０から出力されていた第２電圧Ｖ２の出力を停止する。その結果、ＭＣＵ回路３０は動作停止状態（ＯＦＦ）となる。また、ＭＣＵ回路３０のイネーブル出力端子３５から出力されるイネーブル信号Ｅｎがハイレベルからローレベルに変化する。

この時、システム制御部２０では、システム制御部内スイッチ回路２５がオンのままである。その結果、バイアス電圧Ｖｂがハイレベルを維持し、第３ダイオード４３がオンを維持する。即ち、スイッチ回路４０がオンを維持する。そのため、イネーブル信号Ｅｎがハイレベルからローレベルに変化しても、スイッチ回路４０を介してハイレベルの電圧がフェールセーフ入力端子１５に印加されるので、フェールセーフ電圧Ｖｆがハイレベルに維持される。

従って、その後、イグニッションスイッチ８５をオフとした場合でも、フェールセーフ電圧Ｖｆは、ハイレベルのままである。フェールセーフ電圧Ｖｆがハイレベルのままであるため、レギュレータ１０から出力されている第１電圧Ｖ１は、０Ｖになることなく、そのままの電圧（７Ｖ）が出力された状態となる。

更に、この状態からイグニッションスイッチ８５をオンとした場合であっても、第１電圧Ｖ１がシステム制御部２０に供給されたままの状態である、即ち第１電圧Ｖ１の電圧値が変化しないため、システム制御部２０で第２電圧Ｖ２は生成されない。従って、第２電圧Ｖ２（５Ｖ）がＭＣＵ３０に出力されることはない。また、システム制御部内スイッチ回路２５がオンであり、バイアス電圧Ｖｂがハイレベルのままであるため、スイッチ回路４０はオンの状態にある。そのため、フェールセーフ電圧Ｖｆもハイレベルのままである。従って、レギュレータ１０から出力されている第１電圧Ｖ１は、その後もハイレベルの状態を維持し、ＭＣＵ３０が再起動することがない。また、ＭＣＵ３０が動作を停止する際には、車両操作に係る各システムも停止する。

上述したように、イグニッションスイッチ８５をオンとした場合でも、レギュレータ１０から出力されている第１電圧Ｖ１が、ハイレベルの状態を維持するため、第２電圧Ｖ２は出力されない。従って、ＭＣＵ３０は、オフの状態を維持し、その動作を停止したままである。そのため、フェールセーフ回路１００においては、バッテリー８０からの電圧Ｖ０を一端遮断し、その後、バッテリー８０からの電圧Ｖ０をレギュレータ１０に再度供給しない限り、ＭＣＵ３０が起動することはない。

［実施形態の変形例］
次に、図５及び図６を参照して、実施形態の変形例としての、フェールセーフ回路１１０の構成及び動作について説明する。図５は、変形例のスイッチ回路５０の回路図であり、図６は、フェールセーフ回路１１０の異常発生時のタイミングチャートである。尚、フェールセーフ回路１１０とフェールセーフ回路１００との相違点は、スイッチ回路５０とシステム制御部６０の構成が一部異なるだけであり、それ以外は、フェールセーフ回路１００と同様である。そのため、スイッチ回路５０とシステム制御部６０以外については、同一の符号を使用すると共に、その説明を省略する。

システム制御部６０は、その内部に、フェールセーフ回路１００と同様に、通信線路２７に接続されたシステム制御部内スイッチ回路６５、及びシステム制御部内スイッチ回路６５に接続されたバイアス電圧出力端子６１が構成されている。また、システム制御部６０内には、システム制御部内スイッチ回路６５以外に、制御回路（図示せず）が形成されており、当該制御回路が通信線路２７に接続されている。図５に示すように、フェールセーフ回路１１０の構成では、フェールセーフ回路１００の場合と異なり、システム制御部内スイッチ回路６５の片側はＧＮＤに接続されている。また、抵抗６９がバッテリー電圧Ｖ０とトランジスタ５５のベースＢａとの間に接続され、抵抗６８がトランジスタ５５のベースＢａとバイアス電圧出力端子６１との間に接続されている。

フェールセーフ回路１１０のスイッチ回路５０には、図５に示すように、第３ダイオード５３に接続されたトランジスタ５５が設けられ、トランジスタ５５の制御端であるベースＢａをバイアス電圧出力端子６１に接続する構成としている。

トランジスタ５５は、ＰＮＰ型のトランジスタであり、そのエミッタＥｍにバッテリー電圧Ｖ０（１２Ｖ）が供給されている。トランジスタ５５のベースＢａは、システム制御部２０のバイアス電圧出力端子６１に接続されており、トランジスタ５５のコレクタＣｏは、抵抗５７を介してグランドに接続されている。第３ダイオード５３のアノードＡｎは、トランジスタ５５のコレクタＣｏと抵抗５７との接続点に接続されており、第３ダイオード５３のカソードＣａは、フェールセーフ回路１００の場合と同様に、フェールセーフ入力端子１５に接続されている。

スイッチ回路５０では、システム制御部内スイッチ回路６５が図５に実線で示すようにオフの時、バイアス電圧Ｖｂがバッテリー電圧Ｖ０（１２Ｖ）となり、トランジスタ５５がオフとなることによって第３ダイオード５３がオフとなる。一方、システム制御部内スイッチ回路６５が図５に破線で示すようにオンとなり、バイアス電圧ＶｂとしてＧＮＤ（０Ｖ）がトランジスタ５５に印加された時、トランジスタ５５がオンとなってトランジスタ５５のコレクタＣｏの電圧がハイレベルになり、第３ダイオード５３がオンとなる。

フェールセーフ回路１１０の、タイミングチャートによる動作の様子を図６に示す。図６と図４との違いは、Ｖｂの論理が反転しているだけである。

以下、本実施形態としたことによる効果について説明する。

フェールセーフ回路１００は、ＭＣＵ３０内の所定回路３１に異常が発生した際に、レギュレータ１０から出力される第１電圧Ｖ１の電圧値を維持したまま、ＭＣＵ３０への第２電圧Ｖ２の供給を停止させるので、イグニッションスイッチ８５が再度オンされたとしても、ＭＣＵ３０を再起動させることがない。そのため、ＭＣＵ３０を含むシステムを確実に停止させて、安全性を確保することができる。

また、フェールセーフ回路１００は、フェールセーフ入力端子１５とバイアス電圧出力端子２１との間にスイッチ回路４０を設けたので、スイッチ回路４０を介してフェールセーフ入力端子１５における電圧（フェールセーフ電圧Ｖｆ）をハイレベルに保つことができ、所定回路３１に異常が発生した際に第１電圧Ｖ１の電圧値を維持したままとすることが、容易に可能となる。

また、フェールセーフ回路１００は、所定回路３１に異常が発生した際に、スイッチ回路４０の制御を、バイアス電圧Ｖｂの電圧値を制御することにより容易に行うことができる。

また、フェールセーフ回路１００は、第３ダイオードＤ４３を有することにより、スイッチ回路４０を容易に構成することができる。

また、フェールセーフ回路１１０は、トランジスタ５５をオン又はオフさせることにより、第３ダイオード５３のオン又はオフの切り換えを行うようにしたので、スイッチ回路５０のスイッチングを確実に行うことができる。

以上説明したように、本発明のフェールセーフ回路は、マイクロコントロールユニット内の所定回路に異常が発生した際に、レギュレータから出力される第１電圧の電圧値を維持したまま、マイクロコントロールユニットへの第２電圧の供給を停止させるので、イグニッションスイッチが再度オンされたとしても、マイクロコントロールユニットを再起動させることがない。そのため、マイクロコントロールユニットを含むシステムを確実に停止させて、安全性を確保することができる。

本発明は上記の実施形態に限定されるものではなく、要旨を逸脱しない範囲で種々変更して実施することが可能である。例えば、本実施形態では、レギュレータ１０をレギュレータ用ＩＣ１７で構成したが、レギュレータ１０を複数のトランジスタを使用した安定化電源回路で構成するようにしても良い。その場合においても、その効果については、本実施形態のフェールセーフ回路１００又は、フェールセーフ回路１１０と同様である。また、本実施形態のフェールセーフ回路１００では、スイッチ回路４０のスイッチング素子としてダイオードを使用したが、ダイオードに代えて、リレー等その他のスイッチング素子を使用しても良い。

１０ レギュレータ
１１ 第１ダイオード
１２ 第２ダイオード
１５ フェールセーフ入力端子
１７ レギュレータ用ＩＣ
１９ 抵抗
２０ システム制御部
２１ バイアス電圧出力端子
２５ システム制御部内スイッチ回路
２７ 通信線路
２９ 抵抗
３０ マイクロコントロールユニット（ＭＣＵ）
３１ 所定回路
３１ａ ＲＯＭ回路
３１ｂ ＲＡＭ回路
３３ フェール検出回路
３５ イネーブル出力端子
３７ イグニッションモニター端子
４０ スイッチ回路
４３ 第３ダイオード
５０ スイッチ回路
５３ 第３ダイオード
５５ トランジスタ
５７ 抵抗
６０ システム制御部
６１ バイアス電圧出力端子
６５ システム制御部内スイッチ回路
６８ 抵抗
６９ 抵抗
８０ バッテリー
８５ イグニッションスイッチ
１００ フェールセーフ回路
１１０ フェールセーフ回路
Ｖ０ バッテリー電圧
Ｖ１ 第１電圧
Ｖ２ 第２電圧
Ｖｂ バイアス電圧
Ｖｆ フェールセーフ電圧
Ｉｍ イグニッションモニター信号
Ｃｓ 制御信号
Ｅｎ イネーブル信号

Claims (5)

1. バッテリーからの電圧を降圧して第１電圧を出力するレギュレータと、前記第１電圧が入力され、前記第１電圧とは異なる第２電圧を出力するシステム制御部と、前記システム制御部に接続されたマイクロコントロールユニットと、を備え、イグニッションスイッチのオン状態に基づいて、前記システム制御部が起動され、前記第２電圧が前記マイクロコントロールユニットに供給されるフェールセーフ回路であって、
   前記マイクロコントロールユニットに設けられた所定回路に異常が発生した際に、前記マイクロコントロールユニットは、前記システム制御部をスリープモードとすると共に、前記第１電圧の電圧値を維持したまま、前記マイクロコントロールユニットへの前記第２電圧の供給を停止させてなる、
   ことを特徴とするフェールセーフ回路。
2. 前記マイクロコントロールユニットには、前記イグニッションスイッチに接続されて前記イグニッションスイッチのオン又はオフの状態を監視するイグニッションモニター端子と、前記第１電圧を出力させるか又は非出力とさせるためのイネーブル信号を出力するイネーブル出力端子とが設けられており、
   前記レギュレータには、前記イネーブル信号が入力されるフェールセーフ入力端子が設けられていて、前記フェールセーフ入力端子と前記イグニッションスイッチとの間には、第１ダイオードが接続されていると共に、前記フェールセーフ入力端子と前記イネーブル出力端子との間には、第２ダイオードが接続されていて、
   前記システム制御部には、前記マイクロコントロールユニットからの制御信号によって制御されたバイアス電圧を出力するバイアス電圧出力端子が設けられており、
   前記フェールセーフ入力端子と前記バイアス電圧出力端子との間にスイッチ回路を設け、前記スイッチ回路をオンとすることによって前記所定回路に異常が発生した際に前記第１電圧の電圧値を維持してなる、
   ことを特徴とする請求項１に記載のフェールセーフ回路。
3. 前記システム制御部と前記マイクロコントロールユニットとの間には通信線路が設けられ、
   前記所定回路に異常が発生した際に、前記マイクロコントロールユニットは、前記通信線路を介して前記システム制御部をスリープモードとすると共に、前記バイアス電圧の電圧値を制御して前記スイッチ回路をオンとする、
   ことを特徴とする請求項２に記載のフェールセーフ回路。
4. 前記スイッチ回路は、前記フェールセーフ入力端子と前記バイアス電圧出力端子との間に直列に接続された第３ダイオードを有して構成されている、
   ことを特徴とする請求項３に記載のフェールセーフ回路。
5. 前記スイッチ回路に、前記第３ダイオードに接続されたトランジスタが設けられ、
   前記トランジスタの制御端を前記バイアス電圧出力端子に接続してなる、
   ことを特徴とする請求項４に記載のフェールセーフ回路。
   

Images