JP5905267B2 - 発光素子パッケージ及びその製造方法 - Google Patents
発光素子パッケージ及びその製造方法 Download PDFInfo
- Publication number
- JP5905267B2 JP5905267B2 JP2012006552A JP2012006552A JP5905267B2 JP 5905267 B2 JP5905267 B2 JP 5905267B2 JP 2012006552 A JP2012006552 A JP 2012006552A JP 2012006552 A JP2012006552 A JP 2012006552A JP 5905267 B2 JP5905267 B2 JP 5905267B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- wiring
- emitting element
- insulating layer
- intermediate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000011347 resin Substances 0.000 claims description 47
- 229920005989 resin Polymers 0.000 claims description 47
- 238000000034 method Methods 0.000 claims description 19
- 230000004888 barrier function Effects 0.000 claims description 17
- 238000010304 firing Methods 0.000 claims description 9
- 238000007639 printing Methods 0.000 claims description 6
- 238000007599 discharging Methods 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 description 10
- 230000007423 decrease Effects 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 4
- 238000006073 displacement reaction Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000003566 sealing material Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/24245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/24247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
Landscapes
- Led Device Packages (AREA)
Description
本発明は、搭載部材に形成した素子搭載凹部内に搭載した発光素子の電極部と該搭載部材側の電極部との間を接続する配線及びその下地層の構造を改良した発光素子パッケージ及びその製造方法に関する発明である。
従来より、半導体素子の実装工程では、半導体素子を搭載部材（回路基板、リードフレーム等）にダイボンドした後に、該半導体素子側の電極部と搭載部材側の電極部との間をワイヤボンディングで配線するのが一般的である。
しかし、特許文献１（特許第３９９２０３８号公報）に記載されているように、ワイヤボンディングを行うときの機械的なストレスによって不良が発生する可能性があるため、ワイヤボンディングに代わる接続信頼性の高い実装構造を低コストで実現することを目的として、配線基板上に搭載した半導体素子の周囲に流動性の樹脂材料をディスペンサで吐出して硬化させて、半導体素子の上面と配線基板の表面との間を傾斜面でつなぐ樹脂スロープを形成した後、半導体素子上面の電極部と配線基板の電極部との間を接続する配線パターンを、インクジェット等の液滴吐出法により樹脂スロープ上に形成する配線技術が提案されている。
ところで、液滴吐出法や印刷法で形成する配線は、配線パターン描画後に所定の焼成温度（例えば２３０℃）で焼成する必要がある。このため、配線焼成時に、配線の下地樹脂層も加熱されて、下地樹脂層の内部で分解したガスが発生し、この分解ガスがいわゆるアウトガスとして下地樹脂層の表面側に漏れ出してくる。このため、配線焼成時に、下地樹脂層と配線との接合面にもアウトガスが漏れ出して配線内部に侵入してしまい、このアウトガスによってインク塗膜に含まれる有機成分の分解と飛散が十分に行われないため、配線の緻密度が低下して配線の抵抗値が高くなるという問題があった。
例えば、発光素子パッケージであるＬＥＤパッケージで、配線の抵抗値が高くなると、ＬＥＤ点灯時にＬＥＤ素子に流れる電流が減少して輝度が低下するだけでなく、配線の発熱量が増加して素子温度が上昇し、耐久性が低下するおそれもある。
そこで、本発明が解決しようとする課題は、発光素子側の電極部と搭載部材側の電極部との間を接続する配線を液滴吐出法又は印刷法で描画して焼成する際の下地樹脂層からのアウトガスによる配線の高抵抗値化を防止することができる発光素子パッケージ及びその製造方法を提供することである。
上記課題を解決するために、請求項１に係る発明は、搭載部材に形成された素子搭載凹部内に発光素子が搭載され、該発光素子側の電極部と該搭載部材側の電極部との間が配線で接続された発光素子パッケージにおいて、前記発光素子側の電極部と前記搭載部材側の電極部との間の配線経路の下地樹脂層は、該素子搭載凹部内の該発光素子の周囲の隙間に充填された透明な絶縁性樹脂で形成され、前記配線経路の下地樹脂層上に前記発光素子側の電極部の一部と前記搭載部材側の電極部の一部とに跨がってガスバリア性（ガス不透過性）を有する絶縁性のインクでガスバリア性を有する中間絶縁層が線状又は帯状に形成され、前記中間絶縁層上に前記発光素子側の電極部のうちの該中間絶縁層で覆われていない部分と前記搭載部材側の電極部のうちの該中間絶縁層で覆われていない部分とに跨がって導電性のインクで前記配線のパターンが形成され、前記発光素子側の電極部と前記搭載部材側の電極部との間が該配線で接続された構成としたものである。
この構成では、下地樹脂層とその上に形成する配線との間にガスバリア性（ガス不透過性）を有する中間絶縁層が介在されているため、配線焼成時に下地樹脂層で発生したアウトガスが配線内部に侵入することを中間絶縁層によって防止でき、配線の高抵抗値化を防止できる。
更に、本発明では、搭載部材の素子搭載凹部内に搭載した発光素子の周囲の隙間に、透明な絶縁性樹脂を充填して透明な下地樹脂層を形成し、その下地樹脂層上に発光素子側の電極部の一部と搭載部材側の電極部の一部とに跨がってガスバリア性を有する絶縁性のインクでガスバリア性を有する中間絶縁層を線状又は帯状に形成しているため、発光時に発光素子に流れる電流が増加して輝度が増大するだけでなく、配線の発熱量が減少して素子温度の上昇を少なくすることができ、耐久性を向上させることができる。しかも、配線の下地となる中間絶縁層は、発光素子の周囲から透明な下地樹脂層に照射される光の放出を減少させる要因となるため、中間絶縁層を線状又は帯状に形成すれば、発光素子の周囲から透明な下地樹脂層を通して放出される光が中間絶縁層で減少される割合を少なくできて、外部に放出される光の取り出し効率を高めることができる。
具体的には、請求項２のように、中間絶縁層を、配線が該中間絶縁層からはみ出さないように該配線の線幅よりも製造ばらつき相当値以上太い線幅に形成すれば良い。中間絶縁層の線幅を配線の線幅よりも製造ばらつき相当値以上太い線幅に形成すれば、製造時に中間絶縁層の位置ずれや配線の位置ずれが生じても、配線の下面全体を中間絶縁層で確実に覆うことができ、配線焼成時に下地樹脂層で発生したアウトガスが配線内部に侵入することを中間絶縁層によって確実に防止できる。
尚、請求項３に係る発明は、請求項１に係る「発光素子パッケージ」の発明と実質的に同一の技術思想を、カテゴリーの異なる「発光素子パッケージの製造方法」の発明として記載したものである。
以下、本発明を実施するための形態をＬＥＤパッケージに適用して具体化した２つの実施例１，２を説明する。
本発明の実施例１を図１乃至図３に基づいて説明する。
搭載部材１０は、リードフレーム１１に素子搭載凹部１２を有するパッケージ本体１３を樹脂で成形して構成されている。この搭載部材１０の素子搭載凹部１２の底面中央部には、半導体素子であるＬＥＤ素子１４（発光素子）がダイボンディング（接合）されている。素子搭載凹部１２の深さ寸法（高さ寸法）は、ＬＥＤ素子１４の高さ寸法とほぼ同一に設定され、素子搭載凹部１２内に搭載したＬＥＤ素子１４上面の電極部１５が搭載部材１０上面のリードフレーム１１の電極部１１ａとほぼ同じ高さとなっている。
搭載部材１０は、リードフレーム１１に素子搭載凹部１２を有するパッケージ本体１３を樹脂で成形して構成されている。この搭載部材１０の素子搭載凹部１２の底面中央部には、半導体素子であるＬＥＤ素子１４（発光素子）がダイボンディング（接合）されている。素子搭載凹部１２の深さ寸法（高さ寸法）は、ＬＥＤ素子１４の高さ寸法とほぼ同一に設定され、素子搭載凹部１２内に搭載したＬＥＤ素子１４上面の電極部１５が搭載部材１０上面のリードフレーム１１の電極部１１ａとほぼ同じ高さとなっている。
搭載部材１０の素子搭載凹部１２内のうちのＬＥＤ素子１４の周囲に、透明な絶縁性樹脂をインクジェット、ディスペンサ等の液滴吐出法により充填して透明な下地樹脂層１６が形成されている。これにより、ＬＥＤ素子１４上面の電極部１５と搭載部材１０上面の電極部１１ａとの間をつなぐ配線経路は、ＬＥＤ素子１４の周囲に充填された下地樹脂層１６で平坦化され、該下地樹脂層１６の上面に、後述する配線１７の下地となる中間絶縁層１８がＬＥＤ素子１４上面の電極部１５と搭載部材１０上面の電極部１１ａとに跨がって線状又は帯状に形成されている。中間絶縁層１８の形成方法は、インクジェット、ディスペンサ等の液滴吐出法又は印刷法により、ガスバリア性（ガス不透過性）を有する絶縁性材料のインクを下地樹脂層１６上に吐出して、中間絶縁層１８のパターンを下地樹脂層１６上に線状又は帯状に描画して乾燥・硬化させ、ガスバリア性を有する中間絶縁層１８を形成する。
ここで、ガスバリア性を有する中間絶縁層１８の材料としては、例えば、エポキシ樹脂系、ポリイミド樹脂系、ガラス（ＳｉＯ2 ）系等の絶縁性材料があり、これらの絶縁性材料の中から、ガスバリア性とその他の特性（例えば光透過性、耐湿性、下地樹脂層１６及び配線１７に対する密着性等）を考慮して選択すれば良い。
そして、中間絶縁層１８の乾燥・硬化後に、インクジェット、ディスペンサ等の液滴吐出法により導電性のインク（Ａｇ等の導体粒子を含むインク）を中間絶縁層１８上に吐出して、配線１７のパターンをＬＥＤ素子１４上面の電極部１５と搭載部材１０上面の電極部１１ａとに跨がって中間絶縁層１８上に描画し、これを乾燥して焼成して、ＬＥＤ素子１４上面の電極部１５と搭載部材１０上面の電極部１１ａとの間を配線１７で接続する。この際、配線１７の焼成温度は、２００℃以上（例えば２３０℃）で、焼成時間は３０分〜６０分程度である。
この場合、中間絶縁層１８は、配線１７が該中間絶縁層１８からはみ出さないように該配線１７の線幅よりも製造ばらつき相当値以上太い線幅に形成されている。具体的には、中間絶縁層１８の線幅は、例えば、配線１７の線幅の１．２〜２．５倍、より好ましくは、１．５〜２．０倍の範囲で設定すると良い。尚、搭載部材１０の素子搭載凹部１２内に搭載したＬＥＤ素子１４及び配線１７等は、透明な封止材料（図示せず）によって封止されている。
以上説明した本実施例１によれば、ＬＥＤ素子１４の周囲に充填した下地樹脂層１６とその上に形成する配線１７との間にガスバリア性を有する中間絶縁層１８が介在されているため、配線１７の焼成時に下地樹脂層１６で発生したアウトガスが配線１７の内部に侵入することを中間絶縁層１８によって防止でき、配線１７の高抵抗値化を防止することができる。本発明者らの実験結果によれば、中間絶縁層１８を形成することで、配線１７の体積抵抗率が１／２程度になることが確認されている。これにより、ＬＥＤ素子１４の発光時にＬＥＤ素子１４に流れる電流が増加して輝度が増大するだけでなく、配線１７の発熱量が減少してＬＥＤ素子１４の温度上昇を少なくすることができ、耐久性を向上させることができる。
しかも、配線１７の下地となる中間絶縁層１８は、光の放出を減少させる要因となるため、本実施例１のように、中間絶縁層１８を線状又は帯状に形成することで、ＬＥＤ素子１４の周囲から透明な下地樹脂層１６を通して放出される光が中間絶縁層１８で減少される割合を少なくできて、外部に放出される光の取り出し効率を高めることができる。
また、本実施例１では、中間絶縁層１８を、配線１７が該中間絶縁層１８からはみ出さないように該配線１７の線幅よりも製造ばらつき相当値以上太い線幅に形成するようにしたので、製造時に中間絶縁層１８の位置ずれや配線１７の位置ずれが生じても、配線１７の下面全体を中間絶縁層１８で確実に覆うことができ、配線１７の焼成時に下地樹脂層１６で発生したアウトガスが配線１７の内部に侵入することを中間絶縁層１８によって確実に防止できる。
次に、本発明の実施例２を図４に基づいて説明する。
搭載部材２１は、リードフレーム２２に素子搭載凹部２３を有するパッケージ本体２４を樹脂で成形して構成され、該素子搭載凹部２３の側面が傾斜状に形成されている。素子搭載凹部２３の底面には、リードフレーム２２の素子搭載部２２ａ（ダイパッド）が露出し、該素子搭載部２２ａ上に半導体素子であるＬＥＤ素子２５（発光素子）がダイボンド（接合）されている。
搭載部材２１は、リードフレーム２２に素子搭載凹部２３を有するパッケージ本体２４を樹脂で成形して構成され、該素子搭載凹部２３の側面が傾斜状に形成されている。素子搭載凹部２３の底面には、リードフレーム２２の素子搭載部２２ａ（ダイパッド）が露出し、該素子搭載部２２ａ上に半導体素子であるＬＥＤ素子２５（発光素子）がダイボンド（接合）されている。
素子搭載凹部２３の傾斜状の側面には、ＬＥＤ素子２５上面の２つの電極部２６と接続する２つの電極部２７が形成されている。各電極部２７は、それぞれリードフレーム２２に一体に形成されている。この場合、素子搭載凹部２３の側面に形成する電極部２６の高さ方向の幅が広くなるほど、搭載可能なＬＥＤ素子２５の高さ寸法の範囲が広がることを考慮して、本実施例２では、素子搭載凹部２３に側面に形成する電極部２７は、該素子搭載凹部２３の側面の上部から下部まで延びるように形成され、且つ、該電極部２７がＬＥＤ素子２５の光を反射する反射板（リフレクター）としても機能するように構成されている。
搭載部材２１の素子搭載凹部２３内に搭載可能なＬＥＤ素子２５は、高さ寸法が該素子搭載凹部２３の側面（電極部２７）の高さ寸法以下で且つリードフレーム２２の素子搭載部２２ａ上に搭載可能なサイズのＬＥＤ素子である。これにより、高さ寸法の異なる複数種のＬＥＤ素子２５を同一仕様・寸法の搭載部材２１の素子搭載凹部２３内に搭載できるようになっている。
素子搭載凹部２３内のうちのＬＥＤ素子２５の周囲に、透明な絶縁性樹脂をインクジェット、ディスペンサ等の液滴吐出法により充填して透明な下地樹脂層２８が形成され、該下地樹脂層２８の上面の高さ位置がＬＥＤ素子２５の電極部２６上面の高さ位置と一致することで、ＬＥＤ素子２５上面の電極部２６と素子搭載凹部２３側面の電極部２７との間の配線経路が下地樹脂層２８で平坦化されている。
この下地樹脂層２８の上面に、後述する配線２９の下地となる中間絶縁層３０がＬＥＤ素子２５上面の電極部２６と素子搭載凹部２３側面の電極部２７とに跨がって線状又は帯状に形成されている。中間絶縁層３０の形成方法は、インクジェット、ディスペンサ等の液滴吐出法又は印刷法により、前記実施例１と同様のガスバリア性を有する絶縁性材料のインクを下地樹脂層２８上に吐出して中間絶縁層３０のパターンを線状又は帯状に描画して乾燥・硬化させ、ガスバリア性を有する中間絶縁層３０を形成する。
中間絶縁層３０の乾燥・硬化後に、インクジェット、ディスペンサ等の液滴吐出法により導電性のインク（Ａｇ等の導体粒子を含むインク）を中間絶縁層３０上に吐出して、該中間絶縁層３０上に、配線２９のパターンをＬＥＤ素子２５上面の電極部２６と素子搭載凹部２３側面の電極部２７とに跨がって描画し、これを乾燥して焼成して、ＬＥＤ素子２５上面の電極部２６と素子搭載凹部２３側面の電極部２７との間を該配線２９で接続する。この際、配線２９の焼成温度は、２００℃以上（例えば２３０℃）で、焼成時間は３０分程度である。
前記実施例１と同様に、中間絶縁層３０は、配線２９が該中間絶縁層３０からはみ出さないように該配線２９の線幅よりも製造ばらつき相当値以上太い線幅に形成されている。尚、素子搭載凹部２３内に搭載したＬＥＤ素子２５及び配線２９等は、透明な封止材料（図示せず）によって封止されている。
以上説明した本実施例２でも、ＬＥＤ素子２５の周囲に充填した下地樹脂層２８とその上に形成する配線２９との間にガスバリア性を有する中間絶縁層３０が介在されているため、前記実施例１と同様の効果を得ることができる。
また、配線を形成する方法は、液滴吐出法に限定されず、スクリーン印刷等の印刷法で形成しても良い。
その他、本発明は、要旨を逸脱しない範囲内で種々変更して実施できることは言うまでもない。
１０…搭載部材、１１…リードフレーム、１１ａ…電極部、１２…素子搭載凹部、１３…パッケージ本体、１４…ＬＥＤ素子（発光素子，半導体素子）、１５…電極部、１６…下地樹脂層、１７…配線、１８…中間絶縁層、２１…搭載部材、２２…リードフレーム、２３…素子搭載凹部、２４…パッケージ本体、２５…ＬＥＤ素子（発光素子，半導体素子）、２６，２７…電極部、２８…下地樹脂層、２９…配線、３０…中間絶縁層
Claims (3)
- 搭載部材に形成された素子搭載凹部内に発光素子が搭載され、該発光素子側の電極部と該搭載部材側の電極部との間が配線で接続された発光素子パッケージにおいて、
前記発光素子側の電極部と前記搭載部材側の電極部との間の配線経路の下地樹脂層は、該素子搭載凹部内の該発光素子の周囲の隙間に充填された透明な絶縁性樹脂で形成され、 前記配線経路の下地樹脂層上に前記発光素子側の電極部の一部と前記搭載部材側の電極部の一部とに跨がってガスバリア性を有する絶縁性のインクでガスバリア性を有する中間絶縁層が線状又は帯状に形成され、
前記中間絶縁層上に前記発光素子側の電極部のうちの該中間絶縁層で覆われていない部分と前記搭載部材側の電極部のうちの該中間絶縁層で覆われていない部分とに跨がって導電性のインクで前記配線のパターンが形成され、該発光素子側の電極部と該搭載部材側の電極部との間が該配線で接続されていることを特徴とする発光素子パッケージ。 - 前記中間絶縁層は、前記配線が該中間絶縁層からはみ出さないように該配線の線幅よりも製造ばらつき相当値以上太い線幅に形成されていることを特徴とする請求項１に記載の発光素子パッケージ。
- 搭載部材に形成した素子搭載凹部内に発光素子を搭載し、該発光素子側の電極部と該搭載部材側の電極部との間を配線で接続した発光素子パッケージの製造方法において、
前記素子搭載凹部内に前記発光素子を搭載する工程と、
前記素子搭載凹部内の前記発光素子の周囲の隙間に透明な絶縁性樹脂を充填して該発光素子側の電極部と該搭載部材側の電極部との間の配線経路の下地樹脂層を該絶縁性樹脂で形成する工程と、
前記配線経路の下地樹脂層上に前記発光素子側の電極部の一部と前記搭載部材側の電極部の一部とに跨がってガスバリア性を有する絶縁性のインクを吐出又は印刷してガスバリア性を有する中間絶縁層を線状又は帯状に形成する工程と、
前記中間絶縁層上に前記発光素子側の電極部のうちの該中間絶縁層で覆われていない部分と前記搭載部材側の電極部のうちの該中間絶縁層で覆われていない部分とに跨がって導電性のインクを吐出又は印刷して前記配線のパターンを形成して焼成して該発光素子側の電極部と該搭載部材側の電極部との間を該配線で接続する工程と
を含むことを特徴とする発光素子パッケージの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012006552A JP5905267B2 (ja) | 2012-01-16 | 2012-01-16 | 発光素子パッケージ及びその製造方法 |
| CN201280057767.7A CN103959450B (zh) | 2011-11-25 | 2012-10-29 | 半导体封装件及其制造方法 |
| PCT/JP2012/077870 WO2013077144A1 (ja) | 2011-11-25 | 2012-10-29 | 半導体パッケージ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012006552A JP5905267B2 (ja) | 2012-01-16 | 2012-01-16 | 発光素子パッケージ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2013145852A JP2013145852A (ja) | 2013-07-25 |
| JP5905267B2 true JP5905267B2 (ja) | 2016-04-20 |
Family
ID=49041490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012006552A Active JP5905267B2 (ja) | 2011-11-25 | 2012-01-16 | 発光素子パッケージ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5905267B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6029821B2 (ja) * | 2011-11-25 | 2016-11-24 | 富士機械製造株式会社 | 発光素子パッケージ及びその製造方法 |
| JP6037544B2 (ja) * | 2012-06-19 | 2016-12-07 | 富士機械製造株式会社 | Ｌｅｄパッケージ及びその製造方法 |
| JP6037545B2 (ja) * | 2012-06-19 | 2016-12-07 | 富士機械製造株式会社 | Ｌｅｄパッケージ及びその製造方法 |
| CN108080041B (zh) * | 2016-11-21 | 2023-10-20 | 胡丛余 | 微型流体致动器 |
| DE102019104436A1 (de) * | 2019-02-21 | 2020-08-27 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils |
| JP7116327B2 (ja) | 2019-12-27 | 2022-08-10 | 日亜化学工業株式会社 | 発光モジュールおよび発光モジュールの製造方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001281417A (ja) * | 2000-03-29 | 2001-10-10 | Fuji Photo Film Co Ltd | 屈折率分布レンズ、レンズアレイ、及び光デバイス |
| JP2004216649A (ja) * | 2003-01-10 | 2004-08-05 | Kyocera Corp | 光プリンタヘッド |
| JP2005050911A (ja) * | 2003-07-30 | 2005-02-24 | Seiko Epson Corp | 半導体装置 |
| JP2006245057A (ja) * | 2005-02-28 | 2006-09-14 | Sony Corp | ハイブリットモジュール及びその製造方法並びにハイブリット回路装置 |
| JP2006278766A (ja) * | 2005-03-29 | 2006-10-12 | Seiko Epson Corp | 発光素子の実装構造及び実装方法 |
| JP2007073585A (ja) * | 2005-09-05 | 2007-03-22 | Ricoh Co Ltd | 面発光レーザアレイおよび電子写真システムおよび光インターコネクションシステム |
| JP5233087B2 (ja) * | 2006-06-28 | 2013-07-10 | 日亜化学工業株式会社 | 発光装置およびその製造方法、パッケージ、発光素子実装用の基板 |
| JP5233352B2 (ja) * | 2008-03-21 | 2013-07-10 | 東芝ライテック株式会社 | 照明装置 |
| JP2010141293A (ja) * | 2008-11-14 | 2010-06-24 | Seiko Epson Corp | 半導体装置及び半導体装置の製造方法 |
| JP2011176273A (ja) * | 2010-01-26 | 2011-09-08 | Sekisui Chem Co Ltd | 太陽電池用封止材、太陽電池保護シート及び太陽電池モジュールの製造方法 |
-
2012
- 2012-01-16 JP JP2012006552A patent/JP5905267B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2013145852A (ja) | 2013-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5905267B2 (ja) | 発光素子パッケージ及びその製造方法 | |
| JP6213428B2 (ja) | 発光装置及びその製造方法 | |
| JP5340583B2 (ja) | 半導体発光装置 | |
| WO2013077144A1 (ja) | 半導体パッケージ及びその製造方法 | |
| JP6122423B2 (ja) | Ｌｅｄパッケージ及びその製造方法 | |
| JP6699432B2 (ja) | 発光装置の製造方法 | |
| JP5848114B2 (ja) | 発光装置 | |
| JP2012517709A5 (ja) | ||
| JP6198874B2 (ja) | 発光装置および発光装置の製造方法 | |
| US8987775B2 (en) | Light emitting device package | |
| JP6029821B2 (ja) | 発光素子パッケージ及びその製造方法 | |
| CN102856468B (zh) | 发光二极管封装结构及其制造方法 | |
| CN105470373A (zh) | 覆晶式发光二极管封装结构 | |
| JP6037544B2 (ja) | Ｌｅｄパッケージ及びその製造方法 | |
| JP6081087B2 (ja) | 発光素子パッケージ及びその製造方法 | |
| JP2018032655A (ja) | 発光装置及びその製造方法 | |
| US9065028B2 (en) | Flip-chip light emitting diode package with moisture barrier layer | |
| US10332824B2 (en) | Lead frame | |
| US20220209079A1 (en) | Light-emitting module and method of manufacturing light-emitting module | |
| KR101363980B1 (ko) | 광 모듈 및 그 제조 방법 | |
| JP6037545B2 (ja) | Ｌｅｄパッケージ及びその製造方法 | |
| TWI521745B (zh) | 發光二極體封裝結構及其製造方法 | |
| JP6012531B2 (ja) | 半導体装置 | |
| KR101722117B1 (ko) | 반도체 발광소자를 제조하는 방법 | |
| KR101647068B1 (ko) | 반도체 발광소자 및 이를 제조하는 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20140409 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20141210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150804 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150917 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160303 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160316 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5905267 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |