JP5903642B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5903642B2
JP5903642B2 JP2013527894A JP2013527894A JP5903642B2 JP 5903642 B2 JP5903642 B2 JP 5903642B2 JP 2013527894 A JP2013527894 A JP 2013527894A JP 2013527894 A JP2013527894 A JP 2013527894A JP 5903642 B2 JP5903642 B2 JP 5903642B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
nitride semiconductor
effect transistor
field effect
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013527894A
Other languages
English (en)
Other versions
JPWO2013021628A1 (ja
Inventor
田中　健一郎
健一郎 田中
上田　哲三
哲三 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Priority to JP2013527894A priority Critical patent/JP5903642B2/ja
Publication of JPWO2013021628A1 publication Critical patent/JPWO2013021628A1/ja
Application granted granted Critical
Publication of JP5903642B2 publication Critical patent/JP5903642B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本明細書に記載された技術は、例えばエアコンや調光装置等の民生機器の電源回路等に用いられるパワートランジスタに適用可能な窒化物電界効果トランジスタに関する。
窒化物半導体はＳｉやＧａＡｓ等と比べ、バンドギャップ、絶縁破壊電界、電子の飽和ドリフト速度のいずれもが大きい。また、（０００１）面を主面とする基板上に形成したＡｌＧａＮ／ＧａＮのヘテロ構造では、自発分極およびピエゾ分極によりヘテロ界面に２次元電子ガス（「２ＤＥＧ」とも表記される）が生じ、不純物をドーピングしない状態でも１×１０13ｃｍ-2程度のシートキャリア濃度が得られる。この高濃度の２ＤＥＧをキャリアとして用いた高電子移動度トランジスタ（high electron mobility transistor;ＨＥＭＴ）が近年注目を集めており、種々のＨＥＭＴ構造が提案されている（非特許文献１）。
図１２は、ＡｌＧａＮ／ＧａＮヘテロ構造を有する従来のＨＥＭＴを備えた半導体装置を示す断面図である。同図に示す従来型の電界効果トランジスタにおいて、Ｓｉ基板１上に低温ＡｌＮバッファ層２、アンドープＧａＮ層３、及びアンドープＡｌＧａＮ層４がこの順に形成されており、ソース電極５及びドレイン電極６がアンドープＡｌＧａＮ層４に接するように形成されている。ゲート電極７はソース電極５及びドレイン電極６の間に形成されている。
このような構造では、自発分極およびピエゾ分極によりアンドープＧａＮ層３とアンドープＡｌＧａＮ層４との界面近傍に２次元電子ガスが生じ、これがキャリアとして利用される。ソース−ドレイン間に電圧を印加するとチャネル内の電子がソース電極５からドレイン電極６に向かって流れる。このとき、ゲート電極７に加える電圧を制御してゲート電極７直下の空乏層の厚さを変化させることで、ドレイン電流を制御することが可能となる。
S.C. Binari, W. Kruppa, H.B. Dietrich, G. Kelner, A.E. Wickenden, and J.A. Freitas Jr., "Fabrication and characterization of GaN FETs," Solid State Electronics 41 (1997) 1549-1554. R. Vetury, N.Q. Zhang, S. Keller , U. K. Mishra, "The Impact of Surface States on the DC and RF Characteristics of AlGaN/GaN HFETs," IEEE Trans. Electro Dev. 48, 560 (2001). Yasuhiro Uemoto, Masahiro Hikita, Hiroaki Ueno, Hisayoshi Matsuo, Hidetoshi Ishida, Manabu Yanagihara, Tetsuzo Ueda, Tsuyoshi Tanaka, Daisuke Ueda, "Gate Injection Transistor (GIT) --- A Normally-Off AlGaN/GaN Power Transistor Using Conductivity Modulation," IEEE Trans. Electro. Dev. 54, 3393 (2007).
しかしながら、このようなＡｌＧａＮ／ＧａＮヘテロ界面に存在する２次元電子ガスを用いた電界効果トランジスタにおいては、いわゆる電流コラプスと呼ばれる現象が生じ、デバイスの信頼性に問題を引き起こす可能性があることが知られている。ここで、電流コラプスとは、一旦電界効果トランジスタのオフ状態においてドレインに高電圧が印加されると、次に電界効果トランジスタをオン状態にスイッチさせたときのオン抵抗が増大する現象をいう。
この電流コラプスのメカニズムは、例えば、非特許文献１に示されている。ここでは、電流コラプスのメカニズムについて、図２を用いて簡単に説明する。
図２は、図１２に示す一般的なＨＥＭＴを備えた半導体装置のオフ状態における断面図である。同図に示すように、電界効果トランジスタであるＨＥＭＴのオフ状態においては、図２に示すような空乏層１２が生じる。このとき、空乏層１２のドレイン端子側の領域１３には高電界が生じ、同領域において、電子がトラップされる。
また、このトラップされた電子が２次元電子ガス近傍に存在すると、このトラップされた電子が、負バイアスのゲート電圧を印加した場合と似た効果をもたらすため、トラップされた電子近傍の２次元電子ガスの濃度が低下し、結果としてオン電圧が上昇し、デバイスのオン時の電流が低下する。これが電流コラプス発現のメカニズムである。
本発明は、窒化物半導体を用いた電界効果トランジスタにおいて、電流コラプスの発生を抑えることを目的とする。
上述の課題を解決するために、本発明の一例に係る半導体装置は、基板上に形成された第１の窒化物半導体層と、前記第１の窒化物半導体層上に形成され、前記第１の窒化物半導体よりもバンドギャップの大きな第２の窒化物半導体層と、前記第２の窒化物半導体層上に形成されたゲート電極と、前記ゲート電極を間に挟むように形成され、それぞれが少なくとも前記第２の窒化物半導体層に接するソース電極及びドレイン電極とを有し、前記第１の窒化物半導体層と前記第２の窒化物半導体層の界面に形成される２次元電子ガスをチャネルとして用いる電界効果トランジスタを備えている。さらに、前記電界効果トランジスタは、前記第２の窒化物半導体層上であって、前記ゲート電極と前記ドレイン電極との間に形成され、前記ドレイン電極に電気的に接続されたｐ型窒化物半導体層をさらに有している。
オフ状態の電界効果トランジスタでは、第１の窒化物半導体層のうちソース−ドレイン間に位置する領域に高電界が加わるため、オン状態に切り替わった後に当該領域に多くの電子が残留する。上述の構成によれば、電界効果トランジスタがオン状態の時にゲート電極とドレイン電極との間に設けられたｐ型窒化物半導体層から第１の窒化物半導体層にホールを注入することができる。これにより、オフ状態からオン状態に切り替わる際に第１の窒化物半導体層中に残留する電子を効果的に消滅させることができるので、電流コラプスを抑制し、オン状態に切り替わった直後の電界効果トランジスタのオン抵抗を低減することができる。
また、前記ｐ型窒化物半導体層と前記第１の窒化物半導体層との間にｎ型窒化物半導体層が形成されていれば、ｐ型窒化物半導体層が形成されたことによる２次元電子ガスの濃度の減少を抑えることができるので、電流コラプスを抑えつつ、ドレイン電圧が低い場合であっても電界効果トランジスタのオン抵抗を低減することができる。
本開示の一実施形態に係る半導体装置によれば、電界効果トランジスタにおける電流コラプスを効果的に抑制することができる。
図１は、本発明の実施形態に係る半導体装置を示す断面図である。 図２は、一般的な電界効果トランジスタ（ＨＥＭＴ）を備えた半導体装置を模式的に示す断面図である。 図３は、図２に示す電界効果トランジスタをオフ状態にして、ドレイン電極に高電圧を印加したときに、当該電界効果トランジスタを基板上方から撮影した発光像を示す図である。 図４は、半導体装置において、電界効果トランジスタをオフ状態にしてドレイン電圧を印加した後、当該電界効果トランジスタをオン状態にした直後の状況を模式的に示す断面図である。 図５は、本発明の一例に係る電界効果トランジスタを備えた半導体装置を示す断面図である。 図６は、図５に示す半導体装置において、電界効果トランジスタをオフ状態にした後オン状態へとスイッチした直後の状況を模式的に示す断面図である。 図７は、本発明の実施形態に係る半導体装置であって、本願発明者らが実際に作製した電界効果トランジスタを備えた半導体装置の断面図である。 図８（ａ）は、本発明に係る電界効果トランジスタの電流コラプスを評価するための電気回路図であり、（ｂ）は、電界効果トランジスタの測定のタイミングについて説明する図である。 図９は、図８（ａ）、（ｂ）に示す評価系を用いて、ホール注入用の構造がない場合、ホール注入用の構造がある場合、およびホール注入用の構造にｎ型窒化物半導体層を設けた場合の電界効果トランジスタについて、それぞれアクティブＲＯＮとＶｄｄとの関係を表した図である。 図１０（ａ）〜（ｃ）は、ホール注入用の構造がない場合、ホール注入用の構造がある場合、ホール注入用の構造の直下にｎ型窒化物半導体層がある場合のそれぞれについて、電界効果トランジスタにおけるバンドダイヤグラムを模式的に表したものである。 図１１は、図１に示す実施形態に係る半導体装置の変形例を示す断面図である。 図１２は、ＡｌＧａＮ／ＧａＮヘテロ構造を有する従来のＨＥＭＴを備えた半導体装置を示す断面図である。
（実施形態）
−電界効果トランジスタの説明−
図１は、本発明の実施形態に係る半導体装置を示す断面図である。ここでは、半導体装置が備える電界効果トランジスタの一例としてＨＥＭＴを示す。
本実施形態の半導体装置は、電界効果トランジスタ２００を備えている。電界効果トランジスタ２００は、ｐ型Ｓｉ等からなる基板１０１上に形成された低温ＡｌＮからなるバッファ層１０２と、バッファ層１０２上に形成された窒化物半導体層（第１の窒化物半導体層）１０３と、窒化物半導体層１０３上に形成され、窒化物半導体層１０３よりもバンドギャップの大きい窒化物半導体層（第２の窒化物半導体層）１０４と、窒化物半導体層１０４上に形成されたゲート電極１０７と、ゲート電極１０７を間に挟むように形成されたソース電極１０５及びドレイン電極１０６とを有している。
窒化物半導体層１０３の膜厚は０．５μｍ〜３μｍ程度であり、窒化物半導体層１０４の膜厚は２０ｎｍ〜１００ｎｍである。窒化物半導体層１０３と窒化物半導体層１０４とは、両層の界面に２次元電子ガス１１０を生じさせる窒化物半導体でそれぞれ構成されていればよく、例えば窒化物半導体層１０３はアンドープのＧａＮで構成され、窒化物半導体層１０４はアンドープのＡｌＧａＮで構成される。電界効果トランジスタ２００は、この２次元電子ガス１１０をチャネルとして用いる。
ここで、ゲート電極１０７は、例えばｐ型ＡｌＧａＮ層とｐ型ＧａＮ層とを順に積層した後、蒸着によりＡｕ等の金属等からなる電極を形成することで設けられる。
ソース電極１０５及びドレイン電極１０６は、少なくとも窒化物半導体層１０４に接するように設けられている。図１に示す例ではソース電極１０５及びドレイン電極１０６は窒化物半導体層１０３上に形成され、それぞれ２次元電子ガス１１０に直接接触している。ソース電極１０５及びドレイン電極１０６は例えばＴｉ層とＡｌ層とを有している。なお、図示しないが、ソース電極１０５、ドレイン電極１０６、及びゲート電極１０７の平面形状は例えば帯状であり、それぞれ互いに略平行になるように配置されていてもよい。
また、本実施形態の電界効果トランジスタ２００は、従来の電界効果トランジスタと異なり、窒化物半導体層１０４上であって、ゲート電極１０７とドレイン電極１０６との間に形成され、ドレイン電極１０６に電気的に接続されたホール注入用のｐ型窒化物半導体層１０８をさらに有している。ｐ型窒化物半導体層１０８は、例えば窒化物半導体層１０４よりバンドギャップの小さいＧａＮ等の窒化物半導体で構成されている。また、ｐ型窒化物半導体層１０８とドレイン電極１０６とを接続させる電極１０９が形成されている。電極１０９は、例えばＡｕ等の金属で構成される。
さらに、ｐ型窒化物半導体層１０８と窒化物半導体層１０３との間にｎ型窒化物半導体層１１１が形成されている。図１に示す例では、ｎ型窒化物半導体層１１１は、ＡｌＧａＮからなる窒化物半導体層１０４のうちｐ型窒化物半導体層１０８の直下に位置する部分にｎ型不純物イオンを注入することで形成される。
ｐ型窒化物半導体層１０８中の不純物濃度は１０19ｃｍ-3〜１０21ｃｍ-3程度であり、ｎ型窒化物半導体層１１１中の不純物濃度は１０17ｃｍ-3〜１０19ｃｍ-3程度である。ｐ型窒化物半導体層１０８は、例えば有機金属化学着気相蒸着法（ＭＯＣＶＤ）や分子線エピタキシー（ＭＢＥ）等により形成され、ｎ型窒化物半導体層１１１は、例えばＳｉ等のイオン注入により形成される。
ｎ型窒化物半導体層１１１が形成された部分以外の窒化物半導体層１０４には意図的に不純物が導入されないので、ｎ型窒化物半導体層１１１に含まれるｎ型不純物の濃度は、これ以外の窒化物半導体層１０４に含まれるｎ型不純物の濃度よりも高くなっている。
また、ｐ型窒化物半導体層１０８に含まれるｐ型不純物の濃度は、窒化物半導体層１０３、１０４に含まれるｐ型不純物の濃度よりも高くなっている。
以上の構成によれば、ソース−ドレイン間に電圧を印加した上で所定のゲート電圧を印加することで、２次元電子ガス１１０をチャネルとして高い移動度を実現することができるとともに、ゲート電圧を調節することで、ドレイン電流を制御することができる。
また、電界効果トランジスタ２００がオン状態のときに、電極１０９及びｐ型窒化物半導体層１０８を介して窒化物半導体層１０３のうちドレイン電極１０６とゲート電極１０７の間に位置する部分にホールを注入できる。窒化物半導体層１０３に注入されたホールは、ソース電極１０５に向かって移動するとともに、窒化物半導体層１０３内にトラップされた電子と再結合する。このため、電流コラプスを効果的に抑制することができ、電界効果トランジスタ２００の信頼性は従来の電界効果トランジスタよりも高くなっている。
なお、ｐ型窒化物半導体層１０８がドレイン電極１０６と離間して設けられている場合、ｐ型窒化物半導体層１０８とゲート電極１０７との距離は、ｐ型窒化物半導体層１０８とドレイン電極との距離よりも大きい方が耐圧の低下を抑えることができるので、好ましい。これにより、電界効果トランジスタ２００を電源回路等のパワートランジスタとして用いる場合でも、十分な耐圧を確保することができる。
また、ｐ型窒化物半導体層１０８とドレイン電極１０６とは、電界効果トランジスタ２００の外部（上層の配線等）において互いに電気的に接続されていてもよい。なお、ｐ型窒化物半導体層１０８とドレイン電極１０６とは電極１０９を介さずに直接接続されていてもよい。
また、２次元電子ガス１１０とｐ型窒化物半導体層１０８との間にｎ型窒化物半導体層１１１が設けられている。このｎ型窒化物半導体層１１１は必ずしも設けられていなくてもよい。しかし、ｎ型窒化物半導体層１１１を設けることで、電流コラプスを抑制しつつ、ｐ型窒化物半導体層１０８の直下領域でのチャネル抵抗の上昇を抑えることが可能となる。
なお、ｐ型窒化物半導体層１０８のホール注入効果を十分に発揮させるために、ｐ型窒化物半導体層１０８のホールキャリア濃度は、ｎ型窒化物半導体層１１１の電子のキャリア濃度よりも大きいことが望ましい。
−実施形態に係る電界効果トランジスタを作製するに至った経緯−
電流コラプスを抑制するために、本願発明者らが上述の実施形態に係る電界効果トランジスタを作製するに至った経緯について以下に述べる。
まず、電流コラプスが引き起こされる物理的メカニズムについて簡単に述べる。図２は、一般的な電界効果トランジスタ（ＨＥＭＴ）を備えた半導体装置を模式的に示す断面図である。同図は、電界効果トランジスタがオフ状態である場合を示している。
当該電界効果トランジスタは、上述のように、ｐ型のＳｉ基板１上に低温ＡｌＮバッファ層２、アンドープＧａＮ層３、アンドープＡｌＧａＮ層４がこの順に形成されている。ゲート電極７がアンドープＡｌＧａＮ層４上に形成され、ゲート電極７を間に挟むようにＴｉ及びＡｌからなるソース電極５及びドレイン電極６が、アンドープＡｌＧａＮ層４に接して形成されている。
当該電界効果トランジスタは、アンドープＧａＮ層３とアンドープＡｌＧａＮ層４との界面に存在する２次元電子ガス１０をチャネルとして用いている。ここで、ゲート電極７は、ｐ型ＡｌＧａＮ層とｐ型ＧａＮ層とを順に積層した後、蒸着によりＡｕ等からなる電極を形成することで設けられる。
ソース−ドレイン間に高電圧が印加されたオフ状態の電界効果トランジスタでは、空乏層１２がゲート電極７からアンドープＧａＮ層３とアンドープＡｌＧａＮ層４との界面を越えて下方に拡がっている。このオフ状態では、空乏層１２のドレイン端子側において電界が集中し、強い電界が発生する。
図３は、図２に示す電界効果トランジスタをオフ状態にして、ドレイン電極に高電圧（ＶＤＳ＝４００Ｖ）を印加したときに、当該電界効果トランジスタを基板上方から撮影した発光像を示す図である。同図中のソース電極５とドレイン電極６の間に位置する細長い部分がゲート電極７であり、ゲート電極７の左下に示す大きい四辺形をした部分はゲート電極７に接続された電極パッドである。図３では、電極パッドもゲート電極７として示している。
図３に示す発光像を見ると、ゲート電極７のうち、ドレイン電極（ドレイン端子）６に近い側、すなわち、ゲート電極７−ドレイン電極６間の領域の、ゲート電極７近傍から発光３１が観測され、この発光３１が観測された領域において、強い電界が発生していることがわかる。窒化物半導体を用いた一般的なＨＥＭＴにおいては、この強い電界が印加された領域において、電子１３がトラップされる（図２参照）。この、高電圧印加時に発生したトラップされた電子が、電流コラプスの原因となることを以下に述べる。
図４は、半導体装置において、電界効果トランジスタをオフ状態にしてドレイン電圧を印加した後、当該電界効果トランジスタをオン状態にした直後の状況を模式的に示す断面図である。
同図に示すように、電界効果トランジスタをオン状態にした直後では、オフ状態においてアンドープＧａＮ層３にトラップされた電子１３は完全には除去されず、残留する。トラップされた電子１３が残留していると、当該電子１３近傍の２次元電子ガス１４の濃度が電子１３の残留しない場合に比べて減少する。このため、ソース−ドレイン間の抵抗が増大する。これが電流コラプスのメカニズムである。
以上の電流コラプスのメカニズムを踏まえ、電流コラプスの抑制には、以下に示す２つの対処法が有効であると考えられる。
１つ目の方法は、高い電界が印加されたときに、電子がトラップされないようにすることである。このためには、トラップ密度を低減すればよい。電子のトラップ密度の低減は、窒化物半導体層の成長条件を制御することや、表面パシベーション膜の種類やその形成条件を最適化することによって達成されうる。例えば、表面パシベーション膜としてＳｉＮ膜を用いることで電流コラプスをある程度低減することができる。
２つ目の方法は、高い電界が印加されないようにすることである。これは、例えばフィールドプレートを形成し、電界緩和を行うことで達成されうる。また、窒化物半導体層（アンドープＧａＮ層３）の膜厚を厚くすることで基板とドレインの間の電界強度を下げたり、ゲート−ドレイン間距離をある程度長くしたりするといった方法も有効である。
しかしながら、これらの方法では十分に電流コラプスを抑制できない場合があることから、本願発明者らは、上述とは異なる方法で電流コラプスを抑制する方法についてさらに検討を重ねた。その過程で、本願発明者らは、電界効果トランジスタのオン状態のときに窒化物半導体層（アンドープＧａＮ層３）にホールを注入し、デバイスのオフ時に生じるトラップされた電子１３とこのホールとを再結合させることにより、残留する電子１３を消滅させ、電流コラプスを抑制することができるのではないかと考えた。この方法は、強い電界が印加されたときに、電子がトラップされないようにするという、上に述べた、これまでのコラプス抑制方法とは本質的に異なる方法であり、オフ時にトラップされた電子を再結合により消滅させる試みである。
このような予想の下、出願人らはまず、ホール注入手段を有する電界効果トランジスタ２００として、図５に示すようなＨＥＭＴを作製した。図５は、試作された電界効果トランジスタを備えた半導体装置を示す断面図である。
当該電界効果トランジスタ２０２は、ｐ型Ｓｉ等からなる基板１０１上に形成された低温ＡｌＮからなるバッファ層１０２と、バッファ層１０２上に形成された窒化物半導体層１０３と、窒化物半導体層１０３上に形成され、窒化物半導体層１０３よりもバンドギャップの大きい窒化物半導体層１０４と、窒化物半導体層１０４上に形成されたゲート電極１０７と、ゲート電極１０７を間に挟むように形成されたソース電極１０５及びドレイン電極１０６とを有している。
窒化物半導体層１０３はアンドープのＧａＮで構成され、窒化物半導体層１０４はアンドープのＡｌＧａＮで構成される。ソース電極１０５及びドレイン電極１０６は、共にＴｉ層とＡｌ層とを有し、窒化物半導体層１０４にそれぞれ接するように設けられている。
当該電界効果トランジスタ２０２では、窒化物半導体層１０３と窒化物半導体層１０４との間に生じる２次元電子ガス１１０がチャネルとして用いられる。ここで、ゲート電極１０７は、例えばｐ型ＡｌＧａＮ層とｐ型ＧａＮ層とを順に積層した後、蒸着によりＡｕ等の金属からなる電極を形成することで設けられる。
また、電流コラプス抑制のためのホール注入手段として、ゲート−ドレイン間の窒化物半導体層１０４上に、ホール注入用のｐ型窒化物半導体層１０８及びＡｕ等からなる電極１０９が形成されている。このホール注入用のｐ型窒化物半導体層１０８は、電極１０９によりドレイン電極１０６と電気的に接続されている。
図６は、図５に示す半導体装置において、電界効果トランジスタをオフ状態にした後オン状態へとスイッチした直後の状況を模式的に示す断面図である。
同図に示すように、オン状態の電界効果トランジスタ２０２においては、ｐ型窒化物半導体層１０８からゲート−ドレイン間に位置する窒化物半導体層１０３に注入されたホール６０１は、ｐ型窒化物半導体層１０８内でソース電極１０５に向かって移動する。このときホール６０１は、電界効果トランジスタ２０２のオフ時に生じたトラップされた電子２１３と再結合することができるので、トラップされた電子は消滅すると考えられる。これにより、電流コラプスを抑制することができると期待される。ここで、このようなホール注入用電極をゲート−ドレイン間に形成するのが最も好ましい理由について以下に述べる。
まず、ホール注入用のｐ型窒化物半導体層１０８を形成する位置として、ゲート−ソース間を選ぶとする。この場合、電界効果トランジスタ２０２のオン状態において注入されたホール６０１はゲート−ソース間をソース側に流れるので、注入されたホール６０１がオフ時にゲート−ドレイン間にトラップされた電子２１３を消滅させることはできない。もちろん、ゲート−ソース間においてもトラップされた電子は存在するため、効果が全くないわけではないが、ホール注入用の電極１０９をゲート−ソース間に形成する場合、電流コラプスを抑制する効果はそれほど大きくないと考えられる。
次に、ホール注入用の電極として、ゲート電極１０７そのものを用いることが考えられる。すなわち、ホール注入用の電極１０９及びｐ型窒化物半導体層１０８を別途設けるのではなく、ゲート電極１０７直下にｐ型窒化物半導体層１０８を形成する場合を考える。この場合においても、ゲート電極１０７から窒化物半導体層１０３に注入されたホール６０１はソース電極１０５側に流れるので、トラップされた電子２１３が多く存在する肝心のゲート−ドレイン間をホール６０１が横切ることがない。そのため、トラップされた電子２１３を再結合により完全に消滅させることは期待しにくい。ただし、オフ状態においては、ゲート直下の領域にも強い電界が印加されるので、ゲート直下にもトラップされた電子２１３は存在している。したがって、ホール注入用電極としてゲート電極１０７そのものを使うことによって電流コラプスをある程度は抑制することができる。
以上の考察により、ホール注入用の電極（端子）１０９及びｐ型窒化物半導体層１０８は、電界効果トランジスタ２０２のオフ時に電子がトラップされる領域よりも、ドレイン電極（端子）１０６側に形成することが最も望ましいと考えられる。すなわち、ゲート−ドレイン間のいずれかの領域の少なくとも１箇所にホール注入用のｐ型窒化物半導体層１０８を形成するのが望ましく、また、さらに望ましくはゲート−ドレイン間の領域の、よりドレイン電極１０６に近い領域にｐ型窒化物半導体層１０８を形成することが望ましい。これにより、ホール注入用の電極１０９から注入されたホール６０１は、電界効果トランジスタ２０２がオン状態の期間、ソース電極１０５へと移動する際にトラップされた電子２１３と効率良く再結合できるようになる。その結果、電界効果トランジスタ２０２のオフ時に窒化物半導体層１０３にトラップされた電子が消滅し、電流コラプスを抑制できると予想される。
なお、ホール注入用のｐ型窒化物半導体層１０８をゲート−ドレイン間のなるべくドレイン電極１０６に近い領域に作る必要がある理由は、ホール注入端子とドレイン端子とは電気的に接続されているので、ゲートとホール注入端子間の距離が短いと耐圧が下がってしまうためである。
図７は、以上の検討に基づいて、実際に作製した電界効果トランジスタを備えた半導体装置の断面図である。同図に示す電界効果トランジスタ２０４においては、ゲート電極１０７としてｐ型ＡｌＧａＮ層が用いられている。このｐ型ＡｌＧａＮ層によってＡｌＧａＮ等からなる窒化物半導体層１０４のポテンシャルが上昇し、２次元電子ガスの発生がゲート下方で抑えられるので、ノーマリオフが実現される（非特許文献３参照）。
ノーマリオフ型デバイスを作製したのは、本電界効果トランジスタをパワーデバイスとして用いることを念頭においているためであり、その場合はノーマリオフ型が実用上より望ましいためである。ゲート電極としてｐ型窒化物半導体層を用いることで上述のようにノーマリオフが実現できる。また、所定のゲート電圧を印加することでオン状態にすることができる。
ただし、本明細書で記載した電流コラプスの抑制技術は必ずしもノーマリオフ型の電界効果トランジスタに限るものではなく、ノーマリオン型デバイスについても適用することができる。したがって、電界効果トランジスタにどのようなゲート構造を用いてもかまわない。例えば、ゲート電極として窒化物半導体層１０４にショットキー接触するＮｉ等からなる金属電極を用いてもよく、ゲート電極と窒化物半導体層１０４との間に絶縁膜を挟んだＭＯＳ構造を形成してもよい。つまり、どのようなゲート構造を用いても差し支えなく、本明細書に記載されたコラプス抑制技術についてはゲート電極の構造には何らの制限はない。
次に、本願発明者らは、図７に示す作製した電界効果トランジスタ２０４のスイッチング時のオン抵抗について評価を行った。
図８（ａ）、（ｂ）は、電界効果トランジスタのスイッチング時のオン抵抗の評価系を示す回路図及び波形図である。図８（ａ）、（ｂ）に示すオン抵抗の評価系は、すなわち電流コラプスの評価系についてである。当該電界効果トランジスタ及びこれを備えた半導体装置は、エアー・コンディショナー等に搭載することを前提としている。よって、エアー・コンディショナー等で用いるモータをインバータ動作させるなどの状況でのオン電圧を評価するため、ＬＲ直列負荷のスイッチングにおけるオン抵抗の評価を行った。
まず、ここで用いた評価系について詳述する。電界効果トランジスタ８０１のドレイン端子に例えば５Ωの抵抗負荷８０２と例えば２ｍＨのコイル８０３とを直列に接続し、この直列回路全体に対し電圧源８０５により電圧Ｖｄｄが印加される。ここで、電気回路の保護のため、抵抗負荷とコイルの直列回路と並列して還流ダイオード８０４が接続されている。
この測定回路において、電界効果トランジスタ８０１を連続的にスイッチ（オン／オフ）させ、電界効果トランジスタのオン直後なるべく短い時刻（オン後ｔｒｅａｄ秒後）の電界効果トランジスタを流れる電流ＩＤＳ、電界効果トランジスタのオン電圧ＶＤＳを測定し、電界効果トランジスタのオン抵抗ＲＯＮ＝ＶＤＳ／ＩＤＳを求めた。ここで、簡単のため、このスイッチにおける電界効果トランジスタのオン抵抗ＲＯＮを、「アクティブＲＯＮ」と呼ぶことにし、静特性の測定により得られる（低Ｖｄｄ条件下での）電界効果トランジスタのオン電圧（以下「ＤＣ−ＲＯＮ」と表記する）と区別する。電流コラプスの影響がある場合、Ｖｄｄを上昇させるに従い、このアクティブＲＯＮが、増加する。
この評価系を用い、ゲート電極１０７に周期ｔｐｅｒｉｏｄ＝１４３μｓ、オン時間ｔＯＮ＝７．５μｓのパルス電圧を周期的に与え、オン電圧が安定するまで一定時間保持したのち、オン直後（オン状態に切り換えてから７μｓ後）の波形をオシロスコープに取り込むことでアクティブＲＯＮを測定し、そのＶｄｄ依存性について調べた。ここで、オン直後（７μｓ後）と定めた理由は、本測定系で実際に測定を試みた際、それより短い時間領域においては、評価系の寄生容量の影響によりリンギングが現れ、正確な計測ができなかったためであり、一方、ＯＮへのスイッチ後７μｓ後においては、リンギングがおさまり、正確なオン電圧を計測することができたためである。
図９は、図８（ａ）、（ｂ）に示す評価系を用いて図７に示す電界効果トランジスタ２０４を評価した結果を示す図である。同図中、黒丸印（●）は図７に示す電界効果トランジスタ２０４の測定結果を示す。黒四角印（■）は、比較のために測定したホール注入用のｐ型窒化物半導体層を形成しない電界効果トランジスタ（図４）でのアクティブＲＯＮとＶｄｄの関係を示す。
図９に示す結果から、ホール注入がある場合、ホール注入がない場合に比べ、高Ｖｄｄ側（この測定条件では約２１０Ｖ以上）でアクティブＲＯＮが低い値に抑制されていることが明らかである。例えば、Ｖｄｄ＝３２０Ｖにおいては、ホール注入がある場合に、ホール注入がない場合に比べ、アクティブＲＯＮがおよそ半分にまで減少しており、ホール注入による電流コラプスの抑制が顕著に認められた。
このように、例えばｐ型ＧａＮからなるｐ型窒化物半導体層をゲート−ドレイン電極間に設け、ドレイン電極と当該ｐ型窒化物半導体層とを電気的に接続することで、電流コラプスを効果的に抑制できることが確認できた。
しかし、図９に示す結果によれば、Ｖｄｄが低い範囲においては、ホール注入がある場合の方が、ホール注入がない場合に比べアクティブＲＯＮが大きくなっている。本願発明者らは、この理由について、以下のように考察した。
図１０（ａ）〜（ｃ）は、ホール注入用の電極（端子）１０９を形成した場合のホール注入用の電極１０９直下の領域でのバンドアライメントを、電極１０９を形成しない場合と比較して模式的に表した図である。図１０（ａ）は、図４に示す、ホール注入用の電極１０９及びｐ型窒化物半導体層１０８を形成しない電界効果トランジスタにおけるバンドアライメントであり、図１０（ｂ）は、図７に示す、ホール注入用の電極１０９及びｐ型窒化物半導体層１０８を形成した電界効果トランジスタにおけるバンドアライメントである。
ホール注入用の電極１０９及びｐ型窒化物半導体層１０８を形成した場合、ｐ型窒化物半導体層１０８の影響によりＡｌＧａＮからなる窒化物半導体層１０４のポテンシャルが上昇し、その結果２次元電子ガスの濃度が減少する。このことが、ホール注入用の電極１０９直下での抵抗が増大した原因であると考えられる。
そこで、本願発明者らは、ホール注入用のｐ型窒化物半導体層１０８（及び電極１０９）直下の抵抗を下げることにより、低Ｖｄｄ領域でのアクティブＲＯＮの上昇を抑制することを検討した。そのために、ｐ型窒化物半導体層１０８直下の窒化物半導体層１０４にｎ型不純物であるＳｉを拡散し、ｎ型窒化物半導体層を形成した。
図１０（ｃ）は、窒化物半導体層１０４のうち、ホール注入用の電極（端子）１０９及びｐ型窒化物半導体層１０８の直下に位置する領域にｎ型不純物を拡散した場合のゲート下方領域のバンドアライメントを示した図である。
ｎ型窒化物半導体層を形成すれば、ｐｎ接合の内蔵電位の影響により、ＡｌＧａＮからなる窒化物半導体層のポテンシャルが下がるので、結果として２次元電子ガスの濃度が増え、この領域でのチャネル抵抗は小さくなると予想される。また、この電界効果トランジスタのオン状態において、ホール注入用のｐ型窒化物半導体層から当該ｐ型窒化物半導体層直下のｎ型窒化物半導体層に向かう方向は順方向になるので、ホールは問題なく注入される。ｐ型窒化物半導体層のホールキャリア濃度は、ｎ型窒化物半導体層の電子のキャリア濃度よりも大きい方が望ましい。具体的には、ホールキャリア濃度が５×１０18ｃｍ-3程度、ｎ型窒化物半導体層のキャリア濃度が１×１０18ｃｍ-3程度が望ましい。これにより、ホール注入による電流コラプスの抑制効果を維持したまま、ＤＣ−ＲＯＮを抑制できると考えられる。
このような予想のもと、本願発明者らは、図１に示す本実施形態に係る電界効果トランジスタ２００を備えた半導体装置を作製し、当該電界効果トランジスタにおける電流コラプスについて調べた。
図１に示す本実施形態に係る電界効果トランジスタ２００の構成は上述した通りであり、ゲート電極１０７とドレイン電極１０６との間の、窒化物半導体層１０４上にはＧａＮからなるホール注入用のｐ型窒化物半導体層１０８が形成されている。さらに、ＡｌＧａＮからなる窒化物半導体層１０４のうち、ｐ型窒化物半導体層１０８の直下に位置する領域にはｎ型窒化物半導体層１１１が形成されている。ｐ型窒化物半導体層１０８はＡｕ等からなる電極１０９によりドレイン電極に電気的に接続されている。
公知の方法で基板１０１上にバッファ層１０２、アンドープの窒化物半導体層１０３、及びアンドープの窒化物半導体層１０４を順次形成した後、ｐ型窒化物半導体層１０８を形成する前にＳｉをイオン注入により窒化物半導体層１０４の一部に注入した。その後、アニールによりＳｉイオンを活性化させることで、ｎ型窒化物半導体層１１１を形成した。
図９の黒三角（▲）印は、以上のようにして形成した図１に示す電界効果トランジスタ２００において、アクティブＲＯＮとＶｄｄとの関係を測定した結果を示している。この結果から、図１に示す電界効果トランジスタでは、ｎ型窒化物半導体層を設けずにホール注入を行う場合に比べて測定した全範囲でアクティブＲＯＮが低下していることが分かった。また、図１に示す電界効果トランジスタでのアクティブＲＯＮは、ホール注入を行わない場合と比べてもＶｄｄが１００Ｖの場合を除く全範囲で低く抑えられている。このように、図１に示す構成を有する当該電界効果トランジスタを作製することにより、直流電流におけるオン抵抗を低い値に抑えつつ、電流コラプスを効果的に抑制することができることが確認できた。
なお、図１に示す本実施形態に係る電界効果トランジスタ２００では、窒化物半導体層１０４の一部にｎ型不純物を導入することでｎ型窒化物半導体層１１１を形成したが、ＭＯＣＶＤ法やイオン注入等の方法により、窒化物半導体層１０４とｐ型窒化物半導体層１０８との間にＧａＮ等からなるｎ型窒化物半導体層を形成してもオン抵抗を低減しつつ電流コラプスを抑制することができると考えられる。
−実施形態に係る電界効果トランジスタの変形例−
図１１は、図１に示す実施形態に係る半導体装置の変形例を示す断面図である。本変形例に係る半導体装置は、図１に示す電界効果トランジスタ（ＨＥＭＴ）２００のｎ型窒化物半導体層１１１を、形成方法及び形状が異なるｎ型窒化物半導体層１１３に置き換えた電界効果トランジスタ２０６を備えている。
すなわち、本変形例に係る電界効果トランジスタ２０６は、ｐ型Ｓｉ等からなる基板１０１上に形成された低温ＡｌＮからなるバッファ層１０２と、バッファ層１０２上に形成された窒化物半導体層１０３と、窒化物半導体層１０３上に形成され、窒化物半導体層１０３よりもバンドギャップの大きい窒化物半導体層１０４と、窒化物半導体層１０４上に形成されたゲート電極１０７と、ゲート電極１０７を間に挟むように形成されたソース電極１０５及びドレイン電極１０６とを有している。
窒化物半導体層１０３は、膜厚が０．５μｍ〜３μｍ程度であり、例えばアンドープのＧａＮで構成される。窒化物半導体層１０４は、膜厚が２０ｎｍ〜１００ｎｍ程度であり、例えばアンドープのＡｌＧａＮで構成される。ただし、窒化物半導体層１０３と窒化物半導体層１０４とは、両層の界面に２次元電子ガス１１０を生じさせる窒化物半導体でそれぞれ構成されていればよい。電界効果トランジスタ２００は、この２次元電子ガス１１０をチャネルとして用いる。
ゲート電極１０７は、例えばｐ型ＡｌＧａＮ層とｐ型ＧａＮ層とを順に積層した後、蒸着によりＡｕ等の金属からなる電極を形成することで設けられる。
ソース電極１０５及びドレイン電極１０６は、少なくとも窒化物半導体層１０４に接するように設けられている。
図１１に示す例ではソース電極１０５及びドレイン電極１０６は窒化物半導体層１０３上に形成され、それぞれ２次元電子ガス１１０に直接接触している。ソース電極１０５及びドレイン電極１０６は例えばＴｉ層とＡｌ層とを有している。なお、図示しないが、ソース電極１０５、ドレイン電極１０６、及びゲート電極１０７の平面形状は例えば帯状であり、それぞれ互いに略平行になるように配置されていてもよい。
また、本変形例に係る電界効果トランジスタ２０６は、従来の電界効果トランジスタと異なり、窒化物半導体層１０４上であって、ゲート電極１０７とドレイン電極１０６との間に形成され、ドレイン電極１０６に電気的に接続されたホール注入用のｐ型窒化物半導体層１０８をさらに有している。ｐ型窒化物半導体層１０８は、例えば窒化物半導体層１０４よりバンドギャップの小さいＧａＮ等の窒化物半導体で構成されている。また、ｐ型窒化物半導体層１０８とドレイン電極１０６とを接続させる電極１０９が形成されている。電極１０９は、例えばＡｕ等の金属で構成される。
本変形例に係る電界効果トランジスタ２０６では、例えばＡｌＧａＮからなる窒化物半導体層１０４内に、ｐ型窒化物半導体層１０８の下方からソース電極１０５及びドレイン電極１０６に接する位置に亘って形成されたｎ型窒化物半導体層１１３が設けられている点が図１に示す電界効果トランジスタ２００と異なっている。ｎ型窒化物半導体層１１３のｎ型不純物濃度は、１０17ｃｍ-3以上５×１０18ｃｍ-3以下程度である。
本変形例に係る電界効果トランジスタ２０６においても、電流コラプスを抑制するためのｐ型窒化物半導体層１０８及び電極１０９が形成されており、且つ、ホール注入用のｐ型窒化物半導体層１０８直下にｎ型窒化物半導体層１１３があるためＤＣ−ＲＯＮも抑制することができる。さらに、ｎ型窒化物半導体層１１３は、窒化物半導体層１０４を形成する際に、ｎ型ＡｌＧａＮ層をイオン注入ではなくエピタキシャル成長により形成することができるため、イオン注入を行う場合に比べて製造工程を簡略化することができる。
なお、図１１に示すように、ｎ型窒化物半導体層１１３はｐ型窒化物半導体層１０８と直接接している必要はないが、ｎ型窒化物半導体層１１３とｐ型窒化物半導体層１０８とはｐｎ接合を形成していてもよい。
以上で説明した本実施形態の電界効果トランジスタ及びその変形例において、各部材の構成材料、膜厚、形状、不純物濃度等は本発明の趣旨を逸脱しない範囲内で適宜変更可能である。例えば、基板１０１はＳｉ等の１４族元素の他、ＧａＮ等の化合物半導体で構成されていてもよく、サファイア等の絶縁体で構成されていてもよい。ＧａＮ基板を用いる場合には、図１等に示すバッファ層１０２を形成する必要はない。
また、図１、図５、及び図１１に示す電界効果トランジスタでは、耐圧性を向上させるためにゲート電極１０７からソース電極１０５までの距離よりもゲート電極１０７からドレイン電極１０６までの距離よりも大きくしているが、各電極間の距離は要求される耐圧等の要件に応じて適宜変更可能である。
また、以上で説明した構成は、他の電流コラプスの低減を図る他の構成と組み合わせてもよい。例えば、図１、図５、図１１に示す電界効果トランジスタにおいて、窒化物半導体層１０４上にＳｉＮからなる絶縁膜を形成することで電流コラプスをより確実に抑えることが可能となる。
また、本実施形態及びその変形例に係る電界効果トランジスタを備える半導体装置には、複数の電界効果トランジスタが設けられていてもよいし、他の半導体素子と当該電界効果トランジスタとが混載されていてもよい。
本発明の一例に係る電界効果トランジスタは、例えばエアー・コンディショナー等の民生機器の電源回路等で用いられるパワートランジスタとして有用である。
１０１ 基板
１０２ バッファ層
１０３ 窒化物半導体層
１０４ 窒化物半導体層
１０５ ソース電極
１０６ ドレイン電極
１０７ ゲート電極
１０８ ｐ型窒化物半導体層
１０９ 電極
１１０ ２次元電子ガス
１１１、１１３ ｎ型窒化物半導体層
２００、２０２、２０４、２０６、８０１ 電界効果トランジスタ
２１３ 電子
６０１ ホール
８０２ 抵抗負荷
８０３ コイル
８０４ 還流ダイオード
８０５ 電圧源

Claims (10)

  1. 基板上に形成された第１の窒化物半導体層と、前記第１の窒化物半導体層上に形成され、前記第１の窒化物半導体層よりもバンドギャップの大きな第２の窒化物半導体層と、前記第２の窒化物半導体層上に形成されたゲート電極と、前記ゲート電極を間に挟むように形成され、それぞれが少なくとも前記第２の窒化物半導体層に接するソース電極及びドレイン電極とを有し、前記第１の窒化物半導体層と前記第２の窒化物半導体層の界面に形成される２次元電子ガスをチャネルとして用いる電界効果トランジスタを備えている半導体装置であって、
    前記電界効果トランジスタは、前記第２の窒化物半導体層上であって、前記ゲート電極と前記ドレイン電極との間に形成され、前記ドレイン電極に電気的に接続されたｐ型窒化物半導体層をさらに有し、
    前記ｐ型窒化物半導体層と前記第１の窒化物半導体層との間にｎ型窒化物半導体層が形成されていることを特徴とする半導体装置。
  2. 請求項１に記載の半導体装置において、
    前記ｎ型窒化物半導体層は、前記第２の窒化物半導体層内又は前記第２の窒化物半導体層上であって、前記ｐ型窒化物半導体層の直下に位置する領域に形成されていることを特徴とする半導体装置。
  3. 請求項１又は２に記載の半導体装置において、
    前記ｎ型窒化物半導体層は前記第２の窒化物半導体層内に形成されており、
    前記ｎ型窒化物半導体層のｎ型不純物濃度は、前記ｎ型窒化物半導体層を除く前記第２の窒化物半導体層のｎ型不純物濃度よりも高いことを特徴とする半導体装置。
  4. 請求項１〜３のうちいずれか１つに記載の半導体装置において、
    前記ｐ型窒化物半導体層のホールキャリア濃度は、前記ｎ型窒化物半導体層の電子のキャリア濃度よりも大きいことを特徴とする半導体装置。
  5. 請求項１に記載の半導体装置において、
    前記ｎ型窒化物半導体層は、前記第２の窒化物半導体層内に、前記ｐ型窒化物半導体層の下方から前記ソース電極及び前記ドレイン電極に接する位置に亘って形成されていることを特徴とする半導体装置。
  6. 請求項１〜５のうちいずれか１つに記載の半導体装置において、
    前記電界効果トランジスタは、前記ｐ型窒化物半導体層と前記ドレイン電極とを接続する電極をさらに有していることを特徴とする半導体装置。
  7. 請求項１〜６のうちいずれか１つに記載の半導体装置において、
    前記ｐ型窒化物半導体層は前記ドレイン電極とは離間して設けられており、
    前記ｐ型窒化物半導体層と前記ゲート電極との距離は、前記ｐ型窒化物半導体層と前記ドレイン電極との距離よりも大きいことを特徴とする半導体装置。
  8. 請求項１〜７のうちいずれか１つに記載の半導体装置において、
    前記第１の窒化物半導体層はＧａＮで構成されており、
    前記第２の窒化物半導体層はＡｌＧａＮで構成されていることを特徴とする半導体装置。
  9. 請求項１〜８のうちいずれか１つに記載の半導体装置において、
    前記ｐ型窒化物半導体層は、ｐ型ＧａＮで構成されていることを特徴とする半導体装置。
  10. 請求項１〜９のうちいずれか１つに記載の半導体装置において、
    前記第１の窒化物半導体層及び前記第２の窒化物半導体層のｐ型不純物濃度は、共に前記ｐ型窒化物半導体層のｐ型不純物濃度よりも低いことを特徴とする半導体装置。
JP2013527894A 2011-08-08 2012-08-07 半導体装置 Active JP5903642B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013527894A JP5903642B2 (ja) 2011-08-08 2012-08-07 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011172983 2011-08-08
JP2011172983 2011-08-08
PCT/JP2012/005020 WO2013021628A1 (ja) 2011-08-08 2012-08-07 半導体装置
JP2013527894A JP5903642B2 (ja) 2011-08-08 2012-08-07 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2013021628A1 JPWO2013021628A1 (ja) 2015-03-05
JP5903642B2 true JP5903642B2 (ja) 2016-04-13

Family

ID=47668163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013527894A Active JP5903642B2 (ja) 2011-08-08 2012-08-07 半導体装置

Country Status (3)

Country Link
US (1) US9018634B2 (ja)
JP (1) JP5903642B2 (ja)
WO (1) WO2013021628A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014072377A (ja) * 2012-09-28 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP6307351B2 (ja) * 2013-05-29 2018-04-04 株式会社豊田中央研究所 ヘテロ接合電界効果トランジスタ現象を観察する方法及び装置
JP6230456B2 (ja) * 2014-03-19 2017-11-15 株式会社東芝 半導体装置
JP6293623B2 (ja) * 2014-09-05 2018-03-14 株式会社東芝 半導体検査装置
US10332976B2 (en) * 2015-08-28 2019-06-25 Sharp Kabushiki Kaisha Nitride semiconductor device
JP6657913B2 (ja) * 2015-12-16 2020-03-04 株式会社豊田中央研究所 半導体装置および半導体装置の製造方法
CN107230614B (zh) * 2016-03-25 2020-09-04 北京大学 氮化镓半导体器件的制备方法
CN105720097A (zh) * 2016-04-28 2016-06-29 中国科学院半导体研究所 增强型高电子迁移率晶体管及制备方法、半导体器件
US10741682B2 (en) * 2016-11-17 2020-08-11 Semiconductor Components Industries, Llc High-electron-mobility transistor (HEMT) semiconductor devices with reduced dynamic resistance
US10854718B2 (en) 2017-02-21 2020-12-01 Semiconductor Components Industries, Llc Method of forming a semiconductor device
WO2018198337A1 (ja) * 2017-04-28 2018-11-01 三菱電機株式会社 半導体装置
JP7108386B2 (ja) * 2017-08-24 2022-07-28 住友化学株式会社 電荷トラップ評価方法
TWI715018B (zh) * 2018-04-23 2021-01-01 愛爾蘭商納維達斯半導體有限公司 氮化鎵電晶體結構
CN110444597B (zh) * 2018-05-03 2021-03-19 苏州捷芯威半导体有限公司 半导体器件及其制造方法
US10680069B2 (en) 2018-08-03 2020-06-09 Infineon Technologies Austria Ag System and method for a GaN-based start-up circuit
JP7021034B2 (ja) * 2018-09-18 2022-02-16 株式会社東芝 半導体装置
JP6853423B2 (ja) * 2019-04-01 2021-03-31 ヌヴォトンテクノロジージャパン株式会社 抵抗素子及び電力増幅回路
IL292924A (en) 2019-11-26 2022-07-01 Novartis Ag Chimeric antigen receptors cd19 and cd22 and their uses
CN111527610A (zh) * 2020-03-23 2020-08-11 英诺赛科（珠海）科技有限公司 半导体装置及其制造方法
WO2021217651A1 (en) 2020-04-30 2021-11-04 Innoscience (suzhou) Semiconductor Co., Ltd. Semiconductor device and method for manufacturing the same
CN112786700A (zh) * 2020-04-30 2021-05-11 英诺赛科(苏州)半导体有限公司 半导体器件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3940699B2 (ja) * 2003-05-16 2007-07-04 株式会社東芝 電力用半導体素子
JP4739785B2 (ja) 2005-03-23 2011-08-03 アイシン精機株式会社 吸音体及び吸音装置
JP5552230B2 (ja) 2006-11-20 2014-07-16 パナソニック株式会社 半導体装置及びその駆動方法
JP2008172055A (ja) * 2007-01-12 2008-07-24 Sharp Corp 窒化物半導体装置及びそれを用いた電力変換装置
US8552471B2 (en) 2009-01-16 2013-10-08 Nec Corporation Semiconductor apparatus having reverse blocking characteristics and method of manufacturing the same
JP2011151176A (ja) * 2010-01-21 2011-08-04 Toyota Central R&D Labs Inc 高電子移動度トランジスタ

Also Published As

Publication number Publication date
US20140138704A1 (en) 2014-05-22
JPWO2013021628A1 (ja) 2015-03-05
US9018634B2 (en) 2015-04-28
WO2013021628A1 (ja) 2013-02-14

Similar Documents

Publication Publication Date Title
JP5903642B2 (ja) 半導体装置
JP4755961B2 (ja) 窒化物半導体装置及びその製造方法
US9196614B2 (en) Inverted III-nitride P-channel field effect transistor with hole carriers in the channel
US9570438B1 (en) Avalanche-rugged quasi-vertical HEMT
US7816707B2 (en) Field-effect transistor with nitride semiconductor and method for fabricating the same
JP6371986B2 (ja) 窒化物半導体構造物
US8390029B2 (en) Semiconductor device for reducing and/or preventing current collapse
JP5190923B2 (ja) ＧａＮをチャネル層とする窒化物半導体トランジスタ及びその作製方法
US8519439B2 (en) Nitride semiconductor element with N-face semiconductor crystal layer
US9589951B2 (en) High-electron-mobility transistor with protective diode
JP6229172B2 (ja) 半導体装置
US20120181548A1 (en) Semiconductor device and method for manufacturing same
JP2007201093A (ja) 窒化物半導体装置
US9484429B2 (en) High electron mobility transistor (HEMT) capable of absorbing a stored hole more efficiently and method for manufacturing the same
JP5179694B2 (ja) 後面にドナーをドープしたヘテロ構造
US8969917B2 (en) Semiconductor device and method for manufacturing same
JP4815020B2 (ja) 窒化物半導体装置
JP2017059786A (ja) 半導体装置
KR20150065005A (ko) 노멀리 오프 고전자이동도 트랜지스터
US20130240894A1 (en) Overvoltage Protection Device for Compound Semiconductor Field Effect Transistors
JP2011142358A (ja) 窒化物半導体装置
JP5721782B2 (ja) 半導体装置
JP5545653B2 (ja) 窒化物系半導体装置
KR102065114B1 (ko) 파워 소자의 전류 붕괴를 감소시키는 구동방법
JP7361723B2 (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150522

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151225

R151 Written notification of patent or utility model registration

Ref document number: 5903642

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151