JP5890960B2 - フリップチップ実装方法 - Google Patents

フリップチップ実装方法 Download PDF

Info

Publication number
JP5890960B2
JP5890960B2 JP2011034782A JP2011034782A JP5890960B2 JP 5890960 B2 JP5890960 B2 JP 5890960B2 JP 2011034782 A JP2011034782 A JP 2011034782A JP 2011034782 A JP2011034782 A JP 2011034782A JP 5890960 B2 JP5890960 B2 JP 5890960B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
suction
chip
support
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011034782A
Other languages
English (en)
Other versions
JP2012174861A (ja
Inventor
さやか 脇岡
さやか 脇岡
中山 篤
篤 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sekisui Chemical Co Ltd
Original Assignee
Sekisui Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sekisui Chemical Co Ltd filed Critical Sekisui Chemical Co Ltd
Priority to JP2011034782A priority Critical patent/JP5890960B2/ja
Publication of JP2012174861A publication Critical patent/JP2012174861A/ja
Application granted granted Critical
Publication of JP5890960B2 publication Critical patent/JP5890960B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731Location prior to the connecting process
    • H01L2224/73101Location prior to the connecting process on the same surface
    • H01L2224/73103Bump and layer connectors
    • H01L2224/73104Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、半導体チップを回路基板に実装するフリップチップ実装方法に関し、特に、半導体チップの実装前に、半導体チップの回路面に予め絶縁性樹脂層を形成しておき、回路基板への実装と同時に半導体チップと回路基板との間の樹脂封止を行うフリップチップ実装方法に関する。
近年、携帯電話、ノート型パーソナルコンピュータなどの電子機器の小型化や高性能化などに伴い、電子機器内に設けられる半導体集積回路の小型化・高密度化が益々図られている。この半導体集積回路の小型化や高密度化に伴い、半導体チップを回路基板に実装する方法として、従来のワイヤーボンディング接続方式に代えて、半導体チップにバンプと呼ばれる突起電極を形成することによって半導体チップを回路基板に直接接続するフリップチップ実装が着目され、近年ではこのフリップチップ実装が広く採用されるようになっている。フリップチップ実装は、半導体チップの回路面に対して半田などの材料でバンプ(突起電極)を複数形成し、このバンプを回路基板上に形成された複数の電極に加熱溶融により接合することによって、半導体チップと回路基板とを電気接続する方式のものである。このフリップチップ実装は、多数のバンプを回路基板上に一括で接合できるため、従来のワイヤーボンディング接続方式に比べて、実装面積を小さくできるうえ、電気的特性が良好、モールド封止が不要などの利点を有している。
一方、フリップチップ実装においては、半導体チップと回路基板との接合部の接続信頼性を確保するため、半導体チップと回路基板との隙間に、毛細管現象を利用して液状樹脂を注入し硬化させることにより、半導体チップと実装基板との間の空隙を樹脂封止することが一般的に行われている(アンダーフィル)。しかし、アンダーフィルを用いたフリップチップ実装方法においては、製造コストが高い、液状樹脂の充填に時間がかかるなどの問題を有するうえ、半導体チップが狭ピッチ化し、かつ、半導体チップと回路基板との間の隙間が狭くなりつつある近年の現状では、液状樹脂の注入が困難となるという問題も有している。
そこで、アンダーフィルを用いたフリップチップ実装方法に代わる手段として、半導体チップまたは回路基板に予め樹脂封止用のペースト状樹脂(NCP)やフィルム状樹脂(NCF)を設け、半導体チップと回路基板との接合と同時に樹脂を溶融・硬化させることにより、半導体チップと回路基板との間の樹脂封止を行う実装方法が提案されている。例えば特許文献1には、半導体ウェハのバンプが形成された回路面(突起電極側面)に対して絶縁性樹脂層を形成した後に、半導体ウェハの裏面を研削して薄化し、その後、半導体ウェハをダイシングして複数の半導体チップに小片化して、半導体チップを回路基板に対して加圧および加熱により接合することで、同時に絶縁性樹脂層を介して半導体チップと回路基板との間を樹脂封止したフリップチップ実装方法が開示されている。
特開2009−260213号公報
上記したフリップチップ実装方法においては、図10に示すように、半導体ウェハ100のダイシングにより形成された半導体チップ101を、まず、フリップチップボンダーなどの実装用装置の運搬用ステージ102に、バンプ103および絶縁性樹脂層107が設けられた回路面を下にして配置する。そして、半導体チップ101の回路面とは反対の裏面に、上方から吸着ツール104を密着させ、この状態で、吸着ツール104の下面に図示しない吸引機構により吸引力を作用させて、半導体チップ101を吸着ツール104の下面に吸着させることで、運搬用ステージ102から半導体チップ101のピックアップを行う。その後、吸着ツール104を下降させ、半導体チップ101をボンディングステージ105に保持された回路基板106に加熱させながら押し付けることで、半導体チップ101が回路基板106に実装される。半導体チップ101の実装後は、再び吸着ツール104により次の新たな半導体チップ101が運搬用ステージ102からピックアップされ、同様にボンディングステージ105に保持された回路基板106に実装される手順が繰り返される。
しかしながら、上記したフリップチップ実装方法において、吸着ツール104により運搬用ステージ102から半導体チップ101のピックアップを行う際に、吸着ツール104の温度が、半導体チップ101の実装時の温度と同程度の高い温度に設定されていると、熱によって半導体チップ101の回路面に形成された絶縁性樹脂層107が溶融し、この溶融した樹脂が垂れ下がって下方の運搬用ステージ102の上面に付着して、これを汚染するという問題が生じる。運搬用ステージ102の上面に樹脂が付着すると、次に運搬用ステージ102上に配置する半導体チップ101に樹脂が付着してしまうため、運搬用ステージ102上から樹脂をきれいに取り除く必要があるが、運搬用ステージ102上に樹脂が付着する度にこれを除去するのでは、その都度、実装用装置の駆動を止める必要があり、実装工程が長時間停止するなどの弊害が生じる。また、運搬用ステージ102に樹脂が付着しない場合であっても、樹脂が熱で軟化することにより、運搬用ステージ102の形状が絶縁性樹脂層107の樹脂面に転写されることがある。この場合、絶縁性樹脂層107の樹脂面に凹凸が生じるため、実装時に噛み込みボイドが発生しやすくなったり、絶縁信頼性が低下したりする恐れがある。一方、半導体チップ101の絶縁性樹脂層107の溶融を防ぐためには、実装後の吸着ツール104を十分に冷却した状態で半導体チップ101をピックアップする必要があるが、実装時に300℃近くまで昇温させた吸着ツール104を十分に冷却させるためにはかなりの時間がかかるため、この冷却時間により実装作業の効率が著しく悪くなり、目標数の半導体チップの実装を短時間で達成するのが困難になるという問題が生じる。
本発明は、上記した問題に着目してなされたもので、半導体チップの実装前に、半導体チップの回路面に予め絶縁性樹脂層を形成しておき、回路基板への実装と同時に半導体チップと回路基板との間の樹脂封止を行うフリップチップ実装方法において、半導体チップを回路基板に効率よく実装することができるフリップチップ実装方法を提供することを目的とする。
本発明の前記目的は、回路面に突起電極を有しかつ前記回路面に絶縁性樹脂層が形成された半導体チップを、前記回路面を下にして支持具上に載置するチップ準備工程と、前記支持具上に載置された前記半導体チップに対して、空気の吸引孔を備えた吸着面を下面に有する吸着手段を上方から近づけ、前記吸着面が前記半導体チップと接触しない位置で、前記吸引孔による空気の吸引により前記半導体チップを前記支持具上からピックアップして前記吸着面に非接触で吸着させるチップピックアップ工程と、前記半導体チップを加熱しながら前記吸着手段により前記半導体チップの前記回路面を回路基板に押圧して、前記回路基板と前記半導体チップとを電気的に接続するチップ実装工程とを備えるフリップチップ実装方法により達成される。
本発明の好ましい実施態様においては、前記チップピックアップ工程において、前記半導体チップのピックアップ時の前記吸着面と前記半導体チップとの距離が0.1mm〜1mmの範囲であることを特徴としている。
本発明のさらに好ましい実施態様においては、前記チップピックアップ工程において、前記半導体チップのピックアップ時の前記吸着手段の温度が100℃〜200℃の範囲であることを特徴としている。
本発明のフリップチップ実装方法によれば、吸着手段により支持具上の半導体チップをピックアップする際に、吸着手段を半導体チップに接触させることなく、吸引孔による空気吸引により半導体チップを支持具上から吸い上げて吸着面に吸着させるので、実装後の吸着手段が高い温度に保持されていたとしても、半導体チップに形成された絶縁性樹脂層が溶融して支持具上に付着したり、絶縁性樹脂層に支持具の形状が転写されたりすることを防止できる。さらに、吸着手段を高い温度に保持した状態で半導体チップのピックアップ作業を行うことができるので、実装後の吸着手段の冷却時間を短くすることができ、半導体チップの実装作業を効率よく行うことができる。
本発明の一実施形態であるフリップチップ実装方法を用いた半導体装置の製造方法の手順を説明する模式図である。 第1工程を示す図である。 第2工程を示す図である。 チップピックアップ工程を示す図である。 チップ実装工程を示す図である。 チップ実装工程を示す図である。 チップ実装工程を示す図である。 チップ実装工程を示す図である。 吸着ツールの冷却に要する時間を示すグラフである。 従来のフリップチップ実装方法の手順を説明する模式図である。
以下、本発明に係るフリップチップ実装方法の好適な実施形態について、添付図面を参照しながら説明する。図1は、本発明の一実施形態に係るフリップチップ実装方法を用いた半導体装置の製造工程の手順を説明する模式図を示している。この半導体装置の製造方法においては、まず、半導体ウェハ1が用意される(第1工程)。半導体ウェハ1は、例えば、シリコン、ガリウム砒素などの半導体からなり、例えば円板状を有している。半導体ウェハ1の一方の面の回路面Sには、図2に示すように、例えば金、銅、銀−錫半田、アルミニウム、ニッケルなどによって形成された突起電極(バンプ)2が所定のピッチで複数設けられている。
次に、この半導体ウェハ1の突起電極2が設けられた回路面(以下、「突起電極側面」ともいう。)S上に、図3に示すように、絶縁性樹脂層3を形成する作業が行われる(第2工程)。絶縁性樹脂層3は、後述する半導体チップ10の回路基板4への実装時に、半導体チップ10と回路基板4との間の空隙を樹脂封止するためのものであり、例えばフィルム状樹脂をロールラミネータや真空ラミネータなどで半導体ウェハ1の回路面Sに貼り合わせることによって形成することができる。この他、絶縁性樹脂層3は、例えばペースト状樹脂を印刷法やスピンコート法などによって半導体ウェハ1の突起電極側面Sに塗布し、これを乾燥させることによっても形成することができる。
絶縁性樹脂層3を形成する材料としては、特に限定はされないが、例えば、エポキシ樹脂と硬化剤とを含有していることが好ましい。エポキシ樹脂としては、特に限定されないが、多環式炭化水素骨格を主鎖に有するエポキシ樹脂を含有することが好ましい。上記多環式炭化水素骨格を主鎖に有するエポキシ樹脂を含有することで、絶縁性樹脂層3により形成される半導体チップ10と回路基板4との間の封止樹脂(以下、単に「封止樹脂」という。)は、剛直で分子の運動が阻害されるため、優れた機械的強度および耐熱性を発揮する。上記多環式炭化水素骨格を主鎖に有するエポキシ樹脂としては、特に限定されないが、例えば、ジシクロペンタジエンジオキシド、ジシクロペンタジエン骨格を有するフェノールノボラックエポキシ樹脂等のジシクロペンタジエン骨格を有するエポキシ樹脂(以下、「ジシクロペンタジエン型エポキシ樹脂」ともいう。)、1−グリシジルナフタレン、2−グリシジルナフタレン、1,2−ジグリジジルナフタレン、1,5−ジグリシジルナフタレン、1,6−ジグリシジルナフタレン、1,7−ジグリシジルナフタレン、2,7−ジグリシジルナフタレン、トリグリシジルナフタレン、1,2,5,6−テトラグリシジルナフタレン等のナフタレン骨格を有するエポキシ樹脂(以下、「ナフタレン型エポキシ樹脂」ともいう。)、テトラヒドロキシフェニルエタン型エポキシ樹脂、テトラキス(グリシジルオキシフェニル)エタン、3,4−エポキシ−6−メチルシクロヘキシルメチル−3,4−エポキシ−6−メチルシクロヘキサンカルボネートなどが挙げられる。中でも、ジシクロペンタジエン型エポキシ樹脂、ナフタレン型エポキシ樹脂、アントラセン型エポキシ樹脂を好ましく挙げることができる。
また、絶縁性樹脂層3を形成する材料には、上記エポキシ樹脂と反応可能な官能基を有する高分子化合物を含有してもよい。上記した高分子化合物は、造膜成分としての役割を果たす。また、上記した高分子化合物を含有することで、絶縁性樹脂層3により形成される封止樹脂は靭性をもち、優れた耐衝撃性を発揮することができる。上記した高分子化合物としては、特に限定されないが、例えば、アミノ基、ウレタン基、イミド基、水酸基、カルボキシル基、エポキシ基などを有する高分子化合物が挙げられる。中でも、エポキシ基を有する高分子化合物が好ましく、エポキシ基を有する高分子化合物を含有することで、絶縁性樹脂層3により形成される封止樹脂は、上記したエポキシ樹脂に由来する優れた機械的強度、耐熱性および耐湿性と、上記したエポキシ基を有する高分子化合物に由来する優れた靭性とを兼備するため、得られる半導体チップ積層体は、耐冷熱サイクル性、耐ハンダリフロー性、寸法安定性などに優れるものとなり、高い接合信頼性および接続信頼性を発揮する。さらに、絶縁性樹脂層3を形成する材料は、ベンゾオキサジン化合物やエピスルフィド化合物を含有していてもよい。
また、硬化剤としては、特に限定されないが、フェノール系硬化剤、酸無水物硬化剤、イミダゾール系硬化剤などを好ましく挙げることができる。これらは、単独または二種以上の混合物として使用することができる。
上記した構成の絶縁性樹脂層3において、100℃〜200℃の温度範囲内に最低溶融粘度が存在し、最低溶融粘度が、10Pa・s〜100,000Pa・sの範囲内にある絶縁性樹脂層3をより好適に用いることができる。本発明に係るフリップチップ実装方法を用いることにより、たとえ溶融粘度が低い樹脂であっても、効率よく実装することができる。
図1に戻って、次に、絶縁性樹脂層3が突起電極側面S上に形成された半導体ウェハ1を、必要に応じて接着シートなどに固定して、その裏面(突起電極側面Sとは反対の面)を研削して所望の厚さまで薄化した後、絶縁性樹脂層3も含めてダイシングして、複数の半導体チップ10に個片化する作業が行われる(第3工程)。上記ダイシングの方法としては、特に限定されないが、例えば、従来公知のダイヤモンド製の回転砥石9などを用いて切断分離する方法やレーザーダイシング法などを用いることができる。
次に、複数の個片に分割された半導体チップ10のうち、その1つがチップ供給装置5によって取り出されると、次に、チップ供給装置5から支持具6への半導体チップ10の受け渡し作業が行われる(第4工程、チップ準備工程)。支持具6は、上下方向に昇降動作可能であるとともに、上下反転して実装用装置の吸着ツール7との間を往復動作可能に構成されており、半導体チップ10を吸着保持できるように、その表面には吸引孔(図示せず)が形成されている。この吸引孔には、図示しない配管を介してポンプと接続されており、支持具6の表面を上方から半導体チップ10の突起電極側面Sに接触させて、ポンプにより前記吸引孔に吸引力を作用させることで、半導体チップ10を支持具6の表面に吸着させることができる。このように、支持具6への半導体チップ10の受け渡しが完了すると、次に、支持具6を上下反転させることで、半導体チップ10は突起電極側面Sを下にして支持具6上に載置され、この状態で、支持具6を実装用装置の吸着ツール7の下方に移送する。
吸着ツール7は、例えばセラミックなどの良好な熱伝導性を有する材料により形成されており、上下方向に昇降動作可能であるとともに、回路基板4を吸着保持する実装用装置のボンディングステージ8との間を往復動作可能に構成されている。吸着ツール7の下面には、図4に示すように、吸引孔70が形成されている。この吸引孔70には、図示しない配管を介してポンプと接続されており、ポンプによる空気吸引によって吸引孔70に吸引力を発生させることができるようになっている。
支持具6が吸着ツール7の下方に移送されると、図1および図4に示すように、次に、吸着ツール7による半導体チップ10のピックアップ作業が行われる(第5工程、チップピックアップ工程)。支持具6上に載置された半導体チップ10に対して、吸着ツール7を上方から近づけると同時に、ポンプを駆動して吸着ツール下面の吸引孔70に吸引力を発生させることで、支持具6上の半導体チップ10は突起電極側面Sが下方を向いた状態で吸着ツール7の下面(吸着面)に吸着される。このとき、本実施形態では、前記ポンプの駆動を制御して、吸着ツール7の吸着面の吸引孔70に発生させる吸引力の大きさ(吸引孔により吸引する空気吸引量)を調整することによって、吸着ツール7の吸着面が、半導体チップ10の裏面とは全く接触しない半導体チップ10の裏面よりも上方に位置した状態で、吸引孔70による吸引作用により半導体チップ10を支持具6上から吸い上げ、これを非接触で該吸着面に吸着させることで、半導体チップ10のピックアップができるように構成されている。
上記した半導体チップ10のピックアップ時における吸着ツール7の吸着面と半導体チップ10の裏面との距離D(図4に示す)としては、0.1mm〜1mmの範囲内にあることが好ましい。上記した距離Dが、1mmよりも大きいと、半導体チップ10を吸着できず吸着エラーが生じる場合がある。これを防ぐために、吸引孔70に発生させる吸引力を大きくした場合、半導体チップ10が勢いよく吸着ツール7の吸着面に吸着されるので、半導体チップ10に破損などが生じたり、半導体チップ10が大幅にずれた状態で吸着ツール7の吸着面に吸引され、アライメント時にエラーが生じたりする場合がある。一方、上記した距離Dが、0.1mmよりも小さいと、ピックアップ時に吸着ツール7が半導体チップ10に近づき過ぎてしまい、その結果、詳細は後述するが、吸着ツール7の温度が高い温度に設定されていると、この輻射熱によって半導体チップ10の回路面Sに形成された絶縁樹脂層3が溶融し、この溶融した樹脂が垂れ下がって下方の支持具6の表面に付着してこれを汚染したり、絶縁性樹脂層3に支持具6の形状が転写されたりするおそれがある。よって、ピックアップ時の吸着ツール7の吸着面と半導体チップ10の裏面との距離Dは、0.1mm〜1mmの範囲内にあることが好ましく、さらに言えば、0.2mm〜0.8mmの範囲内にあることがより好ましい。
なお、半導体チップ10のピックアップ時に、吸着ツール7の吸着面の吸引孔70に発生させる吸引力の大きさ(吸引孔により吸引する空気の吸引量)としては、吸着ツール7に設けられた吸引孔70の数や形状、半導体チップ10の大きさや重さ、また、ピックアップ時の吸着ツール7の吸着面と半導体チップ10の裏面との距離などに応じて、適宜調整される。
半導体チップ10が吸着ツール7に吸着されて、支持具6上からピックアップされると、次に、図1および図5〜図7に示すように、吸着ツール7をボンディングステージ8上に移送して、半導体チップ10を回路基板4にボンディングする作業が行われる(第6工程、チップ実装工程)。ボンディングステージ8は、水平方向またはθ方向に位置調整できるようになっている。ボンディングステージ8には、回路面S´が上方を向くようにして回路基板4が載置されている。回路基板4の回路面S´には、例えば銅電極、または銅表面に錫めっき(あるいはニッケル表面に金めっき)が施された複数の電極40が形成されており、吸着ツール7および/またはボンディングステージ8の位置を調整することで、半導体チップ10の突起電極2を回路基板4の電極40に対して位置合わせできるようになっている。この位置合わせは、図5に示す認識カメラ11を用いることにより行われる。認識カメラ11は、吸着ツール7とボンディングステージ8との間に挿入されるように往復動可能であり、半導体チップ1の突起電極側面Sおよび回路基板4の回路面S´にそれぞれ対応するように設けられたアライメントマーク(図示せず)を画像認識することができるように構成されている。認識カメラ11が半導体チップ1と回路基板4との間に挿入され、各々のアライメントマークが認識カメラ11により認識されると、検出された画像認識データに基づき、各々のアライメントマークが予め規定された位置関係となるように吸着ツール7またはボンディングステージ8の位置を調整することで、半導体チップ10の突起電極2と回路基板4の電極40とのアライメントが行われるようになっている。なお、この半導体チップ10の突起電極2と回路基板4の電極40とのアライメントにおいて、絶縁性樹脂層3は、ある程度の透明性を有していることが好ましい。具体的には、ヘイズ値が75%以下、より好適には70%以下であることが好ましい。
半導体チップ10と回路基板4との位置合わせの後、半導体チップ10を吸着保持させたまま吸着ツール7を下降させることで、半導体チップ10の突起電極側面Sを回路基板4の回路面S´に接触させる。半導体チップ10が回路基板40に接触すると、吸着ツール7によって半導体チップ10の突起電極側面Sを回路基板4の回路面S´に押圧しながら、吸着ツール7を図示しない加熱手段により予め設定されている加熱温度(約220℃〜320℃)まで加熱して、半導体チップ10を加熱することで、半導体チップ10と回路基板4とのボンディングが開始される。これにより、図7に示すように、半導体チップ10の突起電極2と回路基板4の電極40とが電気的に接続されると同時に、絶縁性樹脂層3が加熱によって溶融し、半導体チップ10と回路基板4との間の空隙が絶縁性樹脂層3によって樹脂封止される。所定の時間の加圧および加熱により、半導体チップ10と回路基板4とのボンディングが完了すると、吸着ツール7による半導体チップ10の吸着保持が解除され、図8に示すように、吸着ツール7は上昇し待機位置に戻る。なお、半導体チップ10の加熱ボンディングにあたっては、ボンディングステージ8を一定温度に加熱しながら行ってもよい。このとき、ボンディングステージ8の加熱温度としては、70℃〜150℃程度であることが好ましい。
吸着ツール7が、ボンディングステージ8上方の待機位置に戻ると、図1に示すように、吸着ツール7は再び、支持具6上方に移送され、支持具6から次の新たな半導体チップ10を同様に非接触で吸い上げてピックアップする。このとき、吸着ツール7は、上記したチップ実装工程において、半導体チップ10と回路基板4とのボンディングのために、約220℃〜320℃の高温に加熱されているので、この熱によって、半導体チップ10ピックアップ時に、支持具6上の半導体チップ10の絶縁樹脂層3の溶融を防ぐためには、予め、実装後の吸着ツール7を冷却する必要がある。ここで、従来技術のように、吸着ツール7の吸着面を半導体チップ10の裏面に、一旦、完全に接触させた上で半導体チップ10をピックアップする方法では、ピックアップ時(つまりは、吸着ツール7と半導体チップ10との接触時)に、吸着ツール7の熱が支持具6上の半導体チップ10に直に伝わって樹脂が溶融し、これが支持具6上に垂れ落ちるおそれがある。そのため、絶縁性樹脂層3の溶融を防止できる温度(例えば40℃〜100℃程度)まで吸着ツール7を十分に冷却させる必要があるが、図9に示すように、実装時に300℃近くまで加熱された吸着ツール7を、例えば60℃まで冷却するためには、約10秒程度の時間がかかるため、この冷却時間の分だけ、従来技術の方法では、新たな半導体チップ10の回路基板4への実装作業が遅れることになる。
これに対して、本実施形態においては、上記したように、吸着ツール7は、その吸着面が半導体チップ10の裏面とは全く接触しない非接触の状態で、半導体チップ10を支持具6上から吸い上げてピックアップするから、このピックアップ時には、吸着ツール7の熱が支持具6上の半導体チップ10には直接的には伝わらない。よって、ピックアップ時の吸着ツール7の温度が比較的高い温度に設定されていたとしても、支持具6上で半導体チップ10の絶縁性樹脂層3が溶融することはなく、これが支持具6上に垂れ落ちるおそれがないので、吸着ツール7の冷却時間を短縮させることができる。本実施形態におけるピックアップ時の吸着ツール7の温度(吸着面の温度)としては、例えば、100℃から最高で200℃程度にまで設定することが可能である。これにより、図9に示すように、300℃近くの吸着ツール7を、例えば150℃まで冷却するのにかかる時間としては、約3秒程度であるため、本実施形態では、従来技術と比べると、実装後の吸着ツール7の冷却時間を大幅に短縮することができる。よって、次々に半導体チップ10をピックアップして回路基板4に実装できるので、実装タクトタイムを短縮することができ、半導体チップ10の実装作業を効率よく行うことができる。
上記したとおり、本実施形態に係るフリップチップ実装方法(第4工程〜第6工程)では、吸着ツール7により支持具6上の半導体チップ10をピックアップする際に、吸着ツール7の吸着面が半導体チップ10の裏面と接触しない所定の間隔をあけた状態で、半導体チップ10を支持具6上から吸い上げて非接触で吸着面に吸着されるように、前記吸着面の吸引孔70に発生させる吸引力の大きさ(吸引孔により吸引する空気吸引量)を調整するから、実装後の高温に加熱された吸着ツール7が比較的高い温度状態であっても、支持具6上の半導体チップ10を不具合なくピックアップすることができるので、実装後の吸着ツール7の冷却時間を短くすることができ、優れた半導体チップ10の実装効率を実現できる。
以下に実施例を掲げて本発明をさらに詳しく説明するが、本発明はこの実施例のみに限定されない。絶縁性樹脂層の材料としては、下記に示す各材料(1)〜(8)を、固形分濃度50重量%となるようにメチルエチルケトンに加え、ホモディスパーを用いて攪拌混合することにより調整した。得られた配合液を、5μmメッシュで遠心濾過した後、離型処理したPETフィルム上にアプリケーター(テスター産業社製)を用いて塗工し、100℃5分で乾燥させて、厚み40μmのフィルム状絶縁性樹脂を得た。
(1)エポキシ樹脂
・HP−7200(ジシクロペンタジエン型エポキシ樹脂、DIC社製)
・EXA−4710(ナフタレン型エポキシ樹脂、DIC社製)
(2)エポキシ基を有する高分子化合物
・G−2050M(グリシジル基含有アクリル樹脂、重量平均分子量20万、エポキシ当量340、日油社製)
(3)硬化剤
・YH−309(ビシクロ骨格を有する酸無水物、三菱化学社製)
(5)硬化促進剤
・フジキュア7000(液状イミダゾール、T&K TOKA社製)
(6)接着性付与剤
・エポキシシランカップリング剤(KBM−403、信越化学社製)
(7)チキソトロピー付与剤
・AC4030(応力緩和ゴム系高分子、ガンツ化成社製)
(8)シリカフィラー
・SE−1050−SPT(フェニルトリメトキシシラン表面処理球状シリカ、平均粒子径0.3μm、アドマテックス社製)
・SX009−MJF(フェニルトリメトキシシラン表面処理球状シリカ、平均粒子径0.05μm、アドマテックス社製)
直径30cmおよび厚み750μmであり、表面に、高さ30μmおよび直径30μmの円形状の銅ピラー電極の上に高さ15μmの半田電極が形成された、トータル高さ45μmの突起電極(バンプ)が50μmピッチで多数形成されている半導体ウェハ(シリコンウェハ)を用意し、この半導体ウェハの突起電極側面に、上記した方法により作製したフィルム状絶縁性樹脂を、真空ラミネーターによって貼り合わせることによって絶縁性樹脂層を形成した。これを半導体ウェハの厚さが約100μmになるまで研削した後、ダイシング装置(DFD6361:DISCO社製)を用いて、送り速度50mm/秒で、半導体ウェハを7mm×7mmのチップサイズに分割して、半導体チップを得た。
得られた半導体チップを、表面が凹凸形状の支持具上に、絶縁性樹脂層が形成された突起電極側面を下にして載置した。なお、支持具上には、厚さ50μmのPETフィルムを成膜した。半導体チップに対して、空気の吸引孔を下面に備えた吸着ツールを上方から近づけ、吸着ツール下面の吸着面が半導体チップの裏面(突起電極側面と反対側の面)と接触しない、半導体チップの裏面から上方に0.5mm離れた位置で、吸引孔に吸引力を作用させることにより、半導体チップを支持具上から吸い上げて非接触で吸着面に吸着させた。このときの吸着ツールの温度を、それぞれ、40℃、60℃、80℃、100℃、120℃、150℃に設定した場合について、絶縁性樹脂層の樹脂面に支持具の凹凸形状が転写されたかどうか、また支持具上に樹脂が付着しているか否かについて観察を行った。樹脂面に支持具の凹凸形状が転写されておらず、かつ支持具上に樹脂が付着していない場合を「○」と、支持具上に樹脂は付着していないが樹脂面に支持具の凹凸形状が転写されている場合を「△」と、支持具上に樹脂が付着し支持具が樹脂で汚染されている場合を「×」と、それぞれ評価した。その評価結果を、表1に示す。なお、比較例として、従来技術と同じように、吸着ツールの吸着面を半導体チップの裏面に、一旦、完全に接触させた上で、吸引孔に吸引力を作用させることにより、半導体チップを支持具上からピックアップした場合について、吸着ツールの温度を、それぞれ、40℃、60℃、80℃、100℃、120℃、150℃に設定した場合についても同様の評価を行った。比較例の評価結果も表1に併せて示す。
Figure 0005890960
表1から分かるように、実施例のフリップチップ実装方法の方が、比較例のフリップチップ実装方法よりも、吸着ツールの温度がより高温の状態でも、支持具に樹脂が付着するなどの不具合が生じることなく、支持具から半導体チップをピックアップ可能であることが確認された。よって、実施例のフリップチップ実装方法では、実装により高温(220℃〜320℃程度)に加熱された吸着ツールの冷却時間を短くすることが可能であり、優れた半導体チップの実装効率を実現できることが確認された。
2 突起電極
3 絶縁性樹脂層
4 回路基板
6 支持具
7 吸着ツール
10 半導体チップ
S 回路面

Claims (1)

  1. 回路面に突起電極を有しかつ前記回路面に絶縁性樹脂層が形成された半導体チップを、前記回路面を下にして支持具上に載置するチップ準備工程と、
    前記支持具上に載置された前記半導体チップに対して、空気の吸引孔を備えた吸着面を下面に有する吸着手段を上方から近づけ、前記吸着面が前記半導体チップと接触しない位置で、前記吸引孔による空気の吸引により前記半導体チップを前記支持具上からピックアップして前記吸着面に吸着させるチップピックアップ工程と、
    前記半導体チップを加熱しながら前記吸着手段により前記半導体チップの前記回路面を回路基板に押圧して、前記回路基板と前記半導体チップとを電気的に接続するチップ実装工程と、
    前記チップ実装工程の後に前記吸着手段を冷却する冷却工程とを備え、
    前記チップピックアップ工程において、前記半導体チップのピックアップ時の前記吸着面と前記半導体チップとの距離が0.2mm〜1mmの範囲であり、
    前記チップピックアップ工程において、前記半導体チップのピックアップ時の前記吸着手段の温度が100℃〜200℃であることを特徴とするフリップチップ実装方法。
JP2011034782A 2011-02-21 2011-02-21 フリップチップ実装方法 Expired - Fee Related JP5890960B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011034782A JP5890960B2 (ja) 2011-02-21 2011-02-21 フリップチップ実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011034782A JP5890960B2 (ja) 2011-02-21 2011-02-21 フリップチップ実装方法

Publications (2)

Publication Number Publication Date
JP2012174861A JP2012174861A (ja) 2012-09-10
JP5890960B2 true JP5890960B2 (ja) 2016-03-22

Family

ID=46977500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011034782A Expired - Fee Related JP5890960B2 (ja) 2011-02-21 2011-02-21 フリップチップ実装方法

Country Status (1)

Country Link
JP (1) JP5890960B2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5934078B2 (ja) * 2012-11-19 2016-06-15 信越化学工業株式会社 繊維含有樹脂基板及び半導体装置の製造方法
WO2014098174A1 (ja) 2012-12-21 2014-06-26 株式会社新川 フリップチップボンダ及びボンディングステージの平坦度並びに変形量補正方法
TWI490956B (zh) * 2013-03-12 2015-07-01 Shinkawa Kk 覆晶接合器以及覆晶接合方法
JP2015220237A (ja) * 2014-05-14 2015-12-07 日東電工株式会社 シート状樹脂組成物及び半導体装置の製造方法
US9929121B2 (en) * 2015-08-31 2018-03-27 Kulicke And Soffa Industries, Inc. Bonding machines for bonding semiconductor elements, methods of operating bonding machines, and techniques for improving UPH on such bonding machines
JP6925021B2 (ja) * 2017-03-27 2021-08-25 ナミックス株式会社 フリップチップ実装方法
KR102284943B1 (ko) 2017-05-19 2021-08-03 가부시키가이샤 신가와 본딩 장치 및 본딩 방법
JP7233079B2 (ja) * 2018-05-31 2023-03-06 ボンドテック株式会社 部品実装システム、部品供給装置および部品実装方法
JP7085919B2 (ja) * 2018-06-29 2022-06-17 リンテック株式会社 実装装置および実装方法
TW202119533A (zh) * 2019-11-04 2021-05-16 台灣愛司帝科技股份有限公司 具有晶片吸附功能的晶片承載結構
CN115668468A (zh) 2020-05-19 2023-01-31 株式会社新川 接合装置以及接合头调整方法
CN116013820B (zh) * 2023-03-28 2023-06-16 中江立江电子有限公司 一种封装机

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077436A (ja) * 1998-08-31 2000-03-14 Matsushita Electric Ind Co Ltd チップ吸着用のダイコレットおよびチップのボンディング装置
JP3556498B2 (ja) * 1998-12-14 2004-08-18 Tdk株式会社 チップ接合用ノズル
JP2001358198A (ja) * 2000-06-13 2001-12-26 Hitachi Ltd 半導体装置の搬送方法および実装方法
JP4669600B2 (ja) * 2000-08-18 2011-04-13 東レエンジニアリング株式会社 実装装置
JP2004221386A (ja) * 2003-01-16 2004-08-05 Sony Corp 粒状半導体の検査測定装置及び粒状半導体の検査測定方法
JP4459844B2 (ja) * 2005-03-11 2010-04-28 芝浦メカトロニクス株式会社 半導体チップの実装装置
JP2009158718A (ja) * 2007-12-26 2009-07-16 Canon Machinery Inc 半導体チップの実装装置及びその実装方法
JP2010245418A (ja) * 2009-04-09 2010-10-28 Toray Ind Inc 電子素子、電子素子の実装方法および電子装置の製造方法

Also Published As

Publication number Publication date
JP2012174861A (ja) 2012-09-10

Similar Documents

Publication Publication Date Title
JP5890960B2 (ja) フリップチップ実装方法
US8034659B2 (en) Production method of semiconductor device and bonding film
KR101735983B1 (ko) 접착 필름, 다이싱 시트 일체형 접착 필름, 백그라인드 테이프 일체형 접착 필름, 백그라인드 테이프 겸 다이싱 시트 일체형 접착 필름, 적층체, 적층체의 경화물, 및 반도체 장치, 그리고 반도체 장치의 제조 방법
KR101715985B1 (ko) 반도체 밀봉 충전용 열 경화성 수지 조성물 및 반도체 장치
US20150140738A1 (en) Circuit connecting material and semiconductor device manufacturing method using same
CA2774308A1 (en) Adhesive film, multilayer circuit board, electronic component, and semiconductor device
US10062625B2 (en) Underfill material and method for manufacturing semiconductor device using the same
KR20160036062A (ko) 언더필재, 및 이것을 사용한 반도체 장치의 제조 방법
JP5660178B2 (ja) 半導体ウエハのダイシング方法及びこれを用いた半導体装置の製造方法
KR20160045628A (ko) 반도체용 접착제
JP2014237811A (ja) 接着フィルム、接着シート、ダイシングシート一体型接着フィルム、バックグラインドテープ一体型接着フィルム、ダイシングシート兼バックグラインドテープ一体型接着フィルム及び半導体装置
TWI425066B (zh) Preparation method of adhesive composition, circuit board for connecting circuit member, and manufacturing method of semiconductor device
JP2009260214A (ja) 半導体ウエハのダイシング方法
JP2012182382A (ja) 半導体チップ、半導体パッケージおよび半導体パッケージの製造方法
JP2014146638A (ja) 半導体装置の製造方法
WO2015045878A1 (ja) アンダーフィル材、及びこれを用いた半導体装置の製造方法
TW201517181A (zh) 半導體裝置之製造方法
JP2019197840A (ja) 半導体装置の製造方法
TWI807135B (zh) 半導體用膜狀接著劑、半導體裝置及其製造方法
JP5989397B2 (ja) 半導体装置の製造方法及び半導体接合用接着剤
JP2009260213A (ja) 半導体装置の製造方法
TW201517180A (zh) 半導體裝置之製造方法
TW202411382A (zh) 積層膜及半導體裝置之製造方法
JP5445187B2 (ja) 回路部材接続用接着剤及びこれを用いた半導体装置
JP6040737B2 (ja) 接着フィルム、電子部品の製造方法、および電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140604

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140709

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160222

R151 Written notification of patent or utility model registration

Ref document number: 5890960

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees