TWI536526B - 用於一積體電路封裝之電氣互連及其製造方法 - Google Patents

用於一積體電路封裝之電氣互連及其製造方法 Download PDF

Info

Publication number
TWI536526B
TWI536526B TW100122503A TW100122503A TWI536526B TW I536526 B TWI536526 B TW I536526B TW 100122503 A TW100122503 A TW 100122503A TW 100122503 A TW100122503 A TW 100122503A TW I536526 B TWI536526 B TW I536526B
Authority
TW
Taiwan
Prior art keywords
layer
contact pads
feedthrough
interconnect
die
Prior art date
Application number
TW100122503A
Other languages
English (en)
Other versions
TW201222755A (en
Inventor
保羅 艾倫 麥克考奈利
凱文 馬修 道奇
史考特 史密斯
唐納德 保羅 康寧漢
Original Assignee
奇異電器公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 奇異電器公司 filed Critical 奇異電器公司
Publication of TW201222755A publication Critical patent/TW201222755A/zh
Application granted granted Critical
Publication of TWI536526B publication Critical patent/TWI536526B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

用於一積體電路封裝之電氣互連及其製造方法
本發明之實施例大體上係關於積體電路封裝，更特定言之係關於製作用於一積體電路封裝之一預先製作電氣連接的一裝置及方法。
隨著積體電路變得越來越小且具有更好的操作效能，用於積體電路(IC)封裝之封裝技術相應地從引線封裝演變成基於積層之球柵陣列(BGA)封裝且最終演變成晶片級封裝(CSP)。為達成更好的效能、更加小型化及更高可靠性而日益增加之需求，驅動了IC晶片封裝技術的進步。為了大規模製造的目的，藉此允許規模經濟，新封裝技術必須進一步提供批量生產的可能性。
一標準CSP製程通常開始於將一或多個晶粒放置於一矽IC基板之一頂部表面上。然後，複數個重新分佈層沈積於該IC基板及該(等)晶粒上並經圖案化以形成一薄膜金屬重新佈線及互連系統。該等重新分佈層通常由例如一苯環丁烯(BCB)或聚亞醯胺材料形成且經由一旋塗或積層施加製程施加。積層重新分佈層與晶粒之間的電氣連接形成至該(等)晶粒及自該(等)晶粒的一輸入/輸出(I/O)系統。
IC封裝要求的進展對現有嵌入式晶片堆積製程提出挑戰。即希望在目前許多嵌入式晶片封裝中具有將輸入及輸出提供至最終IC封裝的兩側的一I/O系統。為達成此雙側I/O系統，該(等)晶粒之電氣互連必須繞該(等)晶粒佈線至該IC封裝的頂部表面及底部表面。
已開發出若干不同方法以形成一雙側I/O系統。例如，多個積層或重新分佈層可施加於該IC基板上以達成該所需I/O系統。然而，以一疊層方式施加重新分佈層的製程在重新佈線及互連系統中可導致翹曲，因此要求使用一模製環氧樹脂應力平衡層或金屬加強件以保持一平坦或平整的IC封裝。
此外，由於IC封裝之小尺寸及複雜性，用於製作IC封裝的製程通常昂貴且耗時。添加附加重新分佈層以建立所需雙側I/O系統增加處理步驟的數量，進一步增加製程的成本及複雜性。
因此，需要用於製作用於IC封裝之一雙側I/O系統之一簡化方法。進一步需要用於在IC封裝中集成雙側I/O系統同時保持IC封裝的平坦性的方法。
因此，期望具有製作用於一積體電路封裝的一預先製作電氣互連的一裝置及方法。
依照本發明之一態樣，用於一嵌入式晶片封裝之一互連總成包含：一介電層；一第一金屬層，其包括複數個上接點襯墊；及一第二金屬層，其包括複數個下接點襯墊。該複數個上接點襯墊之第一表面固定至該介電層之一頂部表面上及該複數個下接點襯墊之第一表面固定至該介電層之一底部表面上。該嵌入式晶片封裝亦包含複數個金屬化連接，該等金屬化連接經形成穿過該介電層且與該複數個上接點襯墊及該複數個下接點襯墊接觸以形成其間的電氣連接。該互連總成之一第一側的至少一輸入/輸出(I/O)形成於該複數個下接點襯墊之一第二表面上，該第二表面與該複數個下接點襯墊之該第一表面相對，及該互連總成之一第二側的至少一I/O形成於該複數個上接點襯墊之一第二表面上，該第二表面與該複數個上接點襯墊之該第一表面相對。
依照本發明之另一態樣，闡明用於製作一嵌入式晶片封裝的一方法。該方法包含以下步驟：提供一金屬化安裝基板、將一晶粒耦合至該安裝基板的一第一表面、及將一預先製作互連結構之一第一側耦合至該安裝基板的該第一表面。該預先製作互連結構包含一絕緣基板，該絕緣基板具有複數個形成於其頂部表面及底部表面上的金屬化接點襯墊，其中該基板之頂部表面上的金屬化接點襯墊經由複數個金屬互連電連接至該基板之底部表面上的金屬化接點襯墊。該方法亦包含在該晶粒與該預先製作互連結構之間形成複數個電氣連接的步驟，其中該複數個電氣連接建立自該安裝基板之一第二表面(與該第一表面相對)上的晶粒之至少一輸入/輸出(I/O)，及自該預先製作互連結構之一第二側上的晶粒之至少一I/O。
依照本發明之另一態樣，一嵌入式晶片封裝包含：一安裝基板，該安裝基板具有形成於其第一表面上的一重新分佈層；及一第一晶粒，該晶粒安裝於該安裝基板之一第二表面(與該第一表面相對)上。該嵌入式晶片封裝亦包含一預先製作互連總成，該總成包括圖案化於一金屬電鍍絕緣基板上之上接點層及下接點層。該預先製作互連總成之上接點層及下接點層經由其間的金屬化連接電連接。該預先製作互連總成之上接點層固定至該安裝基板之第二表面且經圖案化以電連接至該重新分佈層及該第一晶粒二者。
從下述詳細說明及圖式將明白各種其他特徵及優點。
圖式圖解說明目前所設想之用於實施本發明之實施例。
圖1係根據本發明之一實施例之一互連總成或***器10的一俯視圖。在圖2中提供***器10之一部分12的一放大視圖以圖解說明***器之細節12。圖3係沿圖2之線3-3剖開之***器的一剖視圖12。如圖1至圖3中所展示，***器10包含一些銅饋通襯墊14，該等銅饋通襯墊耦合至一介電層或絕緣薄膜層18(例如一聚亞醯胺材料，諸如Kapton)之一上表面16。一些銅饋通襯墊20係耦合至薄膜18之一下表面22。如圖2至圖3中所展示，各上饋通襯墊14具有與其對齊之一對應下饋通襯墊20。熟習此項技術者將認識到饋通襯墊14、20的數量、形狀及圖案可根據一給定設計規格而變化。
通孔24係形成穿過薄膜層18並在薄膜18之頂部表面16與底部表面22之間延伸。金屬化路徑26形成於薄膜18之頂部表面16上並延伸穿過通孔24使得上饋通襯墊14電耦合至各自的下饋通襯墊20。在一實施例中，金屬化路徑26可使用濺鍍及電鍍技術、接著使用微影蝕刻製程而形成。雖然圖3圖解說明一單一通孔24及各襯墊14之對應金屬化路徑26，但一第二通孔及金屬化路徑(未展示)可包含於例如高電流應用中。還有，如下文圖5至圖12中所更詳細地描述，當***器10集成到一IC封裝，一開口28可於薄膜18之一中心部分中形成以容納一或多個晶粒(未展示)。
現在參考圖4，複數個饋通互連30類似於圖1至圖3之互連10，可根據一實施例製作成***器之一嵌板32，以增加生產速度且降低製造成本。在處理嵌板32後，個別互連模組34及/或多個互連模組36自嵌板32以雷射分割。如圖13至圖17所描述，模組34、36可放置於具有一嵌入式晶粒之一彎曲電路上。
參考圖5至圖12，根據本發明之一實施例闡明用於製作一***器或互連總成38之一技術。互連38的製作開始於包括一絕緣薄膜材料42(例如一聚亞醯胺薄膜，諸如Kapton)之一預先金屬化彎曲的薄片40。如圖5中所展示，薄膜42之頂部表面44及底部表面46分別鍍上軋退火銅層48、50。可依設計要求(諸如例如晶粒厚度)選擇銅層48、50之厚度。如圖6中所展示，銅層48、50經圖案化及蝕刻以界定一些在頂部表面44上之上饋通襯墊52、54及在底部表面46上之下饋通襯墊56、58。可針對如圖4中所圖解說明的一單一模組或多個模組佈置饋通襯墊52至58的圖案。
根據一實施例，薄膜42係約55微米厚及銅層48、50係各約110微米厚。然而，基於設計規格，彎曲層40之尺寸可以不同。例如，如下文所更詳細地描述，銅層48、50的厚度可選擇為約等於或大於一對應晶粒的厚度。此外，可基於一給定處理方法及可用的處理工具，選擇預先金屬化彎曲之薄片40的長度及寬度。
參考圖7，通孔60、62形成與凹入部分64、66相鄰且延伸穿過薄膜層42。通孔60、62可藉由UV雷射鑽孔或蝕刻形成。根據各種實施例，一或多個通孔60、62可形成於各對下襯墊及上襯墊52至58之間。圖8及圖9分別圖解說明互連38之一部分在通孔60、62形成後的俯視圖及仰視圖。如所展示，上饋通襯墊52、54形成具有一凹入部分64、66及下饋通襯墊56、58的尺寸經設定以包圍通孔60、62。根據一實施例，如圖8及圖9中所展示，下饋通襯墊56、58係比上饋通襯墊52、54寬。然而，熟習此項技術者將認識到，可基於通孔佈置及設計規格而選擇饋通襯墊52至58的幾何形狀。
現在參考圖10，在通孔60、62鑽好並清潔後，一金屬化層68施加於薄膜層42之頂部表面44上使得其延伸穿過通孔60、62。黏附層68可包括：銅及鈦或鉻的一初始金屬化種子層，例如電鍍於該種子層上之一鍍銅層；及一頂部金屬(諸如鈦或鉻)層，例如濺鍍於鍍銅層上以稍後在製程中作為一黏附層。然後，如圖11所展示，金屬化層68經圖案化及蝕刻。生成的金屬化通孔70、72形成下襯墊及上襯墊52至58之間的電氣連接。根據一實施例，一可選附加金屬74(以虛線展示)，諸如鈦或鉻，例如可形成於金屬化層68上以建立稍後用於總成製程期間的一黏附層。
視情況，一附加金屬層76(以虛線展示)，諸如例如鎳金層，可基於設計要求使用一無電鍍或電鍍技術而施加於下饋通襯墊56、58上。參考圖12，可依晶粒厚度及設計要求，視情況用一雷射移除薄膜層42之一部分，以建立其中留有用於晶粒佈置之間隙的一開口78。
現在參考圖13至圖17闡明一用於製作根據本發明之一實施例的一IC封裝80(圖17)的技術。IC封裝80合併一饋通互連82，諸如圖1之互連10或在組裝入IC封裝80之前如圖5至圖12描述所製作的互連38。互連82包括一些定位於一絕緣薄膜層92上之上饋通襯墊84、86及下饋通襯墊88、90。金屬化通孔94、96建立上饋通襯墊及下饋通襯墊84至90之間的一電氣連接。
如圖13所展示，IC封裝80的製作開始於將一晶粒或半導體晶片98定位於一絕緣薄片100上，該絕緣薄片可在製程期間在一框架(未展示)上伸展以控制扭曲。根據一實施例，薄片100包括一預先圖案化介電彎曲材料，諸如例如具有約1至2密耳之一厚度的Kapton薄膜。一層環氧樹脂黏合劑102經施加以塗覆薄片100之一頂部表面104。接著使用低溫烘烤使環氧樹脂黏合劑102成為B-階段，這使環氧樹脂黏合劑102處於一膠黏狀態。緊接著使用一拾取及放置系統，將晶粒98面朝下定位在環氧樹脂黏合劑102上。在晶粒98定位後，將互連82放置在環氧樹脂黏合劑102上且繞晶粒98及彎曲層100之金屬化圖案對齊。如圖14中所展示，互連82與晶粒98對齊使得晶粒98延伸穿過薄膜層92之一開口106。一旦晶粒98及互連82定位好，即讓環氧樹脂黏合劑102完全固化。
現在參考圖15，製作技術以一嵌入式晶片堆積製程繼續。複數個通孔108經形成穿過彎曲層100到達晶粒98上的一些接點表面110、互連82上的一些接點表面112及彎曲層100中的一些接點表面114。例如，通孔108可藉由UV雷射鑽孔或乾式蝕刻而形成。在清潔通孔108後，金屬化路徑116形成於薄膜100之頂部表面101上。金屬化路徑116延伸穿過各自的通孔108且電耦合至晶粒98及各自的接點表面110、112處之上饋通襯墊84、86。在一實施例中，金屬化路徑116可包括一層銅及可使用一濺鍍及電鍍技術、接著使用一微影蝕刻方法而形成。彎曲層100、通孔108及金屬化路徑116一起形成一第一重新分佈層118。視情況，一附加重新分佈層120可積層於第一第一重新分佈層118上。雖然圖16圖解說明兩個重新分佈層118、120，熟習此項技術者將易於認識到可基於設計規格而選擇重新分佈層之數量及組態。
如圖17中所展示，製作技術以施加一阻焊層122以塗覆重新分佈層118、120之一頂部表面122而繼續。例如，一側填材料126，諸如一環氧樹脂或其他填充物，亦可繞晶粒98及互連82施加以提供襯墊84至90之間的附加結構強度及隔離。或者，可施加側填材料126使得其不覆蓋晶粒98之一背面128。根據替代實施例，在環氧樹脂黏合劑102固化後，可在製程中稍早添加側填材料126。在IC封裝80之一頂側130及一底側132上，生成的IC封裝80具有自晶粒98的至少一輸入/輸出。
雖然針對一單一IC封裝描述圖13至圖17，但熟習此項技術者將認識到，用於一IC封裝的製作技術同樣可應用於以嵌板化形式同時製作一些IC封裝。在此一實施例中，多個饋通互連繞一絕緣薄片上的一些晶粒定位。為減少製作時間，可使用多個互連模組，諸如模組36(圖4)。一旦製作完成，IC封裝嵌板可以雷射分割成個別IC封裝。
參考圖18，展示根據一替代實施例之一IC封裝134。IC封裝134包含一預先製作互連總成136，該互連總成包括多對安裝於一介電層146上之上饋通襯墊及下饋通襯墊138至144。金屬化通孔148、150(以不同於針對圖7至圖11所描述物質之一替代物質形成)延伸穿過上饋通襯墊138、140及介電層146，建立與下饋通襯墊142、144之一電氣連接。因為金屬化通孔148、150延伸穿過上饋通襯墊138、140，所以上饋通襯墊及下饋通襯墊138至144可形成具有類似幾何形狀。IC封裝134亦包含固定在一或多個第一重新分佈層154的一晶粒152。互連136繞晶粒152定位。因為晶粒152具有一厚度156小於下饋通襯墊142、144的一厚度158，所以介電層146可保持完好無損，如所展示建立一埋入式晶粒組態。
或者，如圖19中所展示，互連136的厚度可藉由降低饋通襯墊138至144的厚度而調整。此外，根據一替代實施例，一第二晶粒160可安裝與晶粒152相鄰以形成一多晶片模組162。熟習此項技術者將認識到任意數量之附加晶粒可包含於多晶片模組162中。
再次參考圖18，IC封裝134亦包含一阻焊層164，類似於針對圖17中所描述的阻焊層。繞下饋通襯墊142、144及晶粒152施加一層側填材料166。根據一實施例，一散熱片168(以虛線展示)可視情況固定於介電層146上。或者，一散熱片170(以虛線展示)可嚙合至晶粒152以用於散熱。
因此，本發明之實施例包含一互連總成，其可併入一IC封裝以允許自一晶粒的輸入/輸出暴露於該互連總成之頂側及底側的兩側上。該互連總成之實施例可與很薄的晶粒(例如50 μm或更小)一起使用，且達成類似電氣連接，如具有一降低數量之層間圖案化及金屬化步驟的習知積體晶片封裝一般。
另外，本文所描述之該互連總成之實施例可以各種厚度預先製作以適應各種晶粒尺寸及器件結構，諸如埋入式晶粒及堆疊晶粒組態。藉由預先製作該互連總成，在併入一IC封裝之前，可先測試該互連，以提高最終組裝IC封裝的良率。
此外，使用上文所描述之方法及預先製作之互連總成組裝之IC封裝在組裝後保持比使用習知方法製作之一IC封裝平坦。由於互連總成之結構設計及預先製作特性，在一IC封裝中使用該互連總成導致在組裝的IC封裝中產生較少應力及平面翹曲。因此，使用一預先製作互連總成組裝之一IC封裝的晶粒及安裝基板在平行於該晶粒之安裝表面的平面中保持相對平坦(即與平面之離差小於約5%)。
因此，根據本發明之一實施例，用於一嵌入式晶片封裝之一互連總成包含：一介電層；一第一金屬層，其包括複數個上接點襯墊；及一第二金屬層，其包括複數個下接點襯墊。該複數個上接點襯墊之第一表面固定至該介電層之一頂部表面上，及該複數個下接點襯墊之第一表面固定至該介電層之一底部表面上。該嵌入式晶片封裝亦包含複數個金屬化連接，該等金屬化連接經形成穿過該介電層且與該複數個上接點襯墊及該複數個下接點襯墊接觸以形成其間的電氣連接。該互連總成之一第一側的至少一輸入/輸出(I/O)形成於該複數個下接點襯墊之一第二表面上，該第二表面與該複數個下接點襯墊之該第一表面相對；及該互連總成之一第二側的至少一I/O形成於該複數個上接點襯墊之一第二表面上，該第二表面與該複數個上接點襯墊之該第一表面相對。
根據本發明之另一實施例，闡明用於製作一嵌入式晶片封裝的一方法。該方法包含以下步驟：提供一金屬化安裝基板、將一晶粒耦合至該安裝基板的一第一表面、及將一預先製作互連結構之一第一側耦合至該安裝基板的一第一表面。該預先製作互連結構包含一絕緣基板，該絕緣基板具有複數個形成於其頂部表面及底部表面上的金屬化接點襯墊，其中該基板之頂部表面上的金屬化接點襯墊經由複數個金屬互連電連接至該基板之底部表面上的金屬化接點襯墊。該方法亦包含在該晶粒與該預先製作互連結構之間形成複數個電氣連接的步驟，其中該複數個電氣連接建立自該安裝基板之一第二表面(與該第一表面相對)上的晶粒之至少一輸入/輸出(I/O)，及自該預先製作互連結構之一第二側上的晶粒之至少一I/O。
根據本發明之又另一實施例，一嵌入式晶片封裝包含：一安裝基板，該安裝基板具有形成於其第一表面上的一重新分佈層；及一第一晶粒，該晶粒安裝於該安裝基板之一第二表面(與該第一表面相對)上。該嵌入式晶片封裝亦包含一預先製作互連總成，該總成包括圖案化於一金屬電鍍絕緣基板上之上接點層及下接點層。該預先製作互連總成之上接點層及下接點層經由其間的金屬化連接電連接。該預先製作互連總成之上接點層固定至該安裝基板之第二表面且經圖案化以電連接至該重新分佈層及該第一晶粒二者。
此書面說明使用揭示本發明的實例，包含最佳模式，且亦使熟習此項技術者能夠實踐本發明，包含製造及使用任意器件或系統及執行任意合併方法。本發明之可獲得專利範疇由申請專利範圍界定，且可包含熟習此項技術者所想到之其他實例。若此等其他實例具有與申請專利範圍之書面語言相同的結構元件或若此等其他實例包含具有與申請專利範圍之書面語言無實質差別的等效結構元件，則其等皆在本申請專利範圍的範疇內。
10．．．互連總成或***器
12．．．***器10之一部分
14．．．上饋通襯墊
16．．．頂部表面
18．．．介電層/絕緣薄膜層
20．．．下饋通襯墊
22．．．底部表面
24．．．通孔
26．．．金屬化路徑
28．．．開口
30．．．饋通互連
32．．．嵌板
34．．．互連模組
36．．．互連模組
38．．．互連總成/互連
40．．．彎曲層
42．．．絕緣薄膜材料
44．．．頂部表面
46．．．底部表面
48．．．軋退火銅層
50．．．軋退火銅層
52．．．饋通襯墊
54．．．饋通襯墊
56．．．饋通襯墊
58．．．饋通襯墊
60．．．通孔
62．．．通孔
64．．．凹入部分
66．．．凹入部分
68．．．金屬化層
70．．．金屬化通孔
72．．．金屬化通孔
74．．．可選附加金屬
76．．．附加金屬層
78．．．開口
80．．．IC封裝
82．．．饋通互連
84．．．饋通襯墊
86．．．饋通襯墊
88．．．饋通襯墊
90．．．饋通襯墊
92．．．絕緣薄膜層
94．．．金屬化通孔
96．．．金屬化通孔
98．．．晶粒或半導體晶片
100．．．絕緣薄片
101．．．頂部表面
102．．．環氧樹脂黏合劑
104．．．頂部表面
106．．．開口
108．．．通孔
110．．．接點表面
112．．．接點表面
114．．．接點表面
116．．．金屬化路徑
118．．．第一重新分佈層
120．．．附加重新分佈層
122．．．阻焊層
124．．．頂部表面
126．．．側填材料
128．．．背面
130．．．頂側
132．．．底側
134．．．IC封裝
136．．．預先製作互連總成
138．．．饋通襯墊
140．．．饋通襯墊
142．．．饋通襯墊
144．．．饋通襯墊
146．．．介電層
148．．．金屬化通孔
150．．．金屬化通孔
152．．．晶粒
154．．．第一重新分佈層
156．．．厚度
158．．．厚度
160．．．第二晶粒
162．．．多晶片模組
164．．．阻焊層
166．．．側填材料
168．．．散熱片
170．．．散熱片
圖1係根據本發明之一實施例之一饋通互連之一俯視圖；
圖2係圖1之該饋通互連之一部分之一放大視圖；
圖3係圖2中所圖解說明之該饋通互連之部分之一剖視圖；
圖4係根據本發明之一實施例之饋通互連之一嵌板之一俯視圖；
圖5至圖12係展示製造一依照本發明之一實施例的饋通互連之步驟的示意圖；
圖13至圖17係展示製造合併依照本發明之一實施例的一饋通互連之一IC封裝之步驟的示意圖；
圖18係集成到依照本發明之一實施例的一IC封裝總成之一預先製作互連的一圖解；及
圖19係集成到依照本發明之另一實施例的一IC封裝總成之一預先製作互連的一圖解。
38．．．互連總成/互連
42．．．絕緣薄膜材料
52．．．饋通襯墊
54．．．饋通襯墊
56．．．饋通襯墊
58．．．饋通襯墊
68．．．金屬化層
70．．．金屬化通孔
72．．．金屬化通孔
74．．．可選附加金屬
76．．．附加金屬層

Claims (7)

  1. 一種互連總成(38)，其用於一嵌入式晶片封裝，該互連總成(38)包括：一介電層(42)；一第一金屬層，其包括複數個上接點襯墊(52、54)，其中該複數個上接點襯墊之一第一表面固定至該介電層(42)之一頂部表面(44)上；一第二金屬層，其包括複數個下接點襯墊(56、58)，其中該複數個下接點襯墊之一第一表面固定至該介電層(42)之一底部表面(46)上；複數個金屬化連接(62)，該等金屬化連接經形成穿過該介電層(42)且與該複數個上接點襯墊(52、54)及該複數個下接點襯墊(56、58)接觸以形成其間的電氣連接，其中該複數個金屬化連接之一底部表面之一部分直接耦合至該介電層之該頂部表面；其中該互連總成(38)之一第一側的至少一輸入/輸出(I/O)形成於該複數個下接點襯墊(56、58)之一第二表面上，該第二表面與該複數個下接點襯墊(56、58)之該第一表面相對；及該互連總成(38)之一第二側的至少一I/O形成於該複數個上接點襯墊(52、54)之一第二表面上，該第二表面與該複數個上接點襯墊(52、54)之該第一表面相對。
  2. 如請求項1之互連總成(38)，其中該介電層(42)包括一聚亞醯胺薄膜。
  3. 如請求項1之互連總成(38)，其中該第一金屬層及該第二金屬層包括銅。
  4. 如請求項1之互連總成(38)，其進一步包括耦合至該複數個上接點襯墊(52、54)之該第二表面的一鈦層。
  5. 如請求項1之互連總成(38)，其中該複數個金屬化連接(62)自該複數個下接點襯墊(52、54)之該第一表面延伸至該複數個上接點襯墊(56、58)之該第二表面。
  6. 如請求項1之互連總成(38)，其中該複數個金屬化連接(62)自該複數個下接點襯墊(56、58)之該第一表面延伸至該介電層(42)之該頂部表面。
  7. 如請求項6之互連總成(38)，其中該複數個金屬化連接於與該複數個上接點襯墊(52、54)之一安裝部位相鄰之一位置處延伸至該介電層(42)之該頂部表面。
TW100122503A 2010-06-29 2011-06-27 用於一積體電路封裝之電氣互連及其製造方法 TWI536526B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/826,359 US8653670B2 (en) 2010-06-29 2010-06-29 Electrical interconnect for an integrated circuit package and method of making same

Publications (2)

Publication Number Publication Date
TW201222755A TW201222755A (en) 2012-06-01
TWI536526B true TWI536526B (zh) 2016-06-01

Family

ID=44532585

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100122503A TWI536526B (zh) 2010-06-29 2011-06-27 用於一積體電路封裝之電氣互連及其製造方法

Country Status (6)

Country Link
US (4) US8653670B2 (zh)
EP (1) EP2402992B1 (zh)
JP (1) JP6014309B2 (zh)
KR (1) KR101846545B1 (zh)
CN (1) CN102315190B (zh)
TW (1) TWI536526B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8658473B2 (en) * 2012-03-27 2014-02-25 General Electric Company Ultrathin buried die module and method of manufacturing thereof
US9165885B2 (en) * 2013-12-30 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Staggered via redistribution layer (RDL) for a package and a method for forming the same
US9653438B2 (en) 2014-08-21 2017-05-16 General Electric Company Electrical interconnect structure for an embedded semiconductor device package and method of manufacturing thereof
US9666516B2 (en) 2014-12-01 2017-05-30 General Electric Company Electronic packages and methods of making and using the same
US10141251B2 (en) 2014-12-23 2018-11-27 General Electric Company Electronic packages with pre-defined via patterns and methods of making and using the same
CN106972093B (zh) * 2016-01-13 2019-01-08 光宝光电(常州)有限公司 发光二极管封装结构
US9563732B1 (en) 2016-01-26 2017-02-07 International Business Machines Corporation In-plane copper imbalance for warpage prediction
KR102019352B1 (ko) * 2016-06-20 2019-09-09 삼성전자주식회사 팬-아웃 반도체 패키지
WO2018105662A1 (ja) * 2016-12-08 2018-06-14 日立化成株式会社 半導体装置の製造方法
TWI648854B (zh) * 2017-06-14 2019-01-21 穩懋半導體股份有限公司 用以減少化合物半導體晶圓變形之改良結構
TWI762894B (zh) * 2019-11-05 2022-05-01 友達光電股份有限公司 電路裝置

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5527741A (en) * 1994-10-11 1996-06-18 Martin Marietta Corporation Fabrication and structures of circuit modules with flexible interconnect layers
DE69838849T2 (de) * 1997-08-19 2008-12-11 Hitachi, Ltd. Mehrchip-Modulstruktur und deren Herstellung
JP3618330B2 (ja) * 2002-11-08 2005-02-09 沖電気工業株式会社 半導体装置及びその製造方法
KR100613903B1 (ko) 2004-05-13 2006-08-17 한국전자통신연구원 유전자 알고리즘을 이용한 배열 안테나의 배열 간격 결정방법 및 이를 이용한 소파형 부등간격 배열 안테나
US7453157B2 (en) * 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
JP2006134912A (ja) * 2004-11-02 2006-05-25 Matsushita Electric Ind Co Ltd 半導体モジュールおよびその製造方法、ならびにフィルムインターポーザ
JP4520355B2 (ja) * 2005-04-19 2010-08-04 パナソニック株式会社 半導体モジュール
CN100392849C (zh) * 2005-12-09 2008-06-04 威盛电子股份有限公司 封装体及封装体模块
US20080197478A1 (en) * 2007-02-21 2008-08-21 Wen-Kun Yang Semiconductor device package with die receiving through-hole and connecting through-hole and method of the same
JP4752825B2 (ja) 2007-08-24 2011-08-17 カシオ計算機株式会社 半導体装置の製造方法
US20090127686A1 (en) * 2007-11-21 2009-05-21 Advanced Chip Engineering Technology Inc. Stacking die package structure for semiconductor devices and method of the same
US7863721B2 (en) * 2008-06-11 2011-01-04 Stats Chippac, Ltd. Method and apparatus for wafer level integration using tapered vias
TWI443789B (zh) 2008-07-04 2014-07-01 Unimicron Technology Corp 嵌埋有半導體晶片之電路板及其製法
US8237257B2 (en) * 2008-09-25 2012-08-07 King Dragon International Inc. Substrate structure with die embedded inside and dual build-up layers over both side surfaces and method of the same
US8114708B2 (en) 2008-09-30 2012-02-14 General Electric Company System and method for pre-patterned embedded chip build-up
JPWO2010052942A1 (ja) 2008-11-06 2012-04-05 イビデン株式会社 電子部品内蔵配線板及びその製造方法
US7964974B2 (en) 2008-12-02 2011-06-21 General Electric Company Electronic chip package with reduced contact pad pitch
US8008781B2 (en) 2008-12-02 2011-08-30 General Electric Company Apparatus and method for reducing pitch in an integrated circuit
US8163596B2 (en) * 2009-03-24 2012-04-24 General Electric Company Stackable electronic package and method of making same
US20110058348A1 (en) 2009-09-10 2011-03-10 Ibiden Co., Ltd. Semiconductor device
JP5633493B2 (ja) 2011-09-16 2014-12-03 オムロン株式会社 半導体装置及びマイクロフォン

Also Published As

Publication number Publication date
US9679837B2 (en) 2017-06-13
US20160211208A1 (en) 2016-07-21
KR20120001651A (ko) 2012-01-04
EP2402992B1 (en) 2018-11-21
TW201222755A (en) 2012-06-01
US20170278782A1 (en) 2017-09-28
US20140159213A1 (en) 2014-06-12
CN102315190A (zh) 2012-01-11
CN102315190B (zh) 2016-03-16
EP2402992A2 (en) 2012-01-04
US8653670B2 (en) 2014-02-18
EP2402992A3 (en) 2013-05-08
JP2012015504A (ja) 2012-01-19
US20110316167A1 (en) 2011-12-29
JP6014309B2 (ja) 2016-10-25
US9299647B2 (en) 2016-03-29
KR101846545B1 (ko) 2018-04-06
US10068840B2 (en) 2018-09-04

Similar Documents

Publication Publication Date Title
TWI536526B (zh) 用於一積體電路封裝之電氣互連及其製造方法
TWI593030B (zh) 超薄埋入式晶粒模組及其製造方法
KR101690549B1 (ko) 내장 칩 패키지
TW201608652A (zh) 半導體裝置及製造其之方法
US9570376B2 (en) Electrical interconnect for an integrated circuit package and method of making same
JP2013243345A5 (zh)
US9196507B1 (en) Semiconductor device, semiconductor stacked module structure, stacked module structure and method of manufacturing same
CN112687665A (zh) 半导体器件及其形成方法
US7239024B2 (en) Semiconductor package with recess for die
TWI550792B (zh) 半導體裝置、半導體積層模組構造、積層模組構造及此等之製造方法
CN219917164U (zh) 半导体封装装置
CN219917165U (zh) 半导体封装装置
US20240096838A1 (en) Component-embedded packaging structure
US12014934B2 (en) Semiconductor substrate structure and manufacturing method thereof
EP2903021A1 (en) Semiconductor device, semiconductor stacked module structure, stacked module structure and method of manufacturing same
TW202320276A (zh) 半導體基板結構及其製造方法
TW202341381A (zh) 半導體封裝結構及其製作方法
CN117276236A (zh) 半导体装置与其形成方法
JP2014093430A (ja) 半導体装置、半導体積層モジュール構造、積層モジュール構造、及びこれらの製造方法