JP5795277B2 - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置 Download PDFInfo
- Publication number
- JP5795277B2 JP5795277B2 JP2012064670A JP2012064670A JP5795277B2 JP 5795277 B2 JP5795277 B2 JP 5795277B2 JP 2012064670 A JP2012064670 A JP 2012064670A JP 2012064670 A JP2012064670 A JP 2012064670A JP 5795277 B2 JP5795277 B2 JP 5795277B2
- Authority
- JP
- Japan
- Prior art keywords
- bus bar
- die pad
- view
- wire
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
図1は実施の形態1の半導体装置の構造の一例を封止体を透過して示す平面図、図2は図1のA−A線に沿って切断した構造の一例を示す断面図、図3は図1のB−B線に沿って切断した構造の一例を示す断面図、図4は図1のC−C線に沿って切断した構造の一例を示す断面図、図5は図1のY部の構造の拡大部分平面図とバスバーの各位置における剛性の計算結果の一例を示す評価図である。
図21および図22に示す第1変形例は、ダイパッド2dの下面2dbが封止体4の一部で覆われたQFP6である。すなわち、図1に示す実施の形態1のQFP6が、ダイパッド露出型の半導体装置であったのに対して、第1変形例のQFP6は、ダイパッド埋め込み型の半導体装置である。つまり、本実施の形態1の半導体装置は、ダイパッド露出型の半導体装置に限定されるものではなく、バスバー2fの形状においてその中央部2fdの幅が端部2fb,2fcより大きければ、ダイパッド埋め込み型の半導体装置であってもよい。
また、図1に示す実施の形態1のQFP6では、バスバー2fの中央部2fdの幅W2、端部2fb(2fc)の幅W3および吊りリード2cの幅W1の関係が、「W2>W1>W3」であったのに対して、本第2変形例は、「吊りリード2cの幅W1>バスバー2fの中央部2fdの幅W2>バスバー2fの端部2fb(2fc)の幅W3」とするものである。これにより、ダイパッド2dとインナリード2eの間のスペースを小さくしてインナリード2eと接続するワイヤ3の長さを短くすることができる。
また、図1に示す実施の形態1のQFP6では、4つのバスバー2fの全てに対して、複数のワイヤ(バスバー用ワイヤ3b)3をそれぞれ接続することについて説明したが、これに限定されるものではない。例えば、4つのうちの1つのバスバー2fに対してのみ、このバスバー2fの中央部2fdと両側の端部2fb,2fcにワイヤ3を接続する場合は、この1つのバスバー2fに対してのみ、図1(図5)と同様なバスバー形状を採用し、他のバスバー2fは幅狭部(括れ)2fgを備えない直線状の辺からなるバスバー2fを採用してもよい。
また、図1に示す実施の形態1のQFP6では、バスバー2fの両辺に括れを形成することについて説明したが、これに限定されるものではなく、例えば、図23に示すように、一方の辺(ここでは、ダイパッド側に位置する辺2fe)にのみ括れを形成し、他方の辺(ここでは、インナリード側の辺2ff)には括れを形成しない形状であってもよい。すなわち、バスバー2fの端部2fb,2fcのそれぞれにおいて、辺2feおよび辺2ffのうちの何れか一方の一部(ここでは、ダイパッド側に位置する辺2fe)が、他方(ここでは、インナリード側の辺2ff)に接近して成る幅狭部2fgが形成されているものである。
また、バスバー2fは、図24に示すように、最も撓み易い部分(図5に示す実施の形態1では、領域N,Pから成る中央部2fd)のみの幅を太くし、一方、最も撓み難い部分(図5に示す実施の形態1では、領域K,Sの端部2fb,2fc)のみの幅を細くしただけの形状としてもよい。しかしながら、図24の剛性の評価図に示すように、バスバー2fの剛性(撓み方)は、曲線を描くように変化しており、図24に示すような階段状に細くなる形状の場合、曲線を描くように変化する場合に比較して得られる効果が少ない。したがって、バスバー2fの辺2fe,2ffの形状も曲線を描くように、連続して湾曲させておく方が好ましい。
図25は実施の形態2の半導体装置の構造の一例を封止体を透過して示す平面図、図26は図25のZ部の構造を示す拡大部分平面図、図27は実施の形態2の第1変形例の半導体装置のバスバーの構造を示す拡大部分平面図である。
1a 表面(主面)
1b 裏面
1c,1ca,1cb ボンディングパッド
2 リードフレーム
2a リード
2b アウタリード
2ba 下面
2c 吊りリード
2ca,2cb 折り曲げ部
2d ダイパッド
2da 上面
2db 下面
2e インナリード
2ea 上面
2eb 下面
2f バスバー
2fa 上面
2fb,2fc 端部
2fd 中央部
2fe,2ff 辺
2fg 幅狭部
2fh 連結部
2fi 下面
2fj 幅広部
2g デバイス領域
2h 枠部
2i タイバー
3 ワイヤ
3a リード用ワイヤ
3b バスバー用ワイヤ
3c 圧痕
4 封止体
4a 側面
4b 下面
5 ダイボンド材
6 QFP(半導体装置)
7 外装めっき
8 ステージ
8a 押さえブロック
9 キャピラリ
10 QFP(半導体装置)
Claims (10)
- 以下の工程を含むことを特徴とする半導体装置の製造方法:
(a)ダイパッドと、前記ダイパッドを支持する複数の吊りリードと、前記ダイパッドの周囲に配置され、かつ、平面視において前記複数の吊りリードのうちの互いに隣り合う吊りリード間に配置された複数のリードと、平面視において前記ダイパッドと前記複数のリードとの間に配置され、かつ、平面視において前記複数の吊りリードのうちの互いに隣り合う2つの吊りリード間に配置され、かつ、断面視において前記複数のリードと前記ダイパッドとの間の高さに配置されたバスバーと、を備えたリードフレームを準備する工程;
(b)前記(a)工程の後、主面、前記主面に形成された複数のボンディングパッド、および前記主面とは反対側の裏面を有する半導体チップを、前記ダイパッド上に搭載する工程;
(c)前記(b)工程の後、前記ダイパッドの下面および前記複数のリードのそれぞれの下面をステージで支持し、かつ、前記バスバーの下面を前記ステージで支持しない状態で、前記半導体チップの前記複数のボンディングパッドのうちの複数の第1ボンディングパッドと前記バスバーを複数の第1ワイヤを介してそれぞれ電気的に接続し、前記半導体チップの前記複数のボンディングパッドのうちの複数の第2ボンディングパッドと前記複数のリードを複数の第2ワイヤを介してそれぞれ電気的に接続する工程;
ここで、
前記バスバーは、互いに隣り合う前記2つの吊りリードのうちの一方と繋がる第1端部と、他方と繋がる第2端部と、前記第1端部と前記第2端部の間に位置する中央部とを有し、
平面視において、前記中央部の幅は、前記第1および第2端部の幅と異なり、
平面視において、前記バスバーの辺は、前記中央部から前記第1および第2端部にかけて弧を描くように形成されている。 - 請求項1において、
前記(c)工程では、前記複数の第1ワイヤを、前記バスバーの前記中央部、前記第1端部および前記第2端部にそれぞれ接続し、
平面視において、前記中央部の幅は、前記第1および第2端部の幅よりも大きいことを特徴とする半導体装置の製造方法。 - 請求項2において、
前記バスバーの前記辺は、前記ダイパッド側に位置する第1辺と、前記リード側に位置する第2辺とを有し、
前記第1および第2端部のそれぞれにおいて、前記第1辺および前記第2辺のそれぞれの一部が相互に接近して成る幅狭部が形成されていることを特徴とする半導体装置の製造方法。 - 請求項2において、
前記バスバーの前記辺は、前記ダイパッド側に位置する第1辺と、前記リード側に位置する第2辺とを有し、
前記第1および第2端部のそれぞれにおいて、前記第1辺および前記第2辺のうちの何れか一方の一部が他方に接近して成る幅狭部が形成されていることを特徴とする半導体装置の製造方法。 - 請求項1において、
前記(c)工程では、前記複数の第1ワイヤを、前記バスバーの前記中央部には接続せず、前記第1端部および前記第2端部にそれぞれ接続し、
平面視において、前記中央部の幅は、前記第1および第2端部の幅よりも小さいことを特徴とする半導体装置の製造方法。 - 請求項5において、
前記バスバーは、前記ダイパッド側に位置する第1辺と、前記リード側に位置する第2辺とを有し、
前記中央部において、前記第1辺および前記第2辺のそれぞれの一部が相互に接近して成る幅狭部が形成されていることを特徴とする半導体装置の製造方法。 - 請求項5において、
前記バスバーは、前記ダイパッド側に位置する第1辺と、前記リード側に位置する第2辺とを有し、
前記中央部において、前記第1辺および前記第2辺のうちの何れか一方の一部が他方に接近して成る幅狭部が形成されていることを特徴とする半導体装置の製造方法。 - 上面、および前記上面とは反対側の下面を有するダイパッドと、
前記ダイパッドを支持する複数の吊りリードと、
前記ダイパッドの周囲に配置され、かつ、平面視において前記複数の吊りリードのうちの互いに隣り合う2つの吊りリード間に配置された複数のリードと、
平面視において前記ダイパッドと前記複数のリードとの間に配置され、かつ、平面視において前記複数の吊りリードのうちの互いに隣り合う2つの吊りリード間に配置され、かつ、断面視において前記複数のリードと前記ダイパッドとの間の高さに配置されたバスバーと、
主面、前記主面に形成された複数のボンディングパッド、および前記主面とは反対側の裏面を有し、かつ、前記裏面が前記ダイパッドの前記上面と対向するように前記ダイパッド上に搭載された半導体チップと、
前記半導体チップの前記複数のボンディングパッドのうちの複数の第1ボンディングパッドと前記バスバーとをそれぞれ電気的に接続する複数の第1ワイヤと、
前記半導体チップの前記複数のボンディングパッドのうちの複数の第2ボンディングパッドと前記複数のリードとをそれぞれ電気的に接続する複数の第2ワイヤと、
前記バスバー、前記半導体チップ、前記複数の第1および第2ワイヤを封止する封止体と、
を含み、
前記バスバーは、互いに隣り合う前記2つの吊りリードのうちの一方と繋がる第1端部と、他方と繋がる第2端部と、前記第1端部と前記第2端部の間に位置する中央部とを有し、
平面視において、前記中央部の幅は、前記第1および第2端部の幅と異なり、
平面視において、前記バスバーの辺は、前記中央部から前記第1および第2端部にかけて弧を描くように形成されていることを特徴とする半導体装置。 - 請求項8において、
前記複数の第1ワイヤのそれぞれは、前記バスバーのワイヤ接続面に接続されている第1部分と、前記第1ボンディングパッドのワイヤ接続面に接続されている第2部分と、を有し、
前記複数の第2ワイヤのそれぞれは、前記リードのワイヤ接続面に接続されている第3部分と、前記第2ボンディングパッドのワイヤ接続面に接続されている第4部分と、を有し、
断面視において、前記第1部分における前記バスバーのワイヤ接続面と前記第1ワイヤの成す外側の角度は、前記第2部分における前記第1ボンディングパッドのワイヤ接続面と前記第1ワイヤの成す角度よりも大きく、
断面視において、前記第3部分における前記リードのワイヤ接続面と前記第2ワイヤの成す外側の角度は、前記第4部分における前記第2ボンディングパッドのワイヤ接続面と前記第2ワイヤの成す角度よりも大きいことを特徴とする半導体装置。 - 請求項9において、
前記バスバーのそれぞれの前記ワイヤ接続面に、前記ワイヤの圧痕が形成されていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012064670A JP5795277B2 (ja) | 2012-03-22 | 2012-03-22 | 半導体装置の製造方法および半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012064670A JP5795277B2 (ja) | 2012-03-22 | 2012-03-22 | 半導体装置の製造方法および半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013197426A JP2013197426A (ja) | 2013-09-30 |
JP5795277B2 true JP5795277B2 (ja) | 2015-10-14 |
Family
ID=49395978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012064670A Expired - Fee Related JP5795277B2 (ja) | 2012-03-22 | 2012-03-22 | 半導体装置の製造方法および半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5795277B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6357386B2 (ja) * | 2014-08-25 | 2018-07-11 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP2016219520A (ja) * | 2015-05-18 | 2016-12-22 | Towa株式会社 | 半導体装置及びその製造方法 |
JP2018107296A (ja) * | 2016-12-27 | 2018-07-05 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5543657A (en) * | 1994-10-07 | 1996-08-06 | International Business Machines Corporation | Single layer leadframe design with groundplane capability |
JP4628996B2 (ja) * | 2006-06-01 | 2011-02-09 | 新光電気工業株式会社 | リードフレームとその製造方法及び半導体装置 |
JP2010118526A (ja) * | 2008-11-13 | 2010-05-27 | Renesas Technology Corp | 半導体装置の製造方法 |
JP2010165777A (ja) * | 2009-01-14 | 2010-07-29 | Renesas Technology Corp | 半導体装置及びその製造方法 |
-
2012
- 2012-03-22 JP JP2012064670A patent/JP5795277B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2013197426A (ja) | 2013-09-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3205235B2 (ja) | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 | |
US8704342B2 (en) | Resin sealing type semiconductor device and method of manufacturing the same, and lead frame | |
US9385071B2 (en) | Manufacturing method of semiconductor device and semiconductor device | |
JP4615282B2 (ja) | 半導体パッケージの製造方法 | |
JP5795277B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP5034670B2 (ja) | モールドパッケージ | |
JP2021170678A (ja) | リードフレームおよび半導体装置 | |
JP2008016469A (ja) | 半導体装置 | |
JP6607441B2 (ja) | リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法 | |
JP5585352B2 (ja) | リードフレーム、半導体装置及びその製造方法 | |
KR20040010075A (ko) | 리드 프레임, 이것을 사용한 반도체장치의 제조방법 및소형소자의 전기특성 검사방법 | |
JP5062086B2 (ja) | 半導体装置 | |
JP2011054626A (ja) | 半導体装置およびその製造方法 | |
JP2014165425A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2009231322A (ja) | 半導体装置の製造方法 | |
JP2013120768A (ja) | 半導体装置の製造方法 | |
JP7073637B2 (ja) | リードフレームおよび半導体装置 | |
JPH11233709A (ja) | 半導体装置およびその製造方法ならびに電子装置 | |
US9805981B2 (en) | Semiconductor device | |
JP3545584B2 (ja) | 半導体装置の製造方法 | |
JP2012190956A (ja) | 半導体装置およびその製造方法 | |
JP2005150294A (ja) | 半導体装置およびその製造方法 | |
JPH02202046A (ja) | リードフレームおよびこれを用いた半導体装置の製造方法 | |
JP2007294637A (ja) | 半導体装置の製造方法 | |
JP2007281380A (ja) | 半導体素子およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140813 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150424 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150713 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150804 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150812 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5795277 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |