JP6357386B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6357386B2 JP6357386B2 JP2014170747A JP2014170747A JP6357386B2 JP 6357386 B2 JP6357386 B2 JP 6357386B2 JP 2014170747 A JP2014170747 A JP 2014170747A JP 2014170747 A JP2014170747 A JP 2014170747A JP 6357386 B2 JP6357386 B2 JP 6357386B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- sealing body
- semiconductor device
- back surface
- outer lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Connecting Device With Holders (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
<半導体装置>
まず、本実施の形態の半導体装置SDの構成について、図1および図2を用いて説明する。図1は本実施の形態の半導体装置の平面図である。
次に、本実施の形態の半導体装置SDの製造方法を、図3を用いて説明する。図3は、半導体装置SDの製造工程フロー図である。
次に、本実施の形態のテスト工程(S8)について、図4〜図8を用いて、詳細に説明する。図4および図5は、本実施の形態の半導体装置の製造工程であるテスト(バーンインテスト)工程に用いるソケット20の上面図および側面図である。
本実施の形態の半導体装置の製造方法、特に、バーンインテストにおける主要な特徴と効果を説明する。
上記実施の形態では、コンタクトピン30の下接触部30aの主面30asが、水平面30afと円弧面30arで構成された例で説明したが、下接触部30aの構成には変形例がある。図9は、図8に示す半導体装置の製造工程の変形例を示す断面図である。具体的には、コンタクトピン30の下接触部30aに対する変形例を示している。
実装基板の実装面に実装される半導体装置のテスト方法であって、
(a)その主面に複数の外部電極を有する半導体チップと、前記半導体チップを覆う樹脂封止体と、インナーリード部およびアウターリード部を有し、前記インナーリード部で前記半導体チップの前記外部電極と電気的に接続され、前記アウターリード部が前記封止体から露出した複数のリードと、を有する半導体装置を準備する工程、
(b)第1端子と第2端子を有するコンタクトピンを複数保持するソケットを準備する工程、
(c)複数の前記アウターリード部の各々を、前記コンタクトピンの前記第1端子と前記第2端子で挟持した状態で、前記半導体装置を室温よりも高い設定温度に保持し、前記半導体装置を動作させながら前記半導体装置をテストする工程、
を有し、
前記アウターリード部において、前記複数のリードの主面および裏面は半田メッキ膜で覆われており、
前記アウターリード部は、前記封止体から突出する突出部と、前記突出部から前記実装面に向かって延びる屈曲部と、前記屈曲部から前記封止体から離れる方向に延び、前記実装基板に機械的に接続される接続部と、前記封止体から最も離れた先端と、を有し、
前記接続部は、前記先端よりも前記屈曲部側が前記実装面から離れるように、前記実装面に対して傾斜しており、
前記第1端子と前記接続部に位置する前記リード裏面の前記半田メッキ膜との第1接触点は、前記アウターリード部の前記先端よりも前記封止体に近く、
前記第2端子と前記接続部に位置する前記リード主面の前記半田メッキ膜との第2接触点は、前記第1接触点よりも前記封止体に近い、半導体装置のテスト方法。
1a 主面(上面、表面、封止体主面)
1b 裏面(下面、封止体裏面)
1c 側面(封止体側面)
2 リード
2a 主面(上面、表面、リード主面)
2b 裏面(下面、リード裏面)
2c 半田メッキ膜
2d 先端
3 半導体チップ
3a 主面
4 端子(外部電極、外部引出電極)
5 ワイヤ
6 ダイパッド
7 接着層
20 ソケット
21 カバー
21a 上面(カバー上面)
21b 挿入窓
21c 押圧部
22 スプリング
23 ソケット本体
23a 上面(ソケット本体上面)
23b ストッパー
23bs 主面(ストッパー主面)
23c 支持部
23ch 水平部
23cv1、23cv2 垂直部
30 コンタクトピン
30a 下接触部
30af 水平面(平面)
30af2 平面
30af3 水平面
30ah 横棒部分
30ar 円弧面
30as 主面(端子主面)
30av 縦棒部分
30b 上接触部
30c 作用部
30d 挿入部
Cf 水平部
Cr 円弧部
D 接触点(第1接触点)
E 接触点(第2接触点)
F 交点
G 接触点
IL インナーリード部
MB 実装面
OL アウターリード部
P1、P1´ 突出部
P2、P2´ 屈曲部
P3、P3´ 接続部
SD 半導体装置
SOF スタンドオフ
Claims (13)
- (a)その主面に複数の外部電極を有する半導体チップと、インナーリード部とアウターリード部から成る複数のリードを有するリードフレームと、を準備する工程、
(b)前記複数のリードの前記インナーリード部と前記複数の外部電極とを電気的に接続する工程、
(c)前記半導体チップおよび前記複数のリードのそれぞれの前記インナーリード部を樹脂で封止し、表面と前記表面に対向する裏面とを有する封止体を形成する工程、
(d)前記アウターリード部において、前記複数のリードの主面および裏面に半田メッキ膜を形成する工程、
(e)前記リードフレームから前記アウターリード部を分離し、前記複数のリード、前記半導体チップおよび前記封止体を含む被検査体を準備する工程、
(f)複数の前記アウターリード部の各々を、第1端子と第2端子で挟持した状態で前記被検査体をテストする工程、
を有し、
前記(f)工程において、
前記アウターリード部は、前記インナーリード部から連続して前記封止体の外部に突出する突出部と、前記突出部から前記裏面に向かって延びる屈曲部と、前記屈曲部から前記封止体から離れる方向に延びる接続部と、前記封止体から最も離れた先端と、を有し、
前記接続部は、前記先端よりも前記屈曲部側が前記裏面に近づくように、前記封止体の前記裏面に対して第1傾斜角を持って傾斜しており、
前記第1端子と前記接続部に位置する前記リードの前記裏面の前記半田メッキ膜との第1接触点は、前記アウターリード部の前記先端よりも前記封止体に近く、
前記第2端子と前記接続部に位置する前記リードの前記主面の前記半田メッキ膜との第2接触点は、前記第1接触点よりも前記封止体に近く、
前記アウターリード部の前記先端において、前記リードの前記裏面の前記半田メッキ膜は、前記第1端子から離間しており、
前記第1端子は端子主面を有し、前記端子主面は、第1平面と円弧面とで構成されている、半導体装置の製造方法。 - 請求項1において、
前記第1接触点は、断面視において、前記第1平面と前記円弧面との境界点に位置する、半導体装置の製造方法。 - 請求項1において、
前記テストする工程は、室温よりも高い設定温度の環境で、前記半導体チップを動作させながら実施する、半導体装置の製造方法。 - 請求項3において、
前記設定温度は、前記半田メッキ膜の融点よりも低い、半導体装置の製造方法。 - 請求項1において、
前記第1端子および前記第2端子は、一体に形成されており、前記第1端子および前記第2端子は、電気的に接続されている、半導体装置の製造方法。 - 請求項5において、
前記第1端子および前記第2端子は、ソケット本体に支持されており、前記第1端子は前記ソケット本体に固定されている、半導体装置の製造方法。 - 請求項6において、
前記第2端子は、前記第1端子に対して、上下方向に可動する、半導体装置の製造方法。 - 請求項1において、
前記屈曲部は、前記裏面に対して第2傾斜角を持って傾斜しており、前記第1傾斜角は、前記第2傾斜角よりも小さい、半導体装置の製造方法。 - 請求項1において、
前記封止体の前記表面は、前記裏面と平行である、半導体装置の製造方法。 - 請求項6において、
前記ソケット本体は、前記封止体の前記裏面との間にストッパーを有する、半導体装置の製造方法。 - 請求項10において、
前記ストッパーは、平面視において、前記ソケット本体の中央部に配置され、前記テストする工程において、前記封止体は前記ストッパーと重なる、半導体装置の製造方法。 - 請求項10において、
前記ストッパーは、平面視において、前記半導体チップと重なる、半導体装置の製造方法。 - (a)その主面に複数の外部電極を有する半導体チップと、インナーリード部とアウターリード部から成る複数のリードを有するリードフレームと、を準備する工程、
(b)前記複数のリードの前記インナーリード部と前記複数の外部電極とを電気的に接続する工程、
(c)前記半導体チップおよび前記複数のリードのそれぞれの前記インナーリード部を樹脂で封止し、表面と前記表面に対向する裏面とを有する封止体を形成する工程、
(d)前記アウターリード部において、前記複数のリードの主面および裏面に半田メッキ膜を形成する工程、
(e)前記リードフレームから前記アウターリード部を分離し、前記複数のリード、前記半導体チップおよび前記封止体を含む被検査体を準備する工程、
(f)複数の前記アウターリード部の各々を、ソケットに保持された第1端子と第2端子で上下方向から挟持した状態で前記被検査体をテストする工程、
を有し、
前記(f)工程において、
前記アウターリード部は、前記インナーリード部から連続して前記封止体の外部に突出する突出部と、前記突出部から前記裏面に向かって延びる屈曲部と、前記屈曲部から前記封止体から離れる方向に延びる接続部と、前記封止体から最も離れた先端と、を有し、
前記接続部は、前記先端よりも前記屈曲部側が前記裏面に近づくように、前記封止体の前記裏面に対して第1傾斜角を持って傾斜しており、
前記第1端子と前記接続部に位置する前記リードの前記裏面の前記半田メッキ膜との第1接触点は、前記アウターリード部の前記先端よりも前記封止体に近く、
前記第2端子は、前記接続部に位置する前記リードの前記主面の前記半田メッキ膜と、第2接触点で接触し、
前記第1端子は、前記ソケットに固定されており、前記第2端子のみが前記上下方向に可動し、
前記アウターリード部の前記先端において、前記リードの前記裏面の前記半田メッキ膜は、前記第1端子から離間しており、
前記第1端子は端子主面を有し、前記端子主面は、第1平面と円弧面とで構成されている、半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014170747A JP6357386B2 (ja) | 2014-08-25 | 2014-08-25 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014170747A JP6357386B2 (ja) | 2014-08-25 | 2014-08-25 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016046438A JP2016046438A (ja) | 2016-04-04 |
JP6357386B2 true JP6357386B2 (ja) | 2018-07-11 |
Family
ID=55636713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014170747A Active JP6357386B2 (ja) | 2014-08-25 | 2014-08-25 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6357386B2 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4028011B2 (ja) * | 1996-09-27 | 2007-12-26 | 株式会社エンプラス | 電気部品用ソケット |
JP5795277B2 (ja) * | 2012-03-22 | 2015-10-14 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
-
2014
- 2014-08-25 JP JP2014170747A patent/JP6357386B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016046438A (ja) | 2016-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6129645B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP5122835B2 (ja) | 半導体装置、リードフレームおよび半導体装置の製造方法 | |
JP2009105334A (ja) | 半導体装置及びその製造方法 | |
JPWO2017002268A1 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2009294187A (ja) | 電子部品の試験装置用部品及び試験方法 | |
JP2016012673A (ja) | 半導体装置および半導体装置の製造方法 | |
CN107978582B (zh) | 芯片封装结构及相关引脚接合方法 | |
US9515000B2 (en) | Method for manufacturing semiconductor device | |
JP6357386B2 (ja) | 半導体装置の製造方法 | |
JP6909630B2 (ja) | 半導体装置 | |
EP3319122B1 (en) | Semiconductor device with wettable corner leads | |
JP2004063616A (ja) | リードフレーム、これを用いた半導体装置の製造方法および小型素子の電気特性検査方法 | |
JP5538697B2 (ja) | 半導体装置のテスト方法 | |
JP2014082385A (ja) | 半導体装置の製造方法および半導体装置 | |
JPH0964080A (ja) | 半導体装置及びその製造方法 | |
JP5119092B2 (ja) | 半導体装置の製造方法 | |
JP6697999B2 (ja) | 半導体装置の製造方法および半導体装置 | |
KR102026314B1 (ko) | 소량 생산용 반도체 패키지 | |
US20240201223A1 (en) | Manufacturing method of semiconductor device and test socket for use in the same | |
JP4994883B2 (ja) | 樹脂封止型半導体装置 | |
US20150028468A1 (en) | Non-leaded type semiconductor package and method of assembling same | |
JP2009152324A (ja) | 半導体装置の製造方法 | |
JP2019074349A (ja) | 半導体装置の製造方法 | |
JP2005109007A (ja) | 半導体装置およびその製造方法 | |
CN111326492A (zh) | 半导体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170511 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180402 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180529 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180618 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6357386 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |