JP2018107296A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2018107296A JP2018107296A JP2016252468A JP2016252468A JP2018107296A JP 2018107296 A JP2018107296 A JP 2018107296A JP 2016252468 A JP2016252468 A JP 2016252468A JP 2016252468 A JP2016252468 A JP 2016252468A JP 2018107296 A JP2018107296 A JP 2018107296A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- wire
- corner
- group
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 316
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 124
- 229920005989 resin Polymers 0.000 claims description 68
- 239000011347 resin Substances 0.000 claims description 68
- 238000007789 sealing Methods 0.000 claims description 34
- 238000005452 bending Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 5
- 238000000465 moulding Methods 0.000 description 83
- 238000012986 modification Methods 0.000 description 38
- 230000004048 modification Effects 0.000 description 38
- 238000005520 cutting process Methods 0.000 description 23
- 239000000725 suspension Substances 0.000 description 22
- 239000010931 gold Substances 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 239000010949 copper Substances 0.000 description 9
- 238000007747 plating Methods 0.000 description 7
- 230000008602 contraction Effects 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 230000002950 deficient Effects 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 238000007689 inspection Methods 0.000 description 4
- 230000000052 comparative effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000012447 hatching Effects 0.000 description 3
- 238000011144 upstream manufacturing Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 241000587161 Gomphocarpus Species 0.000 description 1
- 241000272168 Laridae Species 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 229910017435 S2 In Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910020816 Sn Pb Inorganic materials 0.000 description 1
- 229910020836 Sn-Ag Inorganic materials 0.000 description 1
- 229910020830 Sn-Bi Inorganic materials 0.000 description 1
- 229910020922 Sn-Pb Inorganic materials 0.000 description 1
- 229910020988 Sn—Ag Inorganic materials 0.000 description 1
- 229910018728 Sn—Bi Inorganic materials 0.000 description 1
- 229910008783 Sn—Pb Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- QCEUXSAXTBNJGO-UHFFFAOYSA-N [Ag].[Sn] Chemical compound [Ag].[Sn] QCEUXSAXTBNJGO-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- JWVAUCBYEDDGAD-UHFFFAOYSA-N bismuth tin Chemical compound [Sn].[Bi] JWVAUCBYEDDGAD-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010891 electric arc Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- JVPLOXQKFGYFMN-UHFFFAOYSA-N gold tin Chemical compound [Sn].[Au] JVPLOXQKFGYFMN-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/4952—Additional leads the additional leads being a bump or a wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
- B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
- B29C45/0046—Details relating to the filling pattern or flow paths or flow characteristics of moulding material in the mould cavity
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
- B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
- B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
- B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
- B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
- B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
- B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
- B29C45/14836—Preventing damage of inserts during injection, e.g. collapse of hollow inserts, breakage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/43—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/05624—Aluminium [Al] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29139—Silver [Ag] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/29144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45147—Copper (Cu) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/4905—Shape
- H01L2224/49051—Connectors having different shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/83801—Soldering or alloying
- H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85203—Thermocompression bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/852—Applying energy for connecting
- H01L2224/85201—Compression bonding
- H01L2224/85205—Ultrasonic bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Mechanical Engineering (AREA)
- Geometry (AREA)
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
【課題】小型で、かつ、信頼性の高い半導体装置を実現する。
【解決手段】モールド工程においてゲートの近傍に位置するボンディングワイヤBWおよび半導体チップSCの中心を挟んで当該ゲートに対向するベントの近傍に位置するボンディングワイヤBWは、半導体チップSCの内側に倒れるループ形状を有し、他のボンディングワイヤBWと比べて、引っ張る力(張力)が弱く、余裕をもって緩やかに張られている。モールド工程においてゲート近傍に位置するボンディングワイヤBWとは、例えば第1電極パッドB1および第5電極パッドB5のそれぞれに接続される第1ワイヤW1および第5ワイヤW5である。また、モールド工程においてベント近傍に位置するボンディングワイヤBWとは、例えば第3電極パッドB3および第7電極パッドB7のそれぞれに接続される第3ワイヤW3および第7ワイヤW7である。
【選択図】図1
【解決手段】モールド工程においてゲートの近傍に位置するボンディングワイヤBWおよび半導体チップSCの中心を挟んで当該ゲートに対向するベントの近傍に位置するボンディングワイヤBWは、半導体チップSCの内側に倒れるループ形状を有し、他のボンディングワイヤBWと比べて、引っ張る力(張力)が弱く、余裕をもって緩やかに張られている。モールド工程においてゲート近傍に位置するボンディングワイヤBWとは、例えば第1電極パッドB1および第5電極パッドB5のそれぞれに接続される第1ワイヤW1および第5ワイヤW5である。また、モールド工程においてベント近傍に位置するボンディングワイヤBWとは、例えば第3電極パッドB3および第7電極パッドB7のそれぞれに接続される第3ワイヤW3および第7ワイヤW7である。
【選択図】図1
Description
本発明は半導体装置の製造方法に関し、例えばボンディングワイヤを用いた半導体装置をトランスファモールド方式によって樹脂封止するパッケージング技術に好適に利用できるものである。
配線基板の上面にチップを搭載し、配線基板のボンディングリードとチップのボンディングパッドとをワイヤで電気的に接続する半導体装置において、チップのコーナー部に最も近い位置に配置されている、ワイヤ長が最も長いワイヤの径を他のワイヤの径よりも太くすることにより、隣接ワイヤ間のショートを抑制する技術が特開2012−28429号公報(特許文献1)に記載されている。
ボンディングワイヤを用いた半導体装置の小型化および低コスト化を実現する手段として、ボンディングワイヤの線径を細くすることが考えられている。しかし、例えばQFP(Quad Flat Package)およびHQFP(Quad Flat Package with Heatspreader)のように、半導体チップを樹脂で封止するパッケージでは、ボンディングワイヤの線径を細くすると、例えば信頼性試験において、(1)ボンディングワイヤと電極パッドとの接合部が剥離する、(2)ボンディングワイヤのボール部と芯部との接合部(ネック部)が切断する、などの課題が生じやすくなることが、本発明者の検討により明らかとなった。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、モールド工程において成形金型のゲートの近傍に位置するボンディングワイヤおよび半導体チップの中心を挟んで当該ゲートに対向する成形金型のベントの近傍に位置するボンディングワイヤのそれぞれは、ボンディングワイヤの一部が、そのボンディングワイヤのボール部と半導体チップの電極パッドとの接合部よりも半導体チップの内側に位置するようなループ形状を有している。
一実施の形態によれば、小型で、かつ、信頼性の高い半導体装置を実現することができる。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等(個数、数値、量、範囲等を含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等(個数、数値、量、範囲等を含む)についても同様である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一または関連する符号を付し、その繰り返しの説明は省略する。また、複数の類似の部材(部位)が存在する場合には、総称の符号に記号を追加し個別または特定の部位を示す場合がある。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
また、断面図および平面図において、各部位の大きさは実デバイスと対応するものではなく、図面を分かりやすくするため、特定の部位を相対的に大きく表示する場合がある。また、断面図と平面図が対応する場合においても、図面を分かりやすくするため、特定の部位を相対的に大きく表示する場合がある。
(実施の形態)
≪本実施の形態による半導体装置の構成≫
本実施の形態による半導体装置の構成について、図1〜図3を用いて説明する。
≪本実施の形態による半導体装置の構成≫
本実施の形態による半導体装置の構成について、図1〜図3を用いて説明する。
図1は、本実施の形態による半導体装置の上面図である。図2は、図1のX−X´線に沿った断面図である。図3(a)は、図1のX1−X1´線に沿った断面図である。図3(b)は、図1のX2−X2´線に沿った断面図である。図3(c)は、図1のX1−X1´線に沿った断面と図1のX2−X2´線に沿った断面とを重ね合わせた断面図である。なお、図1では、封止体を透視した状態を示している。また、図1では、見易さのため、端子数を少なく示しており、端子数は、例えば100を超えるような数である。
図1および図2に示すように、本実施の形態による半導体装置SMは、ダイパッド(タブ、チップ搭載部)DPと、複数の吊りリード(支持リード)HLと、複数のリード(外部端子)LEと、半導体チップSCと、複数のボンディングワイヤ(導電性ワイヤ、ワイヤ)BWと、封止体(封止樹脂)REと、を有する。
詳細に説明すると、ダイパッドDPは、その平面形状が四角形から成り、半導体チップSCが搭載される上面(チップ搭載面)Daと、この上面Daとは反対側の下面(露出面)Dbと、を有している。そして、ダイパッドDPの下面Dbは、封止体REの下面(実装面)Rbから露出している。
吊りリードHLは、ダイパッドDPの4つの角部のそれぞれに連結され、ダイパッドDPを支持している。
リードLEの一部(インナーリード、インナー部)は、封止体REで覆われている。言い換えると、リードLEの他部(アウターリード、アウター部)は、封止体REから露出している。そして、リードLEのうちの封止体REから露出した部分(他部、アウターリード、アウター部)は、ダイパッドDPの4つの辺に沿った方向に対して、それぞれ垂直な4方向からつき出ており、さらに、封止体REの上面Ra側から下面Rb側に向かって折り曲げられている。すなわち、半導体装置SMは、外形が四角形で、4側面からガルウイング状の複数のリードLEの他部(アウターリード、アウター部)がつき出し、底面にダイパッドDPの下面が露出した表面実装型の半導体装置、所謂、QHPまたはHQFPである。
半導体チップSCは、その平面形状が四角形から成り、主面(第1主面、表面)Saと、主面Saと反対側の裏面(第2主面)Sbと、を有している。すなわち、半導体チップSCは、平面視において、第1辺S1と、第1辺S1と対向する第2辺S2と、第1辺S1および第2辺S2のそれぞれと交差する第3辺S3と、第1辺S1および第2辺S2のそれぞれと交差し、第3辺S3と対向する第4辺S4と、を有する。さらに、半導体チップSCは、第1辺S1と第3辺S3とが交わる第1角部C1と、第2辺S2と第4辺S4とが交わる第2角部C2と、第3辺S3と第2辺S2とが交わる第3角部C3と、第4辺S4と第1辺S1とが交わる第4角部C4と、を有する。
半導体チップSCの裏面SbとダイパッドDPの上面Daとが対向して、半導体チップSCがダイボンド材(接着剤)CRを介してダイパッドDPの上面Daに配置されている。半導体チップSCの主面Sa側には、例えば複数の半導体素子と、絶縁層と配線層とをそれぞれ複数段積み重ねた多層配線と、この多層配線を覆うようにして形成された表面保護膜と、から構成される集積回路が形成されている。なお、ダイボンド材CRは、例えばペースト状またはフィルム状の導電性部材から成る。また、非導電性部材(例えば樹脂材)から成るダイボンド材を使用してもよいが、導電性部材を使用することで、半導体チップSCの放熱性を向上することができる。
半導体チップSCの主面Sa側には、さらに、複数の電極パッド(ボンディングパッド、表面電極)BPが形成されている。この複数の電極パッドBPは、集積回路に形成された多層配線のうちの最上層の配線(例えばアルミニウム(Al))から成り、表面保護膜に形成された開口部により露出している。
複数の電極パッドBPは、平面視において、半導体チップSCの第2辺S2よりも第1辺S1の近くに位置し、かつ、第1辺S1に沿って配置された第1パッド群G1と、半導体チップSCの第1辺S1よりも第2辺S2の近くに位置し、かつ、第2辺S2に沿って配置された第2パッド群G2と、を有する。さらに、複数の電極パッドBPは、平面視において、半導体チップSCの第4辺S4よりも第3辺S3の近くに位置し、かつ、第3辺S3に沿って配置された第3パッド群G3と、半導体チップSCの第3辺S3よりも第4辺S4の近くに位置し、かつ、第4辺S4に沿って配置された第4パッド群G4と、を有する。
そして、複数の電極パッドBPと複数のリードLEの一部とが複数の導電性部材によりそれぞれ電気的に接続されている。導電性部材はワイヤ、すなわち、ボンディングワイヤBWであり、その線径は、例えば15μmφ〜20μmφ程度である。ボンディングワイヤBWは、例えば金(Au)または銅(Cu)を主成分とする材料から成る。しかし、ボンディングワイヤBWに銅(Cu)を用いた場合、ボンディングワイヤBWに金(Au)を用いた場合と比べると、例えば信頼性試験、特に、温度サイクル試験において、ボンディングワイヤBWと電極パッドBPとの接合部が剥離しやすい。このため、金(Au)を主成分とする材料から成るボンディングワイヤBWを使用することが望ましい。
また、ダイパッドDPの下面DbおよびリードLEのうちの封止体REから露出した部分の表面には、メッキ膜(メッキ層)PFが形成されている。これにより、半導体装置SMの実装工程において、ダイパッドDPの下面DbおよびリードLEのうちの封止体REから露出した部分の濡れ性(接合性)を向上することができる。すなわち、ダイパッドDPの下面DbおよびリードLEのうちの封止体REから露出した部分と実装基板(マザーボード)の電極パッドとをそれぞれ電気的に接続する際に使用される、導電性部材(半田材)から成る接合材の、ダイパッドDPの下面DbおよびリードLEのうちの封止体REから露出した部分のそれぞれに対する濡れ性を向上することができる。
なお、ダイパッドDPは、必ずしも、実装基板の電極パッドと接合されなくてもよい。しかし、半導体装置SMの放熱性を向上したい場合、またはダイパッドDPを信号または電源(電源電位、基準電位)の経路として使用する場合には、ダイパッドDPに対応する電極パッドを実装基板に設けておき、実装基板の電極パッドとダイパッドDPとを、接合材を介して電気的に接続することが好ましい。
次に、ボンディングワイヤBWの形状について、さらに詳細に説明する。
前述したように、半導体チップSCの主面Sa側には、複数の電極パッドBPが形成されている。そして、複数の電極パッドBPは、半導体チップSCの第1辺S1、第2辺S2、第3辺S3および第4辺S4のそれぞれに沿って配置された第1パッド群G1、第2パッド群G2、第3パッド群G3および第4パッド群G4に区分することができる。
第1パッド群G1に含まれる複数の電極パッドBPのうち、半導体チップSCの第1角部C1の最も近くに位置する第1電極パッドB1に接続される第1ワイヤW1のループ形状は、半導体チップSCの第4角部C4の最も近くに位置する第2電極パッドB2に接続される第2ワイヤW2のループ形状と異なる。
また、第2パッド群G2に含まれる複数の電極パッドBPのうち、半導体チップSCの第2角部C2の最も近くに位置する第3電極パッドB3に接続される第3ワイヤW3のループ形状は、半導体チップSCの第3角部C3の最も近くに位置する第4電極パッドB4に接続される第4ワイヤW4のループ形状と異なる。
また、第3パッド群G3に含まれる複数の電極パッドBPのうち、半導体チップSCの第1角部C1の最も近くに位置する第5電極パッドB5に接続される第5ワイヤW5のループ形状は、半導体チップSCの第3角部C3の最も近くに位置する第6電極パッドB6に接続される第6ワイヤW6のループ形状と異なる。
また、第4パッド群G4に含まれる複数の電極パッドBPのうち、半導体チップSCの第2角部C2の最も近くに位置する第7電極パッドB7に接続される第7ワイヤW7のループ形状は、半導体チップSCの第4角部C4の最も近くに位置する第8電極パッドB8に接続される第8ワイヤW8のループ形状と異なる。
さらに言えば、半導体チップSCの主面Saを、平面視において、半導体チップSCの第1辺S1および第2辺S2のそれぞれを二等分する第1仮想線IL1と、半導体チップSCの第3辺S3および第4辺S4のそれぞれを二等分する第2仮想線IL2と、で区分すると、半導体チップSCの主面Saは、4つの領域に区分される。すなわち、半導体チップSCの主面Saは、半導体チップSCの第1角部C1を含む第1領域A1と、半導体チップSCの第2角部C2を含む第2領域A2と、半導体チップSCの第3角部C3を含む第3領域A3と、半導体チップSCの第4角部C4を含む第4領域A4と、を有する。
そして、第1パッド群G1に含まれる複数の電極パッドBPのうち、半導体チップSCの第1角部C1の最も近くに位置する第1電極パッドB1に接続される第1ワイヤW1のループ形状は、第4領域A4に位置する複数の電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWのループ形状と異なる。さらに、第1パッド群G1に含まれる複数の電極パッドBPのうち、第1領域A1に位置する複数の電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWのループ形状は、第4領域A4に位置する複数の電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWのループ形状と異なる。
また、第2パッド群G2に含まれる複数の電極パッドBPのうち、半導体チップSCの第2角部C2の最も近くに位置する第3電極パッドB3に接続される第3ワイヤW3のループ形状は、第3領域A3に位置する複数の電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWのループ形状と異なる。さらに、第2パッド群G2に含まれる複数の電極パッドBPのうち、第2領域A2に位置する複数の電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWのループ形状は、第3領域A3に位置する複数の電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWのループ形状と異なる。
また、第3パッド群G3に含まれる複数の電極パッドBPのうち、半導体チップSCの第1角部C1の最も近くに位置する第5電極パッドB5に接続される第5ワイヤW5のループ形状は、第3領域A3に位置する複数の電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWのループ形状と異なる。さらに、第3パッド群G3に含まれる複数の電極パッドBPのうち、第1領域A1に位置する複数の電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWのループ形状は、第3領域A3に位置する複数の電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWのループ形状と異なる。
また、第4パッド群G4に含まれる複数の電極パッドBPのうち、半導体チップSCの第2角部C2の最も近くに位置する第7電極パッドB7に接続される第7ワイヤW7のループ形状は、第4領域A4に位置する複数の電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWのループ形状と異なる。さらに、第4パッド群G4に含まれる複数の電極パッドBPのうち、第2領域A2に位置する複数の電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWのループ形状は、第4領域A4に位置する複数の電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWのループ形状と異なる。
複数のボンディングワイヤBWは、全て正ボンディング方式を用いて、複数の電極パッドBPと複数のリードLEの一部とにそれぞれ接続されている。すなわち、半導体チップSCの主面Sa側に形成された電極パッドBPとボンディングワイヤBWの一部を接続した後に、リードLEの一部とボンディングワイヤBWの他部を接続している。
図3(a)および(b)に示すように、電極パッドBPに接続するボンディングワイヤBWは、電極パッドBPに接触するボール部BWaと、ボール部BWaに繋がる芯部BWbと、から成る。
そして、図3(a)に示すように、第5ワイヤW5では、ボール部BWaと当該ボール部BWaに繋がる芯部BWbとの接合部(ネック部)において、芯部BWbは、その接合部から半導体チップSCの内側の方向に引き出されている。言い換えれば、第5ワイヤW5では、ボール部BWaと当該ボール部BWaに繋がる芯部BWbとの接合部(ネック部)において、芯部BWbは、第5ワイヤW5が接続するリードLEと反対側の方向に引き出されている。
一方、図3(b)に示すように、第6ワイヤW6では、ボール部BWaと当該ボール部BWaに繋がる芯部BWbとの接合部(ネック部)において、芯部BWbは、その接合部のほぼ直上方向に引き出されている。
従って、図3(a)および(b)に示すように、第5ワイヤW5でのボール部BWaと芯部BWbとの接合部(ネック部)における、法線方向に対する芯部BWbの曲げ角度をθ1、第6ワイヤW6でのボール部BWaと芯部BWbとの接合部(ネック部)における、法線方向に対する芯部BWbの曲げ角度をθ2とすると、曲げ角度θ1は曲げ角度θ2よりも大きい。
また、図3(c)に示すように、第5ワイヤW5は第6ワイヤW6よりも長い。
しかし、例えば図3(c)に示すように、第5ワイヤW5の電極パッドBP(または半導体チップSCの主面)からのループ高さH1と第6ワイヤW6の電極パッドBP(または半導体チップSCの主面)からのループ高さH2とは同じである。
ここでは、図を用いての説明は省略するが、第1ワイヤW1、第3ワイヤW3および第7ワイヤW7は、第5ワイヤW5と同様のループ形状を有している。また、第2ワイヤW2、第4ワイヤW4および第8ワイヤW8は、第6ワイヤW6と同様のループ形状を有している。
従って、第1ワイヤW1、第3ワイヤW3、第5ワイヤW5および第7ワイヤW7のそれぞれの芯部の曲げ角度は、第2ワイヤW2、第4ワイヤW4、第6ワイヤW6および第8ワイヤW8のそれぞれの芯部の曲げ角度よりも大きい。
また、第1ワイヤW1、第3ワイヤW3、第5ワイヤW5および第7ワイヤW7のそれぞれの長さは、第2ワイヤW2、第4ワイヤW4、第6ワイヤW6および第8ワイヤW8のそれぞれの長さよりも長い。
しかし、第1ワイヤW1、第3ワイヤW3、第5ワイヤW5および第7ワイヤW7のそれぞれの電極パッドBPからの高さと、第2ワイヤW2、第4ワイヤW4、第6ワイヤW6および第8ワイヤW8のそれぞれの電極パッドBPからのループ高さと、は同じである。
これにより、例えば図1に示すように、第1ワイヤW1、第3ワイヤW3、第5ワイヤW5および第7ワイヤW7は、平面視において、ボール部BWaと当該ボール部BWaに繋がる芯部BWbとの接合部(ネック部)を越えて、半導体チップSCの内側方向に延在することがある。
≪本実施の形態による半導体装置の製造方法≫
本実施の形態による半導体装置の製造方法について、図4〜図11を用いて説明する。
本実施の形態による半導体装置の製造方法について、図4〜図11を用いて説明する。
図4(a)および(b)はそれぞれ、本実施の形態によるリードフレーム(単位フレーム)の一例を示す平面図および断面図である。図5(a)および(b)はそれぞれ、本実施の形態によるダイボンディング工程における半導体装置を示す平面図および断面図である。図6(a)および(b)はそれぞれ、本実施の形態によるワイヤボンディング工程における半導体装置を示す平面図および断面図である。図7は、本実施の形態によるキャピラリーの軌跡の一例を説明する模式図である。図8(a)および(b)はそれぞれ、本実施の形態によるモールド工程における半導体装置を示す平面図および断面図である。図9は、本実施の形態によるモールド工程における樹脂の流れを説明する平面図である。図10(a)および(b)はそれぞれ、本実施の形態によるリード切断工程における半導体装置を示す平面図および断面図である。図11(a)および(b)は、リード成形工程における半導体装置を示す平面図および断面図である。
なお、半導体装置の製造方法の一例の説明に用いる図4〜図6、図8、図10および図11では、1つの単位フレームSFに該当する領域のみを記載している。また、図9では、成形金型を透視した状態を示しており、図中、網掛けのハッチングで示す矢印は、樹脂の流れを示している。
1.半導体チップ準備工程
半導体ウエハの回路形成面に集積回路を形成する。集積回路は前工程または拡散工程と呼ばれる製造工程において、所定の製造プロセスに従って半導体ウエハにチップ単位で形成される。続いて、半導体ウエハに形成された各半導体チップの良・不良を判定した後、半導体ウエハをダイシングして、各半導体チップに個片化する。
半導体ウエハの回路形成面に集積回路を形成する。集積回路は前工程または拡散工程と呼ばれる製造工程において、所定の製造プロセスに従って半導体ウエハにチップ単位で形成される。続いて、半導体ウエハに形成された各半導体チップの良・不良を判定した後、半導体ウエハをダイシングして、各半導体チップに個片化する。
半導体チップは主面と、主面と反対側の裏面と、を有し、半導体チップの主面上に絶縁膜から露出して複数の電極パッドが形成されている。
2.基材(リードフレーム)準備工程
第1面(上面、表面)と、第1面とは反対側の第2面(下面、裏面)と、を有し、例えば銅(Cu)を主材料とした金属製の枠組みであるリードフレーム(配線板、配線部材)LFを準備する。
第1面(上面、表面)と、第1面とは反対側の第2面(下面、裏面)と、を有し、例えば銅(Cu)を主材料とした金属製の枠組みであるリードフレーム(配線板、配線部材)LFを準備する。
図4(a)および(b)に示すように、リードフレームLFは、例えばリードフレームLFの第1方向を列とし、この列の直交する第2方向を行とすると、半導体製品1つ分に該当する単位フレームSFが複数行複数列、所謂、マトリックス状に配置された構成となっている。
リードフレームLFの第1面に存在する複数の単位フレームSFのそれぞれの中央部には、半導体チップが搭載される略四角形のダイパッドDPが設けられ、ダイパッドDPは吊りリードHLを介してリードフレームLFと一体として繋がっている。ダイパッドDPを支持する吊りリードHLは、ダイパッドDPの4つの角部のそれぞれに連結されている。
また、吊りリードHLが連結されていないダイパッドDPの4つの辺とそれぞれ対向し、その4つの辺と離間して、複数のリードLEが設けられている。複数のリードLEは第1方向または第2方向のそれぞれに延在するタイバーTBにより繋がれている。また、図示は省略するが、リードフレームLFの周辺には、リードフレームLFの位置決めのため、あるいは樹脂封止に伴うリードフレームLFの歪みを緩和するための複数の孔が設けられている。
3.ダイボンディング工程
図5(a)および(b)に示すように、複数の単位フレームSFのそれぞれのダイパッドDPの上面(リードフレームLFの第1面)に良品と判定された半導体チップSCを搭載する。このとき、ダイパッドDPの上面と半導体チップSCの裏面Sbとをダイボンド材CR、例えばペースト状の接着剤(例えば銀(Ag)ペースト)を用いて接合する。なお、ダイパッドDPの上面と半導体チップSCの裏面Sbとの接合は、ペースト状の接着剤に限定されるものではなく、例えば金−錫(Au−Sn)共晶を用いた接合などでもよい。
図5(a)および(b)に示すように、複数の単位フレームSFのそれぞれのダイパッドDPの上面(リードフレームLFの第1面)に良品と判定された半導体チップSCを搭載する。このとき、ダイパッドDPの上面と半導体チップSCの裏面Sbとをダイボンド材CR、例えばペースト状の接着剤(例えば銀(Ag)ペースト)を用いて接合する。なお、ダイパッドDPの上面と半導体チップSCの裏面Sbとの接合は、ペースト状の接着剤に限定されるものではなく、例えば金−錫(Au−Sn)共晶を用いた接合などでもよい。
半導体チップSCは、前述したように、その平面形状が四角形から成り、主面Saと、主面Saと反対側の裏面Sbと、を有している。すなわち、半導体チップSCは、平面視において、第1辺S1と、第1辺S1と対向する第2辺S2と、第1辺S1および第2辺S2のそれぞれと交差する第3辺S3と、第1辺S1および第2辺S2のそれぞれと交差し、第3辺S3と対向する第4辺S4と、を有する。さらに、半導体チップSCは、第1辺S1と第3辺S3が交わる第1角部C1と、第2辺S2と第4辺S4とが交わる第2角部C2と、第3辺S3と第2辺S2とが交わる第3角部C3と、第4辺S4と第1辺S1とが交わる第4角部C4と、を有する。
4.ワイヤボンディング工程
図6(a)および(b)に示すように、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング(ボールボンディング)法により、半導体チップSCの主面Saに形成された複数の電極パッドBPと複数のリードLEとを複数の導電性部材、例えばボンディングワイヤBWを用いてそれぞれ電気的に接続する。具体的には、ボンディングワイヤBWの先端をアーク放電により溶融して表面張力でボール部BWaを形成し、それをキャピラリ(すなわち円筒状の接続治具)により電極パッドBPおよびリードLEに、例えば120kHzの超音波振動を加えながら熱圧着する。
図6(a)および(b)に示すように、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング(ボールボンディング)法により、半導体チップSCの主面Saに形成された複数の電極パッドBPと複数のリードLEとを複数の導電性部材、例えばボンディングワイヤBWを用いてそれぞれ電気的に接続する。具体的には、ボンディングワイヤBWの先端をアーク放電により溶融して表面張力でボール部BWaを形成し、それをキャピラリ(すなわち円筒状の接続治具)により電極パッドBPおよびリードLEに、例えば120kHzの超音波振動を加えながら熱圧着する。
ボンディングワイヤBWの材料としては、金(Au)、銅(Cu)およびアルミニウム(Al)などの金属材料を挙げることができる。金(Au)の場合、例えば15μmφ〜20μmφの金(Au)線を用いる場合が多い。
また、図7に示すように、ワイヤボンディング工程では、正ボンディング方式、すなわち、半導体チップSCの主面Saに形成された電極パッドBPとボンディングワイヤBWの一部を接続した後に、リードLEとボンディングワイヤBWの他部を接続する方法を用いる。
ここで、図6(a)に示すように、半導体チップSCの主面Saに形成された複数の電極パッドBPのうち、第1角部C1の最も近くに位置する第1電極パッドB1および第5電極パッドB5のそれぞれに接続される第1ワイヤW1および第5ワイヤW5は、図7に示す、第2ワイヤボンディング方法(II−1、II−2、II−3およびII−4の軌跡)が用いられる。さらに、第1ワイヤW1および第5ワイヤW5に限定されず、例えば第1辺S1に沿って第1電極パッドB1の隣に位置する電極パッドBPおよび第3辺S3に沿って第3電極パッドB3の隣に位置する電極パッドBPのそれぞれに接続されるボンディングワイヤBPにも、図7に示す第2ボンディング方法を用いてもよい。
また、半導体チップSCの主面Saに形成された複数の電極パッドBPのうち、半導体チップSCの中心を挟んで第1角部C1に対向する第2角部C2の最も近くに位置する第3電極パッドB3および第7電極パッドB7のそれぞれに接続される第3ワイヤW3および第7ワイヤW7は、図7に示す、第2ワイヤボンディング方法(II−1、II−2、II−3およびII−4の軌跡)が用いられる。さらに、第3ワイヤW3および第7ワイヤW7に限定されず、例えば第2辺S2に沿って第3電極パッドB3の隣に位置する電極パッドBPおよび第4辺S4に沿って第7電極パッドB7の隣に位置する電極パッドBPのそれぞれに接続されるボンディングワイヤBPにも、図7に示す第2ボンディング方法を用いてもよい。
これに対して、半導体チップSCの主面Saに形成された複数の電極パッドBPのうち、第3角部C3の最も近くに位置する第4電極パッドB4および第6電極パッドB6のそれぞれに接続される第4ワイヤW4および第6ワイヤW6は、図7に示す、第1ワイヤボンディング方法(I−1、I−2、I−3およびI−4の軌跡)が用いられる。
また、半導体チップSCの主面Saに形成された複数の電極パッドBPのうち、半導体チップSCの中心を挟んで第3角部C3に対向する第4角部C4の最も近くに位置する第2電極パッドB2および第8電極パッドB8のそれぞれに接続される第2ワイヤW2および第8ワイヤW8は、図7に示す、第1ワイヤボンディング方法(I−1、I−2、I−3およびI−4の軌跡)が用いられる。
さらに言えば、図6(a)に示すように、半導体チップSCの主面Saを、平面視において、半導体チップSCの第1辺S1および第2辺S2のそれぞれを二等分する第1仮想線IL1と、半導体チップSCの第3辺S3および第4辺S4のそれぞれを二等分する第2仮想線IL2と、で区分すると、半導体チップSCの主面Saは、4つの領域に区分される。すなわち、半導体チップSCの主面Saは、半導体チップSCの第1角部C1を含む第1領域A1と、半導体チップSCの第2角部C2を含む第2領域A2と、半導体チップSCの第3角部C3を含む第3領域A3と、半導体チップSCの第4角部C4を含む第4領域A4と、を有する。
そして、半導体チップSCの主面Sa形成された複数の電極パッドBPのうち、第1領域A1および第2領域A2のそれぞれに位置する複数の電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWに、図7に示す、第2ワイヤボンディング方法(II−1、II−2、II−3およびII−4の軌跡)を用いてもよい。
これに対して、半導体チップSCの主面Saに形成された複数の電極パッドBPのうち、第3領域A3および第4領域A4のそれぞれに位置する複数の電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWは、図7に示す、第1ワイヤボンディング方法(I−1、I−2、I−3およびI−4の軌跡)が用いられる。
ここで、第1ワイヤボンディング方法(I−1、I−2、I−3およびI−4の軌跡)について、図7を用いて以下に説明する。
まず、ワイヤの先端にボールが形成された状態から、ワイヤクランプが開いてキャピラリーCAが降下する。この際、ボールはチャンファー内に捕捉され、キャピラリーCAの先端面の中央に位置合わせされている。
次に、キャピラリーCAを降下させて、ボールを半導体チップSCの主面Saに形成された電極パッドBPと接触させた後、熱、荷重および超音波をボールに加えて、ボールと電極パッドBPとを接合して、ボール部BWaを形成する(第1ボンド、ボールボンド)。
次に、キャピラリーCAを、ボール部BWaを接合した電極パッドBPから一定の高さまで上昇させた後、ワイヤにループを形成しながら、キャピラリーCAをワイヤが接続するリードLEへ移動させる。
次に、ワイヤをリードLEと接触させた後、熱、荷重および超音波をワイヤに加えて、ワイヤとリードLEとを接合する(第2ボンド、ステッチボンド)。
次に、キャピラリーCAはワイヤを残したまま上昇し、キャピラリーCAの先端に一定の長さのテイルを確保した後、ワイヤクランプを閉じてワイヤを切断する。これにより、ボンディングワイヤBWが形成される。
第1ボンド点FBPでボールを電極パッドBPに接合し、第2ボンド点SBPでワイヤをリードLEに接合するまでの間において、ワイヤに所望する形のループを形成するために、キャピラリーCAを特殊な軌跡で移動させてワイヤに「くせ」つける動作をする。
例えば図7に示すように、キャピラリーCAを電極パッドBP(第1ボンド点FBP)から直上に引き上げた後(I−1)、キャピラリーCAを半導体チップSCの内側方向、すなわち、ワイヤを接続するリードLEと反対方向に移動させる(I−2)。このときの、平面視における、第1ボンド点FBPからのキャピラリーCAの移動距離はL1である。続いて、キャピラリーCAをさらに直上に引き上げた後(I−3)、ワイヤを接続するリードLEへ、キャピラリーCAを降下させながら移動させて、ワイヤをリードLE(第2ボンド点SBP)上に押し付ける(I−4)。
第2ワイヤボンディング方法(II−1、II−2、II−3およびII−4の軌跡)について、図7を用いて以下に説明する。
第2ワイヤボンディング方法における、ワイヤと半導体チップSCの主面Saに形成された電極パッドBPとの接続およびワイヤとリードLEとの接続の動作は、上記第1ワイヤボンド方法における、ワイヤと半導体チップSCの主面Saに形成された電極パッドBPとの接続およびワイヤとリードLEとの接続の動作と基本的には同じである。
また、第1ボンド点FBPでボールを電極パッドBPに接合し、第2ボンド点SBPでワイヤをリードLEに接合するまでの間において、ワイヤに所望する形のループを形成するために、キャピラリーCAを特殊な軌跡で移動させてワイヤに「くせ」つける動作をする。
しかし、第1ワイヤボンディング方法のキャピラリーCAの軌跡と、第2ワイヤボンディング方法のキャピラリーCAの軌跡とは互いに異なる。
例えば図7に示すように、キャピラリーCAを電極パッドBP(第1ボンド点FBP)から直上に引き上げた後(II−1)、キャピラリーCAを半導体チップSCの内側方向、すなわち、ワイヤを接続するリードLEと反対方向に移動させる(II−2)。このときの、平面視における、第1ボンド点FBPからのキャピラリーCAの移動距離はL2であり、第2ワイヤボンディング方法の移動距離L2は、第1ワイヤボンディング方法の移動距離L1よりも大きい。続いて、キャピラリーCAをさらに直上に引き上げた後(II−3)、ワイヤを接続するリードLEへ、キャピラリーCAを降下させながら移動させて、ワイヤをリードLE(第2ボンド点SBP)上に押し付ける(II−4)。
従って、第1ワイヤボンディング方法を用いて形成されたボンディングワイヤBWのループ形状と、第2ワイヤボンディング方法を用いて形成されたボンディングワイヤBWのループ形状と、は異なることになる。
すなわち、第2ワイヤボンディング方法を用いて形成された第1ワイヤW1、第3ワイヤW3、第5ワイヤW5および第7ワイヤW7のそれぞれは、ボール部BWaが位置する第1ボンド点FBPから半導体チップSCの内側方向(第1ワイヤW1、第3ワイヤW3、第5ワイヤW5および第7ワイヤW7がそれぞれ接続するリードLEと反対側の方向)に、引き出されている。
これに対して、第1ワイヤボンディング方法を用いて形成された第2ワイヤW2、第4ワイヤW4、第6ワイヤW6および第8ワイヤW8のそれぞれは、ボール部BWaが位置する第1ボンド点FBPから半導体チップSCの内側方向(第2ワイヤW2、第4ワイヤW4、第6ワイヤW6および第8ワイヤW8がそれぞれ接続するリードLEと反対側の方向)に、引き出されていない。
従って、第1ワイヤW1の芯部の曲げ角度は、第2ワイヤW2の芯部の曲げ角度よりも大きく、第3ワイヤW3の芯部の曲げ角度は、第4ワイヤW4の芯部の曲げ角度よりも大きく、第5ワイヤW5の芯部の曲げ角度は、第6ワイヤW6の芯部の曲げ角度よりも大きく、および第7ワイヤW7の芯部の曲げ角度は、第8ワイヤW8の芯部の曲げ角度よりも大きくなる(図3(c)参照)。
また、第1ワイヤW1は第2ワイヤW2よりも長く、第3ワイヤW3は第4ワイヤW4よりも長く、第5ワイヤW5は第6ワイヤW6より長く、および第7ワイヤW7は第8ワイヤW8よりも長くなる(図3(c)参照)。
なお、上記説明では、第1角部C1の最も近くに位置する第1電極パッドB1および第5電極パッドB5のそれぞれに接続する第1ワイヤW1および第5ワイヤW5、並びに第2角部C2の最も近くに位置する第3電極パッドB3および第7電極パッドB7のそれぞれに接続する第3ワイヤW3および第7ワイヤW7に、第2ワイヤボンディング方法を適用したが、これに限定されるものではない。
すなわち、第2ワイヤボンディング方法を適用するボンディングワイヤBWは、後述するモールド工程における樹脂の流れを考慮して決定される。
例えば図6(a)に示すように、第1角部C1の最も近くに位置する第1電極パッドB1および第1辺S1に沿って第1電極パッドB1の隣に位置する電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWに、第2ワイヤボンディング方法を適用することができる。また、第1角部C1の最も近くに位置する第5電極パッドB5および第3辺に沿って第5電極パッドB5の隣に位置する電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWに、第2ワイヤボンディング方法を適用することができる。また、第2角部C2の最も近くに位置する第3電極パッドB3および第2辺S2に沿って第3電極パッドB3の隣に位置する電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWに、第2ワイヤボンディング方法を適用することができる。また、第2角部C2の最も近くに位置する第7電極パッドB7および第4辺S4に沿って第7電極パッドB7の隣に位置する電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWに、第2ワイヤボンディング方法を適用することができる。
これに対して、第2ワイヤボンディング方法を適用しない電極パッドBPに、第1ワイヤボンディング方法を適用することができる。
さらに言えば、例えば図6(a)に示すように、半導体チップSCの主面Saに形成された複数の電極パッドBPのうち、第1領域A1および第2領域A2のそれぞれに位置する複数の電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWに、第2ワイヤボンディング方法を適用することができる。
これに対して、半導体チップSCの主面Saに形成された複数の電極パッドBPのうち、第3領域A3および第4領域A4のそれぞれに位置する複数の電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWに、第1ワイヤボンディング方法を適用することができる。
ただし、半導体チップSCの第1角部C1の最も近くに位置する第1電極パッドB1および第5電極パッドB5のそれぞれに接続される第1ワイヤW1および第5ワイヤW5、並びに半導体チップSCの第2角部C2の最も近くに位置する第3電極パッドB3および第7電極パッドB7のそれぞれに接続される第3ワイヤW3および第7ワイヤW7には、必ず第2ワイヤボンディング方法を適用する。
このように、第1ワイヤボンディング方法または第2ワイヤボンディング方法を用いて、互いにループ形状の異なる複数のボンディングワイヤBWを形成することにより、モールド工程における樹脂の流れに起因して生じるボンディングワイヤBWの不良を低減することができる。ボンディングワイヤBWの不良とは、例えば(1)ボンディングワイヤBWの電極パッドBPからの剥がれ、(2)ボンディングワイヤBWのボール部BWaと芯部BWbとの接合部(ネック部)の切断、または(3)ボンディングワイヤBWの流れなどである。
なお、本実施の形態による半導体装置の特徴および効果については、後述する≪比較例による半導体装置の構成および課題≫、並びに≪本実施の形態による半導体装置の特徴および効果≫において、詳細に説明する。
5.モールド工程
図8(a)および(b)、並びに図9に示すように、リードフレームLFに搭載された複数の半導体チップSCのそれぞれを封止体REにより樹脂封止する。
図8(a)および(b)、並びに図9に示すように、リードフレームLFに搭載された複数の半導体チップSCのそれぞれを封止体REにより樹脂封止する。
まず、ワイヤボンディングされた複数の半導体チップSCが搭載されたリードフレームLFをトランスファモールド装置に備わる成形金型にセットする。
成形金型は、リードフレームLFが配置される下金型MDaと、下金型MDaの上方に位置し、この下金型MDaと係合してリードフレームLFを密閉する上金型MDbとを有している。リードフレームLFは下金型MDaと上金型MDbとの間に配置される。下金型MDaおよび上金型MDbには、それぞれ半導体チップSCを樹脂封止するパッケージ領域(または樹脂封止領域とも言う)となるキャビティCVaおよびキャビティCVbが複数形成されている。
さらに、キャビディCVa、CVb内に樹脂REaを流入する際の入り口となるゲートGAが、下金型MDaおよび上金型MDbのそれぞれに形成されている。
図9に示すように、ゲートGAは、4つの吊りリードHLのうちのある吊りリードHL(第1ワイヤW1が接続するリードLEと第5ワイヤW5が接続するリードLEとの間に位置する吊りリードHL)の近傍に設けられており、図12に示すように、上金型MDb(この吊りリードHLの上側)および下金型MDa(この吊りリードHLの下側)のそれぞれに設けられたゲートGAを介して、成形金型のポット部(図示しない)からキャビティCVa、CVb内に樹脂REaが流し込まれる。また、上記4つの吊りリードHLのうちの残り3つの吊りリードHLの近傍にはベント(エアベントとも言う)VEが設けられており、上金型MDb(残りの吊りリードHLの上側)および下金型MDa(残りの吊りリードHLの下側)のそれぞれに設けられたベントVEを介して、キャビティCVa、CVb内の空気またはガスを、キャビティCVa、CVbの外側に排気する(図12参照)。
そして、下金型MDaと上金型MDbとを閉じることにより、リードフレームLFは下金型MDaと上金型MDbとでクランプされる。このとき、リードフレームLFを下金型MDaと上金型MDbとの間に樹脂REaが洩れることのないように隙間無く挟み、リードフレームLFを固定する。キャビティCVa、CVbによって形成された1つのパッケージ領域内には、半導体チップSC、複数のボンディングワイヤBW、ダイパッドDP、複数のリードLEの一部および複数の吊りリードHLが配置される。
次に、温度を上げて液状化した樹脂REaを、ゲートGAからキャビティCVa、CVb内に圧送して流し込み、キャビティCVa、CVb内を樹脂REaによって充填させる。充填圧は、例えば15MPa程度である。
図9に示すように、樹脂REaは、ゲートGAからキャビティCVa、CVb内に流れ込み、半導体チップSCの上面側および側面側を流れ、半導体チップSCの中心を挟んでゲートGAに対向するベントVE方向へと流れる。これにより、半導体チップSC、複数のボンディングワイヤBW、ダイパッドDP、複数のリードLEの一部および複数の吊りリードHLを樹脂REaで封止して封止体REが形成される。封止体REは、低応力化を図ることを目的として、例えばフェノール系硬化剤、シリコーンゴムおよび多数のフィラー(例えばシリカ)などが添加されたエポキシ系の熱硬化性絶縁樹脂から成る。
その後、トランスファモールド装置から複数の封止体REが形成されたリードフレームLFを取り出す。
次に、複数の封止体REが形成されたリードフレームLFに対して、アニール処理(ベーク処理、アフターキュア)を施す。アニール処理は、例えば温度160℃〜190℃程度の温度で約7時間程度行う。この熱処理により、封止体REの更なる硬化促進を行い、リードフレームLFへの密着性等を向上させる。
6.メッキ工程
次に、リードフレームLFにめっき処理を施す。これにより、樹脂封止されていないリードフレームLFの第1面および第2面に、例えば厚さ10μm以下の錫(Sn)、錫−銀(Sn−Ag)系合金、錫−銅(Sn−Cu)系合金、錫−ビスマス(Sn−Bi)系合金、または錫−鉛(Sn−Pb)系合金から成るめっき膜を形成する。
次に、リードフレームLFにめっき処理を施す。これにより、樹脂封止されていないリードフレームLFの第1面および第2面に、例えば厚さ10μm以下の錫(Sn)、錫−銀(Sn−Ag)系合金、錫−銅(Sn−Cu)系合金、錫−ビスマス(Sn−Bi)系合金、または錫−鉛(Sn−Pb)系合金から成るめっき膜を形成する。
7.リード切断工程
次に、図10(a)および(b)に示すように、切断装置を用いて複数のリードLEの間に設置されたタイバーTBを切断した後、封止体REから余分な樹脂バリを除去する。さらに、切断装置を用いて複数のリードLEおよび複数の吊りリードHLを切断して、リードフレームLFの本体から個々の単位フレームSFに切り分ける。
次に、図10(a)および(b)に示すように、切断装置を用いて複数のリードLEの間に設置されたタイバーTBを切断した後、封止体REから余分な樹脂バリを除去する。さらに、切断装置を用いて複数のリードLEおよび複数の吊りリードHLを切断して、リードフレームLFの本体から個々の単位フレームSFに切り分ける。
切断時には、例えば切断装置に備わるダイ(受け台)上にリードフレームLFを置いて、まず、複数のリードLEを切断し、その後、複数の吊りリードHLを切断する。複数の吊りリードHLは、タブDPおよび封止体REを吊っているので、複数のリードLEを切断した段階では、封止体REはリードフレームLFの本体から分離されず、複数の吊りリードHLを切断した段階で、封止体REはリードフレームLFの本体から分離される。
8.リード成形工程
次に、図11(a)および(b)に示すように、成形金型により封止体REから露出している複数のリードLEを所定の形状、例えばガルウイング形状に成形する。これにより、半導体装置SMが略完成する。
次に、図11(a)および(b)に示すように、成形金型により封止体REから露出している複数のリードLEを所定の形状、例えばガルウイング形状に成形する。これにより、半導体装置SMが略完成する。
上記説明では、メッキ工程、リード切断工程、リード成形工程の順に半導体装置SMの製造を行っているが、リード切断工程の後に、メッキ工程およびリード成形工程を順に行ってもよい。
9.検査工程
次に、半導体装置SMを、製品規格に応じた電気的検査や外観検査などのテスト工程を経て良品と不良品とに選別する。
次に、半導体装置SMを、製品規格に応じた電気的検査や外観検査などのテスト工程を経て良品と不良品とに選別する。
10.出荷工程
次に、良品と判定された半導体装置SMを製品規格に沿って選別し、さらに最終外観検査を行った後、出荷される。
次に、良品と判定された半導体装置SMを製品規格に沿って選別し、さらに最終外観検査を行った後、出荷される。
≪比較例による半導体装置の構成および課題≫
次に、本発明者が検討した比較例による半導体装置の構成および課題について、図12〜図17を用いて説明する。
次に、本発明者が検討した比較例による半導体装置の構成および課題について、図12〜図17を用いて説明する。
図12(a)は、モールド工程における、ゲートからベントへの樹脂の流れを説明する断面図、図12(b)は、モールド工程における、ゲート近傍およびベント近傍のそれぞれに位置するボンディングワイヤの周辺の樹脂の流れを説明する断面図である。図13は、第1の課題の説明図であり、図13(a)は、モールド工程においてゲート近傍に位置するボンディングワイヤが受ける応力状態図、図13(b)は、ボンディングワイヤのボール部の剥がれを説明する模式図である。図14は、第2の課題の説明図であり、図14(a)は、モールド工程におけるベント近傍に位置するボンディングワイヤが受ける応力状態図、図14(b)は、ボンディングワイヤのボール部と芯部との接合部(ネック部)の切断を説明する模式図である。図15は、第3の課題の説明図であり、モールド工程における、ゲートからベントへの樹脂の流れを説明する平面図である。図16は、第1および第2の課題の解決が必要となるボンディングワイヤの一例を説明する平面図である。図17は、第1および第2の課題の解決が必要となるボンディングワイヤの他の例を説明する平面図である。
なお、モールド工程で使用するトランスファモールド装置に備わる成形金型には、3つのベントが設けられているが、ここで「ベント」と言うときは、半導体チップSCの中心を挟んでゲートに対向するベント、すなわち、3つベントのうち、最後にキャビティCVa、CVb内の空気またはガスを排気するベントを意味する。また、図12(a)および(b)、並びに図15に網掛けのハッチングで示す矢印は、樹脂の流れを示している。
図12(a)に示すように、キャビディCVa、CVb内に樹脂を流入する際の入り口となるゲートGAが、下金型MDaおよび上金型MDbに形成されている。従って、吊りリードHLの上側および下側から樹脂がキャビティCVa、CVb内に流し込まれる。また、キャビティCVa、CVb内の空気またはガスを排気する際の出口となるベントVEが、下金型MDaおよび上金型MDbの、半導体チップSCの中心を挟んでゲートGAに対向する位置に形成されている。
そして、前述したように、樹脂は、ゲートGAから、吊りリードHLの上側、下側および側面側を通ってキャビティCVa、CVb内に流れ込み、半導体チップSCの上面側および側面側を流れ、半導体チップSCの中心を挟んでゲートGAに対向するベントVEの方向へと流れる(図15参照)。
しかし、図12(b)に示すように、ゲートGA近傍に位置するボンディングワイヤBWでは、樹脂は、当該ボンディングワイヤBWの上側および下側をそれぞれ上流から下流へと流れ、当該ボンディングワイヤBWの上側を流れる樹脂の流速に比べて、当該ボンディングワイヤBWの下側を流れる樹脂の流速が遅くなる。
ゲートGA近傍に位置するボンディングワイヤBWとは、例えば図1に示した、半導体チップSCの第1角部C1の最も近くに位置する第1電極パッドB1および第5電極パッドB5のそれぞれに接続される第1ワイヤW1および第5ワイヤW5である。さらに、ゲートGA近傍に位置するボンディングワイヤBWとは、第1ワイヤW1および第5ワイヤW5に加えて、例えば図1に示した、第1辺S1に沿って第1電極パッドB1の隣に位置する電極パッドBPおよび第3辺S3に沿って第5電極パッドB5の隣に位置する電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWを含む場合もある。さらに、ゲートGA近傍に位置するボンディングワイヤBWとは、第1ワイヤW1および第5ワイヤW5に加えて、例えば図1に示した、第1領域A1に位置する複数の電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWを含む場合もある。
また、図12(b)に示すように、ベントVE近傍に位置するボンディングワイヤBWでは、当該ボンディングワイヤBWの上側が上流、下側が下流となるため、樹脂は、当該ボンディングワイヤBWの上側から下側に向かって流れる。
ベントVE近傍に位置するボンディングワイヤBWとは、例えば図1に示した、半導体チップSCの第2角部C2の最も近くに位置する第3電極パッドB3および第7電極パッドB7のそれぞれに接続される第3ワイヤW3および第7ワイヤW7である。さらに、ベントVE近傍に位置するボンディングワイヤBWとは、第3ワイヤW3および第7ワイヤW7に加えて、例えば図1に示した、第2辺S2に沿って第3電極パッドB3の隣に位置する電極パッドBPおよび第4辺S4に沿って第7電極パッドB7の隣に位置する電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWを含む場合もある。さらに、ベントVE近傍に位置するボンディングワイヤBWとは、第3ワイヤW3および第7ワイヤW7に加えて、例えば図1に示した、第2領域A2に位置する複数の電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWを含む場合もある。
このため、図13(a)に示すように、モールド工程において、ゲートGA近傍に位置するボンディングワイヤBWに、その下側から上側に向かう方向に荷重がかかることになる。
ゲートGA近傍に位置するボンディングワイヤBWに、上記上向きの荷重がかかると、図13(b)に示すように、例えば信頼性試験、特に、温度サイクル試験において、樹脂の熱膨張や伸縮により、ボンディングワイヤBWのボール部BWaと電極パッドBPとの接合部での引張力が大きくなり、ボンディングワイヤBWの電極パッドBPからの剥がれが生じやすくなる(第1の課題)。
また、図14(b)に示すように、モールド工程において、ベントVE近傍に位置するボンディングワイヤBWに、その上側から下側に向かう方向に荷重がかかることになる。
ベントVE近傍に位置するボンディングワイヤBWに、上記下向きの荷重がかかると、図14(b)に示すように、例えば信頼性試験、特に、温度サイクル試験において、ボンディングワイヤBWのボール部BWaと芯部BWbとの接合部(ネック部)に応力が集中し、当該接合部(ネック部)の切断(せん断破壊、き裂)が生じやすくなる(第2の課題)。
さらに、モールド工程においては、樹脂の流れに沿った方向にループ形状を有するボンディングワイヤBPは少なく、このため、複数のボンディングワイヤBWでは、ワイヤ流れの問題がある(第3の課題)。
本発明者が検討したところ、図15に示すように、ゲートGA近傍およびベントVE近傍のそれぞれに位置するボンディングワイヤBW以外のボンディングワイヤBWにおいて、ワイヤ流れが生じやすいことが明らかとなった。
ただし、ゲートGA近傍およびベントVE近傍のそれぞれに位置するボンディングワイヤBW以外のボンディングワイヤBWは、ゲートGA近傍およびベントVE近傍のそれぞれに位置するボンディングワイヤBWと比べると、モールド工程において、上向きの荷重(図13(a)参照)はかかりにくいので、ボンディングワイヤBWの剥がれは生じにくい。
また、ゲートGA近傍およびベントVE近傍のそれぞれに位置するボンディングワイヤBW以外のボンディングワイヤBWは、ゲートGA近傍およびベントVE近傍のそれぞれに位置するボンディングワイヤBWと比べると、モールド工程において、下向きの荷重(図14(a)参照)はかかりにくいので、ボンディングワイヤBWの切断は生じにくい。
現在、ボンディングワイヤBWの線径は、例えば15μmφ〜20μmφである。しかし、半導体装置の小型化および高密度化により、互いに隣り合う電極パッドBPの間隔の狭小化が急速に進んでいる。これに伴って、ボンディングワイヤBWの線径はさらに細くなっており、10μmφまたはそれ以下の線径のボンディングワイヤBWの要求も予想される。
このように、ボンディングワイヤBWの線径が、10μmφまたはそれ以下になると、ボンディングワイヤBWの剥がれ(第1の課題)、ボンディングワイヤBWの切断(第2の課題)およびボンディングワイヤBWのワイヤ流れ(第3の課題)はさらに深刻となる。例えば信頼性試験、特に、温度サイクル試験においては、ボンディングワイヤBWの剥がれ(第1の課題)およびボンディングワイヤBWの切断(第2の課題)が回避できない恐れもある。
図16に、剥がれ(第1の課題)または切断(第2の課題)が生じやすいボンディングワイヤBWを示す。
剥がれの問題を解決する必要があるボンディングワイヤBWは、半導体チップSCの第1角部C1の最も近くに位置する第1電極パッドB1および第5電極パッドB5、並びに第1辺S1に沿って第1電極パッドB1の隣に位置する電極パッドBPおよび第3辺S3に沿って第5電極パッドB5の隣に位置する電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWである。さらに、剥がれの問題を解決する必要があるボンディングワイヤBWは、半導体チップSCの主面を、平面視において、第1仮想線IL1と第2仮想線IL2とで区分した場合、半導体チップSCの第1角部C1を含む第1領域A1に位置する複数の電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWを含む場合もある。
また、切断の問題を解決する必要があるボンディングワイヤBWは、半導体チップSCの第2角部C2の最も近くに位置する第3電極パッドB3および第7電極パッドB7、並びに第2辺S2に沿って第3電極パッドB3の隣に位置する電極パッドBPおよび第4辺S4に沿って第7電極パッドB7の隣に位置する電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWである。さらに、切断の問題を解決する必要があるボンディングワイヤBWは、半導体チップSCの主面を、平面視において、第1仮想線IL1と第2仮想線IL2とで区分した場合、半導体チップSCの第2角部C2を含む第2領域A2に位置する複数の電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWを含む場合もある。
図17に、剥がれ(第1の課題)および切断(第2の課題)が最も生じやすいボンディングワイヤBWを示す。
剥がれの問題を解決する必要があるボンディングワイヤBWは、半導体チップSCの第1角部C1の最も近くに位置する第1電極パッドB1および第5電極パッドB5のそれぞれに接続される複数のボンディングワイヤBWである。
また、切断の問題を解決する必要があるボンディングワイヤBWは、半導体チップSCの第2角部C2の最も近くに位置する第3電極パッドB3および第7電極パッドB7のそれぞれに接続される複数のボンディングワイヤBWである。
≪本実施の形態による半導体装置の特徴および効果≫
本実施の形態による半導体装置では、例えば図1に示したように、モールド工程においてゲートGA近傍およびベントVE近傍のそれぞれに位置するボンディングワイヤBWは、半導体チップSCの内側に向かって大きく迂回しており、半導体チップSCの内側方向に倒れるループ形状(以下、内倒れループ形状という場合もある。)を有している。すなわち、モールド工程においてゲートGA近傍およびベントVE近傍のそれぞれに位置するボンディングワイヤBWは、引っ張る力(張力)が弱く、余裕をもって緩やかに張られている。
本実施の形態による半導体装置では、例えば図1に示したように、モールド工程においてゲートGA近傍およびベントVE近傍のそれぞれに位置するボンディングワイヤBWは、半導体チップSCの内側に向かって大きく迂回しており、半導体チップSCの内側方向に倒れるループ形状(以下、内倒れループ形状という場合もある。)を有している。すなわち、モールド工程においてゲートGA近傍およびベントVE近傍のそれぞれに位置するボンディングワイヤBWは、引っ張る力(張力)が弱く、余裕をもって緩やかに張られている。
これに対して、モールド工程においてゲートGA近傍およびベントVE近傍のそれぞれに位置するボンディングワイヤBW以外のボンディングワイヤBWは、半導体チップSCの内側に向かって迂回しておらず、半導体チップSCの内側方向に倒れないループ形状を有している。すなわち、モールド工程においてゲートGA近傍およびベントVE近傍のそれぞれに位置するボンディングワイヤBW以外のボンディングワイヤBWは、引っ張る力(張力)が強く、ピンと張られている。
ここで、モールド工程においてゲートGA近傍に位置するボンディングワイヤBWとは、半導体チップSCの第1角部C1の最も近くに位置する第1電極パッドB1および第5電極パッドB5のそれぞれに接続される第1ワイヤW1および第5ワイヤW5である。または、モールド工程においてゲートGA近傍に位置するボンディングワイヤBWとは、第1ワイヤW1および第5ワイヤW5に加えて、第1辺S1に沿って第1電極パッドB1の隣に位置する電極パッドBPに接続されるボンディングワイヤBWおよび第3辺S3に沿って第5電極パッドB5の隣に位置する電極パッドBPに接続されるボンディングワイヤBWである。または、モールド工程においてゲートGA近傍に位置するボンディングワイヤBWとは、半導体チップSCの主面を第1仮想線IL1と第2仮想線IL2とで区分した場合、半導体チップSCの第1角部C1を含む第1領域A1に位置する複数の電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWである。
また、モールド工程においてベントVE近傍に位置するボンディングワイヤBWとは、半導体チップSCの第2角部C2の最も近くに位置する第3電極パッドB3および第7電極パッドB7のそれぞれに接続される第3ワイヤW3および第7ワイヤW7である。または、モールド工程においてベントVE近傍に位置するボンディングワイヤBWとは、第3ワイヤW3および第7ワイヤW7に加えて、第2辺S2に沿って第3電極パッドB3の隣に位置する電極パッドBPに接続されるボンディングワイヤBWおよび第4辺S4に沿って第7電極パッドB7の隣に位置する電極パッドBPに接続されるボンディングワイヤBWである。または、モールド工程においてゲートGA近傍に位置するボンディングワイヤBWとは、半導体チップSCの主面を第1仮想線IL1と第2仮想線IL2とで区分した場合、半導体チップSCの第2角部C2を含む第2領域A2に位置する複数の電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWである。
前述したように、半導体装置の製造工程の一つであるモールド工程においては、ゲートGA近傍に位置するボンディングワイヤBWに、その下側から上側に向かう方向に荷重がかかる(図13(a)参照)。このため、例えば信頼性試験、特に、温度サイクル試験における樹脂の熱膨張や収縮により、上記上向きの荷重が起因となって、モールド工程においてゲートGA近傍に位置したボンディングワイヤBWのボール部BWaと電極パッドBPとの接合部における引張力が大きくなる。その結果、ボンディングワイヤBWは電極パッドBPから剥がれやすくなる(第1の課題)。
しかし、本実施の形態では、モールド工程においてゲートGA近傍に位置するボンディングワイヤBWを内倒れループ形状としている。すなわち、モールド工程においてゲートGA近傍に位置するボンディングワイヤBWは、引っ張る力(張力)が弱く、余裕をもって緩やかに張られている。従って、モールド工程において、ゲートGA近傍に位置するボンディングワイヤBWに上向きの荷重がかかっても、例えば信頼性試験、特に、温度サイクル試験において生じる、ゲートGA近傍に位置したボンディングワイヤBWのボール部BWaと電極パッドBPとの接合部における引張力は小さいので、ボンディングワイヤBWは電極パッドBPから剥がれにくくなる(第1の課題の解決)。
また、前述したように、半導体装置の製造工程の一つであるモールド工程においては、ベントVE近傍に位置するボンディングワイヤBWに、その上側から下側に向かう方向に荷重がかかる(図14(a)参照)。このため、例えば信頼性試験、特に、温度サイクル試験における樹脂の熱膨張や収縮により、上記下向きの荷重が起因となって、モールド工程においてベントVE近傍に位置したボンディングワイヤBWのボール部BWaと芯部BWbとの接合部(ネック部)は切断しやすくなる(第2の課題)。
しかし、本実施の形態では、モールド工程においてベントVE近傍に位置するボンディングワイヤBWを内倒れループ形成としている。すなわち、モールド工程においてベントVE近傍に位置するボンディングワイヤBWは、引っ張る力(張力)が弱く、余裕をもって緩やかに張られている。従って、モールド工程において、ベントVE近傍に位置するボンディングワイヤBWに下向きの荷重がかかっても、例えば信頼性試験、特に、温度サイクル試験において生じる、ベントVE近傍に位置したボンディングワイヤBWのボール部BWaと芯部BWbとの接合部(ネック部)には応力が集中しないので、ボンディングワイヤBWは切断しにくくなる(第2の課題の解決)。
また、前述したように、半導体装置の製造工程の一つであるモールド工程においては、樹脂の流れに起因するワイヤ流れの問題がある。ワイヤ流れが生じやすいボンディングワイヤBWとは、モールド工程においてゲートGA近傍およびベントVE近傍のそれぞれに位置するボンディングワイヤBW以外のボンディングワイヤBWである。または、ワイヤ流れが生じやすいボンディングワイヤBWとは、半導体チップSCの主面を第1仮想線IL1と第2仮想線IL2とで区分した場合、半導体チップSCの第3角部C2を含む第3領域A3および半導体チップSCの第4角部C4を含む第4領域A4のそれぞれに位置する複数の電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWである(第3の課題)。
しかし、本実施の形態では、モールド工程においてゲートGA近傍およびベントVE近傍のそれぞれに位置するボンディングワイヤBW以外のボンディングワイヤBWは、引っ張る力(張力)が強く、ピンと張られている。または、半導体チップSCの第3角部C2を含む第3領域A3および半導体チップSCの第4角部C4を含む第4領域A4のそれぞれに位置する複数の電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWは、引っ張る力(張力)が強く、ピンと張られている。その結果、樹脂の流れに起因するボンディングワイヤBWのワイヤ流れの問題を回避することができる(第3の課題の解決)。
このように、本実施の形態によれば、ボンディングワイヤBWの剥がれ(第1の課題)、ボンディングワイヤBWの切断(第2の課題)およびボンディングワイヤBWのワイヤ流れ(第3の課題)を回避することができる。これにより、半導体装置の小型化および低コスト化を実現する手段として、ボンディングワイヤの線径を細くしても、信頼性の高い半導体装置を実現することができる。
なお、本実施の形態では、半導体装置の製造工程の一つであるモールド工程では、キャビディCVa、CVb内に樹脂を流入する際の入り口となるゲートGAが、下金型MDaおよび上金型MDbに形成された成形金型を用いた(図12参照)。すなわち、リードフレームLFの上面側に位置する上ゲートとリードフレームLFの下面側に位置する下ゲートから、樹脂がキャビティCVa、CVb内に流し込まれる。しかし、本実施の形態は、これに限定されるものではなく、キャビディCVa、CVb内に樹脂を流入する際の入り口となるゲートGAが、下金型MDaのみに形成された成形金型を用いたモールド工程にも適用することができる。すなわち、リードフレームLFの下面側に位置する下ゲートのみから、樹脂がキャビティCVa、CVb内に流し込まれた場合も、ゲートGA近傍に位置するボンディングワイヤBWに、その下側から上側に向かう方向に荷重がかかり、ボール部BWaは、電極パッドBPから剥がれやすくなる(第1の課題)。従って、下ゲートのみを備えた成形金型を用いたモールド工程において、半導体装置を製造する場合においても、本実施の形態によるボンディングワイヤBWのループ形状を適用することは有効である。
≪変形例≫
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
<変形例1>
本実施の形態の変形例1による半導体装置について、図18を用いて説明する。
本実施の形態の変形例1による半導体装置について、図18を用いて説明する。
図18は、本実施の形態の変形例1による半導体装置の上面図である。
なお、変形例1による半導体装置SM1と前述の実施の形態による半導体装置SMとの相違点は、ボンディングワイヤの線径およびループ形状である。その他の構成は、両者においてほぼ同様である。以下、相違点を中心に説明する。
図18に示すように、変形例1による半導体装置SM1では、全てのボンディングワイヤBWは、半導体チップSCの内側に向かって迂回しておらず、引っ張る力(張力)が強く、ピンと張られている。
しかし、変形例1による半導体装置SM1では、複数のボンディングワイヤのうち、モールド工程においてゲートGA近傍およびベントVE近傍のそれぞれに位置するボンディングワイヤBWの線径が、他部のボンディングワイヤBWの線径よりも太く、例えば20μmφよりも太い。
ここで、モールド工程においてゲートGA近傍に位置するボンディングワイヤBWとは、半導体チップSCの第1角部C1の最も近くに位置する第1電極パッドB1および第5電極パッドB5のそれぞれに接続される第1ワイヤW1および第5ワイヤW5である。または、モールド工程においてゲートGA近傍に位置するボンディングワイヤBWとは、第1ワイヤW1および第5ワイヤW5に加えて、第1辺S1に沿って第1電極パッドB1の隣に位置する電極パッドBPに接続されるボンディングワイヤBWおよび第3辺S3に沿って第5電極パッドB5の隣に位置する電極パッドBPに接続されるボンディングワイヤBWである。または、モールド工程においてゲートGA近傍に位置するボンディングワイヤBWとは、半導体チップSCの主面を第1仮想線IL1と第2仮想線IL2とで区分した場合、半導体チップSCの第1角部C1を含む第1領域A1に位置する複数の電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWである。
また、モールド工程においてベントVE近傍に位置するボンディングワイヤBWとは、半導体チップSCの第2角部C2の最も近くに位置する第3電極パッドB3および第7電極パッドB7のそれぞれに接続される第3ワイヤW3および第7ワイヤW7である。または、モールド工程においてベントVE近傍に位置するボンディングワイヤBWとは、第3ワイヤW3および第7ワイヤW7に加えて、第2辺S2に沿って第3電極パッドB3の隣に位置する電極パッドBPに接続されるボンディングワイヤBWおよび第4辺S4に沿って第7電極パッドB7の隣に位置する電極パッドBPに接続されるボンディングワイヤBWである。または、モールド工程においてゲートGA近傍に位置するボンディングワイヤBWとは、半導体チップSCの主面を第1仮想線IL1と第2仮想線IL2とで区分した場合、半導体チップSCの第2角部C2を含む第2領域A2に位置する複数の電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWである。
このように、変形例1によれば、モールド工程においてゲートGA近傍に位置するボンディングワイヤBWの線径を太くしたことにより、モールド工程において、ゲートGA近傍に位置するボンディングワイヤBWにかかる上向きの荷重が低減される。従って、例えば信頼性試験、特に、温度サイクル試験において、樹脂の熱膨張や収縮が起きても、モールド工程においてゲートGA近傍に位置したボンディングワイヤBWのボール部BWaと電極パッドBPとの接合部における引張力は小さいので、ボンディングワイヤWBは電極パッドBPから剥がれにくくなる(第1の課題の解決)。
また、変形例1によれば、モールド工程においてベントVE近傍に位置するボンディングワイヤBWの線径を太くしたことにより、モールド工程においてベントVE近傍に位置するボンディングワイヤBWにかかる下向きの荷重が低減される。従って、例えば信頼性試験、特に、温度サイクル試験において、樹脂の熱膨張や収縮が起きても、モールド工程においてベントVE近傍に位置したボンディングワイヤBWのボール部BWaと芯部BWbとの接合部(ネック部)には応力が集中しないので、ボンディングワイヤBWは切断しにくくなる(第2の課題の解決)。
また、変形例1によれば、全てのボンディングワイヤBWは、引っ張る力(張力)が強く、ピンと張られているので、樹脂の流れに起因するワイヤ流れの問題を回避することができる(第3の課題の解決)。
<変形例2>
本実施の形態の変形例2による半導体装置について、図19を用いて説明する。
本実施の形態の変形例2による半導体装置について、図19を用いて説明する。
図19は、本実施の形態の変形例2による半導体装置の上面図である。
なお、変形例2による半導体装置SM2と前述の実施の形態による半導体装置SMとの相違点は、ボンディングワイヤのループ形状である。その他の構成は、両者においてほぼ同様である。以下、相違点を中心に説明する。
図19に示すように、変形例2による半導体装置SM2では、全てのボンディングワイヤBWは、半導体チップSCの内側に向かって迂回しており、引っ張る力(張力)が弱く、余裕をもって緩やかに張られている。
半導体装置SM2の製造工程の一つであるモールド工程において、前述の実施の形態における樹脂の充填圧が低い場合は、全てのボンディングワイヤBWを、引っ張る力(張力)が弱く、余裕をもって緩やかに張ることもできる。
これにより、例えば信頼性試験、特に、温度サイクル試験において、樹脂の熱膨張や収縮が起きても、モールド工程においてゲートGA近傍に位置したボンディングワイヤBWのボール部BWaと電極パッドBPとの接合部における引張力は小さいので、ボンディングワイヤBWは電極パッドBPから剥がれにくくなる(第1の課題の解決)。
また、例えば信頼性試験、特に、温度サイクル試験において、樹脂の熱膨張や収縮が起きても、モールド工程においてベントVE近傍に位置したボンディングワイヤBWのボール部BWaと芯部BWbとの接合部(ネック部)には応力が集中しないので、ボンディングワイヤBWは切断しにくくなる(第2の課題の解決)
また、樹脂の充填圧が低い場合には、ボンディングワイヤBWの長さが長くても、樹脂の流れに起因するワイヤ流れの問題を回避することが可能となる(第3の課題の解決)。
また、樹脂の充填圧が低い場合には、ボンディングワイヤBWの長さが長くても、樹脂の流れに起因するワイヤ流れの問題を回避することが可能となる(第3の課題の解決)。
ただし、モールド工程において、キャビディ内への樹脂の充填を完了するまでの時間が長くなり、初期に流し込んだ樹脂が固まる虞がある。
<変形例3>
本実施の形態の変形例3による半導体装置について、図20を用いて説明する。
本実施の形態の変形例3による半導体装置について、図20を用いて説明する。
図20は、本実施の形態の変形例3による半導体装置の断面図である。
前述の実施の形態による半導体装置SMは、封止体REの底面からダイパッドDPの下面が露出した、所謂、タブ露出型の半導体装置であるが、変形例3による半導体装置SM3は、封止体REの底面からダイパッドの下面が露出しない、所謂、タブ内蔵型の半導体装置である。
なお、その他の構成は、両者においてほぼ同様である。すなわち、モールド工程においてゲートGA近傍およびベントVE近傍のそれぞれに位置する複数のボンディングワイヤBWは、前述の実施の形態と同様に、半導体チップSCの内側に向かって迂回しており、引っ張る力(張力)が弱く、余裕をもって緩やかに張られている。以下、相違点を中心に説明する。
タブ内蔵型の半導体装置SM3では、タブ露出型の半導体装置SMと比べて、半導体装置SM3の製造工程の一つであるモールド工程において、ゲート近傍に位置するボンディングワイヤBWに、その下側から上側に向かう方向に荷重がかかりにくくなる。従って、タブ内蔵型の半導体装置SM3では、タブ露出型の半導体装置SMと比べて、例えば信頼性試験、特に、温度サイクル試験において、樹脂の熱膨張や収縮が起きても、モールド工程においてゲート近傍に位置したボンディングワイヤBWは電極パッドBPから剥がれにくい。
また、タブ内蔵型の半導体装置SM3では、タブ露出型の半導体装置SMと比べて、半導体装置SM3の製造工程の一つであるモールド工程において、ベント近傍に位置するボンディングワイヤBWに、その上側から下側に向かう方向に荷重がかかりにくくなる。従って、タブ内蔵型の半導体装置SM3では、タブ露出型の半導体装置SMと比べて、例えば信頼性試験、特に、温度サイクル試験において、樹脂の熱膨張や収縮が起きても、モールド工程においてベント近傍に位置したボンディングワイヤBWのボール部と芯部との接合部(ネック部)には応力が集中しないので、ボンディングワイヤBWは切断しにくい。
このように、タブ内蔵型の半導体装置SM3は、タブ露出型の半導体装置SMと比べて、ボンディングワイヤBWの剥がれ(第1課題)およびボンディングワイヤBWの切断(第2課題)は生じにくい。しかし、モールド工程においてゲート近傍およびベント近傍のそれぞれに位置する複数のボンディングワイヤBWを、余裕を持って緩やかに張ることにより、ボンディングワイヤBWの剥がれ(第1の課題)、ボンディングワイヤBWの切断(第2の課題)はさらに生じにくくなる。
ただし、モールド工程においてゲート近傍およびベント近傍のそれぞれに位置する複数のボンディングワイヤBWが無駄に長くなると、ワイヤ流れが生じる虞がある。そこで、タブ内蔵型の半導体装置SM3では、例えば半導体チップSCの第1角部C1の最も近くに位置する第1電極パッドB1および第5電極パッドB5のそれぞれに接続される第1ワイヤW1および第5ワイヤW5を、余裕を持って緩やかに張ることが望ましい(図1参照)。さらに、タブ内蔵型の半導体装置SM3では、例えば半導体チップSCの第2角部C2の最も近くに位置する第3電極パッドB3および第7電極パッドB7のそれぞれに接続される第3ワイヤW3および第7ワイヤW7を、余裕を持って緩やかに張ることが望ましい(図1参照)。すなわち、第1ワイヤW1、第5ワイヤW5、第3ワイヤW3および第7ワイヤW7のみを、余裕を持って緩やかに張ることにより、他のワイヤボンディングBWのワイヤ流れを防止することができる。
<変形例4>
本実施の形態の変形例4による半導体装置について、図21を用いて説明する。
本実施の形態の変形例4による半導体装置について、図21を用いて説明する。
図21は、本実施の形態の変形例4による半導体装置の上面図である。
なお、変形例4による半導体装置SM4と前述の実施の形態による半導体装置SMとの相違点は、半導体チップの主面に形成される電極パッドの配置である。その他の構成は、両者においてほぼ同様である。以下、相違点を中心に説明する。
図21に示すように、第1パッド群G1に含まれる複数の電極パッドBPは、前述の実施の形態で説明した複数の電極パッドBPのピッチと同じ、例えば第1ピッチで配置されている。そして、半導体チップSCの第1角部C1の最も近くに位置する第1電極パッドB1および第1辺S1に沿って第1電極パッドB1の隣に位置する電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWは、内倒れループ形状を有している。
また、第2パッド群G2に含まれる複数の電極パッドBPは、第1パッド群G1に含まれる複数の電極パッドBPのピッチと同じ、例えば第1ピッチで配置されている。そして、半導体チップSCの第2角部C2の最も近くに位置する第3電極パッドB3および第2辺S2に沿って第3電極パッドB3の隣に位置する電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWは、内倒れループ形状を有している。
また、第3パッド群G3に含まれる複数の電極パッドBPは、半導体チップSCの第1角部C1の最も近くに位置する第5電極パッドB5を含む、複数の電極パッドBPから構成される第1サブパッド群GPaと、半導体チップSCの第3角部C3の最も近くに位置する第6電極パッドB6を含む、複数の電極パッドBPから構成される第2サブパッド群GPbと、を有する。
第1サブパッド群GPaを構成する複数の電極パッドBPおよび第2サブパッド群GPbを構成する複数の電極パッドBPのそれぞれは、第1ピッチで配置されている。一方、第1サブパッド群GPaに含まれる複数の電極パッドBPのうち、第2サブパッド群GPbに最も近い位置にある電極パッドBPと、第2サブパッド群GPbに含まれる複数の電極パッドBPのうち、第1サブパッド群GPaに最も近い位置ある電極パッドBPとは、第1ピッチよりも大きいピッチで配置されている。すなわち、前述の実施の形態では、第3パッド群G3に含まれる複数の電極パッドBPは同一ピッチで配列されているのに対し、変形例4では、図21に示すように、この第1ピッチよりも大きいピッチで配列される部分を有する。言い換えれば、第3パッド群G3は、複数の電極パッドBPが等ピッチで配置されていない箇所を有している。そして、第1サブパッド群GPaを構成する複数の電極パッドBPのそれぞれに接続されるボンディングワイヤBWは、内倒れループ形状を有している。
なお、図21では、見易さのため、第1サブパッド群GPaを構成する複数の電極パッドBPとして1つの電極パッドBPを記載しているが、第1サブパッド群GPaは複数の電極パッドBPにより構成されている。ただし、1つの電極パッドBPによって構成される第1サブパッド群GPaを排除するものではない。
また、第4パッド群G4に含まれる複数の電極パッドBPは、半導体チップSCの第2角部C2の最も近くに位置する第7電極パッドB7を含む、複数の電極パッドBPから構成される第3サブパッド群GPcと、半導体チップSCの第4角部C4の最も近くに位置する第8電極パッドB8を含む、複数の電極パッドBPから構成される第4サブパッド群GPdと、を有する。
第3サブパッド群GPcを構成する複数の電極パッドBPおよび第4サブパッド群GPdを構成する複数の電極パッドBPのそれぞれは、第1ピッチで配置されている。一方、第3サブパッド群GPcに含まれる複数の電極パッドBPのうち、第4サブパッド群GPdに最も近い位置にある電極パッドBPと、第4サブパッド群GPdに含まれる複数の電極パッドBPのうち、第3サブパッド群GPcに最も近い位置ある電極パッドBPとは、第1ピッチよりも大きいピッチで配置されている。すなわち、前述の実施の形態では、第4パッド群G4に含まれる複数の電極パッドBPは同一ピッチで配列されていたのに対し、変形例4では、図21に示すように、この第1ピッチよりも大きいピッチで配列される部分を有する。言い換えれば、第4パッド群G4は、複数の電極パッドBPが等ピッチで配置されていない箇所を有している。そして、第3サブパッド群GPcを構成する電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWは、内倒れループ形状を有している。
なお、図21では、見易さのため、第3サブパッド群GPcを構成する複数の電極パッドBPとして1つの電極パッドBPを記載しているが、第3サブパッド群GPcは複数の電極パッドBPにより構成されている。ただし、1つの電極パッドBPによって構成される第3サブパッド群GPcを排除するものではない。
変形例4による半導体装置SM4のように、一つのパッド群(変形例4では、第3パッド群G3と第4パッド群G4)を構成する複数の電極パッドBPにおいて、電極パッドBPの間隔が異なる箇所を境界として、内倒れループ形状を有するボンディングワイヤBWを定めることができる。
すなわち、例えば第3パッド群G3では、第1辺S1側に位置する第1サブパッド群GPaを構成する複数の電極パッドBPのそれぞれに接続されるボンディングパッドBWを内倒れループ形状とする。また、例えば第4パッド群G4では、第2辺S2側に位置する第3サブパッド群GPcを構成する複数の電極パッドBPのそれぞれに接続されるボンディングパッドBWを内倒れループ形状とする。
これにより、前述の実施の形態と同様に、ボンディングワイヤBWの剥がれ(第1の課題)、ボンディングワイヤBWの切断(第2の課題)およびボンディングワイヤBWのワイヤ流れ(第3の課題)を回避することができる。
なお、変形例4では、第3パッド群G3および第4パッド群G4のそれぞれに、互いに間隔の異なる電極パッドBPを配置したが、第1パッド群G1および第2パッド群G2に、互いに間隔の異なる電極パッドBPを配置できることは、言うまでない。この場合も、第1パッド群G1および第2パッド群G2のそれぞれを構成する複数の電極パッドBPにおいて、電極パッドBPの間隔が異なる箇所を境界として、内倒れループ形状を有するボンディングワイヤBWを定めることができる。
<変形例5>
本実施の形態の変形例5による半導体装置について、図22を用いて説明する。
本実施の形態の変形例5による半導体装置について、図22を用いて説明する。
図22は、本実施の形態の変形例5による半導体装置の上面図である。
なお、変形例5による半導体装置SM5と前述の実施の形態による半導体装置SMとの相違点は、ボンディングワイヤの有無である。その他の構成は、両者においてほぼ同様である。以下、相違点を中心に説明する。
図22に示すように、第1パッド群G1に含まれる複数の電極パッドBPは、前述の変形例4と同様、例えば第1ピッチで配置されている。そして、半導体チップSCの第1角部C1の最も近くに位置する第1電極パッドB1および第1辺S1に沿って第1電極パッドB1の隣に位置する電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWは、内倒れループ形状を有している。
また、第2パッド群G2に含まれる複数の電極パッドBPは、例えば第1ピッチで配置されている。そして、半導体チップSCの第2角部C2の最も近くに位置する第3電極パッドB3および第2辺S2に沿って第3電極パッドB3の隣に位置する電極パッドBPのそれぞれに接続されるボンディングワイヤBWは、内倒れループ形状を有している。
また、第3パッド群G3に含まれる複数の電極パッドBPは、例えば第1ピッチで配置されているが、ボンディングワイヤBWが接続されない電極パッドB0が配置されている。そして、半導体チップSCの第1角部C1の最も近くに位置する第5電極パッドB5、および第1電極パッドB5とボンディングワイヤBWが接続されない電極パッドB0との間に位置する電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWは、内倒れループ形状を有している。
なお、図22では、見易さのため、第5電極パッドB5とボンディングワイヤBWが接続されない電極パッドB0との間の電極パッドBPは省略している。
また、第4パッド群G4に含まれる複数の電極パッドBPは、例えば第1ピッチで配置されているが、ボンディングワイヤBWが接続されない電極パッドB0が配置されている。そして、半導体チップSCの第2角部C2の最も近くに位置する第7電極パッドB7、および第7電極パッドB7とボンディングワイヤBWが接続されない電極パッドB0との間に位置する電極パッドBPのそれぞれに接続される複数のボンディングワイヤBWは、内倒れループ形状を有している。
なお、図22では、見易さのため、第7電極パッドB7とボンディングワイヤBWが接続されない電極パッドB0との間の電極パッドBPは省略している。
変形例5による半導体装置SM5のように、一つのパッド群(変形例5では、第3パッド群G3と第4パッド群G4)を構成する複数の電極パッドBPにおいて、ボンディングワイヤBWが接続されない電極パッドBPを境界として、内倒れループ形状を有するボンディングワイヤBWを定めることができる。
すなわち、例えば第3パッド群G3では、ボンディングワイヤBWが接続されない電極パッドBPと第1辺S1との間に位置する複数の電極パッドBPのそれぞれに接続されるボンディングパッドBWを内倒れループ形状とする。また、例えば第4パッド群G4では、ボンディングワイヤBWが接続されない電極パッドBPと第2辺S2との間に位置する複数の電極パッドBPのそれぞれに接続されるボンディングパッドBWを内倒れループ形状とする。
これにより、前述の実施の形態と同様に、ボンディングワイヤBWの剥がれ(第1の課題)、ボンディングワイヤBWの切断(第2の課題)およびボンディングワイヤBWのワイヤ流れ(第3の課題)を回避することができる。
なお、変形例5では、第3パッド群G3と第4パッド群G4に、ボンディングワイヤBWが接続されない電極パッドB0を配置したが、第1パッド群G1および第2パッド群G2に、ボンディングワイヤBWが接続されない電極パッドB0を配置できることは、言うまでもない。この場合も、第1パッド群G1および第2パッド群G2のそれぞれを構成する複数の電極パッドBPにおいて、ボンディングワイヤBWが接続されない電極パッドBPを境界として、内倒れループ形状を有するボンディングワイヤBWを定めることができる。
A1〜A4 第1領域〜第4領域
B0 電極パッド
B1〜B8 第1電極パッド〜第8電極パッド
BP 電極パッド(ボンディングパッド、表面電極)
BW ボンディングワイヤ(導電性ワイヤ、ワイヤ)
BWa ボール部
BWb 芯部
C1〜C4 第1角部〜第4角部
CA キャピラリー
CR ダイボンド材(接着剤)
CVa、CVb キャビティ
Da ダイパッドの上面(チップ搭載面)
Db ダイパッドの下面(露出面)
DP ダイパッド(タブ、チップ搭載部)
FBP 第1ポイント点
G1〜G4 第1パッド群〜第4パッド群
GA ゲート
GPa 第1サブパッド群
GPb 第2サブパッド群
GPc 第3サブパッド群
GPd 第4サブパッド群
H1、H2 ループ高さ
HL 吊りリード(支持リード)
IL1 第1仮想線
IL2 第2仮想線
LE リード(外部端子)
LF リードフレーム(配線板、配線部材)
MDa 下金型
MDb 上金型
PF メッキ膜(メッキ層)
Ra 封止体の上面
Rb 封止体の下面(実装面)
RE 封止体(樹脂封止)
REa 樹脂
S1〜S4 第1辺〜第4辺
Sa 半導体チップの主面(第1主面、表面)
Sb 半導体チップの裏面(第2主面)
SBP 第2ポイント点
SC 半導体チップ
SF 単位フレーム
SM、SM1〜SM5 半導体装置
TB タムバー
VE ベント
W1〜W8 第1ワイヤ〜第8ワイヤ
θ1、θ2 曲げ角度
B0 電極パッド
B1〜B8 第1電極パッド〜第8電極パッド
BP 電極パッド(ボンディングパッド、表面電極)
BW ボンディングワイヤ(導電性ワイヤ、ワイヤ)
BWa ボール部
BWb 芯部
C1〜C4 第1角部〜第4角部
CA キャピラリー
CR ダイボンド材(接着剤)
CVa、CVb キャビティ
Da ダイパッドの上面(チップ搭載面)
Db ダイパッドの下面(露出面)
DP ダイパッド(タブ、チップ搭載部)
FBP 第1ポイント点
G1〜G4 第1パッド群〜第4パッド群
GA ゲート
GPa 第1サブパッド群
GPb 第2サブパッド群
GPc 第3サブパッド群
GPd 第4サブパッド群
H1、H2 ループ高さ
HL 吊りリード(支持リード)
IL1 第1仮想線
IL2 第2仮想線
LE リード(外部端子)
LF リードフレーム(配線板、配線部材)
MDa 下金型
MDb 上金型
PF メッキ膜(メッキ層)
Ra 封止体の上面
Rb 封止体の下面(実装面)
RE 封止体(樹脂封止)
REa 樹脂
S1〜S4 第1辺〜第4辺
Sa 半導体チップの主面(第1主面、表面)
Sb 半導体チップの裏面(第2主面)
SBP 第2ポイント点
SC 半導体チップ
SF 単位フレーム
SM、SM1〜SM5 半導体装置
TB タムバー
VE ベント
W1〜W8 第1ワイヤ〜第8ワイヤ
θ1、θ2 曲げ角度
Claims (19)
- 以下の工程を含む半導体装置の製造方法:
(a)上面および前記上面とは反対側の下面を有し、平面形状が四角形からなるダイパッドと、前記ダイパッドを支持する複数の支持リードと、平面視において前記ダイパッドの周囲に配置された複数のリードと、を有するリードフレームを準備する工程;
(b)前記(a)工程の後、主面、前記主面とは反対側の裏面および前記主面に形成された複数の電極パッドを有し、平面形状が四角形からなる半導体チップを、前記裏面と前記ダイパッドの前記上面とが対向するように、前記ダイパッドの前記上面に搭載する工程;
(c)前記(b)工程の後、前記複数の電極パッドと前記複数のリードとを、複数のワイヤを介してそれぞれ接続する工程;
(d)前記(c)工程の後、前記半導体チップおよび前記複数のワイヤを樹脂で封止する工程、
ここで、
前記半導体チップは、平面視において、第1辺と、前記第1辺と対向する第2辺と、前記第1辺および第2辺のそれぞれと交差する第3辺と、前記第1辺および前記第2辺のそれぞれと交差し、かつ、第3辺と対向する第4辺と、前記第1辺と前記第3辺とが交わる第1角部と、前記第2辺と前記第4辺とが交わる第2角部と、前記第3辺と前記第2辺とが交わる第3角部と、前記第4辺と前記第1辺とが交わる第4角部と、を有し、
前記複数の電極パッドは、平面視において、前記半導体チップの前記第2辺よりも前記第1辺の近くに位置し、かつ、前記第1辺に沿って配置された第1パッド群と、前記半導体チップの前記第1辺よりも前記第2辺の近くに位置し、かつ、前記第2辺に沿って配置された第2パッド群と、前記半導体チップの前記第4辺よりも前記第3辺の近くに位置し、かつ、前記第3辺に沿って配置された第3パッド群と、前記半導体チップの前記第3辺よりも前記第4辺の近くに位置し、かつ、前記第4辺に沿って配置された第4パッド群と、を有し、
前記第1パッド群は、前記第1角部の最も近くに位置する第1パッドと、前記第1パッドよりも前記第1角部から遠くに位置する第2パッドと、を含み、
前記第2パッド群は、前記第2角部の最も近くに位置する第3パッドと、前記第3パッドよりも前記第2角部から遠くに位置する第4パッドと、を含み、
前記第3パッド群は、前記第1角部の最も近くに位置する第5パッドと、前記第5パッドよりも前記第1角部から遠くに位置する第6パッドと、を含み、
前記第4パッド群は、前記第2角部の最も近くに位置する第7パッドと、前記第7パッドよりも前記第2角部から遠くに位置する第8パッドと、を含み、
前記複数のワイヤは、前記第1パッド、前記第3パッド、前記第5パッドおよび前記第7パッドのそれぞれに接続される第1ワイヤと、前記第2パッド、前記第4パッド、前記第6パッドおよび前記第8パッドのそれぞれに接続される第2ワイヤと、を含み、
前記(c)工程では、前記第1ワイヤの第1芯部と第1ボール部との接合部における、法線方向に対する前記第1芯部の第1曲げ角度が、前記第2ワイヤの第2芯部と第2ボール部との接合部における、法線方向に対する前記第2芯部の第2曲げ角度よりも大きくなるように、前記複数のワイヤが前記複数の電極パッドにそれぞれ接続され、
前記(d)工程では、前記半導体チップの前記第1角部側から前記第2角部側に向かって前記樹脂が供給される。 - 請求項1記載の半導体装置の製造方法において、
前記(c)工程では、前記複数のワイヤのそれぞれにおいて、前記ワイヤの一部が前記電極パッドに接続された後、前記ワイヤの他部が前記リードに接続される、半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記第1ワイヤの前記半導体チップの前記主面からのループ高さと、前記第2ワイヤの前記半導体チップの前記主面からのループ高さとは同じである、半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
平面視において、前記第1ワイヤの長さは、前記第2ワイヤの長さよりも長い、半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記第2パッドは、前記第1パッド群のうち、前記半導体チップの前記第4角部の最も近くに位置する電極パッドであり、
前記第4パッドは、前記第2パッド群のうち、前記半導体チップの前記第3角部の最も近くに位置する電極パッドであり、
前記第6パッドは、前記第3パッド群のうち、前記半導体チップの前記第3角部の最も近くに位置する電極パッドであり、
前記第8パッドは、前記第4パッド群のうち、前記半導体チップの前記第4角部の最も近くに位置する電極パッドである、半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記半導体チップの前記主面は、平面視において、前記第1辺の中心と前記第2辺の中心とを通る第1仮想線と、前記第3辺の中心と前記第4辺の中心とを通る第2仮想線とで区分された、前記第1角部を含む第1領域、前記第2角部を含む第2領域、前記第3角部を含む第3領域および前記第4角部を含む第4領域を有し、
前記複数の電極パッドのうち、前記第1領域および前記第2領域にそれぞれ位置する電極パッドに接続されるワイヤは、前記第1ワイヤであり、
前記複数の電極パッドのうち、前記第3領域および前記第4領域にそれぞれ位置する電極パッドに接続されるワイヤは、前記第2ワイヤである、半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記第1パッド群は、前記第1パッドを含む第1サブパッド群と、前記第2パッドを含む第2サブパッド群と、に区分され、
前記第2パッド群は、前記第3パッドを含む第3サブパッド群と、前記第4パッドを含む第4サブパッド群と、に区分され、
前記複数の電極パッドのうち、前記第1サブパッド群を構成する電極パッドおよび前記第2サブパッド群を構成する電極パッドは、それぞれ第1ピッチで配置され、
前記複数の電極パッドのうち、前記第3サブパッド群を構成する電極パッドおよび前記第4サブパッド群を構成する電極パッドは、それぞれ第2ピッチで配置され、
前記第1サブパッド群を構成する電極パッドのうち、前記第2サブパッド群の最も近くに配置された電極パッドと、前記第2サブパッド群を構成する電極パッドのうち、前記第1サブパッド群の最も近くに配置された電極パッドとの間隔は、前記第1ピッチよりも大きく、
前記第3サブパッド群を構成する電極パッドのうち、前記第4サブパッド群の最も近くに配置された電極パッドと、前記第4サブパッド群を構成する電極パッドのうち、前記第3サブパッド群の最も近くに配置された電極パッドとの間隔は、前記第2ピッチよりも大きく、
前記第1サブパッド群を構成する電極パッドおよび前記第3サブパッド群を構成する電極パッドのそれぞれに前記第1ワイヤが接続され、
前記第2サブパッド群を構成する電極パッドおよび前記第4サブパッド群を構成する電極パッドのそれぞれに前記第2ワイヤが接続される、半導体装置の製造方法。 - 請求項7記載の半導体装置の製造方法において、
前記第1サブパッド群を構成する電極パッドのうち、前記第2サブパッド群の最も近くに配置された電極パッドと、前記第2サブパッド群を構成する電極パッドのうち、前記第1サブパッド群の最も近くに配置された電極パッドとの間に、ワイヤが接続されない電極パッドが配置され、
前記第3サブパッド群を構成する電極パッドのうち、前記第4サブパッド群の最も近くに配置された電極パッドと、前記第4サブパッド群を構成する電極パッドのうち、前記第3サブパッド群の最も近くに配置された電極パッドとの間に、ワイヤが接続されない電極パッドが配置されている、半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記(d)工程では、前記半導体チップの前記第1角部側に設けられた前記支持リードの上面側および下面側から、または下面側から、前記樹脂が供給される、半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記(d)工程では、前記ダイパッドの前記下面は、前記樹脂から露出している、半導体装置の製造方法。 - 以下の工程を含む半導体装置の製造方法:
(a)上面および前記上面とは反対側の下面を有し、平面形状が四角形からなるダイパッドと、前記ダイパッドを支持する複数の支持リードと、平面視において前記ダイパッドの周囲に配置された複数のリードと、を有するリードフレームを準備する工程;
(b)前記(a)工程の後、主面、前記主面とは反対側の裏面および前記主面に形成された複数の電極パッドを有し、平面形状が四角形からなる半導体チップを、前記裏面と前記ダイパッドの前記上面とが対向するように、前記ダイパッドの前記上面に搭載する工程;
(c)前記(b)工程の後、前記複数の電極パッドと前記複数のリードとを、複数のワイヤを介してそれぞれ接続する工程;
(d)前記(c)工程の後、前記半導体チップおよび前記複数のワイヤを樹脂で封止する工程、
ここで、
前記半導体チップは、平面視において、第1辺と、前記第1辺と対向する第2辺と、前記第1辺および第2辺のそれぞれと交差する第3辺と、前記第1辺および前記第2辺のそれぞれと交差し、かつ、第3辺と対向する第4辺と、前記第1辺と前記第3辺とが交わる第1角部と、前記第2辺と前記第4辺とが交わる第2角部と、前記第3辺と前記第2辺とが交わる第3角部と、前記第4辺と前記第1辺とが交わる第4角部と、を有し、
前記複数の電極パッドは、平面視において、前記半導体チップの前記第2辺よりも前記第1辺の近くに位置し、かつ、前記第1辺に沿って配置された第1パッド群と、前記半導体チップの前記第1辺よりも前記第2辺の近くに位置し、かつ、前記第2辺に沿って配置された第2パッド群と、前記半導体チップの前記第4辺よりも前記第3辺の近くに位置し、かつ、前記第3辺に沿って配置された第3パッド群と、前記半導体チップの前記第3辺よりも前記第4辺の近くに位置し、かつ、前記第4辺に沿って配置された第4パッド群と、を有し、
前記第1パッド群は、前記第1角部の最も近くに位置する第1パッドと、前記第1パッドよりも前記第1角部から遠くに位置する第2パッドと、を含み、
前記第2パッド群は、前記第2角部の最も近くに位置する第3パッドと、前記第3パッドよりも前記第2角部から遠くに位置する第4パッドと、を含み、
前記第3パッド群は、前記第1角部の最も近くに位置する第5パッドと、前記第5パッドよりも前記第1角部から遠くに位置する第6パッドと、を含み、
前記第4パッド群は、前記第2角部の最も近くに位置する第7パッドと、前記第7パッドよりも前記第2角部から遠くに位置する第8パッドと、を含み、
前記複数のワイヤは、前記第1パッド、前記第3パッド、前記第5パッドおよび前記第7パッドのそれぞれに接続される第1ワイヤと、前記第2パッド、前記第4パッド、前記第6パッドおよび前記第8パッドのそれぞれに接続される第2ワイヤと、を含み、
前記第1ワイヤの第1線径が、前記第2ワイヤの第2線径よりも大きく、
前記(d)工程では、前記半導体チップの前記第1角部側から前記第2角部側に向かって前記樹脂が供給される。 - 請求項11記載の半導体装置の製造方法において、
前記第2パッドは、前記第1パッド群のうち、前記半導体チップの前記第4角部の最も近くに位置する電極パッドであり、
前記第4パッドは、前記第2パッド群のうち、前記半導体チップの前記第3角部の最も近くに位置する電極パッドであり、
前記第6パッドは、前記第3パッド群のうち、前記半導体チップの前記第3角部の最も近くに位置する電極パッドであり、
前記第8パッドは、前記第4パッド群のうち、前記半導体チップの前記第4角部の最も近くに位置する電極パッドである、半導体装置の製造方法。 - 請求項11記載の半導体装置の製造方法において、
前記半導体チップの前記主面は、平面視において、前記第1辺の中心と前記第2辺の中心とを通る第1仮想線と、前記第3辺の中心と前記第4辺の中心とを通る第2仮想線とで区分された、前記第1角部を含む第1領域、前記第2角部を含む第2領域、前記第3角部を含む第3領域および前記第4角部を含む第4領域を有し、
前記複数の電極パッドのうち、前記第1領域および前記第2領域にそれぞれ位置する電極パッドに接続されるワイヤは、前記第1ワイヤであり、
前記複数の電極パッドのうち、前記第3領域および前記第4領域にそれぞれ位置する電極パッドに接続されるワイヤは、前記第2ワイヤである、半導体装置の製造方法。 - 請求項11記載の半導体装置の製造方法において、
前記(d)工程では、前記半導体チップの前記第1角部側に設けられた前記支持リードの上面側および下面側から、または下面側から、前記樹脂が供給される、半導体装置の製造方法。 - 請求項11記載の半導体装置の製造方法において、
前記(d)工程では、前記ダイパッドの前記下面は、前記樹脂から露出している、半導体装置の製造方法。 - 以下の工程を含む半導体装置の製造方法:
(a)上面および前記上面とは反対側の下面を有し、平面形状が四角形からなるダイパッドと、前記ダイパッドを支持する複数の支持リードと、平面視において前記ダイパッドの周囲に配置された複数のリードと、を有するリードフレームを準備する工程;
(b)前記(a)工程の後、主面、前記主面とは反対側の裏面および前記主面に形成された複数の電極パッドを有し、平面形状が四角形からなる半導体チップを、前記裏面と前記ダイパッドの前記上面とが対向するように、前記ダイパッドの前記上面に搭載する工程;
(c)前記(b)工程の後、前記複数の電極パッドと前記複数のリードとを、複数のワイヤを介してそれぞれ接続する工程;
(d)前記(c)工程の後、前記半導体チップおよび前記複数のワイヤを樹脂で封止する工程、
ここで、
前記半導体チップは、平面視において、第1辺と、前記第1辺と対向する第2辺と、前記第1辺および第2辺のそれぞれと交差する第3辺と、前記第1辺および前記第2辺のそれぞれと交差し、かつ、第3辺と対向する第4辺と、前記第1辺と前記第3辺とが交わる第1角部と、前記第2辺と前記第4辺とが交わる第2角部と、前記第3辺と前記第2辺とが交わる第3角部と、前記第4辺と前記第1辺とが交わる第4角部と、を有し、
前記複数の電極パッドは、平面視において、前記半導体チップの前記第2辺よりも前記第1辺の近くに位置し、かつ、前記第1辺に沿って配置された第1パッド群と、前記半導体チップの前記第1辺よりも前記第2辺の近くに位置し、かつ、前記第2辺に沿って配置された第2パッド群と、前記半導体チップの前記第4辺よりも前記第3辺の近くに位置し、かつ、前記第3辺に沿って配置された第3パッド群と、前記半導体チップの前記第3辺よりも前記第4辺の近くに位置し、かつ、前記第4辺に沿って配置された第4パッド群と、を有し、
前記(c)工程では、平面視において、前記複数のワイヤのそれぞれが、前記リードとの接合部から、前記電極パッドとの接合部を越えて前記半導体チップの内側方向に延在するように、前記複数のワイヤが前記複数の電極パッドのそれぞれに接続され、
前記(d)工程では、前記半導体チップの前記第1角部側から前記第2角部側に向かって前記樹脂が供給される。 - 請求項16記載の半導体装置の製造方法において、
前記(c)工程では、前記複数のワイヤのそれぞれにおいて、前記ワイヤの一部が前記電極パッドに接続された後、前記ワイヤの他部が前記リードに接続される、半導体装置の製造方法。 - 請求項16記載の半導体装置の製造方法において、
前記(d)工程では、前記半導体チップの前記第1角部側に設けられた前記支持リードの上面側および下面側から、または下面側から、前記樹脂が供給される、半導体装置の製造方法。 - 請求項16記載の半導体装置の製造方法において、
前記(d)工程では、前記ダイパッドの前記下面は、前記樹脂から露出している、半導体装置の製造方法。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016252468A JP2018107296A (ja) | 2016-12-27 | 2016-12-27 | 半導体装置の製造方法 |
US15/829,250 US10128130B2 (en) | 2016-12-27 | 2017-12-01 | Method for manufacturing a semiconductor device |
TW106143636A TW201839943A (zh) | 2016-12-27 | 2017-12-13 | 半導體裝置之製造方法 |
EP17208831.2A EP3349240A1 (en) | 2016-12-27 | 2017-12-20 | A method for manufacturing a semiconductor device |
KR1020170177023A KR20180076318A (ko) | 2016-12-27 | 2017-12-21 | 반도체 장치의 제조 방법 |
CN201711425972.5A CN108242408B (zh) | 2016-12-27 | 2017-12-26 | 制造半导体装置的方法 |
HK18109635.2A HK1250281A1 (zh) | 2016-12-27 | 2018-07-25 | 製造半導體裝置的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016252468A JP2018107296A (ja) | 2016-12-27 | 2016-12-27 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018107296A true JP2018107296A (ja) | 2018-07-05 |
Family
ID=60888194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016252468A Pending JP2018107296A (ja) | 2016-12-27 | 2016-12-27 | 半導体装置の製造方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US10128130B2 (ja) |
EP (1) | EP3349240A1 (ja) |
JP (1) | JP2018107296A (ja) |
KR (1) | KR20180076318A (ja) |
CN (1) | CN108242408B (ja) |
HK (1) | HK1250281A1 (ja) |
TW (1) | TW201839943A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020136331A (ja) * | 2019-02-14 | 2020-08-31 | 株式会社日産アーク | 半導体装置及びその製造方法 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP4330792A1 (en) | 2021-07-19 | 2024-03-06 | SAS Institute Inc. | Quality prediction using process data |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01170034A (ja) * | 1987-12-25 | 1989-07-05 | Hitachi Ltd | リードフレーム及び半導体装置 |
JPH08236564A (ja) | 1995-02-28 | 1996-09-13 | Nec Kyushu Ltd | 半導体装置 |
JP3062192B1 (ja) * | 1999-09-01 | 2000-07-10 | 松下電子工業株式会社 | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法 |
IT1317559B1 (it) * | 2000-05-23 | 2003-07-09 | St Microelectronics Srl | Telaio di supporto per chip avente interconnessioni a bassa resistenza. |
JP2003338519A (ja) * | 2002-05-21 | 2003-11-28 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JP2004095572A (ja) * | 2002-08-29 | 2004-03-25 | Hitachi Ltd | 半導体装置およびその製造方法 |
KR100555495B1 (ko) * | 2003-02-08 | 2006-03-03 | 삼성전자주식회사 | 칩 어레이 몰딩용 몰드 다이, 그것을 포함하는 몰딩 장치및 칩 어레이 몰딩 방법 |
JP4570868B2 (ja) * | 2003-12-26 | 2010-10-27 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP4307362B2 (ja) * | 2004-11-10 | 2009-08-05 | パナソニック株式会社 | 半導体装置、リードフレーム及びリードフレームの製造方法 |
US7464854B2 (en) * | 2005-01-25 | 2008-12-16 | Kulicke And Soffa Industries, Inc. | Method and apparatus for forming a low profile wire loop |
JP2009049072A (ja) * | 2007-08-15 | 2009-03-05 | Panasonic Corp | リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法 |
JP4957513B2 (ja) * | 2007-11-05 | 2012-06-20 | 富士通セミコンダクター株式会社 | 半導体装置及び半導体装置の製造方法 |
JP5448727B2 (ja) * | 2009-11-05 | 2014-03-19 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
JP5467959B2 (ja) | 2010-07-21 | 2014-04-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2012109435A (ja) * | 2010-11-18 | 2012-06-07 | Renesas Electronics Corp | 半導体装置の製造方法 |
JP5795277B2 (ja) * | 2012-03-22 | 2015-10-14 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
JP6129645B2 (ja) * | 2013-05-29 | 2017-05-17 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
JP6092084B2 (ja) | 2013-11-29 | 2017-03-08 | アオイ電子株式会社 | 半導体装置および半導体装置の製造方法 |
JP2015220248A (ja) * | 2014-05-14 | 2015-12-07 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
JP2018046242A (ja) * | 2016-09-16 | 2018-03-22 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
-
2016
- 2016-12-27 JP JP2016252468A patent/JP2018107296A/ja active Pending
-
2017
- 2017-12-01 US US15/829,250 patent/US10128130B2/en active Active
- 2017-12-13 TW TW106143636A patent/TW201839943A/zh unknown
- 2017-12-20 EP EP17208831.2A patent/EP3349240A1/en not_active Withdrawn
- 2017-12-21 KR KR1020170177023A patent/KR20180076318A/ko unknown
- 2017-12-26 CN CN201711425972.5A patent/CN108242408B/zh active Active
-
2018
- 2018-07-25 HK HK18109635.2A patent/HK1250281A1/zh unknown
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020136331A (ja) * | 2019-02-14 | 2020-08-31 | 株式会社日産アーク | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN108242408A (zh) | 2018-07-03 |
EP3349240A1 (en) | 2018-07-18 |
HK1250281A1 (zh) | 2018-12-07 |
US20180182644A1 (en) | 2018-06-28 |
US10128130B2 (en) | 2018-11-13 |
CN108242408B (zh) | 2023-07-18 |
KR20180076318A (ko) | 2018-07-05 |
TW201839943A (zh) | 2018-11-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5227501B2 (ja) | スタックダイパッケージ及びそれを製造する方法 | |
US9059185B2 (en) | Copper leadframe finish for copper wire bonding | |
WO1998029903A1 (en) | Resin-encapsulated semiconductor device and method for manufacturing the same | |
US20110291253A1 (en) | Lead frame, electronic component including the lead frame, and manufacturing method thereof | |
US20090189261A1 (en) | Ultra-Thin Semiconductor Package | |
JP2002299540A (ja) | 半導体装置およびその製造方法 | |
JP2014220439A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2005223331A (ja) | リードフレーム、これを利用した半導体チップパッケージ及びその製造方法 | |
JP5767294B2 (ja) | 半導体装置 | |
US10128130B2 (en) | Method for manufacturing a semiconductor device | |
US10290593B2 (en) | Method of assembling QFP type semiconductor device | |
JP2010165777A (ja) | 半導体装置及びその製造方法 | |
JP5420737B2 (ja) | 半導体装置の製造方法 | |
JP4128088B2 (ja) | 半導体装置の製造方法 | |
US11848258B2 (en) | Semiconductor package with nickel-silver pre-plated leadframe | |
JPH08115941A (ja) | 半導体装置 | |
US11515275B2 (en) | Copper wire bond on gold bump on semiconductor die bond pad | |
JP4002235B2 (ja) | 樹脂封止型半導体装置 | |
JPS62105457A (ja) | 半導体装置 | |
JP4294462B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP4601656B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP2010153676A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2005223352A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2008091956A (ja) | 半導体装置の製造方法 | |
JP2003051578A (ja) | 半導体装置及びその製造方法 |