JP3545584B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3545584B2
JP3545584B2 JP00274898A JP274898A JP3545584B2 JP 3545584 B2 JP3545584 B2 JP 3545584B2 JP 00274898 A JP00274898 A JP 00274898A JP 274898 A JP274898 A JP 274898A JP 3545584 B2 JP3545584 B2 JP 3545584B2
Authority
JP
Japan
Prior art keywords
lead
tab
leads
semiconductor device
tab suspension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00274898A
Other languages
English (en)
Other versions
JPH11204716A (ja
Inventor
好彦 嶋貫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP00274898A priority Critical patent/JP3545584B2/ja
Publication of JPH11204716A publication Critical patent/JPH11204716A/ja
Application granted granted Critical
Publication of JP3545584B2 publication Critical patent/JP3545584B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Punching Or Piercing (AREA)
  • Wire Bonding (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置およびその製造方法に関し、特に、リードフレームを用いてそのタブ上に固定された半導体チップが樹脂で封止される半導体装置に適用して有効な技術に関する。
【0002】
【従来の技術】
例えばメモリやマイクロプロセッサなどのLSI(大規模集積回路装置)で代表される半導体装置の一種として、樹脂封止型半導体装置が知られている。この樹脂封止型半導体装置は、複数のリードで囲まれたタブを有するリードフレームを用いて、そのタブ上に半導体チップを固定した後、この半導体チップのパッド電極とリードの先端部との間にワイヤを接続(ボンディング)して、半導体チップ、タブ、ワイヤおよびリードの先端部を樹脂で封止するようにしたものである。
【0003】
すなわち、樹脂封止型半導体装置は、外部端子として働くリード(アウターリード)を除いて、全体がいわゆる樹脂製パッケージによって封止された構造を有している。このような、樹脂封止型半導体装置は、周知のトランスファモールド技術を利用することにより、大量生産が可能なので、製造コストが安いという利点があるため、多くの半導体装置に適用されている。
【0004】
例えば、日経BP社発行、「VLSIパッケージング技術(上)」、1993年5月31日発行、第155〜第164頁には、上記樹脂封止型半導体装置に用いられるリードフレームおよび樹脂製パッケージに関する技術が開示されている。
【0005】
その文献にも示されているように、リードフレームでは半導体チップが固定されるタブをその周辺から複数のタブ吊りリードによって支持しており、このタブ吊りリードはリードフレーム外枠部に接続されることで、機械的強度が確保されている。
【0006】
タブ吊りリードは、タブを支持している状態で各製造工程を経て、製造工程の後半である樹脂封止工程の後で、リードフレーム外枠部からカットされて分離される。また、タブの周囲にはこれを囲むように複数のリードが配置されていて、それらリードは各リードと直交する方向に形成されているダムバーを介して、同様にリードフレーム外枠部に一体に接続されている。そして、製造工程の後半である樹脂封止工程の後で、ダムバーが切断されることにより、各リードは分離される。
【0007】
そのようなリードフレームは、LSIの高集積化に伴ってリードが増加する傾向にあり、例えばマイクロプロセッサの製造に用いられるリードフレームでは、数100本のリードを有するものも珍しくない。このように、リードの数が多くなると、各リードの幅および長さは必然的に微小化されるようになるので、強度が小さくなって変形し易くなる。
【0008】
そのため、各リード及び各タブ吊りリードにまたがるようにテープ部材を張り付けて、各リードの変形防止を図ることが行われている。例えば、前記文献の第157頁にはそのようなテープ部材を張り付けたリードフレームが示されている。
【0009】
【発明が解決しようとする課題】
ところで、前記したような従来技術では、製造工程の後半で行われるタブ吊りリードのカット時に、そのカットに基づいて種々の弊害が発生するという問題がある。
【0010】
例えば、タブ吊りリードがリードフレーム外枠部に接続された状態でタブ吊りリードのカットが行われると、そのタブ吊りリードが樹脂製パッケージにストレスを与えるようになるので、その影響でパッケージ欠け、パッケージクラックなどが発生し易くなる。さらに、そのタブ吊りリードのカットの切り残しが生ずるので、カット作業のやり直しが必要になったり、外観不良が発生するなどの弊害が避けられなくなる。
【0011】
また、従来技術では、樹脂封止後にカットされたタブ吊りリードの切り口がそのままパッケージから露出されているので、耐湿性の点で問題がある。さらに、リードフレームに形成されたタブ吊りリードは製造工程の後半の段階までそのまま残されているので、その分のスペースを占有していることになるため、リードパターンを配置する場合に、スペースの制約を受けるようになる。
【0012】
本発明の目的は、タブ吊りリードがリードフレーム外枠部に接続されたリードフレームを用いて製造される半導体装置において、タブ吊りリードのカットに基づいて発生する種々の弊害を除去する技術を提供することにある。
【0013】
また、本発明の目的は、タブ吊りリードがリードフレーム外枠部に接続されたリードフレームを用いた半導体装置の製造方法において、製造工程の後半におけるタブ吊りリードのカットを不要にした技術を提供することにある。
【0014】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【0015】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【0016】
(1)本発明の半導体装置は、複数のリードで囲まれたタブがその周辺を複数のタブ吊りリードによって支持され、前記タブ上に半導体チップが固定され、前記半導体チップの電極と前記複数のリードとは複数のワイヤで接続され、前記半導体チップ、タブ、複数のリードおよび複数のワイヤが樹脂製パッケージで封止されてなる半導体装置であって、
前記複数のタブ吊りリードのそれぞれは、前記樹脂製パッケージから露出しないように前記樹脂製パッケージ内に封止され、前記複数のタブ吊りリードおよび前記複数のリードは、前記樹脂製パッケージ内に前記樹脂製パッケージから露出しないように封止される共通のテープ部材により一体に結合されている。
【0017】
(2)本発明の半導体装置は、(1)記載の半導体装置において、前記テープ部材は帯状であり、その長さ方向が前記タブ吊りリードおよび前記リードの長さ方向と交差するように張り付けられている。
【0018】
(3)本発明の半導体装置は、(1)または(2)記載の半導体装置において、前記タブは前記リードよりも低い位置に配置されている。
【0019】
(4)本発明の半導体装置は、(1)〜(3)のいずれかに記載の半導体装置において、前記タブ上に半導体チップが固定されるとともに前記半導体チップのパッド電極と前記リードの先端部との間にワイヤが接続され、前記半導体チップ、前記タブ、前記ワイヤおよび前記リードの先端部が樹脂製パッケージで封止されている。
【0020】
(5)本発明の半導体装置の製造方法は、(a)導電性板材をパターニングして、タブとそのタブを周辺から支持していてリードフレーム外枠部に接続された四本のタブ吊りリードと、前記タブを囲むように前記四本のタブ吊りリードそれぞれの間に配置された複数のリードとを少なくとも有するリードフレームを形成する工程、(b)前記(a)工程の後、前記リードフレームの前記四本のタブ吊りリードおよび前記複数のリードに、連続する共通の枠状のテープ部材をその長さ方向が前記タブ吊りリードおよび前記リードの長さ方向と交差するように張り付けてそれらを前記共通の枠状のテープ部材により一体に結合する工程、(c)前記リードフレームの前記四本のタブ吊りリードのそれぞれにおける前記枠状のテープ部材が張り付いた箇所から前記リードフレーム外枠部までの箇所を除去して前記リードフレーム外枠部から前記四本のタブ吊りリードのそれぞれを分離する工程、(d)前記リードフレームの前記タブが前記リードよりも低い位置になるようにタブ下げする工程、(e)前記(c)、(d)工程の後、前記タブ上に半導体チップを固定する工程、(f)前記半導体チップのパッド電極と前記リードの先端部との間にワイヤを接続する工程、(g)前記半導体チップ、前記タブ、前記ワイヤ、前記リードの先端部および前記四本のタブ吊りリードを樹脂製パッケージで封止する工程を含んでいる。
【0021】
(6)本発明の半導体装置の製造方法は、(5)記載の半導体装置の製造方法において、前記(b)工程における前記テープ部材による結合を、帯状のテープ部材を用いてその長さ方向が前記タブ吊りリードおよび前記リードの長さ方向と交差するように張り付けて行う。
【0022】
(7)本発明の半導体装置の製造方法は、(6)記載の半導体装置の製造方法において、前記テープ部材の貼り付けを、前記タブ吊りリードおよび前記リードの表面または裏面に対して、もしくは両面に対して行う。
【0023】
(8)本発明の半導体装置の製造方法は、(5)〜(7)記載の半導体装置の製造方法において、前記(c)工程を、プレス法で行う。
【0024】
(9)本発明の半導体装置の製造方法は、(5)〜(8)記載の半導体装置の製造方法において、前記(d)工程を、プレス法で行う。
【0025】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
【0026】
(実施の形態1)
図1は、実施の形態1である半導体装置を示す上面透視図、図2(a)は図1のA−A矢視断面図、図2(b)は図1のB−B矢視断面図である。
【0027】
例えばFe(鉄)−Ni(ニッケル)系合金材料からなるタブ1は、その周辺が同一材料からなる例えば4つのタブ吊りリード2によって支持され、各タブ吊りリード2は、リードフレームの形成時にはリードフレーム外枠部3に接続されていたものが、分離された状態になっている。また、タブ1の周囲にはこれを囲むように同一材料からなる複数のリード4が配置されていて、それらリード4は各リード4と直交する方向に形成されているダムバー5を介して、同様にリードフレーム外枠部3に一体に接続されている。
【0028】
タブ1はリード4よりも高さhだけ低い位置に配置されており、いわゆるタブ下げが行われている。このタブ下げは、最近のように薄型化されたパッケージが要求されているLSIにおいて、パッケージクラックを防止するための配慮である。すなわち、特に薄型化されたパッケージにおいては、完成したLSIにリフローや、温度サイクル試験などにより熱を加えると、樹脂封止時にパッケージの内部に閉じ込められた水分が膨脹して、パッケージクラックが発生し易くなる。このパッケージクラックは、半導体チップを中心としたパッケージの上下領域のうち、特に体積が小さい領域側において発生し易くなっている。このため、半導体チップの上下の領域におけるパッケージの体積をほぼ等しくしてパッケージクラックの発生を防止すべく、タブ下げが行われている。
【0029】
タブ吊りリード2およびリード4は、ポリイミドなどからなる帯状のテープ部材6が例えばその表面に張り付けられることにより一体に結合されている。テープ部材6はその長さ方向が、タブ吊りリード2およびリード4の長さ方向と交差するように張り付けられている。テープ部材6は、タブ吊りリード2およびリード4の裏面に、または両面に張り付けるようにしてもよい。
【0030】
リード4はダムバー5の内側に配置されているインナーリード4aと、ダムバー5の外側に配置されているアウターリード4bとが一体に接続されていて、アウターリード4bは外部端子として用いられる。図1では、説明を分かりやすくするために、ダムバー5を示しているが、実際の完成品においてはダムバー5は切断されて、各リード4間は電気的に絶縁されている。
【0031】
ここで、タブ1、タブ吊りリード2、リードフレーム外枠部3、リード4およびダムバー5などは、例えばFe(鉄)−Ni(ニッケル)系合金材料からなる導電性板材を用いて、エッチング法またはプレス法によってリードフレームをパターニングして形成する際に、同時に形成されるので、すべて同一の厚さになっている。この厚さ寸法は、一例として0.125mm程度の板材が用いられる。
【0032】
タブ1上には例えば単結晶シリコンからなる半導体チップ7(厚さ寸法;250〜330μm程度)が例えばAg(銀)ペーストなどの接着剤8(厚さ寸法;30μm程度)を介して固定されている。タブ1の平面面積は半導体チップ7の面積よりも小さく形成されており、いわゆる小タブ構造になっている。半導体チップ7のパッド電極9とリード4の先端部であるインナーリード4aとの間には、例えばAu(金)線などからなるワイヤ10が接続(ボンディング)されている。このワイヤ10の最上端の高さは半導体チップ7の表面から200μm程度に保たれている。
【0033】
タブ1、タブ吊りリード2、リードフレーム外枠部3、リード4の先端部であるインナーリード4a、半導体チップ7およびワイヤ10は、例えばエポキシ樹脂からなる厚さ1mm程度の樹脂製パッケージ11によって封止されている。
【0034】
このように、樹脂製パッケージ11によって封止された構造において、4つのタブ吊りリード2はリードフレーム外枠部3から分離され、各タブ吊りリード2および各リード4は共通のテープ部材6により一体に結合されているので、樹脂封止後にタブ吊りリード2の切り口が従来のようにパッケージから露出されていない。従って、耐湿性を向上することができる。また、リードフレームに形成されたタブ吊りリード2は製造工程の後半の段階まで残っていないので、その分のスペースを占有することがない。従って、その空いた分のスペースを利用してリードパターンを配置することが可能になるため、スペースの制約を受けることがなくなる。
【0035】
次に、上記のような構造を有する半導体装置の製造方法を図3〜図9を用いて説明する。
【0036】
まず、図3に示すように、例えばFe(鉄)−Ni(ニッケル)系合金材料からなる厚さ0.125mm程度の導電性板材12を用意する。
【0037】
次に、図4(a)、(b)に示すように、その導電性板材12をエッチング法またはプレス法によりパターニングして、タブ1とそのタブ1を周辺から支持していてリードフレーム外枠部3に接続された4つのタブ吊りリード2と、タブ1を囲むインナーリード4aとアウターリード4bとからなる複数のリード4とを少なくとも有するリードフレーム13を形成する。ここで、タブ1の平面面積はその上に固定する半導体チップの面積より小さくなるように、例えばいわゆる小タブ構造に形成する。なお、図4〜図9において、(a)は図1におけるA−A矢視断面図に対応した断面図、(b)は図1におけるB−B矢視断面図に対応した断面図を示している。
【0038】
次に、図5(a)、(b)に示すように、リードフレーム13の4つのタブ吊りリード2および複数のリード4の例えば表面に、ポリイミドなどからなる帯状のテープ部材6を用いて、その長さ方向がタブ吊りリード2およびリード4の長さ方向と交差するように張り付けて一体に結合する。テープ部材6は、接着剤付きのテープ、またはテープと接着剤が別々になったものを用いることができる。また、テープ部材6の張り付けは、タブ吊りリード2およびリード4の裏面に対して、またはその両面に対して行ってもよい。
【0039】
次に、図6(a)、(b)に示すように、例えばハーフプレス(コイニング)などのプレス法により、リードフレーム13のリードフレーム外枠部3から4つのタブ吊りリード2をカットして分離する。このように、4つのタブ吊りリード2をリードフレーム外枠部3から分離しても、各タブ吊りリード2および各リード4はテープ部材6により一体に結合されているので、強度が確保されているため変形しない。なお、このタブ吊りリードのカット時、微細リードのように複数のインナーリードの先端部が一体に形成されているリードフレームにおいては、そのインナーリードの先端部のカットを同じに行うようにできる。
【0040】
次に、図7(a)、(b)に示すように、例えばプレス法により、リードフレーム13のタブ1を加工して、リード4の位置よりも低い位置にタブ下げを行う。タブ下げの量hは、後の樹脂封止工程において形成される樹脂製パッケージの、半導体チップの上下の領域におけるその体積がほぼ等しくなるように選ばれる。
【0041】
次に、図8(a)、(b)に示すように、タブ1上に例えば単結晶シリコンからなる半導体チップ7(厚さ寸法;250〜330μm程度)を例えばAg(銀)ペーストなどの接着剤8(厚さ寸法;30μm程度)を介して固定する。
【0042】
次に、図9(a)、(b)に示すように、半導体チップ7のパッド電極9とリード4の先端部であるインナーリード4aとの間に、例えばAu(金)線などからなるワイヤ10を接続(ボンディング)する。この場合、ワイヤ10の最上端の高さは半導体チップ7の表面から200μm程度に保たれるように制御される。これによって、ワイヤ10の最上端が、後の樹脂封止工程において形成される樹脂製パッケージから外部に露出するのを防止している。
【0043】
次に、リードフレーム13をトランスファモールド法によって樹脂成形することにより、図2(a)、(b)に示すように、タブ1、タブ吊りリード2、リードフレーム外枠部3、リード4の先端部であるインナーリード4a、半導体チップ7およびワイヤ10などを、例えばエポキシ樹脂からなる厚さ1mm程度の樹脂製パッケージ11によって封止する。この樹脂成形の際、図1に示したように、各リード4間を結合するようにダムバー5が設けられていることにより、樹脂はそのダムバー5によって堰き止められるので、アウターリード4bには流れ込まない。続いて、ダムバー5を切断することにより、半導体装置が完成する。
【0044】
本実施の形態によれば、樹脂製パッケージ11によって封止された半導体装置において、4つのタブ吊りリード2はリードフレーム外枠部3から分離され、各タブ吊りリード2および各リード4は共通のテープ部材6により一体に結合されているので、樹脂封止後にタブ吊りリード2の切り口が従来のようにパッケージから露出されていない。従って、耐湿性を向上することができる。また、リードフレームに形成されたタブ吊りリード2は製造工程の後半の段階まで残っていないので、その分のスペースを占有することがない。従って、その空いた分のスペースを利用してリードパターンを配置することが可能になるため、スペースの制約を受けることがなくなる。
【0045】
また、そのような半導体装置は、特別の製造工程を用いることなく、周知のエッチング法またはプレス法を利用することにより容易に製造できるので、コストアップを伴うことなく製造することができる。
【0046】
また、そのような半導体装置の製造方法において、タブ吊りリード2のカットは製造工程の前半である樹脂封止工程の前に行われるので、そのタブ吊りリード2が樹脂製パッケージ11にストレスを与えることはなくなるので、パッケージ欠け、パッケージクラックなどは発生しなくなる。さらに、そのタブ吊りリードのカットの切り残しが生ずることもなくなるので、カット作業のやり直しが必要になったり、外観不良が発生するなどの弊害も避けられる。
【0047】
また、本実施の形態によれば、4つの全部のタブ吊りリード2がリードフレーム外枠部3から分離されて独立しているので、この独立したタブ1の部分だけをリード4とは異なる材料を用いたり、リード4とは異なる厚さにするなどの仕様変更を自由に行えるという効果が得られる。
【0048】
さらに、パッケージの角となる部分にタブ吊りリードがないことにより、そのスペースを利用して樹脂封止時のモールドゲート構造の設計に自由度を持たせることができるようになる。
【0049】
(実施の形態2)
本実施の形態では、4つのタブ吊りリード2のうち1つのみをカットした例を示すもので、図10および図11(a)、(b)を用いてその構造を説明する。
【0050】
図10は半導体装置を示す上面透視図、図11(a)は図10のA−A矢視断面図、図11(b)は図10のB−B矢視断面図である。
【0051】
すなわち、タブ1を周辺から支持している4つのタブ吊りリード2のうち、1つのタブ吊りリード2のみがカットされてリードフレーム外枠部3から分離されている。その他の構造は、実施の形態1と同様な構造になっている。
【0052】
本実施の形態による半導体装置を製造するには、実施の形態1による半導体装置の製造方法における図6(a)、(b)の工程において、リードフレーム13のリードフレーム外枠部3から1つのタブ吊りリード2のみをカットして分離すればよい。このように、1つのタブ吊りリード2をリードフレーム外枠部3から分離しても、他の3つのタブ吊りリード2はそのままリードフレーム外枠部3に接続されており、また、各タブ吊りリード2および各リード4にはテープ部材6が張り付けされているので、十分な強度が確保されている。
【0053】
本実施の形態によれば、実施の形態1と比較して1つのタブ吊りリード2のみがリードフレーム外枠部3から分離されている点が異なっているが、リードフレーム外枠部3から分離されたリードフレームが存在しているので、実施の形態1に準じた効果を得ることができる。
【0054】
また、そのような半導体装置は、特別の製造工程を用いることなく、周知のエッチング法またはプレス法を利用することにより容易に製造できるので、コストアップを伴うことなく製造することができる。
【0055】
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
【0056】
例えば、リードフレーム外枠部から分離するタブ吊りリードの数は、前記実施の形態で示した例に限ることはない。
【0058】
また、前記実施の形態で示した、タブまたはリードの材料、厚さ寸法などは一例を示したものであり、これに限らず例えばCu(銅)またはCu合金などの熱伝導性に優れた他の材料を用いることができる。さらに、厚さ寸法は樹脂製パッケージのサイズに応じて、変更することができる。
【0059】
また、タブ上に固定する半導体チップは特定の素子に限ることなく、LSIチップ全般に適用することができる。
【0060】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【0061】
(1)タブ吊りリードがリードフレーム外枠部に接続されたリードフレームを用いて製造される半導体装置において、タブ吊りリードのカットが不要となり、そのタブ吊りリードのカットに基づいて発生する種々の弊害を除去することができる。
【0062】
(2)本発明の半導体装置によれば、上記(1)により、耐湿性を向上させることができる。
【0063】
(3)タブ吊りリードがリードフレーム外枠部に接続されたリードフレームを用いた半導体装置の製造方法において、製造工程の後半におけるタブ吊りリードのカットを不要にした技術を提供することができる。
【0064】
(4)本発明の半導体装置の製造方法によれば、モールド時のワイヤストレスを低減させることができる。すなわち、タブ吊りリードがリードフレーム外枠部に接続されず、テープ部材によってリードと結合されていることにより、樹脂封止工程に際して、リードとタブとの変形方向が同一となるので、リードと半導体チップとを接続するボンディングワイヤに与える応力を緩和することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態1である半導体装置を示す上面透視図である。
【図2】(a)は図1のA−A矢視断面図、(b)は図1のB−B矢視断面図である。
【図3】本発明の実施の形態1である半導体装置の製造方法を示す断面図である。
【図4】本発明の実施の形態1である半導体装置の製造方法を示すもので、(a)は図1のA−A矢視断面図に対応した断面図、(b)は図1のB−B矢視断面図に対応した断面図である。
【図5】本発明の実施の形態1である半導体装置の製造方法を示すもので、(a)は図1のA−A矢視断面図に対応した断面図、(b)は図1のB−B矢視断面図に対応した断面図である。
【図6】本発明の実施の形態1である半導体装置の製造方法を示すもので、(a)は図1のA−A矢視断面図に対応した断面図、(b)は図1のB−B矢視断面図に対応した断面図である。
【図7】本発明の実施の形態1である半導体装置の製造方法を示すもので、(a)は図1のA−A矢視断面図に対応した断面図、(b)は図1のB−B矢視断面図に対応した断面図である。
【図8】本発明の実施の形態1である半導体装置の製造方法を示すもので、(a)は図1のA−A矢視断面図に対応した断面図、(b)は図1のB−B矢視断面図に対応した断面図である。
【図9】本発明の実施の形態1である半導体装置の製造方法を示すもので、(a)は図1のA−A矢視断面図に対応した断面図、(b)は図1のB−B矢視断面図に対応した断面図である。
【図10】本発明の実施の形態2である半導体装置を示す上面透視図である。
【図11】本発明の実施の形態2である半導体装置の製造方法を示すもので、(a)は図10のA−A矢視断面図、(b)は図10のB−B矢視断面図である。
【符号の説明】
1 タブ
2 タブ吊りリード
3 リードフレーム外枠部
4 リード
4a インナーリード
4b アウターリード
5 ダムバー
6 テープ部材
7 半導体チップ
8 接着剤
9 パッド電極
10 ワイヤ
11 樹脂製パッケージ
12 導電性板材
13 リードフレーム
h タブ下げ量

Claims (4)

  1. (a)導電性板材をパターニングして、タブとそのタブを周辺から支持していてリードフレーム外枠部に接続された四本のタブ吊りリードと、前記タブを囲むように前記四本のタブ吊りリードそれぞれの間に配置された複数のリードとを少なくとも有するリードフレームを形成する工程、
    (b)前記(a)工程の後、前記リードフレームの前記四本のタブ吊りリードおよび前記複数のリードに、連続する共通の枠状のテープ部材をその長さ方向が前記タブ吊りリードおよび前記リードの長さ方向と交差するように張り付けてそれらを前記共通の枠状のテープ部材により一体に結合する工程、
    (c)前記リードフレームの前記四本のタブ吊りリードのそれぞれにおける前記枠状のテープ部材が張り付いた箇所から前記リードフレーム外枠部までの箇所を除去して前記リードフレーム外枠部から前記四本のタブ吊りリードのそれぞれを分離する工程、
    (d)前記リードフレームの前記タブが前記リードよりも低い位置になるようにタブ下げする工程、
    (e)前記(c)、(d)工程の後、前記タブ上に半導体チップを固定する工程、
    (f)前記半導体チップのパッド電極と前記リードの先端部との間にワイヤを接続する工程、
    (g)前記半導体チップ、前記タブ、前記ワイヤ、前記リードの先端部および前記四本のタブ吊りリードを樹脂製パッケージで封止する工程、
    を含むことを特徴とする半導体装置の製造方法。
  2. 請求項記載の半導体装置の製造方法であって、
    前記枠状のテープ部材の張り付けを、前記タブ吊りリードおよび前記リードの表面または裏面に対して、もしくは両面に対して行うことを特徴とする半導体装置の製造方法。
  3. 請求項1または2に記載の半導体装置の製造方法であって、
    前記(c)工程を、プレス法で行うことを特徴とする半導体装置の製造方法。
  4. 請求項1〜3のいずれか1項に記載の半導体装置の製造方法であって、
    前記(d)工程を、プレス法で行うことを特徴とする半導体装置の製造方法。
JP00274898A 1998-01-09 1998-01-09 半導体装置の製造方法 Expired - Fee Related JP3545584B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00274898A JP3545584B2 (ja) 1998-01-09 1998-01-09 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00274898A JP3545584B2 (ja) 1998-01-09 1998-01-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH11204716A JPH11204716A (ja) 1999-07-30
JP3545584B2 true JP3545584B2 (ja) 2004-07-21

Family

ID=11537979

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00274898A Expired - Fee Related JP3545584B2 (ja) 1998-01-09 1998-01-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3545584B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010053792A (ko) * 1999-12-01 2001-07-02 마이클 디. 오브라이언 반도체 패키지 제조용 리드프레임

Also Published As

Publication number Publication date
JPH11204716A (ja) 1999-07-30

Similar Documents

Publication Publication Date Title
JP3205235B2 (ja) リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型
KR970011649B1 (ko) 반도체 장치의 제조방법
JP4149439B2 (ja) 半導体装置
JP5100967B2 (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
JPH0878605A (ja) リードフレームおよびそれを用いた半導体集積回路装置
JPH11312706A (ja) 樹脂封止型半導体装置及びその製造方法、リードフレーム
TWI515855B (zh) 具有提升接地接合穩定性之引線架封裝
TWI650840B (zh) 引線支架、半導體裝置及引線支架之製造方法
JP5155644B2 (ja) 半導体装置
JP5404083B2 (ja) 半導体装置
JP2637247B2 (ja) 樹脂封止型半導体装置
JPS6281738A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
US7875968B2 (en) Leadframe, semiconductor package and support lead for bonding with groundwires
JP3851845B2 (ja) 半導体装置
KR20050049346A (ko) 반도체장치 및 그 제조방법
JPH03177060A (ja) 半導体装置用リードフレーム
JP2002198482A (ja) 半導体装置およびその製造方法
JP2765542B2 (ja) 樹脂封止型半導体装置
JP3545584B2 (ja) 半導体装置の製造方法
JP2005209805A (ja) 半導体装置およびその製造方法
JP2564596B2 (ja) 半導体装置の製造方法
JP2954108B2 (ja) 半導体装置およびその製造方法
JPH11191608A (ja) 半導体装置およびその製造方法
JP4651218B2 (ja) 半導体装置の製造方法
JP3468447B2 (ja) 樹脂封止型半導体装置及びその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040330

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040408

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080416

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090416

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100416

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110416

Year of fee payment: 7

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees