JP5790461B2 - 化合物半導体装置及びその製造方法 - Google Patents

化合物半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5790461B2
JP5790461B2 JP2011268237A JP2011268237A JP5790461B2 JP 5790461 B2 JP5790461 B2 JP 5790461B2 JP 2011268237 A JP2011268237 A JP 2011268237A JP 2011268237 A JP2011268237 A JP 2011268237A JP 5790461 B2 JP5790461 B2 JP 5790461B2
Authority
JP
Japan
Prior art keywords
layer
compound semiconductor
recess
semiconductor device
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011268237A
Other languages
English (en)
Other versions
JP2013120854A (ja
Inventor
牧山　剛三
剛三 牧山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011268237A priority Critical patent/JP5790461B2/ja
Priority to TW101139283A priority patent/TWI543367B/zh
Priority to US13/664,745 priority patent/US9324821B2/en
Priority to CN201210458928.5A priority patent/CN103151370B/zh
Priority to KR1020120129914A priority patent/KR101396099B1/ko
Publication of JP2013120854A publication Critical patent/JP2013120854A/ja
Application granted granted Critical
Publication of JP5790461B2 publication Critical patent/JP5790461B2/ja
Priority to US15/076,076 priority patent/US9722037B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、化合物半導体装置及びその製造方法等に関する。
化合物半導体装置、特にＧａＮ等の窒化物の高電子移動度トランジスタ（ＨＥＭＴ：high electron mobility transistor）を用いた高出力高周波用デバイスでは、電流コラプスによるオン抵抗の増大が問題となっている。電流コラプスは、ゲート電極のドレイン側端近傍の電界集中等により生じる。そこで、電流コラプスによるオン抵抗の増大、更には出力電流の低下を緩和するために、フィールドプレートとよばれる導電膜をソース電極に接続させた構造について検討が行われている。フィールドプレートはソースウォールとよばれることもある。この構造では、フィールドプレートがソース電極からゲート電極の上方を通過して、ゲート電極とドレイン電極との間の任意の位置の上方まで延在し、ソース電極及びフィールドプレートに接地電位が印加される。従って、この構造によれば、ゲート電極とドレイン電極との間での電界集中が制御され、ゲート電極のドレイン側端の電界強度が低下する。このため、電流コラプスが抑制されるのである。特に、通信用途等に用いられる高周波高出力デバイスに有効である。
しかしながら、従来のフィールドプレートを用いたＨＥＭＴでは、電流コラプスが低減される一方で、利得が低下しやすい。
特開２００１−６０６８４号公報
本発明の目的は、電流コラプスを抑制しながら高い利得を得ることができる化合物半導体装置及びその製造方法を提供することにある。
化合物半導体装置の一態様には、基板と、前記基板上方に形成された窒化物の化合物半導体積層構造と、前記化合物半導体積層構造上方に形成されたゲート電極、ソース電極及びドレイン電極と、が設けられている。前記化合物半導体積層構造に、窒化物の電子走行層と、前記電子走行層上方に形成された窒化物の電子供給層と、前記電子供給層上方に形成された窒化物の表面層と、が含まれる。前記表面層に、ＧａＮの下層と、前記下層上に形成されたＡｌＧａＮの中間層と、前記中間層上に形成されたＧａＮの上層と、が含まれる。前記表面層に、平面視で前記ゲート電極と前記ドレイン電極との間に位置するリセスが形成されている。
化合物半導体装置の製造方法の一態様では、基板上方に窒化物の化合物半導体積層構造を形成し、前記化合物半導体積層構造上方にゲート電極、ソース電極及びドレイン電極を形成する。前記化合物半導体積層構造を形成する際に、窒化物の電子走行層を形成し、前記電子走行層上方に窒化物の電子供給層を形成し、前記電子供給層上方に窒化物の表面層を形成する。前記表面層を形成する際に、ＧａＮの下層を形成し、前記下層上にＡｌＧａＮの中間層を形成し、前記中間層上にＧａＮの上層を形成する。前記表面層に、平面視で前記ゲート電極と前記ドレイン電極との間に位置するリセスを形成する。
上記の化合物半導体装置等によれば、化合物半導体積層構造の表面に適切なリセスが形成されているため、電流コラプスを抑制しながら高い利得を得ることができる。
第１の参考例の構造を示す断面図である。 第２の参考例に係る化合物半導体装置の構造を示す断面図である。 第２の参考例に係る化合物半導体装置のレイアウトを示す図である。 第２の参考例に係る化合物半導体装置を製造する方法を工程順に示す断面図である。 図３Ａに引き続き、化合物半導体装置を製造する方法を工程順に示す断面図である。 図３Ｂに引き続き、化合物半導体装置を製造する方法を工程順に示す断面図である。 第３の参考例に係る化合物半導体装置の構造を示す断面図である。 第３の参考例に係る化合物半導体装置を製造する方法を工程順に示す断面図である。 第４の参考例に係る化合物半導体装置の構造を示す断面図である。 第１の実施形態に係る化合物半導体装置の構造を示す断面図である。 第１の実施形態に係る化合物半導体装置を製造する方法を工程順に示す断面図である。 図８Ａに引き続き、化合物半導体装置を製造する方法を工程順に示す断面図である。 図８Ｂに引き続き、化合物半導体装置を製造する方法を工程順に示す断面図である。 第２の実施形態に係る化合物半導体装置の構造を示す断面図である。 第５の参考例に係る化合物半導体装置の構造を示す断面図である。 ＭＩＳ構造を第２の実施形態に適用した場合に得られる構造を示す断面図である。 ＭＩＳ構造及びゲートリセスを第３の参考例に適用した場合に得られる構造を示す断面図である。 第３の実施形態に係るディスクリートパッケージを示す図である。 第４の実施形態に係るＰＦＣ回路を示す結線図である。 第５の実施形態に係る電源装置を示す結線図である。 第６の実施形態に係る高周波増幅器を示す結線図である。 第１の実験の結果を示す図である。 第２の実験の結果を示す図である。
本願発明者は、従来のＨＥＭＴにおいて利得が低下する原因について検討を行ったところ、図１に示す第１の参考例のように、ソース電極１１４ｓに接続されたフィールドプレート１１６の存在に伴って、フィールドプレート１１６とゲート電極１１３との間の寄生容量Ｃgs、及びフィールドプレート１１６とドレイン電極１１４ｄとの間の寄生容量Ｃdsが増大し、これが利得の低下を招いていることを見出した。
なお、第１の参考例では、基板１１１上に、バッファ層１１２ａ、電子走行層１１２ｂ、電子供給層１１２ｃ及び表面層１１２ｄが形成されている。電子走行層１１２ｂの電子供給層１１２ｃとの近傍に２次元電子ガス（２ＤＥＧ）が存在する。活性領域を画定する素子分離領域１１８がバッファ層１１２ａ、電子走行層１１２ｂ、電子供給層１１２ｃ及び表面層１１２ｄの周囲に形成されている。表面層１１２ｄには、電子供給層１１２ｃを露出するリセス１３１ｓ及び１３１ｄが形成されており、リセス１３１ｓにソース電極１１４ｓが形成され、リセス１３１ｄにドレイン電極１１４ｄが形成されている。更に、表面層１１２ｄ、ソース電極１１４ｓ及びドレイン電極１１４ｄを覆う絶縁膜１１９が形成されている。絶縁膜１１９には、ソース電極１１４ｓ及びドレイン電極１１４ｄのほぼ中間の位置において、開口部１３３が形成されている。そして、開口部１３３を介して表面層１１２ｄと接するゲート電極１１３が絶縁膜１１９上に形成されている。また、ゲート電極１１３を覆う絶縁膜１１５が絶縁膜１１９上に形成されている。フィールドプレート１１６はソース電極１１４ｓに接続され、絶縁膜１１５上に形成されている。
本願発明者は、このような知見に基づいて鋭意検討を重ねた結果、以下に示す実施形態の構成に想到した。
（第２の参考例）
先ず、第２の参考例について説明する。図２Ａは、第２の参考例に係るＧａＮ系ＨＥＭＴ（化合物半導体装置）の構造を示す断面図である。
第２の参考例では、図２Ａに示すように、例えば半絶縁性のＳｉＣ基板等の基板１１上に、バッファ層１２ａ、電子走行層１２ｂ、電子供給層１２ｃ及び表面層１２ｄが形成されている。バッファ層１２ａ、電子走行層１２ｂ、電子供給層１２ｃ及び表面層１２ｄが窒化物の化合物半導体積層構造１２に含まれる。バッファ層１２ａ及び電子走行層１２ｂは、例えば不純物がドーピングされていないＧａＮ層（ｉ−ＧａＮ層）であり、これらの総厚は３μｍ程度である。バッファ層１２ａは、基板１１の表面に存在する格子欠陥の電子走行層１２ｂへの伝播を防止している。電子供給層１２ｃは、例えばｎ型のＡｌＧａＮ層（ｎ−ＡｌＧａＮ層）であり、その厚さは１０ｎｍ程度である。表面層１２ｄは、例えばｎ型のＧａＮ層（ｎ−ＧａＮ層）であり、その厚さは１０ｎｍ以下である。電子走行層１２ｂの電子供給層１２ｃとの近傍に２次元電子ガス（２ＤＥＧ）が存在する。
また、活性領域を画定する素子分離領域１８がバッファ層１２ａ、電子走行層１２ｂ、電子供給層１２ｃ及び表面層１２ｄの周囲に形成されている。表面層１２ｄには、電子供給層１２ｃを露出するリセス３１ｓ及び３１ｄが形成されており、リセス３１ｓにソース電極１４ｓが形成され、リセス３１ｄにドレイン電極１４ｄが形成されている。更に、表面層１２ｄ、ソース電極１４ｓ及びドレイン電極１４ｄを覆う絶縁膜１９が形成されている。絶縁膜１９としては、例えばシリコン窒化膜が形成されており、その厚さは、例えば５０ｎｍ程度である。絶縁膜１９には、ソース電極１４ｓ及びドレイン電極１４ｄのほぼ中間の位置において、開口部３３が形成されている。そして、開口部３３を介して表面層１２ｄと接するゲート電極１３が絶縁膜１９上に形成されている。また、ゲート電極１３を覆う絶縁膜１５が絶縁膜１９上に形成されている。なお、ゲート電極１３はソース電極１４ｓとドレイン電極１４ｄの中心に位置しなくてもよい。
本参考例では、表面層１２ｄの表面に、平面視でドレイン電極１４ｄとゲート電極１３との間を横切るリセス３２が形成されている。そして、絶縁膜１９はリセス３２に入り込むように形成されている。
このように構成されたＧａＮ系ＨＥＭＴでは、表面層１２ｄの表面にリセス３２が形成されているため、図２Ａに示すように、ゲート電極１３の近傍に空乏層４１が広がるだけでなく、リセス３２の近傍において空乏層４２が広がる。このため、平面視でゲート電極１３とドレイン電極１４ｄとの間に電界集中領域が形成される。この結果、ゲート電極１３の近傍だけでなく、リセス３２の近傍でも電位降下が生じ、ゲート電極１３の近傍での電界強度が低下する。従って、ゲート電極１３の近傍での電子捕獲に起因する空乏層４１の拡大が低減され、電流コラプスが抑制される。このように、本参考例によれば、フィールドプレートが設けられていなくても、電流コラプスを抑制することができる。そして、フィールドプレートが存在しないため、寄生容量Ｃgs及び寄生容量Ｃdsの増大が回避されて高い利得を得ることができる。
基板１１の表面側から見たレイアウトは、例えば図２Ｂのようになる。つまり、ゲート電極１３、ソース電極１４ｓ及びドレイン電極１４ｄの平面形状が櫛歯状となっており、ソース電極１４ｓ及びドレイン電極１４ｄが交互に配置されている。また、平面視で、リセス３２は、ゲート電極１３とドレイン電極１４ｄとの間において、ゲート電極１３及びドレイン電極１４ｄと平行な方向に延びるように形成されており、素子分離領域１８により確定された素子領域内では、ゲート電極１３とドレイン電極１４ｄとの間の領域がリセス３２により二分されている。そして、複数のゲート電極１３が互いに共通接続され、複数のソース電極１４ｓが互いに共通接続され、複数のドレイン電極１４ｄが互いに共通接続されている。このようなマルチフィンガーゲート構造を採用することにより、出力を向上させることができる。
次に、第２の参考例に係るＧａＮ系ＨＥＭＴを製造する方法について説明する。図３Ａ乃至図３Ｃは、第２の参考例に係るＧａＮ系ＨＥＭＴを製造する方法を工程順に示す断面図である。
先ず、図３Ａ（ａ）に示すように、例えば半絶縁性のＳｉＣ基板等の基板１１上に、例えば有機金属気相成長（ＭＯＣＶＤ：metal organic chemical vapor deposition）法により、バッファ層１２ａ、電子走行層１２ｂ、電子供給層１２ｃ及び表面層１２ｄをエピタキシャル成長させる。バッファ層１２ａ、電子走行層１２ｂ、電子供給層１２ｃ及び表面層１２ｄが化合物半導体積層構造１２に含まれる。
次いで、図３Ａ（ｂ）に示すように、化合物半導体積層構造１２に向けて選択的にＡｒを注入することにより、活性領域を画定する素子分離領域１８を化合物半導体積層構造１２及び基板１１の表層部に形成する。
その後、図３Ａ（ｃ）に示すように、ソース電極を形成する予定の領域、及びドレイン電極を形成する予定の領域に開口部２１ａを有するレジストパターン２１を化合物半導体積層構造１２上に形成する。
続いて、図３Ａ（ｄ）に示すように、レジストパターン２１をマスクとして用い、不活性ガス及びＣｌ2ガス等の塩素系ガスを用いたドライエッチングを表面層１２ｄに対して行うことにより、表面層１２ｄにリセス３１ｓ及び３１ｄを形成する。なお、リセス３１ｓ及び３１ｄの深さに関し、表面層１２ｄの一部を残してもよく、また、電子供給層１２ｃの一部を除去してもよい。つまり、リセス３１ｓ及び３１ｄの深さは表面層１２ｄの厚さと一致している必要はない。
次いで、図３Ａ（ｅ）に示すように、リセス３１ｓ内にソース電極１４ｓを形成し、リセス３１ｄ内にドレイン電極１４ｄを形成する。ソース電極１４ｓ及びドレイン電極１４ｄの形成に当たっては、例えば、先ず、蒸着法によりＴｉ層を形成し、その上に蒸着法によりＡｌ層を形成する。Ｔｉ層の厚さは２０ｎｍ程度、Ａｌ層の厚さは２００ｎｍ程度とする。そして、リセス３１ｓ及び３１ｄの形成に用いたレジストパターン２１を、その上のＴｉ層及びＡｌ層と共に除去する。つまり、ソース電極１４ｓ及びドレイン電極１４ｄの形成では、例えば蒸着及びリフトオフの技術を用いる。その後、５５０℃程度での熱処理を行うことにより、ソース電極１４ｓ及びドレイン電極１４ｄと化合物半導体積層構造１２の表面（電子供給層１２ｃの表面）との間をオーミックコンタクトさせる。なお、リフトオフに用いるレジストパターンをリセス３１ｓ及び３１ｄの形成に用いたレジストパターン２１とは異ならせてもよい。例えば、庇構造レジストを用いてもよい。
続いて、図３Ｂ（ｆ）に示すように、リセス３２を形成する予定の領域に開口部２２ａを有するレジストパターン２２を化合物半導体積層構造１２、ソース電極１４ｓ及びドレイン電極１４ｄ上に形成する。レジストパターン２２の材料としては、例えば住友化学株式会社製のＰＦＩ−３２を用いる。また、開口部２２ａを形成する際の露光では紫外線露光を行い、現像液としては、例えば東京応化工業株式会社製のＮＭＤ−Ｗを用いる。
次いで、レジストパターン２２をマスクとしたドライエッチングを行うことにより、図３Ｂ（ｇ）に示すように、表面層１２ｄの表面にリセス３２を形成する。このドライエッチングでは、例えばＣｌ2ガスを用いる。リセス３２の幅は、例えば５００ｎｍ程度とする。リセス３２の形成後には、レジストパターン２２を除去する。
その後、図３Ｂ（ｈ）に示すように、化合物半導体積層構造１２上の全面に、ソース電極１４ｓ及びドレイン電極１４ｄを覆う絶縁膜１９を形成する。絶縁膜１９としては、例えばプラズマＣＶＤ法により、窒化珪素（ＳｉＮ）膜を形成する。
次いで、図３Ｂ（ｉ）に示すように、ゲート電極用の開口部を形成する予定の領域に開口部２３ａを有するレジストパターン２３を絶縁膜１９上に形成する。レジストパターン２３の材料としては、例えば住友化学株式会社製のＰＦＩ−３２を用いる。また、開口部２３ａを形成する際の露光では紫外線露光を行い、現像液としては、例えば東京応化工業株式会社製のＮＭＤ−Ｗを用いる。そして、レジストパターン２３をマスクとしたドライエッチングを行うことにより、絶縁膜１９に開口部３３を形成する。このドライエッチングでは、例えばＳＦ6ガスを用いる。開口部３３の幅は、例えば６００ｎｍ程度とする。開口部３３の形成後には、レジストパターン２３を除去する。
続いて、図３Ｃ（ｊ）に示すように、ゲート電極用の開口部２４ａを有するレジストパターン２４、及び開口部２４ａより狭い開口部２５ａを有するレジストパターン２５を絶縁膜１９上に形成する。レジストパターン２４の材料としては、例えばポリメチルグルタルイミド（ＰＭＧＩ）（例えば、米国マイクロケム社製）を用い、レジストパターン２５の材料としては、例えば住友化学株式会社製のＰＦＩ−３２を用いる。また、開口部２４ａ及び２５ａを形成する際の露光では紫外線露光を用い、現像液としては、例えば東京応化工業株式会社製のＮＭＤ−Ｗを用いる。開口部２５ａの幅は、例えば１．５μｍ程度とする。これらの処理により、庇構造の多層レジストが得られる。
次いで、図３Ｃ（ｋ）に示すように、開口部３３を介して表面層１２ｄと接するゲート電極１３を絶縁膜１９上に形成する。ゲート電極１３の形成に当たっては、例えば、蒸着法によりＮｉ層を形成し、その上に蒸着法によりＡｕ層を形成する。Ｎｉ層の厚さは１０ｎｍ程度、Ａｕ層の厚さは３００ｎｍ程度とする。
その後、図３Ｃ（ｌ）に示すように、加温した有機溶剤を用いてレジストパターン２４及び２５を、その上のＮｉ層及びＡｕ層と共に除去する。つまり、ゲート電極１３の形成でも、例えば蒸着及びリフトオフの技術を用いる。
続いて、図３Ｃ（ｍ）に示すように、絶縁膜１９上にゲート電極１３を覆う絶縁膜１５を形成する。絶縁膜１５としては、例えばプラズマＣＶＤ法により、窒化珪素（ＳｉＮ）膜を形成する。
そして、必要に応じて保護膜及び配線等を形成して、ＧａＮ系ＨＥＭＴ（半導体装置）を完成させる。
なお、リセス３２の深さは特に限定されないが、リセス３２の底に表面層１２ｄが残っていることが好ましい。これは、リセス３２の底に表面層１２ｄが残っていない場合、つまり、リセス３２が電子供給層１２ｃまで到達している場合には、電子供給層１２ｃの表面の変質等が生じる可能性があり、変質が生じると電荷のトラップ準位が発生することがあるからである。リセス３２の底に表面層１２ｄが残っていれば、このようなトラップ準位の発生を抑制して、電流コラプスをより一層改善することが可能である。
（第３の参考例）
次に、第３の参考例について説明する。図４は、第３の参考例に係るＧａＮ系ＨＥＭＴ（化合物半導体装置）の構造を示す断面図である。
第３の参考例では、図４に示すように、表面層１２ｄに、深さが相違する２つのリセス３２ａ及び３２ｂが形成されている。なお、リセス３２ａ及び３２ｂは、リセス３２と同様に、平面視で、ゲート電極１３とドレイン電極１４ｄとの間において、ゲート電極１３及びドレイン電極１４ｄと平行な方向に延びるように形成されている。そして、ゲート電極１３とドレイン電極１４ｄとを結ぶ方向において、リセス３２ａ及び３２ｂは互いに連続している。ドレイン電極１４ｄ側に位置するリセス３２ａが、ゲート電極１３側に位置するリセス３２ｂよりも深い。リセス３２ａ及び３２ｂの組み合わせを、ゲート電極１３とドレイン電極１４ｄとを結ぶ方向において深さが異なる段差が存在するリセスとみなすこともできる。他の構成は第２の参考例と同様である。
このような第３の参考例によれば、図４に示すように、第２の参考例と比較して、空乏層４２の勾配が緩やかになる。このため、第２の参考例と比較して、電界の勾配が緩やかに変化する。電界の勾配が比較的急峻な場合には、その周辺で化合物半導体積層構造１２の表面等に存在するトラップに電子が捕獲されオン抵抗の増大につながる場合があるが、第３の参考例によれば、このような電子の捕獲及びそれに伴うオン抵抗の増大を抑制することができる。
次に、第３の参考例に係るＧａＮ系ＨＥＭＴを製造する方法について説明する。図５は、第３の参考例に係るＧａＮ系ＨＥＭＴを製造する方法を工程順に示す断面図である。
先ず、第２の参考例と同様にしてソース電極１４ｓ及びドレイン電極１４ｄの形成までの処理を行う（図３Ａ（ｅ））。次いで、図５（ａ）に示すように、リセス３２ａ及び３２ｂを形成する予定の領域に開口部２６ａを有するレジストパターン２６を化合物半導体積層構造１２、ソース電極１４ｓ及びドレイン電極１４ｄ上に形成する。レジストパターン２６の材料としては、例えば住友化学株式会社製のＰＦＩ−３２を用いる。また、開口部２６ａを形成する際の露光では紫外線露光を行い、現像液としては、例えば東京応化工業株式会社製のＮＭＤ−Ｗを用いる。
その後、レジストパターン２６をマスクとしたドライエッチングを行うことにより、図５（ｂ）に示すように、表面層１２ｄの表面にリセス３２ｂ´を形成する。このドライエッチングでは、例えばＣｌ2ガスを用いる。リセス３２ｂ´の幅は、例えば１０００ｎｍ程度とする。リセス３２ｂ´の形成後には、レジストパターン２６を除去する。
続いて、図５（ｃ）に示すように、リセス３２ａを形成する予定の領域に開口部２７ａを有するレジストパターン２７を化合物半導体積層構造１２、ソース電極１４ｓ及びドレイン電極１４ｄ上に形成する。レジストパターン２７の材料としては、例えば住友化学株式会社製のＰＦＩ−３２を用いる。また、開口部２７ａを形成する際の露光では紫外線露光を行い、現像液としては、例えば東京応化工業株式会社製のＮＭＤ−Ｗを用いる。
次いで、レジストパターン２７をマスクとしたドライエッチングを行うことにより、図５（ｄ）に示すように、リセス３２ｂ´を深くしてリセス３２ａを形成する。このドライエッチングでは、例えばＣｌ2ガスを用いる。リセス３２ａの幅は、例えば５００ｎｍ程度とする。リセス３２ａの形成後には、レジストパターン２７を除去する。リセス３２ｂ´の残部がリセス３２ｂとなる。
その後、第２の参考例と同様にして絶縁膜１９の形成以降の処理を行う。このようにしてＧａＮ系ＨＥＭＴ（半導体装置）を完成させる。
このように、第３の参考例に係る化合物半導体装置を製造するためには、例えば、リセス３２の形成に代えて、２回のレジストマスクの形成及びドライエッチング等を行ってリセス３２ａ及び３２ｂを形成すればよい。
なお、リセス３２ａ及び３２ｂの深さは特に限定されないが、リセス３２ｂより深いリセス３２ａの底に表面層１２ｄが残っていることが好ましい。これは、リセス３２ａの底に表面層１２ｄが残っていない場合、つまり、リセス３２ａが電子供給層１２ｃまで到達している場合には、電子供給層１２ｃの表面の変質等が生じる可能性があり、変質が生じると電荷のトラップ準位が発生することがあるからである。リセス３２ａの底に表面層１２ｄが残っていれば、このようなトラップ準位の発生を抑制して、電流コラプスをより一層改善することが可能である。
（第４の参考例）
次に、第４の参考例について説明する。図６は、第４の参考例に係るＧａＮ系ＨＥＭＴ（化合物半導体装置）の構造を示す断面図である。
第４の参考例では、図６に示すように、表面層１２ｄに、２つのリセス３２ｃ及び３２ｄが形成されている。なお、リセス３２ｃ及び３２ｄは、リセス３２と同様に、平面視で、ゲート電極１３とドレイン電極１４ｄとの間において、ゲート電極１３及びドレイン電極１４ｄと平行な方向に延びるように形成されている。そして、ゲート電極１３とドレイン電極１４ｄとを結ぶ方向において、リセス３２ｃ及び３２ｄは互いから離間している。リセス３２ｃ及び３２ｄの組み合わせを、ゲート電極１３とドレイン電極１４ｄとを結ぶ方向において複数に分割して形成されたリセスとみなすこともできる。他の構成は第２の参考例と同様である。
このような第４の参考例によれば、図６に示すように、第４の参考例と比較して、空乏層４２の勾配が緩やかになる。このため、第３の参考例と同様に、電子の捕獲及びそれに伴うオン抵抗の増大を抑制することができる。
なお、第４の参考例に係る化合物半導体装置を製造するためには、例えば、リセス３２の形成に代えて、リセス３２ｃ及び３２ｄを形成すればよい。リセス３２ｃ及び３２ｄの深さは同一であってもよく、相違していいてもよい。リセス３２ｃ及び３２ｄの深さが同一の場合は、リセス３２の形成の場合と同様に、レジストマスクの形成及びドライエッチング等が１回で済む。
（第１の実施形態）
次に、第１の実施形態について説明する。図７は、第１の実施形態に係るＧａＮ系ＨＥＭＴ（化合物半導体装置）の構造を示す断面図である。
第１の実施形態では、図７に示すように、表面層１２ｄに、下層１２ｄ１、中間層１２ｄ２及び上層１２ｄ３が含まれている。下層１２ｄ１は、例えば不純物がドーピングされていないＧａＮ層（ｉ−ＧａＮ層）である。中間層１２ｄ２は、例えば不純物がドーピングされていないＡｌＧａＮ層（ｉ−ＡｌＧａＮ層）である。上層１２ｄ３は、例えば不純物がドーピングされていないＧａＮ層（ｉ−ＧａＮ層）である。
そして、第３の参考例と同様に、深さが相違する２つのリセス３２ａ及び３２ｂが表面層１２ｄに形成されている。リセス３２ａの深さは、例えば、上層１２ｄ３及び中間層１２ｄ２の総厚より大きく、上層１２ｄ３、中間層１２ｄ２及び下層１２ｄ１の総厚より小さい。また、リセス３２ｂの深さは、例えば、上層１２ｄ３及び中間層１２ｄ２の総厚と同程度である。
また、上層１２ｄ３及び中間層１２ｄ２にゲートリセス３４が形成されており、ゲート電極１３がゲートリセス３４を介して下層１２ｄ１と接している。他の構成は第２の参考例と同様である。
このように構成されたＧａＮ系ＨＥＭＴでは、表面層１２ｄに含まれる下層１２ｄ１、中間層１２ｄ２及び上層１２ｄ３の作用により、リセス３２ａ及び３２ｂの下方とその周辺との間のシート抵抗の相違が、第３の参考例と比較して大きくなる。このため、より一層空乏層４２による電圧降下が生じやすい。従って、第１の実施形態によれば、リセス３２ａ及び３２ｂの下方に効果的に電界を集中して、電流コラプスをより一層抑制することが可能となる。
なお、第１の実施形態の表面層１２ｄを第２の参考例及び第４の参考例に適用してもよい。
次に、第１の実施形態に係るＧａＮ系ＨＥＭＴを製造する方法について説明する。図８Ａ乃至図８Ｃは、第１の実施形態に係るＧａＮ系ＨＥＭＴを製造する方法を工程順に示す断面図である。
先ず、図８Ａ（ａ）に示すように、例えば半絶縁性のＳｉＣ基板等の基板１１上に、例えばＭＯＣＶＤ法により、バッファ層１２ａ、電子走行層１２ｂ、電子供給層１２ｃ、下層１２ｄ１、中間層１２ｄ２及び上層１２ｄ３をエピタキシャル成長させる。下層１２ｄ１、中間層１２ｄ２及び上層１２ｄ３が表面層１２ｄに含まれ、バッファ層１２ａ、電子走行層１２ｂ、電子供給層１２ｃ及び表面層１２ｄが化合物半導体積層構造１２に含まれる。
次いで、図８Ａ（ｂ）に示すように、化合物半導体積層構造１２に向けて選択的にＡｒを注入することにより、活性領域を画定する素子分離領域１８を化合物半導体積層構造１２及び基板１１の表層部に形成する。
その後、図８Ａ（ｃ）に示すように、第２の参考例と同様にしてソース電極１４ｓ及びドレイン電極１４ｄを形成する。
続いて、図８Ｂ（ｄ）に示すように、リセス３２ａ及び３２ｂを形成する予定の領域に開口部２６ａを有するレジストパターン２６を化合物半導体積層構造１２、ソース電極１４ｓ及びドレイン電極１４ｄ上に形成する。
次いで、レジストパターン２６をマスクとした上層１２ｄ３及び中間層１２ｄ２のドライエッチングを行うことにより、図８Ｂ（ｅ）に示すように、表面層１２ｄの表面にリセス３２ｂ´を形成する。リセス３２ｂ´の幅は、例えば１０００ｎｍ程度とする。リセス３２ｂ´の形成後には、レジストパターン２６を除去する。
その後、図８Ｂ（ｆ）に示すように、リセス３２ａを形成する予定の領域に開口部２７ａを有するレジストパターン２７を化合物半導体積層構造１２、ソース電極１４ｓ及びドレイン電極１４ｄ上に形成する。
続いて、レジストパターン２７をマスクとした下層１２ｄ１のドライエッチングを行うことにより、図８Ｂ（ｇ）に示すように、リセス３２ｂ´を深くしてリセス３２ａを形成する。リセス３２ａの幅は、例えば５００ｎｍ程度とする。リセス３２ａの形成後には、レジストパターン２７を除去する。リセス３２ｂ´の残部がリセス３２ｂとなる。
次いで、図８Ｃ（ｈ）に示すように、化合物半導体積層構造１２上の全面に、ソース電極１４ｓ及びドレイン電極１４ｄを覆う絶縁膜１９を形成する。
その後、図８Ｃ（ｉ）に示すように、ゲート電極用の開口部を形成する予定の領域に開口部２３ａを有するレジストパターン２３を絶縁膜１９上に形成する。そして、レジストパターン２３をマスクとしたドライエッチングを行うことにより、絶縁膜１９に開口部３３を形成する。開口部３３の幅は、例えば６００ｎｍ程度とする。
続いて、レジストパターン２３をマスクとしたドライエッチングを行うことにより、図８Ｃ（ｊ）に示すように、上層１２ｄ３及び中間層１２ｄ２にゲートリセス３４を形成する。このドライエッチングでは、例えばＣｌ2ガスを用いる。ゲートリセス３４の形成後には、レジストパターン２３を除去する。
次いで、図８Ｃ（ｋ）に示すように、第２の参考例と同様にしてゲート電極１３及び絶縁膜１５を形成する。
そして、必要に応じて保護膜及び配線等を形成して、ＧａＮ系ＨＥＭＴ（半導体装置）を完成させる。
（第２の実施形態）
次に、第２の実施形態について説明する。図９は、第２の実施形態に係るＧａＮ系ＨＥＭＴ（化合物半導体装置）の構造を示す断面図である。
第２の実施形態では、図９に示すように、ゲートリセス３４が第１の実施形態よりも深く形成されており、電子供給層１２ｃの一部まで達している。他の構成は第１の実施形態と同様である。
このように構成されたＧａＮ系ＨＥＭＴでは、電子走行層１２ｂの表面近傍の２ＤＥＧが存在する領域まで空乏層４１が広がる。従って、このＧａＮ系ＨＥＭＴは、エンハンスメントモードで動作させることができる。
なお、第２の実施形態に係る化合物半導体装置を製造するためには、例えば、ゲートリセス３４を形成する際のエッチング時間を第１の実施形態よりも長くすればよい。
また、第２の実施形態のゲートリセス３４を第２〜第４の参考例に適用してもよい。
（第５の参考例）
次に、第５の参考例について説明する。図１０は、第５の参考例に係るＧａＮ系ＨＥＭＴ（化合物半導体装置）の構造を示す断面図である。
第２の参考例では、ゲート電極１３が化合物半導体積層構造１２にショットキー接合しているのに対し、第５の参考例では、ゲート電極１３と化合物半導体積層構造１２との間に絶縁膜１９が介在しており、絶縁膜１９がゲート絶縁膜として機能する。つまり、絶縁膜１９に開口部３３が形成されておらず、ＭＩＳ型構造が採用されている。
このような第５の参考例によっても、第２の参考例と同様に、寄生容量の増大を回避しながら電流コラプスを抑制することができる。
なお、絶縁膜１９の材料は特に限定されないが、例えばＳｉ、Ａｌ、Ｈｆ、Ｚｒ、Ｔｉ、Ｔａ又はＷの酸化物、窒化物又は酸窒化物が好ましく、特にＡｌ酸化物が好ましい。また、絶縁膜１９の厚さは、２ｎｍ〜２００ｎｍ、例えば１０ｎｍ程度である。
また、このようなＭＩＳ型構造を第１〜第２の実施形態、第３〜第４の参考例に適用してもよい。このようなＭＩＳ型構造に含まれる絶縁膜１９を得るためには、例えば、単に開口部３３の形成を省略すればよい。図１１に、ＭＩＳ構造を第２の実施形態に適用した場合に得られる構造を示し、図１２に、ＭＩＳ構造及びゲートリセスを第３の参考例に適用した場合に得られる構造を示す。
（第３の実施形態）
第３の実施形態は、ＧａＮ系ＨＥＭＴのディスクリートパッケージに関する。図１３は、第３の実施形態に係るディスクリートパッケージを示す図である。
第３の実施形態では、図１３に示すように、第１〜第２の実施形態のいずれかのＧａＮ系ＨＥＭＴのＨＥＭＴチップ２１０の裏面がはんだ等のダイアタッチ剤２３４を用いてランド（ダイパッド）２３３に固定されている。また、ドレイン電極１４ｄが接続されたドレインパッド２２６ｄに、Ａｌワイヤ等のワイヤ２３５ｄが接続され、ワイヤ２３５ｄの他端が、ランド２３３と一体化しているドレインリード２３２ｄに接続されている。ソース電極１４ｓに接続されたソースパッド２２６ｓにＡｌワイヤ等のワイヤ２３５ｓが接続され、ワイヤ２３５ｓの他端がランド２３３から独立したソースリード２３２ｓに接続されている。ゲート電極１３に接続されたゲートパッド２２６ｇにＡｌワイヤ等のワイヤ２３５ｇが接続され、ワイヤ２３５ｇの他端がランド２３３から独立したゲートリード２３２ｇに接続されている。そして、ゲートリード２３２ｇの一部、ドレインリード２３２ｄの一部及びソースリード２３２ｓの一部が突出するようにして、ランド２３３及びＨＥＭＴチップ２１０等がモールド樹脂２３１によりパッケージングされている。
このようなディスクリートパッケージは、例えば、次のようにして製造することができる。先ず、ＨＥＭＴチップ２１０をはんだ等のダイアタッチ剤２３４を用いてリードフレームのランド２３３に固定する。次いで、ワイヤ２３５ｇ、２３５ｄ及び２３５ｓを用いたボンディングにより、ゲートパッド２２６ｇをリードフレームのゲートリード２３２ｇに接続し、ドレインパッド２２６ｄをリードフレームのドレインリード２３２ｄに接続し、ソースパッド２２６ｓをリードフレームのソースリード２３２ｓに接続する。その後、トランスファーモールド法にてモールド樹脂２３１を用いた封止を行う。続いて、リードフレームを切り離す。
（第４の実施形態）
次に、第４の実施形態について説明する。第４の実施形態は、ＧａＮ系ＨＥＭＴを備えたＰＦＣ（Power Factor Correction）回路に関する。図１４は、第４の実施形態に係るＰＦＣ回路を示す結線図である。
ＰＦＣ回路２５０には、スイッチ素子（トランジスタ）２５１、ダイオード２５２、チョークコイル２５３、コンデンサ２５４及び２５５、ダイオードブリッジ２５６、並びに交流電源（ＡＣ）２５７が設けられている。そして、スイッチ素子２５１のドレイン電極と、ダイオード２５２のアノード端子及びチョークコイル２５３の一端子とが接続されている。スイッチ素子２５１のソース電極と、コンデンサ２５４の一端子及びコンデンサ２５５の一端子とが接続されている。コンデンサ２５４の他端子とチョークコイル２５３の他端子とが接続されている。コンデンサ２５５の他端子とダイオード２５２のカソード端子とが接続されている。また、スイッチ素子２５１のゲート電極にはゲートドライバが接続されている。コンデンサ２５４の両端子間には、ダイオードブリッジ２５６を介してＡＣ２５７が接続される。コンデンサ２５５の両端子間には、直流電源（ＤＣ）が接続される。そして、本実施形態では、スイッチ素子２５１に、第１〜第２の実施形態のいずれかのＧａＮ系ＨＥＭＴが用いられている。
ＰＦＣ回路２５０の製造に際しては、例えば、はんだ等を用いて、スイッチ素子２５１をダイオード２５２及びチョークコイル２５３等に接続する。
（第５の実施形態）
次に、第５の実施形態について説明する。第５の実施形態は、ＧａＮ系ＨＥＭＴを備えた電源装置に関する。図１５は、第５の実施形態に係る電源装置を示す結線図である。
電源装置には、高圧の一次側回路２６１及び低圧の二次側回路２６２、並びに一次側回路２６１と二次側回路２６２との間に配設されるトランス２６３が設けられている。
一次側回路２６１には、第４の実施形態に係るＰＦＣ回路２５０、及びＰＦＣ回路２５０のコンデンサ２５５の両端子間に接続されたインバータ回路、例えばフルブリッジインバータ回路２６０が設けられている。フルブリッジインバータ回路２６０には、複数（ここでは４つ）のスイッチ素子２６４ａ、２６４ｂ、２６４ｃ及び２６４ｄが設けられている。
二次側回路２６２には、複数（ここでは３つ）のスイッチ素子２６５ａ、２６５ｂ及び２６５ｃが設けられている。
本実施形態では、一次側回路２６１を構成するＰＦＣ回路２５０のスイッチ素子２５１、並びにフルブリッジインバータ回路２６０のスイッチ素子２６４ａ、２６４ｂ、２６４ｃ及び２６４ｄに、第１〜第２の実施形態のいずれかのＧａＮ系ＨＥＭＴが用いられている。一方、二次側回路２６２のスイッチ素子２６５ａ、２６５ｂ及び２６５ｃには、シリコンを用いた通常のＭＩＳ型ＦＥＴ（電界効果トランジスタ）が用いられている。
（第６の実施形態）
次に、第６の実施形態について説明する。第６の実施形態は、ＧａＮ系ＨＥＭＴを備えた高周波増幅器に関する。図１６は、第６の実施形態に係る高周波増幅器を示す結線図である。
高周波増幅器には、ディジタル・プレディストーション回路２７１、ミキサー２７２ａ及び２７２ｂ、並びにパワーアンプ２７３が設けられている。
ディジタル・プレディストーション回路２７１は、入力信号の非線形歪みを補償する。ミキサー２７２ａは、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ２７３は、第１〜第２の実施形態のいずれかのＧａＮ系ＨＥＭＴを備えており、交流信号とミキシングされた入力信号を増幅する。なお、本実施形態では、例えば、スイッチの切り替えにより、出力側の信号をミキサー２７２ｂで交流信号とミキシングしてディジタル・プレディストーション回路２７１に送出できる。
なお、化合物半導体積層構造に用いられる化合物半導体層の組成は特に限定されず、例えば、ＧａＮ、ＡｌＮ及びＩｎＮ等の窒化物を用いることができる。また、これらの混晶を用いることもできる。
また、ゲート電極、ソース電極及びドレイン電極の構造は上述の実施形態のものに限定されない。例えば、これらが単層から構成されていてもよい。また、これらの形成方法はリフトオフ法に限定されない。更に、オーミック特性が得られるのであれば、ソース電極及びドレイン電極の形成後の熱処理を省略してもよい。また、ゲート電極に対して熱処理を行ってもよい。
また、基板として、炭化シリコン（ＳｉＣ）基板、サファイア基板、シリコン基板、ＧａＮ基板又はＧａＡｓ基板等を用いてもよい。基板が、導電性、半絶縁性又は絶縁性のいずれであってもよい。各層の厚さ及び材料等も上述の実施形態のものに限定されない。
次に、本願発明者が行った実験について説明する。
（第１の実験）
第１の実験では、図１に示す第１の参考例、第２の参考例、第３の参考例の３端子特性を測定した。この結果を図１７に示す。図１７（ａ）は第１の参考例の３端子特性を示し、図１７（ｂ）は第２の参考例の３端子特性を示し、図１７（ｃ）は第３の参考例の３端子特性を示す。また、横軸はソース−ドレイン間電圧Ｖｄｓを示し、縦軸はソース−ドレイン間電流Ｉｄｓを示す。
図１７に示すように、第１の参考例と比較して、第２の参考例及び第３の参考例では、電流コラプスが大幅に抑制された。また、Ｓパラメータの測定結果から、寄生容量Ｃgs及び寄生容量Ｃdsがほぼ半減していることも確認された。
（第２の実験）
第２の実験では、電子濃度分布に関するシミュレーションを行った。第２の参考例に相当する単一のリセス３２が形成された構造（図２Ａ参照）についての結果を図１８（ａ）に示す。第３の参考例に相当する深さが異なる２つのリセス３２ａ及び３２ｂが連続して形成された構造（図４参照）についての結果を図１８（ｂ）に示す。第４の参考例に相当する２つのリセス３２ｃ及び３２ｄが互いから離間して形成された構造（図６参照）についての結果を図１８（ｃ）に示す。図１８中の太線は、化合物半導体層の表面からの電子濃度が１×１０ 13 ｃｍ-3となる領域の深さを示しており、この勾配が電界強度に相関する。シミュレーションの結果から、第２の参考例に相当する構造に比べると第３、第４の参考例に相当する構造の方が、電界強度の低減に寄与することが明らかとなった。
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）
基板と、
前記基板上方に形成された窒化物の化合物半導体積層構造と、
前記化合物半導体積層構造上方に形成されたゲート電極、ソース電極及びドレイン電極と、
を有し、
前記化合物半導体積層構造の表面に、平面視で前記ゲート電極と前記ドレイン電極との間に位置するリセスが形成されていることを特徴とする化合物半導体装置。
（付記２）
前記化合物半導体積層構造は、
窒化物の電子走行層と、
前記電子走行層上方に形成された窒化物の電子供給層と、
前記電子供給層上方に形成された窒化物の表面層と、
を有し、
前記リセスは前記表面層に形成されていることを特徴とする付記１に記載の化合物半導体装置。
（付記３）
前記表面層はＧａＮ層を有し、
前記リセスの底面に前記ＧａＮ層が現れていることを特徴とする付記２に記載の化合物半導体装置。
（付記４）
前記リセスに、前記ゲート電極と前記ドレイン電極とを結ぶ方向において深さが異なる段差が存在することを特徴とする付記１乃至３のいずれか１項に記載の化合物半導体装置。
（付記５）
前記リセスは、前記ゲート電極と前記ドレイン電極とを結ぶ方向において複数に分割して形成されていることを特徴とする付記１乃至４のいずれか１項に記載の化合物半導体装置。
（付記６）
前記表面層は、
ＧａＮの下層と、
前記下層上に形成されたＡｌＧａＮの中間層と、
前記中間層上に形成されたＧａＮの上層と、
を有することを特徴とする付記２乃至５のいずれか１項に記載の化合物半導体装置。
（付記７）
前記化合物半導体積層構造の表面にゲートリセスが形成されており、
前記ゲート電極の一部が前記ゲートリセス内に位置することを特徴とする付記１乃至６のいずれか１項に記載の化合物半導体装置。
（付記８）
前記ゲート電極と前記化合物半導体積層構造との間に形成されたゲート絶縁膜を有することを特徴とする付記１乃至７のいずれか１項に記載の化合物半導体装置。
（付記９）
前記リセスは、平面視で前記ゲート電極と前記ドレイン電極との間の領域を二分していることを特徴とする付記１乃至８のいずれか１項に記載の化合物半導体装置。
（付記１０）
付記１乃至９のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。
（付記１１）
付記１乃至９のいずれか１項に記載の化合物半導体装置を有することを特徴とする高出力増幅器。
（付記１２）
基板上方に窒化物の化合物半導体積層構造を形成する工程と、
前記化合物半導体積層構造上方にゲート電極、ソース電極及びドレイン電極を形成する工程と、
前記化合物半導体積層構造の表面に、平面視で前記ゲート電極と前記ドレイン電極との間に位置するリセスを形成する工程と、
を有することを特徴とする化合物半導体装置の製造方法。
（付記１３）
前記化合物半導体積層構造を形成する工程は、
窒化物の電子走行層を形成する工程と、
前記電子走行層上方に窒化物の電子供給層を形成する工程と、
前記電子供給層上方に窒化物の表面層を形成する工程と、
を有し、
前記リセスを前記表面層に形成することを特徴とする付記１２に記載の化合物半導体装置の製造方法。
（付記１４）
前記表面層としてＧａＮ層を形成し、
前記リセスを形成する際に、前記リセスの底面に前記ＧａＮ層を残存させることを特徴とする付記１３に記載の化合物半導体装置の製造方法。
（付記１５）
前記リセスに、前記ゲート電極と前記ドレイン電極とを結ぶ方向において深さが異なる段差を設けることを特徴とする付記１２乃至１４のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１６）
前記リセスを、前記ゲート電極と前記ドレイン電極とを結ぶ方向において複数に分割して形成することを特徴とする付記１２乃至１５のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１７）
前記表面層を形成する工程は、
ＧａＮの下層を形成する工程と、
前記下層上にＡｌＧａＮの中間層を形成する工程と、
前記中間層上にＧａＮの上層を形成する工程と、
を有することを特徴とする付記１３乃至１６のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１８）
前記化合物半導体積層構造の表面にゲートリセスを形成する工程を有し、
前記ゲート電極の一部を前記ゲートリセス内に位置させることを特徴とする付記１２乃至１７のいずれか１項に記載の化合物半導体装置の製造方法。
（付記１９）
前記ゲート電極と前記化合物半導体積層構造との間に位置するゲート絶縁膜を形成する工程を有することを特徴とする付記１２乃至１８のいずれか１項に記載の化合物半導体装置の製造方法。
（付記２０）
前記リセスを、平面視で前記ゲート電極と前記ドレイン電極との間の領域を二分するように形成することを特徴とする付記１２乃至１９のいずれか１項に記載の化合物半導体装置。
１１：基板
１２：化合物半導体積層構造
１３：ゲート電極
１４ｓ：ソース電極
１４ｄ：ドレイン電極
３２、３２ａ、３２ｂ、３２ｃ、３２ｄ：リセス

Claims (8)

  1. 基板と、
    前記基板上方に形成された窒化物の化合物半導体積層構造と、
    前記化合物半導体積層構造上方に形成されたゲート電極、ソース電極及びドレイン電極と、
    を有し、
    前記化合物半導体積層構造は、
    窒化物の電子走行層と、
    前記電子走行層上方に形成された窒化物の電子供給層と、
    前記電子供給層上方に形成された窒化物の表面層と、
    を有し、
    前記表面層は、
    ＧａＮの下層と、
    前記下層上に形成されたＡｌＧａＮの中間層と、
    前記中間層上に形成されたＧａＮの上層と、
    を有し、
    前記表面層に、平面視で前記ゲート電極と前記ドレイン電極との間に位置するリセスが形成されていることを特徴とする化合物半導体装置。
  2. 前記リセスの底面に前記下層が現れていることを特徴とする請求項１に記載の化合物半導体装置。
  3. 前記リセスに、前記ゲート電極と前記ドレイン電極とを結ぶ方向において深さが異なる段差が存在することを特徴とする請求項１又は２に記載の化合物半導体装置。
  4. 前記リセスは、前記ゲート電極と前記ドレイン電極とを結ぶ方向において複数に分割して形成されていることを特徴とする請求項１乃至３のいずれか１項に記載の化合物半導体装置。
  5. 前記化合物半導体積層構造の表面にゲートリセスが形成されており、
    前記ゲート電極の一部が前記ゲートリセス内に位置することを特徴とする請求項１乃至４のいずれか１項に記載の化合物半導体装置。
  6. 請求項１乃至５のいずれか１項に記載の化合物半導体装置を有することを特徴とする電源装置。
  7. 請求項１乃至５のいずれか１項に記載の化合物半導体装置を有することを特徴とする高出力増幅器。
  8. 基板上方に窒化物の化合物半導体積層構造を形成する工程と、
    前記化合物半導体積層構造上方にゲート電極、ソース電極及びドレイン電極を形成する工程と、
    を有し、
    前記化合物半導体積層構造を形成する工程は、
    窒化物の電子走行層を形成する工程と、
    前記電子走行層上方に窒化物の電子供給層を形成する工程と、
    前記電子供給層上方に窒化物の表面層を形成する工程と、
    を有し、
    前記表面層を形成する工程は、
    ＧａＮの下層を形成する工程と、
    前記下層上にＡｌＧａＮの中間層を形成する工程と、
    前記中間層上にＧａＮの上層を形成する工程と、
    を有し、
    前記表面層に、平面視で前記ゲート電極と前記ドレイン電極との間に位置するリセスを形成する工程を有することを特徴とする化合物半導体装置の製造方法。
JP2011268237A 2011-12-07 2011-12-07 化合物半導体装置及びその製造方法 Active JP5790461B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2011268237A JP5790461B2 (ja) 2011-12-07 2011-12-07 化合物半導体装置及びその製造方法
TW101139283A TWI543367B (zh) 2011-12-07 2012-10-24 化合物半導體裝置及其製造方法
US13/664,745 US9324821B2 (en) 2011-12-07 2012-10-31 Compound semiconductor device and manufacturing method of the same
CN201210458928.5A CN103151370B (zh) 2011-12-07 2012-11-14 化合物半导体器件及其制造方法
KR1020120129914A KR101396099B1 (ko) 2011-12-07 2012-11-16 화합물 반도체 장치 및 그 제조 방법
US15/076,076 US9722037B2 (en) 2011-12-07 2016-03-21 Compound semiconductor device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011268237A JP5790461B2 (ja) 2011-12-07 2011-12-07 化合物半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013120854A JP2013120854A (ja) 2013-06-17
JP5790461B2 true JP5790461B2 (ja) 2015-10-07

Family

ID=48549340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011268237A Active JP5790461B2 (ja) 2011-12-07 2011-12-07 化合物半導体装置及びその製造方法

Country Status (5)

Country Link
US (2) US9324821B2 (ja)
JP (1) JP5790461B2 (ja)
KR (1) KR101396099B1 (ja)
CN (1) CN103151370B (ja)
TW (1) TWI543367B (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6252122B2 (ja) * 2013-11-13 2017-12-27 富士通株式会社 半導体装置及び半導体装置の製造方法
US10229978B2 (en) 2014-06-06 2019-03-12 Delta Electronics, Inc. Semiconductor device and manufacturing method thereof
JP6311668B2 (ja) * 2015-07-10 2018-04-18 株式会社デンソー 半導体装置
ITUB20155536A1 (it) * 2015-11-12 2017-05-12 St Microelectronics Srl Transistore hemt di tipo normalmente spento includente una trincea contenente una regione di gate e formante almeno un gradino, e relativo procedimento di fabbricazione
JP7100241B2 (ja) * 2017-12-20 2022-07-13 富士通株式会社 化合物半導体装置及びその製造方法
JP2019192698A (ja) * 2018-04-19 2019-10-31 富士通株式会社 半導体装置、半導体装置の製造方法及び増幅器
JP7155482B2 (ja) * 2018-09-13 2022-10-19 住友電工デバイス・イノベーション株式会社 半導体装置
EP3855486B1 (en) * 2018-11-13 2023-08-30 Mitsubishi Electric Corporation High-frequency amplifier and high-frequency amplifier module
TWI680503B (zh) * 2018-12-26 2019-12-21 杰力科技股份有限公司 氮化鎵高電子移動率電晶體的閘極結構的製造方法
TWI679770B (zh) 2018-12-26 2019-12-11 杰力科技股份有限公司 氮化鎵高電子移動率電晶體及其閘極結構
TWI686873B (zh) * 2019-05-09 2020-03-01 世界先進積體電路股份有限公司 半導體裝置及其製造方法
US11398546B2 (en) 2019-08-06 2022-07-26 Vanguard International Semiconductor Corporation Semiconductor devices and methods for fabricating the same
CN112397582B (zh) 2019-08-14 2024-05-14 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
US20210126120A1 (en) * 2019-10-23 2021-04-29 Analog Devices, Inc. Modification of electric fields of compound semiconductor devices
CN113224156B (zh) * 2021-04-22 2023-02-10 华为技术有限公司 一种氮化镓器件、开关功率管、驱动电路及其制作方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10178024A (ja) * 1996-12-18 1998-06-30 Matsushita Electric Ind Co Ltd 電界効果型トランジスタ及びその製造方法
JP4670121B2 (ja) 1999-08-19 2011-04-13 富士通株式会社 半導体装置
US7298123B2 (en) * 2000-02-08 2007-11-20 The Furukawa Electric Co., Ltd. Apparatus and circuit for power supply, and apparatus for controlling large current load
JP2005159117A (ja) * 2003-11-27 2005-06-16 Toshiba Corp 窒化物系半導体装置
JP2005203544A (ja) * 2004-01-15 2005-07-28 Mitsubishi Electric Corp 窒化物半導体装置とその製造方法
JP5093991B2 (ja) 2005-03-31 2012-12-12 住友電工デバイス・イノベーション株式会社 半導体装置
JP4967708B2 (ja) * 2007-02-27 2012-07-04 富士通株式会社 化合物半導体装置及びそれを用いたドハティ増幅器
JP4729067B2 (ja) * 2008-03-31 2011-07-20 古河電気工業株式会社 電界効果トランジスタ
JP5487613B2 (ja) * 2008-12-19 2014-05-07 富士通株式会社 化合物半導体装置及びその製造方法
JP5487631B2 (ja) * 2009-02-04 2014-05-07 富士通株式会社 化合物半導体装置及びその製造方法
JP5587564B2 (ja) 2009-06-19 2014-09-10 ルネサスエレクトロニクス株式会社 電界効果トランジスタおよび電界効果トランジスタの製造方法
WO2010151721A1 (en) * 2009-06-25 2010-12-29 The Government Of The United States Of America, As Represented By The Secretary Of The Navy Transistor with enhanced channel charge inducing material layer and threshold voltage control
JP5638225B2 (ja) 2009-11-11 2014-12-10 三菱電機株式会社 へテロ接合電界効果トランジスタ及びその製造方法
JP5577681B2 (ja) * 2009-11-30 2014-08-27 住友電気工業株式会社 半導体装置
JP5703565B2 (ja) 2010-01-12 2015-04-22 住友電気工業株式会社 化合物半導体装置
JP2011171595A (ja) 2010-02-19 2011-09-01 Fujitsu Ltd 化合物半導体装置の製造方法及び化合物半導体装置
WO2011108063A1 (ja) * 2010-03-01 2011-09-09 富士通株式会社 化合物半導体装置及びその製造方法
KR101103774B1 (ko) 2010-03-18 2012-01-06 페어차일드코리아반도체 주식회사 리세스 게이트 에지 구조의 질화물계 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
JP2013120854A (ja) 2013-06-17
CN103151370B (zh) 2016-02-17
US20160204242A1 (en) 2016-07-14
KR20130064012A (ko) 2013-06-17
TWI543367B (zh) 2016-07-21
US20130146889A1 (en) 2013-06-13
US9324821B2 (en) 2016-04-26
US9722037B2 (en) 2017-08-01
TW201324773A (zh) 2013-06-16
CN103151370A (zh) 2013-06-12
KR101396099B1 (ko) 2014-05-15

Similar Documents

Publication Publication Date Title
JP5790461B2 (ja) 化合物半導体装置及びその製造方法
JP5874173B2 (ja) 化合物半導体装置及びその製造方法
TWI452696B (zh) 化合物半導體裝置及其製造方法
JP6186832B2 (ja) 化合物半導体装置及びその製造方法
TWI472036B (zh) 化合物半導體裝置及其製造方法
JP5890991B2 (ja) 化合物半導体装置及びその製造方法
JP2013207102A (ja) 化合物半導体装置及びその製造方法
JP6540461B2 (ja) 半導体装置及び半導体装置の製造方法
WO2014050054A1 (ja) 半導体装置
KR101437274B1 (ko) 화합물 반도체 장치 및 그 제조 방법
US20140197889A1 (en) Semiconductor device, method for manufacturing the same, power supply device, and high-frequency amplifier
JP6839362B2 (ja) 半導体装置及びその製造方法
JP7163806B2 (ja) 化合物半導体装置、化合物半導体装置の製造方法及び増幅器
JP6372172B2 (ja) 化合物半導体装置及びその製造方法
JP2014207379A (ja) 化合物半導体装置及びその製造方法
JP6221345B2 (ja) 化合物半導体装置及びその製造方法
JP6216559B2 (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150707

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150720

R150 Certificate of patent or registration of utility model

Ref document number: 5790461

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150