JP5787921B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP5787921B2 JP5787921B2 JP2013035876A JP2013035876A JP5787921B2 JP 5787921 B2 JP5787921 B2 JP 5787921B2 JP 2013035876 A JP2013035876 A JP 2013035876A JP 2013035876 A JP2013035876 A JP 2013035876A JP 5787921 B2 JP5787921 B2 JP 5787921B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- write
- transfer voltage
- transfer
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
- G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
Description
NAND型フラッシュメモリでは、データ消去動作は通常ブロック単位で行われる。データ消去動作では、セルウェルに消去パルス電圧Vera(10V〜30V程度)が、選択ブロック内の全ワード線WLに0Vが印加される。FNトンネル電流により各メモリセルMCの浮遊ゲート電極の電荷がセルウェル側に引き抜かれ、メモリセルMCの閾値電圧が低下する。この時、選択ゲートトランジスタS1、S2のゲート酸化膜が破壊されないようにするため、選択ゲート線SG1、SG2はフローティング状態とする。
図3は、書き込み動作時にNANDセルユニットに印加される電圧を説明する図である。書き込み動作は、ページ単位で実行される。書き込み動作中、選択ブロック内の選択されたワード線(WLn)には書き込み電圧Vpgmを印加する。nは0≦n≦31を満たす整数である。
データ読み出し動作は、NANDセルユニット10内の選択メモリセルMCが接続されたワード線WL(選択ワード線WLn)に読み出し電圧0Vを与える。また、非選択メモリセルMCが接続されたワード線WL(非選択ワード線WL0、WL1、・・・、WLn−1、WLn+1、・・・、WL31)には読み出しパス電圧Vreadを印加する。このとき、NANDセルユニット10に電流が流れるか否かをセンスアンプ回路2で検出して、データの判定を行う。
データ読み出し時、設定された閾値電圧状態と読み出し電圧0Vとの間には、データの信頼性を保証するマージンが必要である。従って、データ消去動作及び書き込み動作において、“0”データの閾値電圧分布の下限値Vpv及び“1”データの閾値電圧分布の上限値Vevが、電圧0Vとの間で適切なマージンを有するような制御が必要となる(図2参照)。
図4は、書き込みベリファイ動作後において再度書き込み動作を行う場合に、書き込み電圧Vpgmがステップアップする様子を示す図である。再度書き込み動作を行う場合、書き込み電圧Vpgmは、初期値Vpgm0よりもステップアップ値ΔVpgm(>0)だけ大きい電圧(Vpgm0+ΔVpgm)に設定される。この再設定後の大きな書き込みパルス電圧Vpgm=Vpgm0+ΔVpgmによっても書き込み不十分のメモリセルMCがある場合、更にステップアップ値ΔVpgmだけ書き込みパルス電圧を大きくするステップアップ動作を行う(Vpgm=Vpgm0+2ΔVpgmとする)。以下、データ書き込みが完了するまで書き込み動作、書き込みベリファイ動作、ステップアップ動作を繰り返す。繰り返し回数が多くなるほど、書き込みパルス電圧VpgmはΔVpgmずつステップアップする。なお、ステップアップ幅は均等にΔVpgmずつ増加させるものに限られず、書き込みパルス電圧Vpgmは1つ前の書き込みパルス電圧より大きくなるような値であればよい。
上述したように、書き込み電圧Vpgmは、書き込みベリファイ動作の結果に従って電圧ΔVpgmずつステップアップする。ここで、第1転送電圧Vpass1及び第2転送電圧Vpass2は、以下のように制御することができる。
2 センスアンプ回路
3 ロウデコーダ
4 コントローラ
5 入出力バッファ
6 ROMフューズ
7 電圧発生回路
10 NANDセルユニット(NANDストリング)
Claims (6)
- 複数の不揮発性のメモリセルが配列されたメモリセルアレイと、
選択メモリセルに対し書き込み電圧を印加する書き込み動作、データ書き込みが完了したか否かを確認するベリファイ動作、及びデータ書き込みが完了しなかった場合に前記書き込み電圧を所定のステップアップ電圧の分だけ上昇させるステップアップ動作を繰り返す制御部と、
を備え、
前記制御部は、前記書き込み動作時に、
前記書き込み電圧が第1所定値に達するまでの間、前記選択メモリセルに隣接する第1非選択メモリセルに対し前記書き込み電圧より電圧値の小さい第1転送電圧を、前記書き込み電圧の上昇に伴い昇圧又は降圧させながら印加し、前記選択メモリセルに隣接しない第2非選択メモリセルに対し前記第1転送電圧より電圧値の小さい第2転送電圧を印加し、
前記書き込み電圧が第1所定値に達した場合に、前記第1転送電圧を前記第2転送電圧と同じ電圧値に降圧し、
前記書き込み電圧が前記第1所定値より大きい第2所定値に達すると、前記第1転送電圧を昇圧し、
前記書き込み電圧が前記第2所定値より大きい第3所定値に達すると、前記第1転送電圧を前記第2転送電圧と同じ電圧値に降圧し、
前記書き込み電圧が前記第3所定値より大きい第4所定値に達すると、前記第1転送電圧及び第2転送電圧を昇圧することを特徴とする不揮発性半導体記憶装置。 - 複数の不揮発性のメモリセルが配列されたメモリセルアレイと、
選択メモリセルに対し書き込み電圧を印加する書き込み動作、データ書き込みが完了したか否かを確認するベリファイ動作、及びデータ書き込みが完了しなかった場合に前記書き込み電圧を所定のステップアップ電圧の分だけ上昇させるステップアップ動作を繰り返す制御部と、
を備え、
前記制御部は、前記書き込み動作時に、前記選択メモリセルに隣接する第1非選択メモリセルに対し前記書き込み電圧より電圧値の小さい第1転送電圧を印加し、前記選択メモリセルに隣接しない第2非選択メモリセルに対し前記第1転送電圧より電圧値の小さい第2転送電圧を印加するものであり、
前記制御部は、前記書き込み電圧が第1所定値に達した場合に、前記第1転送電圧を前記第2転送電圧と同じ電圧値に降圧することを特徴とする不揮発性半導体記憶装置。 - 前記制御部は、前記書き込み電圧が前記第1所定値に達するまで、前記書き込み電圧の上昇に伴い、前記第1転送電圧を昇圧させることを特徴とする請求項2に記載の不揮発性半導体記憶装置。
- 前記制御部は、前記書き込み電圧が前記第1所定値に達するまで、前記書き込み電圧の上昇に伴い、前記第1転送電圧を降圧させることを特徴とする請求項2に記載の不揮発性半導体記憶装置。
- 前記制御部は、前記書き込み電圧が前記第1所定値より大きい第2所定値に達すると、前記第1転送電圧を昇圧し、前記書き込み電圧が前記第2所定値より大きい第3所定値に達すると、前記第1転送電圧を前記第2転送電圧と同じ電圧値に降圧することを特徴とする請求項2乃至4のいずれかに記載の不揮発性半導体記憶装置。
- 前記制御部は、前記書き込み電圧が前記第3所定値より大きい第4所定値に達すると、前記第1転送電圧及び第2転送電圧を昇圧することを特徴とする請求項5に記載の不揮発性半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013035876A JP5787921B2 (ja) | 2013-02-26 | 2013-02-26 | 不揮発性半導体記憶装置 |
US13/935,761 US20140241068A1 (en) | 2013-02-26 | 2013-07-05 | Non-volatile semiconductor storage device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013035876A JP5787921B2 (ja) | 2013-02-26 | 2013-02-26 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014164785A JP2014164785A (ja) | 2014-09-08 |
JP5787921B2 true JP5787921B2 (ja) | 2015-09-30 |
Family
ID=51387983
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013035876A Expired - Fee Related JP5787921B2 (ja) | 2013-02-26 | 2013-02-26 | 不揮発性半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20140241068A1 (ja) |
JP (1) | JP5787921B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102396116B1 (ko) | 2015-09-25 | 2022-05-10 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 |
JP2022035525A (ja) | 2020-08-21 | 2022-03-04 | キオクシア株式会社 | 半導体記憶装置の動作条件の調整方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4405405B2 (ja) * | 2004-04-15 | 2010-01-27 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2009205728A (ja) * | 2008-02-27 | 2009-09-10 | Toshiba Corp | Nand型不揮発性半導体メモリ |
JP2011018397A (ja) * | 2009-07-09 | 2011-01-27 | Toshiba Corp | Nand型フラッシュメモリ |
-
2013
- 2013-02-26 JP JP2013035876A patent/JP5787921B2/ja not_active Expired - Fee Related
- 2013-07-05 US US13/935,761 patent/US20140241068A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2014164785A (ja) | 2014-09-08 |
US20140241068A1 (en) | 2014-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4902002B1 (ja) | 不揮発性半導体記憶装置 | |
JP5072723B2 (ja) | 不揮発性半導体記憶装置 | |
JP4901348B2 (ja) | 半導体記憶装置およびその制御方法 | |
JP5268882B2 (ja) | 不揮発性半導体記憶装置 | |
US9070474B2 (en) | Nonvolatile semiconductor memory device | |
JP2008084471A (ja) | 半導体記憶装置 | |
JP2008135100A (ja) | 半導体記憶装置及びそのデータ消去方法 | |
US8848447B2 (en) | Nonvolatile semiconductor memory device using write pulses with different voltage gradients | |
JP5565948B2 (ja) | 半導体メモリ | |
US20090059670A1 (en) | Nonvolatile semiconductor memory device | |
JP2014225310A (ja) | 不揮発性半導体記憶装置 | |
JP2010211883A (ja) | 不揮発性半導体記憶装置 | |
JP2013200932A (ja) | 不揮発性半導体記憶装置 | |
JP2011018397A (ja) | Nand型フラッシュメモリ | |
JP2012084207A (ja) | 不揮発性半導体記憶装置 | |
JP2012119019A (ja) | 不揮発性半導体記憶装置 | |
US8422301B2 (en) | Nonvolatile semiconductor memory device and operating method thereof | |
JP2017097927A (ja) | Nand型フラッシュメモリとそのプログラム方法 | |
WO2006059375A1 (ja) | 半導体装置および半導体装置の制御方法 | |
US8599620B2 (en) | Nonvolatile semiconductor memory device | |
JP2011233209A (ja) | 半導体記憶装置 | |
JP2012123856A (ja) | 不揮発性半導体記憶装置 | |
US20130083602A1 (en) | Nonvolatile semiconductor memory device | |
JP5787921B2 (ja) | 不揮発性半導体記憶装置 | |
JP2017054567A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150602 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150618 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150707 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150728 |
|
LAPS | Cancellation because of no payment of annual fees |