JP5776418B2 - 半導体記憶装置及び半導体記憶装置の制御方法 - Google Patents
半導体記憶装置及び半導体記憶装置の制御方法 Download PDFInfo
- Publication number
- JP5776418B2 JP5776418B2 JP2011167132A JP2011167132A JP5776418B2 JP 5776418 B2 JP5776418 B2 JP 5776418B2 JP 2011167132 A JP2011167132 A JP 2011167132A JP 2011167132 A JP2011167132 A JP 2011167132A JP 5776418 B2 JP5776418 B2 JP 5776418B2
- Authority
- JP
- Japan
- Prior art keywords
- bit line
- switch
- data
- line pair
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Static Random-Access Memory (AREA)
Description
図1に示すように、半導体記憶装置の制御部10は、グローバル制御回路(Global Control)11と、メモリ部20に含まれる2つのメモリブロックに対応するブロック制御回路12,13を有している。
図4は1ビットのデータに対応するメモリ部20、即ち図1に示す入力データDI[0]及び出力データDO[0]に対応するメモリ部20を示す。なお、図4において、ビット位置を示す[0]を省略する。
グローバル入出力回路21は、ライトアンプWAG及びリードアンプRAG、センスアンプSAG、イコライザEQG、スイッチSW1〜SW4、インバータ31〜34を含む。
図4に示すように、ローカル入出力回路22aは、センスアンプSA0、イコライザEQ0、コラムスイッチCSW0、スイッチSW01,SW02、インバータ41〜46を含む。
センスアンプSA1には、インバータ53,54を介してセンスアンプイネーブル信号SAE_L1が供給される。センスアンプSA1は、Hレベルのセンスアンプイネーブル信号SAE_L1に応答して活性化し、Lレベルのセンスアンプイネーブル信号SAE_L1に応答して非活性化する。活性化したセンスアンプSA1は、ローカルビット線対LBL1,LBLX1の電位差を増幅する。
[書き込み動作(Write Cycle)]
図6に示すように、書き込み動作の開始時において、図1に示すグローバル制御回路11は、Lレベルのイコライズ信号EQD_Gと、Lレベルのセンスアンプイネーブル信号SAE_Gを生成する。Lレベルのイコライズ信号EQD_Gにより、図4に示すスイッチSW1,SW2がオンし、ライトアンプWAGにデータビット線対DBL,DBLXが接続される。このとき、Lレベルのイコライズ信号EQD_GによりスイッチSW3,SW4がオフするため、グローバルビット線対GBL,GBLXはデータビット線対DBL,DBLXから切り離されている。イコライザEQGは、Lレベルのイコライズ信号EQD_Gに応答して活性化し、グローバルビット線対GBL,GBLXをHレベルにプリチャージする。センスアンプSAGは、Lレベルのセンスアンプイネーブル信号SAE_Gにより非活性化状態にある。
図6に示すように、読み出し動作の開始時において、図1に示すグローバル制御回路11は、Lレベルのイコライズ信号EQD_Gと、Lレベルのセンスアンプイネーブル信号SAE_Gを生成する。Lレベルのイコライズ信号EQD_Gにより、図4に示すスイッチSW1,SW2がオンし、ライトアンプWAGにデータビット線対DBL,DBLXが接続される。このとき、Lレベルのイコライズ信号EQD_GによりスイッチSW3,SW4がオフするため、グローバルビット線対GBL,GBLXはデータビット線対DBL,DBLXから切り離されている。イコライザEQGは、Lレベルのイコライズ信号EQD_Gに応答して活性化し、グローバルビット線対GBL,GBLXをHレベルにプリチャージする。センスアンプSAGは、Lレベルのセンスアンプイネーブル信号SAE_Gにより非活性化状態にある。
(1)グローバル入出力回路21のライトアンプWAG及びリードアンプRAGは一対のスイッチSW1,SW2を介してデータビット線対DBL,DBLXと接続されている。データビット線対DBL,DBLXは、スイッチSW3,SW4を介して、グローバル入出力回路21と各ブロック22,23との間でデータを転送するグローバルビット線対GBL,GBLXとそれぞれ接続されている。
・ブロックの数を適宜変更してもよい。
・上記実施形態のセンスアンプSAG,SA0,SA1はクロスカップル接続した2つのインバータ回路により接続されたビット線の電位差を増幅した。これに対し、差動増幅型のセンスアンプを用いても良い。
・SRAM以外のメモリ、例えば,ダイナミックランダムアクセスメモリ(DRAM:Dynamic Random Access Memory)に具体化してもよい。
(付記1)
メモリセルを含む複数のブロックと、
前記複数のブロックに対して共通に設けられた入出力回路と、
前記入出力回路と前記複数のブロックとの間でデータを転送するグローバルビット線と、
前記複数のブロックと前記入出力回路を制御する制御部と
を有し、
前記入出力回路は、前記メモリセルに対する書き込みデータが入力されるライトアンプと、前記ライトアンプと第1のスイッチを介して接続されるデータビット線と、前記データビット線と前記グローバルビット線との間に接続された第2のスイッチを含み、
前記制御部は、前記ライトアンプによって前記データビット線を駆動した後、前記第1のスイッチをオフし、前記第2のスイッチをオンする、
ことを特徴とする半導体記憶装置。
(付記2)
前記複数のブロックは、前記グローバルビット線と第3のスイッチを介して接続されたローカルビット線と、前記メモリセルが接続されたビット線をコラム選択信号に応じて前記ローカルビット線に接続するコラムスイッチを有し、
前記制御部は、前記第3のスイッチを、前記複数のブロックのうちの1つを選択するブロック選択信号に応じてオンオフ制御する、
ことを特徴とする付記1記載の半導体記憶装置。
(付記3)
前記複数のブロックは、前記ローカルビット線に接続されたセンスアンプを有し、
前記制御部は、読み出し動作において、前記第3のスイッチがオフ状態で前記センスアンプを活性化して前記ローカルビット線の電位を増幅した後、前記第3のスイッチをオンする、
ことを特徴とする付記2記載の半導体記憶装置。
(付記4)
前記入出力回路は、前記データビット線に接続されたセンスアンプと、前記第1のスイッチを介して前記データビット線と接続されるリードアンプを有し、
前記制御部は、読み出し動作において、前記第2のスイッチをオフし、前記センスアンプを活性化して前記データビット線の電位を増幅し、前記第1のスイッチをオンし、
前記リードアンプは前記データビット線の電位に応じたデータを出力する、
ことを特徴とする付記1〜3のうちの何れか一に記載の半導体記憶装置。
(付記5)
前記入出力回路は、前記第2のスイッチをオフするとき、前記グローバルビット線を所定の電位とするイコライザを有する、ことを特徴とする付記1〜4のうちの何れか一に記載の半導体記憶装置。
(付記6)
前記イコライザは、制御信号に基づいて生成される駆動信号に基づいて前記グローバルビット線を所定の電位とし、
前記制御部は、前記第2のスイッチを制御する前記駆動信号を生成し、
前記第1のスイッチは前記駆動信号を論理反転した信号に基づいてオンオフする、
ことを特徴とする付記5記載の半導体記憶装置。
(付記7)
メモリセルを含む複数のブロックに対して共通に設けられた入出力回路のライトアンプは、前記メモリセルに対する書き込みデータに応じて第1のスイッチを介して接続されるデータビット線を駆動し、
前記第1のスイッチをオフし、
前記データビット線と、前記入出力回路と前記複数のブロックとの間でデータを転送するグローバルビット線との間に接続された第2のスイッチをオンする、
ことを特徴とする半導体記憶装置の制御方法。
(付記8)
読み出し動作において、前記メモリセルに記憶されたデータを、前記ビット線を介してローカルビット線に読み出し、前記ローカルビット線と前記グローバルビット線との間に接続された第3のスイッチがオフ状態でセンスアンプを活性化して前記ローカルビット線の電位を増幅した後、前記第3のスイッチをオンする、
ことを特徴とする付記7記載の半導体記憶装置の制御方法。
(付記9)
前記グローバルビット線とローカルビット線との間に接続された第3のスイッチをオフし、
前記書き込みデータの対象となるブロックに含まれるセンスアンプは、前記ローカルビット線の電位を増幅し、
前記ローカルビット線にコラムスイッチによりビット線を接続し、
前記メモリセルは、前記ビット線の電位を保持する、
ことを特徴とする付記7又は8記載の半導体記憶装置の制御方法。
(付記10)
読み出し動作において、前記第2のスイッチをオフし、前記データビット線に接続されたセンスアンプを活性化して前記データビット線の電位を増幅し、前記第1のスイッチをオンし、前記リードアンプは前記データビット線の電位に応じたデータを出力する、
ことを特徴とする付記8記載の半導体記憶装置の制御方法。
(付記11)
前記第2のスイッチをオフし、前記グローバルビット線を所定の電位にプリチャージする、ことを特徴とする付記7〜10のうちの何れか一に記載の半導体記憶装置の制御方法。
21 制御回路
22,23 ブロック
GBL,GBLX グローバルビット線
DBL,DBLX データビット線
LBL0,LBLX0,LBL1,LBLX1 ローカルビット線
BL0,BLX0,BL1,BLX1 ビット線
SW1,SW2 スイッチ
SW3,SW4 スイッチ
SW01,SW02,SW11,SW12 スイッチ
WAG ライトアンプ
RAG リードアンプ
SAG センスアンプ
SA0,SA1 センスアンプ
EQG イコライザ
EQ0,EQ1 イコライザ
CSW0,CSW1 コラムスイッチ
MC メモリセル
Claims (6)
- メモリセルを含む複数のブロックと、
前記複数のブロックに対して共通に設けられた入出力回路と、
前記入出力回路と前記複数のブロックとの間でデータを転送するグローバルビット線と、
前記複数のブロックと前記入出力回路を制御する制御部と
を有し、
前記入出力回路は、
前記メモリセルに対する書き込みデータが入力されるライトアンプと、
前記ライトアンプの出力端子に一端が接続され、データビット線に他端が接続された第1のスイッチと、
前記データビット線に一端が接続され、前記グローバルビット線に他端が接続された第2のスイッチと、
を含み、
前記制御部は、前記第1のスイッチをオンすることによって前記データビット線を前記ライトアンプで駆動した後、前記第1のスイッチをオフし、前記第2のスイッチをオンする、
ことを特徴とする半導体記憶装置。 - 前記複数のブロックは、前記グローバルビット線と第3のスイッチを介して接続されたローカルビット線と、前記メモリセルが接続されたビット線をコラム選択信号に応じて前記ローカルビット線に接続するコラムスイッチを有し、
前記制御部は、前記第3のスイッチを、前記複数のブロックのうちの1つを選択するブロック選択信号に応じてオンオフ制御する、
ことを特徴とする請求項1記載の半導体記憶装置。 - 前記複数のブロックは、前記ローカルビット線に接続されたセンスアンプを有し、
前記制御部は、読み出し動作において、前記第3のスイッチがオフ状態で前記センスアンプを活性化して前記ローカルビット線の電位を増幅した後、前記第3のスイッチをオンする、
ことを特徴とする請求項2記載の半導体記憶装置。 - 前記入出力回路は、前記データビット線に接続されたセンスアンプと、前記第1のスイッチを介して前記データビット線と接続されるリードアンプを有し、
前記制御部は、読み出し動作において、前記第2のスイッチをオフし、前記センスアンプを活性化して前記データビット線の電位を増幅し、前記第1のスイッチをオンし、
前記リードアンプは前記データビット線の電位に応じたデータを出力する、
ことを特徴とする請求項1〜3のうちの何れか一項に記載の半導体記憶装置。 - メモリセルを含む複数のブロックに対して共通に設けられた入出力回路のライトアンプは、前記ライトアンプの出力端子に一端が接続され、データビット線に他端が接続された第1のスイッチがオンされた状態で、前記メモリセルに対する書き込みデータに応じて前記データビット線を駆動し、
前記第1のスイッチをオフし、
前記データビット線に一端が接続され、前記入出力回路と前記複数のブロックとの間でデータを転送するグローバルビット線に他端が接続された第2のスイッチをオンする、
ことを特徴とする半導体記憶装置の制御方法。 - 読み出し動作において、前記メモリセルに記憶されたデータを、前記メモリセルが接続されたビット線を介してローカルビット線に読み出し、前記ローカルビット線と前記グローバルビット線との間に接続された第3のスイッチがオフ状態でセンスアンプを活性化して前記ローカルビット線の電位を増幅した後、前記第3のスイッチをオンする、
ことを特徴とする請求項5記載の半導体記憶装置の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011167132A JP5776418B2 (ja) | 2011-07-29 | 2011-07-29 | 半導体記憶装置及び半導体記憶装置の制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011167132A JP5776418B2 (ja) | 2011-07-29 | 2011-07-29 | 半導体記憶装置及び半導体記憶装置の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013030255A JP2013030255A (ja) | 2013-02-07 |
JP5776418B2 true JP5776418B2 (ja) | 2015-09-09 |
Family
ID=47787130
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011167132A Active JP5776418B2 (ja) | 2011-07-29 | 2011-07-29 | 半導体記憶装置及び半導体記憶装置の制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5776418B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9019752B1 (en) * | 2013-11-26 | 2015-04-28 | Qualcomm Incorporated | Static random access memory (SRAM) global bitline circuits for reducing power glitches during memory read accesses, and related methods and systems |
JP2018147534A (ja) * | 2017-03-03 | 2018-09-20 | ソニーセミコンダクタソリューションズ株式会社 | センスアンプ、半導体記憶装置、情報処理装置及び読み出し方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2979584B2 (ja) * | 1990-05-28 | 1999-11-15 | 日本電気株式会社 | 半導体記憶装置の読み出し方法 |
JP4198792B2 (ja) * | 1998-08-31 | 2008-12-17 | テキサス インスツルメンツ インコーポレイテツド | 信号線駆動回路 |
JP2004213829A (ja) * | 2003-01-08 | 2004-07-29 | Renesas Technology Corp | 半導体記憶装置 |
KR100745368B1 (ko) * | 2005-11-22 | 2007-08-02 | 삼성전자주식회사 | 개선된 데이터 입출력 경로를 갖는 반도체 메모리 장치 |
US8116149B2 (en) * | 2009-04-14 | 2012-02-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Circuit and method for small swing memory signals |
JP5505274B2 (ja) * | 2010-11-22 | 2014-05-28 | 富士通セミコンダクター株式会社 | スタティックram |
JP5760829B2 (ja) * | 2011-08-09 | 2015-08-12 | 富士通セミコンダクター株式会社 | スタティックram |
JP5867275B2 (ja) * | 2012-05-01 | 2016-02-24 | 富士通セミコンダクター株式会社 | 半導体記憶装置およびそのデータ書き込み方法 |
-
2011
- 2011-07-29 JP JP2011167132A patent/JP5776418B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013030255A (ja) | 2013-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7558134B2 (en) | Semiconductor memory device and its operation method | |
US6067256A (en) | Static semiconductor memory device operating at high speed under lower power supply voltage | |
JP4285511B2 (ja) | 半導体メモリデバイス | |
US7298660B2 (en) | Bit line sense amplifier control circuit | |
JP5760829B2 (ja) | スタティックram | |
KR100780613B1 (ko) | 반도체 메모리 소자 및 그 구동방법 | |
US10319430B2 (en) | Ultra-low-voltage CMOS circuit and the same for memory | |
JP5703200B2 (ja) | 半導体記憶装置 | |
US6320806B1 (en) | Input/output line precharge circuit and semiconductor memory device adopting the same | |
US7675798B2 (en) | Sense amplifier control circuit and semiconductor device using the same | |
JPH01133287A (ja) | ダイナミックランダムアクセスメモリにおけるセンスアンプ駆動装置およびセンスアンプ駆動方法 | |
JP2002251881A (ja) | 半導体記憶装置及びその情報読み出し方法 | |
US10102900B2 (en) | Memory device with separate read active signal and write active signal having different activation periods used for word line selection during read and write operation | |
JP5306084B2 (ja) | 半導体記憶装置 | |
CN110326044B (zh) | 输入缓冲器电路 | |
US9947385B1 (en) | Data sense amplification circuit and semiconductor memory device including the same | |
US6292417B1 (en) | Memory device with reduced bit line pre-charge voltage | |
US9171606B2 (en) | Semiconductor device having complementary bit line pair | |
US9013914B2 (en) | Semiconductor memory device and method for controlling semiconductor memory device | |
JP5776418B2 (ja) | 半導体記憶装置及び半導体記憶装置の制御方法 | |
JP2011090750A (ja) | 半導体装置及びその制御方法 | |
US7489581B2 (en) | Semiconductor memory | |
JP6042999B2 (ja) | 低電力スタティックランダムアクセスメモリ | |
TW202119416A (zh) | 記憶體寫入裝置及方法 | |
US6188601B1 (en) | Ferroelectric memory device having single bit line coupled to at least one memory cell |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140328 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140916 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150428 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150609 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150622 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5776418 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |