JP2001217424A - 薄膜トランジスタおよびそれを用いた液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 低コストのプロセスで均一性の高い製造が可
能であると共に、ＯＦＦ電流を低く抑えたまま、高いＯ
Ｎ電流を得ることが可能な薄膜トランジスタおよびこれ
を用いた液晶表示装置を提供することを目的とする。 【解決手段】 本発明の薄膜トランジスタは、多結晶シ
リコン膜または微結晶シリコン膜を活性層とし、この活
性層とソース・ドレイン電極へのコンタクト層との間に
電界緩和層が形成され、電界緩和構造となっている。さ
らに、コンタクト層と活性層のエッチング選択比が大き
いため、チャネルエッチングプロセスにおいて、活性層
の厚さを基板面内で均一にすることが可能となる。ま
た、本発明の液晶表示装置は、本発明の薄膜トランジス
タによって液晶を駆動することを特徴としており、これ
により、画素への充電能力の高いアクティブマトリック
ス型の液晶表示装置が提供される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は薄膜トランジスタお
よびそれを用いた半導体装置に関わり、特に結晶性シリ
コン膜を活性層とした絶縁ゲート型の薄膜トランジスタ
およびそれを用いた液晶表示装置に関する。

【０００２】

【従来の技術】従来より、アモルファスシリコン(a-Si:
H)膜を活性層とした薄膜トランジスタ（ＴＦＴ）は、大
面積基板上に低温で形成することができることから、液
晶ディスプレイやイメージセンサー等の半導体装置への
応用がなされている。近年、これら半導体装置の高性能
化に伴い、ＴＦＴに対する要求性能も高くなり、低温形
成された多結晶シリコン(poly-Si)膜を活性層としたＴ
ＦＴも登場している。低温でpoly-Si膜を形成する方法
としては、例えば特許第２７２５６６９号公報等にある
ように、a-Si:H膜に対して紫外線領域の波長のエキシマ
レーザ光を、パルス状に照射することにより、a-Si:H膜
を急激に加熱溶融・冷却させることで、再結晶させるレ
ーザアニール法がある。

【０００３】しかしながら、レーザアニール法によるpo
ly-Si膜形成では、レーザを使用するために大面積にか
つ生産性よく形成することが困難である。また、一般に
a-Si:H膜中には１０atom%以上の水素が含まれており、
そのままではレーザ光による急激な加熱によって、水素
の突沸が起こり膜の剥離や表面の荒れが発生するため、
予め膜中の水素を脱離させる熱処理工程を追加しなけれ
ばならない。

【０００４】また一方では、ＴＦＴ製造プロセスの低コ
スト化が求められている。このため、これまで主流であ
ったチャネル保護型のＴＦＴ構造から、より少ない工程
数で製造可能なチャネルエッチング型のＴＦＴ構造が現
在では主流となっている。

【０００５】従来のチャネルエッチング型のＴＦＴで
は、活性層のアモルファスシリコン層とコンタクト層で
あるリンを添加したｎ＋シリコン層のエッチング速度が
ほとんど同じであるため、コンタクト層のエッチング時
に活性層の一部がエッチングされてしまい、当初の膜厚
よりも膜厚減少が発生する。また、この時にエッチング
される膜厚は、エッチング速度の面内均一性によって異
なるため、この分をみこして予め活性層を厚く形成する
必要があり、さらにトランジスタ特性のバラツキ要因に
もなっている。

【０００６】これに対しては、アモルファスシリコン膜
中の水素量の違いによってエッチングを阻止する方法が
特開昭６３−３１１６９号公報および特開平５−３１５
６１６号公報に記載されている。

【０００７】

【発明が解決しようとする課題】しかしながら、アモル
ファスシリコン膜は膜中に１０〜２０％程度の結合水素
を含むことにより膜の欠陥密度を低減しているため、こ
の結合水素量を５％程度に低減した場合には多くの欠陥
が発生する。このため、特開昭６３−３１１６９号公報
に記載されているように水素濃度の低いアモルファスシ
リコン膜を活性層に用いた場合には、活性層とコンタク
ト層の形成温度を変化させる必要があるため、連続的に
形成することができず。また、活性層に多くの欠陥を含
むため、十分な素子特性が得られない。

【０００８】また、特開平５−３１５６１６号公報に記
載されているように、コンタクト層と活性層の間に結合
水素量の少ないアモルファスシリコン膜を形成した場合
には、薄膜トランジスタがＯＦＦ時に結合水素量の少な
いアモルファスシリコン膜に含まれる欠陥によってリー
ク電流が流れてしまうため、ＯＦＦ電流の抑制効果が低
くなってしまう。特に活性層に多結晶シリコン膜を用い
た場合には、ＯＦＦ電流が顕著となる。

【０００９】そこで本発明の目的は、低コストのプロセ
スで均一性の高い製造が可能であると共に、ＯＦＦ電流
を低く抑えたまま、高いＯＮ電流を得ることが可能な薄
膜トランジスタおよびこれを用いた液晶表示装置を提供
することにある。

【００１０】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明の薄膜トランジスタは、多結晶シリコン膜
や微結晶シリコン膜といった結晶性シリコン膜を活性層
とし、この活性層とソース・ドレイン電極へのコンタク
ト層との間に電界緩和層が形成されていることを特徴と
している。これにより、チャネル領域の移動度が高くな
るため、トランジスタのＯＮ電流が増加し、またコンタ
クト領域には活性層とヘテロ結合となる低欠陥半導体膜
を電界緩和層として具備し、電界緩和構造となっている
ためＯＦＦ電流を抑えることが可能である。

【００１１】また、ゲート絶縁膜、活性層、電界緩和層
およびコンタクト層はＣＶＤ法によって形成されるた
め、各層を連続的に形成することが可能となる。これに
より、工程や設備の増加の必要がなく、また清浄界面が
得られる。

【００１２】さらに本発明の別の薄膜トランジスタにお
いては、活性層とこれに接する電界緩和層のエッチング
速度が異なり、活性層に対して電界緩和層のエッチング
速度が速いため、活性層はほとんどエッチングされない
ことを特徴としている。このため、活性層の堆積膜厚を
薄くすることが可能であり、またエッチング後の活性層
膜厚の面内均一性も向上する。

【００１３】また、本発明の液晶表示装置は前記の薄膜
トランジスタによって画素が駆動されていることを特徴
としている。このため、画素への書込み能力が高く、ま
たその能力の均一性が高いため、高精細でむらのない画
像表示が可能である。

【００１４】

【発明の実施の形態】以下、実施例を用いて本発明をさ
らに具体的に説明する。

【００１５】図１は本発明に係る薄膜トランジスタの第
１実施例の断面図である。具体的には逆スタガー型の薄
膜トランジスタであり、活性層が多結晶シリコン膜、電
界緩和層およびコンタクト層が、それぞれアモルファス
シリコン膜およびｎ＋シリコン膜の積層によって構成さ
れている。活性層に多結晶シリコン膜を用いているた
め、従来のアモルファスシリコン膜に比べ移動度が高
く、またコンタクト層とのエッチング選択性があるた
め、膜厚も最初から薄く形成することができる。このた
め図３に示す従来の薄膜トランジスタに比べ、トランジ
スタのＯＮ電流を大幅に向上することが可能となる。し
かしながら、活性層を多結晶シリコン膜にした場合に
は、膜中に結晶粒界が存在するため、トランジスタのＯ
ＦＦ電流が増加することが考えられる。そこで本発明で
は、活性層とコンタクト層の間に電界緩和層を設けてい
る。これによってソース・ドレイン間の電界が緩和さ
れ、トランジスタのＯＦＦ電流が抑制される。

【００１６】なお、この電界緩和層としては、その抵抗
が活性層のＯＦＦ抵抗と同程度である必要があるため、
電気伝導度が１０^-6〜１０^-12 (S/cm)の 半導体膜が良
い。電界緩和層として酸化シリコン膜や窒化シリコン膜
といった絶縁膜を用いる場合には、その膜厚をかなり薄
くする必要があり、膜厚の制御が難しいだけでなく、ピ
ンホール等の発生により、コンタクト抵抗のバラツキが
大きくなってしまう。本実施の形態では、アモルファス
シリコン膜を電界緩和層として設けている。

【００１７】ただし、アモルファスシリコン膜を用いる
場合には、その膜中の結合水素量によって膜質が変化す
る。結合水素量が低い場合には膜中の欠陥密度が増加
し、結合水素量が高い場合には膜密度が低くなるため、
その膜中結合水素量としては５atom％以上、２０atom％
以下が良い。

【００１８】（実施の形態１）本実施の形態は、第１実
施例の薄膜トランジスタの製造方法に関する。

【００１９】まずガラス等の基板上に、バッファー層と
して、常圧ＣＶＤ法等により酸化シリコン膜を１００〜
５００ｎｍの膜厚で形成した後、Ｔｉ，Ｍｏ，Ｗ，Ａ
ｌ，Ｔａ、Ｃｒ等からなる金属膜を１００〜５００ｎｍ
の膜厚で形成し、フォトリソによりパターニングされた
フォトレジストをマスクとして金属膜をエッチングする
ことにより、ゲート電極を形成する。

【００２０】次いで、プラズマＣＶＤ法によりゲート絶
縁膜、活性層、電界緩和層、コンタクト層の連続成膜を
行う。本実施の形態では、ゲート絶縁膜として窒化シリ
コン膜、活性層として多結晶シリコン膜、電界緩和層と
してアモルファスシリコン膜、コンタクト層としてｎ＋
シリコン膜を原料ガスやプラズマ条件を変化させること
により形成している。

【００２１】例えば、窒化シリコン膜はＳｉＨ₄ガス、
ＮＨ₃ガス、Ｈ₂ガスおよびＮ２ガスを原料とし、多結晶
シリコン膜はＨ₂ガスによって１％程度に希釈されたＳ
ｉＨ₄ガスを原料とし、アモルファスシリコン膜はＨ₂ガ
スによって１０％程度に希釈されたＳｉＨ₄ガスを原料
とし、ｎ＋シリコン膜はアモルファスシリコン膜の原料
ガスにＰＨ₃ガスを混合することにより形成することが
できる。

【００２２】なお、本実施の形態では、プラズマＣＶＤ
法によって膜形成を行ったが、これを他のＣＶＤ法、例
えば触媒加熱ＣＶＤ法を用いて行っても良い。

【００２３】各層の膜厚としては、ゲート絶縁膜が５０
〜３００ｎｍ、活性層が３０〜２００ｎｍ、そしてコン
タクト層が１０〜１００ｎｍの膜厚で形成する。なお膜
厚は、この範囲に限られたものではなく、ＴＦＴの構造
や他の工程との整合性等に応じ設定する。電界緩和層は
その電気伝導度、コンタクト領域のサイズやＴＦＴ特性
によって設計されるが、電気伝導度が１０^-12 S/cm以
上、１０^-6 S/cm以下であるアモルファスシリコン膜を
用いて１０〜１００ｎｍの膜厚で形成される。

【００２４】なお、電界緩和層として用いるアモルファ
スシリコン膜としては、膜中の欠陥密度が低い膜が良い
ため、その膜中結合水素量としては、５atom％以上、２
０atom％以下が望まれる。ただし、電界緩和層はアモル
ファスシリコン膜に限らず、コンタクト層よりも電気伝
導度が低く、活性層とヘテロ結合となるものであれば良
い。

【００２５】次いで、フォトリソ工程により活性層、電
界緩和層およびコンタクト層を島状にパターニングす
る。

【００２６】次いで、Ｔｉ，Ａｌ，Ｔａ、Ｍｏ等からな
る金属膜を１００〜５００ｎｍの膜厚で形成し、フォト
リソによりパターニングされたフォトレジストをマスク
として金属膜をエッチングすることにより、ソース／ド
レイン電極を形成する。この時、活性層のチャネル領域
上のコンタクト層および電界緩和層も同時にエッチング
を行い、チャネル領域とコンタクト領域の分離を行う。

【００２７】このエッチングでは、電界緩和層のアモル
ファスシリコン膜に比べ、活性層の多結晶シリコン膜の
エッチング速度が遅いため、エッチングの均一性は高
く、活性層の膜厚バラツキはほとんど発生しない。

【００２８】具体的なエッチング方法としては、弗素系
ガスを原料としたドライエッチングや弗化水素酸、硝酸
および酢酸の混合水溶液によるウェットエッチングなど
があげられる。

【００２９】次いで、パッシベーション膜となる窒化シ
リコン膜、酸化シリコン膜等の絶縁膜を、常圧ＣＶＤ
法，プラズマＣＶＤ法，スパッタ法等により、１００〜
５００ｎｍの膜厚で形成し、ソース・ドレイン領域への
電極コンタクトを取るためにパッシベーション膜を、フ
ォトリソ・エッチングにより開孔して薄膜トランジスタ
の完成となる。

【００３０】なお、液晶表示装置を製造する場合には、
この後、ＩＴＯ膜等の透明導電膜を形成し、画素電極と
して加工した薄膜トランジスタをマトリックス状に配置
することによって画素部を形成し、対向基板と貼り合わ
せ、その間に液晶を注入し、封口する。

【００３１】

【発明の効果】以上説明したように、本発明によれば、
薄膜トランジスタの活性層は結晶性シリコン膜を主成分
としているため、移動度が大きくなり、スイッチング速
度が速く、ＯＮ電流の高い薄膜トランジスタが得られ
る。さらに、コンタクト領域は電界緩和層を具備し、電
界緩和構造となっているためＯＦＦ電流を低く抑えるこ
とが可能である。

【００３２】さらに本発明の薄膜トランジスタにおいて
は、活性層とこれに接する電界緩和層の半導体膜のエッ
チング速度が異なり、活性層に対して電界緩和層のエッ
チング速度が速いため、活性層はほとんどエッチングさ
れない。このため、活性層の堆積膜厚を薄くすることが
可能であり、またエッチング後の活性層膜厚の面内均一
性も向上する。

【００３３】また、本発明の液晶表示装置は前記の薄膜
トランジスタによって画素が駆動されているため、画素
への書込み能力が高く、またその能力の均一性が高いた
め、高精細でむらのない画像表示が可能である。

【図面の簡単な説明】

【図１】本発明の薄膜トランジスタの断面図

【図２】本発明における薄膜トランジスタの製造工程の
概略図

【図３】従来の薄膜トランジスタの断面図

【符号の説明】

１ 基板 ２ バッファー層 ３ ゲート電極 ４ ゲート絶縁膜 ５ 結晶性シリコン膜 ６ 電界緩和層 ７ コンタクト層 ８ ソース・ドレイン電極 ９ パッシベーション膜 １０ 画素電極 １１ アモルファスシリコン膜

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5F110 AA06 AA07 BB01 CC07 DD02 DD13 EE03 EE04 FF03 FF29 FF30 GG02 GG13 GG14 GG25 GG44 GG45 HK03 HK04 HK09 HK16 HK17 HK22 HK25 HK34 HK35 HL07 NN04 NN23 NN24 NN34 NN35 NN72 QQ09

Claims (12)

【特許請求の範囲】
1. 【請求項１】ゲート電極と多結晶シリコン膜もしくは微
   結晶シリコン膜からなる活性層と、前記ゲート電極と前
   記活性層の間に形成されたゲート絶縁膜と、ソース・ド
   レイン電極と、前記ソース・ドレイン電極と前記活性層
   の間に形成されたコンタクト層を具備した薄膜トランジ
   スタにおいて、前記コンタクト層と前記活性層の間に前
   記コンタクト層よりも電気伝導度の低い半導体膜からな
   る電界緩和層を具備し、前記コンタクト層と前記電界緩
   和層と前記活性層が積層されていることを特徴とする薄
   膜トランジスタ。
2. 【請求項２】ゲート電極と多結晶シリコン膜もしくは微
   結晶シリコン膜からなる活性層と、前記ゲート電極と前
   記活性層の間に形成されたゲート絶縁膜と、ソース・ド
   レイン電極と、前記ソース・ドレイン電極と前記活性層
   の間に形成されたコンタクト層を具備した薄膜トランジ
   スタにおいて、前記コンタクト層と前記活性層の間に前
   記活性層とヘテロ結合となる電界緩和層を具備し、前記
   コンタクト層と前記電界緩和層と前記活性層が積層され
   ていることを特徴とする薄膜トランジスタ。
3. 【請求項３】ゲート電極と多結晶シリコン膜もしくは微
   結晶シリコン膜からなる活性層と、前記ゲート電極と前
   記活性層の間に形成されたゲート絶縁膜と、ソース・ド
   レイン電極と、前記ソース・ドレイン電極と前記活性層
   の間に形成されたコンタクト層を具備した薄膜トランジ
   スタにおいて、前記コンタクト層と前記活性層の間に前
   記活性層よりもエッチング速度の速い電界緩和層を具備
   し、前記コンタクト層と前記電界緩和層と前記活性層が
   積層されていることを特徴とする薄膜トランジスタ。
4. 【請求項４】ゲート電極と、多結晶シリコン膜もしくは
   微結晶シリコン膜からなる活性層と、前記ゲート電極と
   前記活性層の間に形成されたゲート絶縁膜と、前記活性
   層上に電界緩和層およびコンタクト層を介して形成され
   たソース・ドレイン電極を具備した薄膜トランジスタの
   製造方法において、前記ソース・ドレイン電極をマスク
   として、前記コンタクト層および、前記活性層よりもエ
   ッチング速度の速い電界緩和層をエッチングすることを
   特徴とする薄膜トランジスタの製造方法。
5. 【請求項５】ゲート電極と、多結晶シリコン膜もしくは
   微結晶シリコン膜からなる活性層と、前記ゲート電極と
   前記活性層の間に形成されたゲート絶縁膜と、前記活性
   層上に電界緩和層およびコンタクト層を介して形成され
   たソース・ドレイン電極を具備した薄膜トランジスタの
   製造方法において、少なくとも前記活性層と前記電界緩
   和層を連続的に形成することを特徴とする薄膜トランジ
   スタの製造方法。
6. 【請求項６】請求項５に記載の薄膜トランジスタの製造
   方法において、ゲート絶縁膜と活性層と電界緩和層とコ
   ンタクト層を連続的にＣＶＤ法によって形成することを
   特徴とする薄膜トランジスタの製造方法。
7. 【請求項７】前記電界緩和層は電気伝導度が１０^-6 S/c
   m〜１０^-12 S/cmのアモルファスシリコン膜であること
   を特徴とする請求項１から請求項５に記載の薄膜トラン
   ジスタもしくは薄膜トランジスタの製造方法。
8. 【請求項８】前記電界緩和層は膜中結合水素量が５atom
   ％〜２０atom％のアモルファスシリコン膜であることを
   特徴とする請求項１から請求項３のいずれかに記載の薄
   膜トランジスタ。
9. 【請求項９】前記電界緩和層は膜中結合水素量が５atom
   ％〜２０atom％のアモルファスシリコン膜であることを
   特徴とする請求項４から請求項５のいずれかに記載の薄
   膜トランジスタの製造方法。
10. 【請求項１０】前記電界緩和層の厚さが１０ｎｍ以上、
    ２００ｎｍ以下であることを特徴とする請求項１から請
    求項３のいずれかに記載の薄膜トランジスタ。
11. 【請求項１１】前記電界緩和層の厚さが１０ｎｍ以上、
    ２００ｎｍ以下であることを特徴とする請求項４から請
    求項５いずれかに記載の薄膜トランジスタの製造方法。
12. 【請求項１２】薄膜トランジスタによって画素が駆動さ
    れる液晶表示装置において、前記薄膜トランジスタが請
    求項１から請求項３のいずれかに記載の薄膜トランジス
    タであることを特徴とする液晶表示装置。