JP5752447B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5752447B2
JP5752447B2 JP2011051067A JP2011051067A JP5752447B2 JP 5752447 B2 JP5752447 B2 JP 5752447B2 JP 2011051067 A JP2011051067 A JP 2011051067A JP 2011051067 A JP2011051067 A JP 2011051067A JP 5752447 B2 JP5752447 B2 JP 5752447B2
Authority
JP
Japan
Prior art keywords
film
pair
microcrystalline silicon
silicon carbide
microcrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011051067A
Other languages
English (en)
Other versions
JP2011216872A (ja
JP2011216872A5 (ja
Inventor
宮入　秀和
秀和 宮入
大力　浩二
浩二 大力
聡志 鳥海
聡志 鳥海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2011051067A priority Critical patent/JP5752447B2/ja
Publication of JP2011216872A publication Critical patent/JP2011216872A/ja
Publication of JP2011216872A5 publication Critical patent/JP2011216872A5/ja
Application granted granted Critical
Publication of JP5752447B2 publication Critical patent/JP5752447B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H01L29/78687—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys with a multilayer structure or superlattice structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、半導体装置及びその作製方法に関する。
電界効果トランジスタの一種として、絶縁表面を有する基板上に形成された半導体膜を用いてチャネル領域が形成される薄膜トランジスタが知られている。薄膜トランジスタのチャネル領域に用いられる半導体膜に、非晶質シリコン、微結晶シリコンまたは多結晶シリコンを用いる技術が開示されている（特許文献１乃至５参照）。薄膜トランジスタの代表的な応用例は、液晶テレビジョン装置であり、表示画面を構成する各画素のスイッチングトランジスタとして実用化されている。
特開２００１−０５３２８３号公報 特開平５−１２９６０８号公報 特開２００５−０４９８３２号公報 特開平７−１３１０３０号公報 特開２００５−１９１５４６号公報
非晶質シリコン膜を用いてチャネル領域が形成される薄膜トランジスタは、電界効果移動度及びオン電流が低いといった問題がある。一方、微結晶シリコン膜を用いてチャネル領域が形成される薄膜トランジスタは、非晶質シリコン膜でチャネル領域が形成される薄膜トランジスタと比較して、電界効果移動度は向上するもののオフ電流が高くなってしまい、十分なスイッチング特性が得られないといった問題がある。
多結晶シリコン膜を用いてチャネル領域が形成される薄膜トランジスタは、上記二種類の薄膜トランジスタよりも電界効果移動度が格段に高く、高いオン電流が得られるといった特性がある。この薄膜トランジスタは、その特性により、画素に設けられるスイッチング用のトランジスタとして使用できることに加えて、高速動作が要求されるドライバ回路をも構成することができる。
しかし、多結晶シリコン膜を用いてチャネル領域が形成される薄膜トランジスタの作製工程は、非晶質シリコン膜を用いてチャネル領域が形成される薄膜トランジスタを作製する場合に比べ、半導体膜の結晶化工程が必要となり、製造コストが増大することが問題となっている。例えば、多結晶シリコン膜の製造のために必要なレーザアニール技術は、レーザビームの照射面積が小さく、大画面の液晶パネルを効率良く生産することができないといった問題がある。
ところで、表示パネルの製造に用いられているガラス基板は、第３世代（５５０ｍｍ×６５０ｍｍ）、第３．５世代（６００ｍｍ×７２０ｍｍ、または６２０ｍｍ×７５０ｍｍ）、第４世代（６８０ｍｍ×８８０ｍｍ、または７３０ｍｍ×９２０ｍｍ）、第５世代（１１００ｍｍ×１３００ｍｍ）、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、または２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）へと大面積化が進んでおり、ガラス基板の大型化はコストミニマム設計の思想に基づいている。
これに対して、第１０世代（２９５０ｍｍ×３４００ｍｍ）におけるような大面積のマザーガラス基板に、高速動作が可能な薄膜トランジスタを、生産性良く作製することができる技術は依然として確立されておらず、そのことが産業界の問題となっている。
そこで、本発明の一態様は、電気特性が良好な半導体装置を提供することを課題とする。または、電気特性が良好な半導体装置を生産性高く作製する方法を提供することを課題とする。
本発明の一態様は、逆スタガ型の薄膜トランジスタにおいて、ゲート絶縁膜と、ソース配線及びドレイン配線として機能する配線との間に、微結晶シリコン膜及び一対のシリコンカーバイド膜を有し、微結晶シリコン膜はゲート絶縁膜側に形成され、一対のシリコンカーバイド膜は配線側に形成されることを要旨とする。
また、本発明の一態様は、基板上に形成されるゲート電極と、ゲート電極を覆うゲート絶縁膜と、ゲート絶縁膜上に形成される微結晶シリコン膜と、微結晶シリコン膜上に形成される一対の非晶質シリコンカーバイド膜と、一対の非晶質シリコンカーバイド膜上に形成される、ソース領域及びドレイン領域として機能する不純物半導体膜と、不純物半導体膜に接する配線と、微結晶シリコン膜、一対の非晶質シリコンカーバイド膜、一対の不純物半導体膜、及び配線を覆う絶縁膜と、絶縁膜上に形成されるバックゲート電極とを有することを特徴とする半導体装置である。なお、微結晶シリコン膜及び一対の非晶質シリコンカーバイド膜の間には、一対の炭素を含む微結晶シリコン膜を有してもよい。または、微結晶シリコン膜及び一対の非晶質シリコンカーバイド膜の間には、一対の窒素を含む微結晶シリコン膜と、一対の窒素を含む非晶質シリコン膜とを有してもよい。または、微結晶シリコン膜及び一対の非晶質シリコンカーバイド膜の間には、一対の窒素を含む微結晶シリコン膜と、一対の微結晶シリコンカーバイド膜とを有してもよい。または、微結晶シリコン膜及び一対の非晶質シリコンカーバイド膜の間には、一対の炭素及び窒素を含む微結晶シリコン膜と、一対の炭素及び窒素を含む非晶質シリコン膜とを有してもよい。
また、本発明の一態様は、基板上に形成されるゲート電極と、ゲート電極を覆うゲート絶縁膜と、ゲート絶縁膜上に形成される微結晶シリコン膜と、微結晶シリコン膜上に形成される一対の微結晶シリコンカーバイド膜と、一対の微結晶シリコンカーバイド膜上に形成される、ソース領域及びドレイン領域として機能する不純物半導体膜と、不純物半導体膜に接する配線と、微結晶シリコン膜、一対の微結晶シリコンカーバイド膜、一対の不純物半導体膜、及び配線を覆う絶縁膜と、絶縁膜上に形成されるバックゲート電極とを有することを特徴とする半導体装置である。なお、微結晶シリコン膜及び一対の微結晶シリコンカーバイド膜の間には、一対の炭素を含む微結晶シリコン膜を有してもよい。または、微結晶シリコン膜及び一対の微結晶シリコンカーバイド膜の間には、一対の窒素を含む微結晶シリコン膜を有してもよい。または、微結晶シリコン膜及び一対の微結晶シリコンカーバイド膜の間には、一対の炭素及び窒素を含む微結晶シリコン膜を有してもよい。
窒素を含む非晶質シリコン膜の窒素濃度プロファイルのピーク濃度は、１×１０２０ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０２０ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下である。また、窒素を含む非晶質シリコン膜に、粒径が１ｎｍ以上１０ｎｍ以下のシリコン結晶粒が分散されていてもよい。なお、ここでは、特に測定方法が記載されていない場合は、濃度はＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定された値である。
また、本発明の一態様は、微結晶シリコン膜及び一対のシリコンカーバイド膜と、ソース電極及びドレイン電極との間に絶縁領域を有してもよい。
電気特性が良好な半導体装置を、生産性高く作製することができる。
本発明の一実施の形態に係る半導体装置を説明する断面図である。 本発明の一実施の形態に係る半導体装置を説明する断面図である。 本発明の一実施の形態に係る半導体装置を説明する断面図である。 本発明の一実施の形態に係る半導体装置を説明する断面図である。 本発明の一実施の形態に係る半導体装置の作製方法を説明する断面図である。 本発明の一実施の形態に係る半導体装置の作製方法を説明する断面図である。 本発明の一実施の形態に係る半導体装置の作製方法を説明する断面図である。 本発明の一実施の形態に係る半導体装置の作製方法を説明する断面図である。 本発明の一実施の形態に係る半導体装置の作製方法を説明する断面図である。 本発明の一実施の形態に係る半導体装置の作製方法を説明する断面図である。 電子書籍の一例を示す外観図である。 テレビジョン装置およびデジタルフォトフレームの例を示す外観図である。 携帯型のコンピュータの一例を示す外観図である。 シリコンカーバイド膜の結晶／非晶質強度比を説明する図である。 断面ＳＴＥＭ像を説明する図である。 本発明の一実施の形態に係る半導体装置の作製方法を説明する上面図である。
本発明の実施の形態について、図面を参照して以下に説明する。ただし、本発明は以下の説明に限定されるものではない。本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解されるからである。したがって、本発明は以下に示す実施の形態及び実施例の記載内容のみに限定して解釈されるものではない。なお、図面を用いて本発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。
なお、各実施の形態の図面等において示す各構成の、大きさ、層の厚さ、または領域は、明瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケールに限定されない。
なお、オン電流とは、薄膜トランジスタがオン状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、ｎ型の薄膜トランジスタの場合には、ゲート電圧がトランジスタの閾値電圧よりも高いときにソース電極とドレイン電極との間に流れる電流である。
また、オフ電流とは、薄膜トランジスタがオフ状態のときに、ソース電極とドレイン電極の間に流れる電流をいう。例えば、ｎ型の薄膜トランジスタの場合には、ゲート電圧が薄膜トランジスタの閾値電圧よりも低いときにソース電極とドレイン電極との間に流れる電流である。
（実施の形態１）
本実施の形態では、本発明の一形態である半導体装置に用いることが可能な薄膜トランジスタの断面構造について、図１を用いて説明する。なお、薄膜トランジスタは、ｐ型よりもｎ型の方が、キャリアの移動度が高い。また、同一の基板上に形成する薄膜トランジスタを全て同じ極性に統一すると、工程数を抑えることができ、好ましい。そのため、本実施の形態では、ｎ型の薄膜トランジスタについて説明する。
図１（Ａ）に示す薄膜トランジスタは、基板１０１上に、ゲート電極１０３と、微結晶シリコン膜１２９と、ゲート電極１０３及び微結晶シリコン膜１２９の間に設けられるゲート絶縁膜１０５と、微結晶シリコン膜１２９上に形成される一対の非晶質シリコンカーバイド膜１２７と、一対の非晶質シリコンカーバイド膜１２７上に形成されるソース領域及びドレイン領域として機能する不純物半導体膜１２５と、不純物半導体膜１２５に接する配線１２３とを有する。また、微結晶シリコン膜１２９、一対の非晶質シリコンカーバイド膜１２７、一対の不純物半導体膜１２５、及び配線１２３を覆う絶縁膜１３１と、絶縁膜１３１上において、少なくともゲート電極１０３及び微結晶シリコン膜１２９と重畳する電極とを有してもよい。なお、ここでは、絶縁膜１３１上において、少なくともゲート電極１０３及び微結晶シリコン膜１２９と重畳する電極をバックゲート電極１３３と示す。
図１（Ｂ）に示す薄膜トランジスタは、図１（Ａ）に示す薄膜トランジスタと比較して、微結晶シリコン膜１２９上に形成される一対の非晶質シリコンカーバイド膜１２７の代わりに、一対の微結晶シリコンカーバイド膜１３５を有する点が異なる。微結晶シリコン膜１２９を種結晶としながら、結晶成長させることで、一対の微結晶シリコンカーバイド膜１３５に結晶構造を有せしめることができる。
また、図１に示す薄膜トランジスタは、微結晶シリコン膜１２９と、一対の非晶質シリコンカーバイド膜１２７または微結晶シリコンカーバイド膜１３５との界面が、平坦であることを特徴とする。微結晶シリコン膜１２９上に一対の非晶質シリコンカーバイド膜１２７または一対の微結晶シリコンカーバイド膜１３５を形成する際に、微結晶シリコン膜１２９が部分的に結晶成長しない条件で、一対の非晶質シリコンカーバイド膜１２７または一対の微結晶シリコンカーバイド膜１３５を形成することで、このような構造となる。
図１に示す薄膜トランジスタは、チャネル領域となる微結晶シリコン膜１２９と、ソース領域及びドレイン領域として機能する不純物半導体膜１２５との間に、一対のシリコンカーバイド膜を有する。シリコンカーバイド膜は、微結晶シリコン膜と比較して、バンドギャップが広い。具体的には、微結晶シリコンのバンドギャップは１．０ｅＶ以上１．２ｅＶ以下であり、非晶質シリコンのバンドギャップは１．６ｅＶ以上１．８ｅＶ以下であるが、４Ｈ−シリコンカーバイドのバンドギャップは３．２６ｅＶ程度であり、シリコンカーバイド中の炭素濃度を調整することで、バンドギャップを制御することができる。
ここで、従来のトランジスタにおけるドレイン領域を形成する不純物半導体膜（例えばｎ型半導体膜）とチャネル領域を形成する半導体膜（例えばｉ型半導体膜）の半導体接合に着目すると、ドレインにある一定値以上の逆方向電圧が印加された場合、当該半導体接合のポテンシャル障壁を通り抜けるトンネル電流が流れてしまい、それがオフ電流の増加となって現れてしまうことになる。
しかし、図１（Ａ）で示すように、不純物半導体膜１２５と微結晶シリコン膜１２９との間に、バンドギャップの広い非晶質シリコンカーバイド膜１２７を介在させるとトンネリング確率が低減し、微結晶シリコン膜１２９の価電子帯から不純物半導体膜１２５の伝導帯にキャリアが流れる、前述のようなトンネル電流を低減させることができ、その結果オフ電流を低減することができる。さらに、薄膜トランジスタを交流駆動させた場合には、ソース領域とドレイン領域は交流電圧の向きに追従して入れ替わるため、電界が印加されるソース領域、およびドレイン領域近傍に、従来の非晶質シリコンのバンドギャップよりも広いシリコンカーバイド膜を形成することで、薄膜トランジスタのオフ電流を低減することができる。
次に、薄膜トランジスタの各構成について、以下に説明する。
基板１０１としては、ガラス基板、セラミック基板の他、本作製工程の処理温度に耐えうる程度の耐熱性を有するプラスチック基板等を用いることができる。また、基板に透光性を要しない場合には、ステンレス合金等の金属の基板の表面に絶縁膜を設けたものを用いてもよい。ガラス基板としては、例えば、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス若しくはアルミノケイ酸ガラス等の無アルカリガラス基板を用いるとよい。なお、基板１０１のサイズに限定はなく、例えば上述のフラットパネルディスプレイの分野でよく使われる第３世代乃至第１０世代のガラス基板を用いることができる。
ゲート電極１０３は、モリブデン、チタン、クロム、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム、ニッケル等の金属材料またはこれらを主成分とする合金材料を用いて、単層でまたは積層して形成することができる。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、ＡｇＰｄＣｕ合金、Ａｌ−Ｎｄ合金、Ａｌ−Ｎｉ合金などを用いてもよい。
例えば、ゲート電極１０３の二層の積層構造としては、アルミニウム膜上にモリブデン膜を積層した二層の積層構造、または銅膜上にモリブデン膜を積層した二層構造、または銅膜上に窒化チタン膜若しくは窒化タンタル膜を積層した二層構造、窒化チタン膜とモリブデン膜とを積層した二層構造、酸素を含む銅−マグネシウム合金膜と銅膜とを積層した二層構造、酸素を含む銅−マンガン合金膜と銅膜とを積層した二層構造、銅−マンガン合金膜と銅膜とを積層した二層構造などとすることが好ましい。三層の積層構造としては、タングステン膜または窒化タングステン膜と、アルミニウムとシリコンの合金膜またはアルミニウムとチタンの合金膜と、窒化チタン膜またはチタン膜とを積層した三層構造とすることが好ましい。電気的抵抗が低い膜上にバリア膜として機能する金属膜が積層されることで、電気的抵抗を低くでき、且つ金属膜からシリコン膜への金属元素の拡散を防止することができる。
ゲート絶縁膜１０５は、ＣＶＤ法またはスパッタリング法等を用いて、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、または窒化酸化アルミニウム膜を、単層でまたは積層して形成することができる。また、ゲート絶縁膜１０５を酸化シリコン膜または酸化窒化シリコン膜により形成することで、薄膜トランジスタの閾値電圧の変動を低減することができる。
なお、ここでは、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものであって、好ましくは、ラザフォード後方散乱法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）及び水素前方散乱法（ＨＦＳ：Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いて測定した場合に、組成範囲として酸素が５０〜７０原子％、窒素が０．５〜１５原子％、シリコンが２５〜３５原子％、水素が０．１〜１０原子％の範囲で含まれるものをいう。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものであって、好ましくは、ＲＢＳ及びＨＦＳを用いて測定した場合に、組成範囲として酸素が５〜３０原子％、窒素が２０〜５５原子％、シリコンが２５〜３５原子％、水素が１０〜３０原子％の範囲で含まれるものをいう。ただし、酸化窒化シリコンまたは窒化酸化シリコンを構成する原子の合計を１００原子％としたとき、窒素、酸素、シリコン及び水素の含有比率が上記の範囲内に含まれるものとする。
微結晶シリコン膜１２９は、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造のシリコンである。微結晶シリコンは、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なシリコンであり、結晶粒径が２ｎｍ以上２００ｎｍ以下、好ましくは１０ｎｍ以上８０ｎｍ以下、より好ましくは、２０ｎｍ以上５０ｎｍ以下の柱状結晶または針状結晶が基板表面に対して法線方向に成長している。このため、柱状結晶または針状結晶の界面には、結晶粒界が形成される場合もある。なお、ここでの結晶粒径は、基板表面に対して平行な面における結晶粒の最大直径をいう。また、結晶粒は、非晶質シリコン領域と、単結晶とみなせる微小結晶である結晶子を有する。また、結晶粒は双晶を有する場合もある。
微結晶シリコンは、そのラマンスペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。即ち、単結晶シリコンを示す５２０ｃｍ−１と非晶質シリコンを示す４８０ｃｍ−１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含んでいる。さらに、ヘリウム、アルゴン、クリプトン、またはネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体が得られる。このような微結晶半導体に関する記述は、例えば、米国特許４，４０９，１３４号で開示されている。
一対の非晶質シリコンカーバイド膜１２７は、非晶質シリコンを含んでもよい。例えば、非晶質シリコンカーバイド膜中に非晶質シリコンが分散してもよい。または、非晶質シリコンカーバイドにおける炭素の濃度が徐々に増加してもよい。なお、この場合、シリコンカーバイドの化学量論比を満たさない量の炭素が含まれる領域では、炭素を含む非晶質シリコンとなる。
一対の微結晶シリコンカーバイド膜１３５は、微結晶シリコンカーバイド粒の間に非晶質シリコンカーバイドを含んでもよい。または、微結晶シリコンカーバイド粒の間に非晶質シリコンを含んでもよい。
非晶質シリコンカーバイド及び微結晶シリコンカーバイドは、微結晶シリコンと比較して、バンドギャップが広い。ゲート電極１０３に負の電圧が印加され、且つ配線１２３の一方に電圧が印加された場合、非晶質シリコンカーバイド及び微結晶シリコンカーバイドにおけるトンネル電流が低減するため、薄膜トランジスタのオフ電流を低減することができる。
不純物半導体膜１２５は、リンが添加された非晶質シリコン、リンが添加された微結晶シリコン等で形成する。また、リンが添加された非晶質シリコン及びリンが添加された微結晶シリコンの積層構造とすることもできる。なお、薄膜トランジスタとして、ｐチャネル型薄膜トランジスタを形成する場合は、不純物半導体膜１２５は、ボロンが添加された微結晶シリコン、ボロンが添加された非晶質シリコン等で形成する。なお、シリコンカーバイド膜と、のちに形成する配線１２３とがオーミックコンタクトをする場合は、不純物半導体膜１２５を形成しなくともよい。
配線１２３は、アルミニウム、銅、チタン、ネオジム、スカンジウム、モリブデン、クロム、タンタル若しくはタングステン等を用いて単層で、または積層して形成することができる。または、ヒロック防止元素が添加されたアルミニウム合金（ゲート電極１０３に用いることができるＡｌ−Ｎｄ合金等）により形成してもよい。ドナーとなる不純物元素を添加した結晶性シリコンを用いてもよい。ドナーとなる不純物元素が添加された結晶性シリコンと接する側の膜を、チタン、タンタル、モリブデン、タングステンまたはこれらの元素の窒化物により形成し、その上にアルミニウムまたはアルミニウム合金を形成した積層構造としてもよい。更には、アルミニウムまたはアルミニウム合金の上面及び下面を、チタン、タンタル、モリブデン、タングステンまたはこれらの元素の窒化物で挟んだ積層構造としてもよい。
絶縁膜１３１は、外部からの汚染物が微結晶シリコン膜１２９と、一対の非晶質シリコンカーバイド膜１２７または一対の微結晶シリコンカーバイド膜１３５に侵入するのを妨げるための保護膜として機能する。絶縁膜１３１は、ゲート絶縁膜１０５と同様の材料を用いて形成すればよい。
本実施の形態に示す薄膜トランジスタは、チャネル領域となる微結晶シリコン膜１２９と、ソース領域及びドレイン領域として機能する不純物半導体膜１２５との間に、バンドギャップが広い一対のシリコンカーバイド膜を有する。このため、薄膜トランジスタのオフ電流が低い。更に、表示装置において当該薄膜トランジスタを画素のスイッチングに用いることで、コントラストが高く、画質の良好な表示装置となる。また、保持容量素子に充電された電荷のうち、薄膜トランジスタのオフ電流によって放電される量が低減されるため、保持容量素子の大きさを小さくすることができる。保持容量素子が小さくなると、充電に必要な電流能力を抑えられるため、当該薄膜トランジスタの面積および保持容量素子の面積を縮小することが可能であり、画素の開口率が向上し、バックライトの透過率が向上する。この結果、バックライトの光量を低減することができる。また、低消費電力化が可能となる。また、画素毎の保持容量素子の大きさを低減できることによって、駆動回路の負荷が軽減されるため、駆動回路部における薄膜トランジスタの大きさを小さくでき、表示装置の狭額縁化が可能となる。更には、駆動回路の負荷の低減および画素の開口率の向上によって、表示装置の精細度を向上することが可能となるため、画素数が２ｋ×４ｋあるいは４ｋ×８ｋといった高精細な大型ディスプレイを作製することができる。更には、駆動回路の負荷が軽減されることによって、高速駆動が可能となり、高精細高速駆動が可能な大型ディスプレイや、高精細の大型三次元ディスプレイを作製することが可能である。
（実施の形態２）
本実施の形態では、実施の形態１と異なる構造の薄膜トランジスタについて、図２を用いて説明する。
図２（Ａ）に示す薄膜トランジスタは、基板１０１上に、ゲート電極１０３と、微結晶シリコン膜１２９と、ゲート電極１０３及び微結晶シリコン膜１２９の間に設けられるゲート絶縁膜１０５と、微結晶シリコン膜１２９に接する一対の炭素を含む微結晶シリコン膜１３７と、一対の炭素を含む微結晶シリコン膜１３７に接する一対の非晶質シリコンカーバイド膜１２７と、一対の非晶質シリコンカーバイド膜１２７に接するソース領域及びドレイン領域として機能する不純物半導体膜１２５と、不純物半導体膜１２５に接する配線１２３とを有する。また、微結晶シリコン膜１２９、一対の炭素を含む微結晶シリコン膜１３７、一対の非晶質シリコンカーバイド膜１２７、一対の不純物半導体膜１２５、及び配線１２３を覆う絶縁膜１３１と、絶縁膜１３１上において、少なくともゲート電極１０３及び微結晶シリコン膜１２９と重畳するバックゲート電極１３３とを有してもよい。
炭素を含む微結晶シリコン膜１３７は、シリコンカーバイドの化学量論比よりも少ない量の炭素を含んでいる。即ち、シリコン及び炭素の化学量論比がＳｉ：Ｃ＝１：ｘ（０＜ｘ＜１）である膜である。炭素を含む微結晶シリコン膜１３７は、シリコンカーバイド膜の堆積初期において、炭素を含む気体の流量を低減することで、微結晶シリコン膜１２９を種結晶として、結晶成長させることにより形成される。
図２（Ａ）においては、一対の炭素を含む微結晶シリコン膜１３７は、表面において凸部１３７ａを有する断面形状を示したが、図２（Ｂ）に示すように、表面において、凹部１３７ｂを有する断面形状であってもよい。
微結晶シリコン膜１２９と、一対の非晶質シリコンカーバイド膜１２７とは、バンドギャップ及び電子親和力が異なり、界面がヘテロ接合となってしまう。このため、微結晶シリコン膜１２９と、一対の非晶質シリコンカーバイド膜１２７との界面において障壁が生じる。当該障壁は、薄膜トランジスタのオン電流及び電界効果移動度に影響を与える。一方、微結晶シリコン膜１２９と、一対の非晶質シリコンカーバイド膜１２７との間に、一対の炭素を含む微結晶シリコン膜１３７を形成することで、当該障壁を緩和することが可能であるため、薄膜トランジスタのオン電流及び電界効果移動度をさらに上昇させることができる。
本実施の形態に示す薄膜トランジスタは、微結晶シリコン膜１２９と、一対の非晶質シリコンカーバイド膜１２７との間に、一対の炭素を含む微結晶シリコン膜１３７を有するため、オン電流及び電界効果移動度を更に高めることができる。
（実施の形態３）
本実施の形態では、実施の形態１及び実施の形態２と異なる構造の薄膜トランジスタについて、図３を用いて説明する。
図３（Ａ）に示す薄膜トランジスタは、基板１０１上に、ゲート電極１０３と、微結晶シリコン膜１２９と、ゲート電極１０３及び微結晶シリコン膜１２９の間に設けられるゲート絶縁膜１０５と、微結晶シリコン膜１２９に接する一対の窒素を含む微結晶シリコン膜１３９と、一対の窒素を含む微結晶シリコン膜１３９に接する一対の窒素を含む非晶質シリコン膜１４１と、一対の窒素を含む非晶質シリコン膜１４１に接する一対の非晶質シリコンカーバイド膜１２７と、一対の非晶質シリコンカーバイド膜１２７に接するソース領域及びドレイン領域として機能する不純物半導体膜１２５と、不純物半導体膜１２５に接する配線１２３とを有する。また、微結晶シリコン膜１２９、一対の窒素を含む微結晶シリコン膜１３９、一対の窒素を含む非晶質シリコン膜１４１、一対の非晶質シリコンカーバイド膜１２７、一対の不純物半導体膜１２５、及び配線１２３を覆う絶縁膜１３１と、絶縁膜１３１上において、少なくともゲート電極１０３及び微結晶シリコン膜１２９と重畳するバックゲート電極１３３とを有してもよい。
図３（Ｂ）に示す薄膜トランジスタは、図３（Ａ）に示す薄膜トランジスタと比較して、一対の窒素を含む非晶質シリコン膜１４１及び一対の非晶質シリコンカーバイド膜１２７の代わりに、一対の窒素を含む微結晶シリコン膜１３９に接する一対の微結晶シリコンカーバイド膜１３５と、を有する点が異なる。一対の窒素を含む微結晶シリコン膜１３９を種結晶としながら、結晶成長させることで、一対の微結晶シリコンカーバイド膜１３５に結晶構造を有せしめることができる。
図３（Ｃ）に示す薄膜トランジスタは、図３（Ｂ）に示す薄膜トランジスタと比較して、一対の微結晶シリコンカーバイド膜１３５及び不純物半導体膜１２５の間に、一対の非晶質シリコンカーバイド膜１２７を有する点が異なる。
窒素を含む微結晶シリコン膜１３９及び窒素を含む非晶質シリコン膜１４１の詳細については、実施の形態６で図８を用いて説明する。
微結晶シリコン膜１２９と、一対の非晶質シリコンカーバイド膜１２７または一対の微結晶シリコンカーバイド膜１３５との間に、一対の窒素を含む非晶質シリコン膜１４１または一対の窒素を含む微結晶シリコン膜１３９を形成することで、微結晶シリコン膜１２９と、一対の非晶質シリコンカーバイド膜１２７または一対の微結晶シリコンカーバイド膜１３５との間の障壁を緩和することが可能であるため、薄膜トランジスタのオン電流及び電界効果移動度を上昇させることができる。
一対の窒素を含む微結晶シリコン膜１３９及び一対の窒素を含む非晶質シリコン膜１４１は、窒素を含む気体を処理室に導入することにより、微結晶シリコン膜の堆積後期において、結晶成長が抑制される。この結果、一対の窒素を含む微結晶シリコン膜１３９及び一対の窒素を含む非晶質シリコン膜１４１が形成される。
さらには、一対の窒素を含む微結晶シリコン膜１３９の代わりに、一対の窒素及び炭素を含む微結晶シリコン膜を形成してもよい。また、一対の窒素を含む非晶質シリコン膜１４１の代わりに、一対の窒素及び炭素を含む非晶質シリコンを形成してもよい。
窒素及び炭素を含む微結晶シリコン膜、窒素及び炭素を含む非晶質シリコン膜は、シリコンカーバイドの化学量論比よりも少ない量の炭素と、窒素とを含んでいる。微結晶シリコン膜１２９と、非晶質シリコンカーバイド膜１２７または微結晶シリコンカーバイド膜１３５との間に、窒素及び炭素を含む非晶質シリコン膜、または窒素及び炭素を含む微結晶シリコン膜を形成することで、微結晶シリコン膜１２９と、一対の非晶質シリコンカーバイド膜１２７または一対の微結晶シリコンカーバイド膜１３５との間の障壁を緩和することが可能であるため、薄膜トランジスタのオン電流及び電界効果移動度を上昇させることができる。
（実施の形態４）
本実施の形態では、実施の形態１乃至実施の形態３に示す薄膜トランジスタと比較して、更にオフ電流の低い薄膜トランジスタについて、図４を用いて説明する。本実施の形態では、実施の形態１を用いて説明するが適宜実施の形態２及び実施の形態３に本実施の形態を適用することができる。
本実施の形態に示す薄膜トランジスタは、図４に示すように、微結晶シリコン膜１２９及び一対の非晶質シリコンカーバイド膜１２７と、配線１２３との間に障壁領域となる絶縁領域１４７を有することを特徴とする。
障壁領域となる絶縁領域１４７は、微結晶シリコン膜１２９及び一対の非晶質シリコンカーバイド膜１２７の一部を窒化または酸化して形成される領域であり、代表的には、半導体窒化物または半導体酸化物で形成される。半導体窒化物としては、窒化シリコン、窒化酸化シリコン、窒化シリコンカーバイド、窒化酸化シリコンカーバイド等があり、半導体酸化物としては、酸化シリコン、酸化窒化シリコン、酸化シリコンカーバイド、酸化窒化シリコンカーバイド等がある。なお、絶縁領域１４７を構成する半導体窒化物及び半導体酸化物は、必ずしも化学量論比を満たす必要はない。
なお、図４においては、障壁領域となる絶縁領域１４７は、微結晶シリコン膜１２９及び一対の非晶質シリコンカーバイド膜１２７の側壁及び不純物半導体膜１２５の表面の一部に形成されているが、微結晶シリコン膜１２９及び一対の非晶質シリコンカーバイド膜１２７の側壁のみに形成されていてもよい。
本実施の形態に示す薄膜トランジスタは、微結晶シリコン膜及び一対のシリコンカーバイド膜と配線との間に障壁領域となる絶縁領域を有するため、配線から微結晶シリコン膜及び一対のシリコンカーバイド膜へのホールの注入を低減することが可能であり、薄膜トランジスタのオフ電流を低減することができる。
（実施の形態５）
本実施の形態では、実施の形態１及び実施の形態２に示す薄膜トランジスタの作製方法について、図５及び図６を用いて説明する。なお、本実施の形態では、図１（Ａ）に示す薄膜トランジスタの作製方法を説明するが、適宜実施の形態１及び実施の形態２に示す他の薄膜トランジスタに適宜適用することができる。
図５（Ａ）に示すように、基板１０１上にゲート電極１０３を形成する。次に、ゲート電極１０３を覆うゲート絶縁膜１０５を形成し、ゲート絶縁膜１０５上に微結晶シリコン膜１０７を形成し、微結晶シリコン膜１０７上に非晶質シリコンカーバイド膜１０９を形成し、非晶質シリコンカーバイド膜１０９上に不純物半導体膜１１１を形成する。
基板１０１としては、実施の形態１に示す基板１０１を適宜用いることができる。
ゲート電極１０３は、基板１０１上に、スパッタリング法または真空蒸着法を用いて、上記した材料により導電膜を形成し、該導電膜上にフォトリソグラフィ法またはインクジェット法等によりマスクを形成し、該マスクを用いて導電膜をエッチングして形成することができる。また、銀、金または銅等の導電性ナノペーストをインクジェット法により基板上に吐出し、焼成することで形成することができる。なお、ゲート電極１０３と、基板１０１との密着性向上を目的として、上記の金属材料の窒化物膜を、基板１０１と、ゲート電極１０３との間に設けてもよい。ここでは、基板１０１上に導電膜を形成し、フォトリソグラフィ工程により形成したレジストで形成されるマスクを用いて、当該導電膜をエッチングする。
なお、ゲート電極１０３の側面は、テーパー形状とすることが好ましい。これは、後の工程で、ゲート電極１０３上に形成される絶縁膜、シリコン膜及び配線が、ゲート電極１０３の段差箇所において切断しないためである。ゲート電極１０３の側面をテーパー形状にするためには、レジストで形成されるマスクを後退させつつエッチングを行えばよい。
また、ゲート電極１０３を形成する工程により、ゲート配線（走査線）及び容量配線も同時に形成することができる。なお、走査線とは画素を選択する配線をいい、容量配線とは画素の保持容量の一方の電極に接続された配線をいう。ただし、これに限定されず、ゲート配線及び容量配線の一方または双方と、ゲート電極１０３とは別に設けてもよい。
ゲート絶縁膜１０５は、ＣＶＤ法またはスパッタリング法等を用いて形成することができる。ゲート絶縁膜１０５のＣＶＤ法による形成工程におけるグロー放電プラズマの生成は、３ＭＨｚから３０ＭＨｚ、代表的には１３．５６ＭＨｚ、２７．１２ＭＨｚのＨＦ帯の高周波電力、または３０ＭＨｚより大きく３００ＭＨｚ程度までのＶＨＦ帯の高周波電力、代表的には、６０ＭＨｚを印加することで行われる。また、周波数が１ＧＨｚ以上であるマイクロ波プラズマＣＶＤ装置を用いてゲート絶縁膜１０５を形成すると、ゲート電極と、ドレイン電極及びソース電極との間の耐圧を向上させることができるため、信頼性の高い薄膜トランジスタを得ることができる。なお、高周波電力がパルス状に印加されるパルス発振や、連続的に印加される連続発振とすることができる。また、ＨＦ帯の高周波電力と、ＶＨＦ帯の高周波電力を重畳させることで、大面積基板においてもプラズマのムラを低減し、均一性を高めることができると共に、堆積速度を高めることができる。
また、ゲート絶縁膜１０５として、有機シランガスを用いたＣＶＤ法により酸化シリコン膜を形成することで、後に形成する半導体膜の結晶性を高めることが可能であるため、薄膜トランジスタのオン電流及び電界効果移動度を高めることができる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）等のシリコン含有化合物を用いることができる。
微結晶シリコン膜１０７は、プラズマＣＶＤ装置の反応室内において、シリコンを含む堆積性気体と、水素とを混合し、グロー放電プラズマにより形成する。または、シリコンを含む堆積性気体と、水素と、ヘリウム、ネオン、クリプトン等の希ガスとを混合し、グロー放電プラズマにより形成する。ここでは、シリコンを含む堆積性気体の流量に対する水素の流量を１０〜２０００倍、好ましくは１０〜２００倍にして堆積性気体を希釈する条件により、微結晶シリコン膜を形成する。なお、シリコンを含む堆積性気体の代わりにゲルマニウムを含む堆積性気体を用いると、微結晶ゲルマニウム膜を形成することができる。または、シリコンを含む堆積性気体及びゲルマニウムを含む堆積性気体を用いると、微結晶シリコンゲルマニウム膜を形成することができる。このときの堆積温度は、１５０℃以上３００℃以下とすることが好ましく、より好ましくは１５０℃以上２８０℃以下とする。なお、処理室内の圧力、上部電極及び下部電極の間隔は、プラズマが発生しうる値とすればよい。
シリコンを含む堆積性気体の代表例としては、ＳｉＨ４、Ｓｉ２Ｈ６等がある。ゲルマニウムを含む堆積性気体の代表例としては、ＧｅＨ４、Ｇｅ２Ｈ６等がある。
微結晶シリコン膜１０７の原料ガスとして、ヘリウム、アルゴン、ネオン、クリプトン、キセノン等の希ガスを用いることで微結晶シリコン膜１０７の成膜速度が高まる。また、成膜速度が高まることで、微結晶シリコン膜１０７に混入される不純物量が低減するため、微結晶シリコン膜１０７の結晶性を高めることができる。
微結晶シリコン膜１０７を形成する際のグロー放電プラズマの生成は、ゲート絶縁膜１０５と同様に行うことができる。
なお、微結晶シリコン膜１０７を形成する前に、ＣＶＤ装置の処理室内の気体を排気しながら、処理室内にシリコンを含む堆積性気体を導入して、処理室内の不純物元素を除去することで、微結晶シリコン膜１０７における不純物量を低減することが可能である。また、微結晶シリコン膜１０７を形成する前に、フッ素、フッ化窒素、フッ化シラン等のフッ素を含む雰囲気でプラズマを発生させて、フッ素プラズマをゲート絶縁膜１０５に曝してもよい。
なお、ゲート絶縁膜１０５を窒化シリコン膜で形成すると、微結晶シリコン膜１０７の堆積初期において非晶質シリコンが形成されやすく、微結晶シリコン膜１０７の結晶性が低くなる。このため、シリコンを含む堆積性気体の希釈率の高い条件、または堆積温度を１５０℃以上２５０℃以下とする低温条件で微結晶シリコン膜１０７を形成することが好ましい。代表的には、シリコンを含む堆積性気体の流量に対して、水素の流量を２００〜２０００倍、好ましくは２５０〜４００倍とする高希釈率条件が好ましい。また、非晶質シリコンカーバイド膜１０９の堆積温度を２００℃以上２５０℃以下とする低温条件が好ましい。高希釈率条件または低温条件により、初期核発生密度が高まりゲート絶縁膜１０５上に非晶質シリコンが形成されにくくなり、微結晶シリコン膜１０７の結晶性が向上する。また、窒化シリコン膜で形成したゲート絶縁膜１０５の表面を酸化処理することで、微結晶シリコン膜１０７の密着性が向上する。酸化処理としては、酸化気体の暴露、酸化気体雰囲気でのプラズマ処理等がある。酸化気体としては、酸素、オゾン、一酸化二窒素、水蒸気、酸素及び水素の混合気体等がある。
非晶質シリコンカーバイド膜１０９は、プラズマＣＶＤ装置の反応室内において、シリコンを含む堆積性気体と、炭素を含む気体とを混合し、グロー放電プラズマにより形成する。または、プラズマＣＶＤ装置の反応室内において、有機シランと、水素とを混合し、グロー放電プラズマにより形成する。なお、プラズマＣＶＤ法の代わりに、熱ＣＶＤ法、光を利用した光ＣＶＤ法等を用いて、非晶質シリコンカーバイド膜１０９を形成することができる。また、成膜条件を適宜調整することで、微結晶シリコンカーバイド膜を形成することができる。
炭素を有する気体としては、炭化水素、ハロゲン化アルキル、有機シラン等を用いることができる。
炭化水素の代表例としては、メタン（ＣＨ４）、エタン（Ｃ２Ｈ６）、プロパン（Ｃ３Ｈ８）、ブタン（Ｃ４Ｈ１０）等の飽和炭化水素、エチレン（Ｃ２Ｈ４）、プロピレン（Ｃ３Ｈ６）、アセチレン（Ｃ２Ｈ２）等の不飽和炭化水素等を用いることができるが、これに限定されない。なかでも、メタン（ＣＨ４）、プロパン（Ｃ３Ｈ８）、アセチレン（Ｃ２Ｈ２）が好ましい。
ハロゲン化アルキルの代表例としては、塩化メチル（ＣＨ３Ｃｌ）、四塩化炭素（ＣＣｌ４）等を用いることができるが、これに限定されない。
有機シランの代表例としては、シリコンに炭化水素官能基が結合した分子構造のものであれば特に限定されないが、例えば、モノメチルシラン（ＳｉＨ３ＣＨ３：ＭＭＳ）、ジメチルシラン（ＳｉＨ２（ＣＨ３）２：ＤＭＳ）、テトラメチルシラン（Ｓｉ（ＣＨ３）４：ＴＭＳ）、テトラエチルシラン（Ｓｉ（Ｃ２Ｈ５）４：ＴＥＳ）、ヘキサメチルジシラン（Ｓｉ２（ＣＨ３）６：ＨＭＤＳ）等が好適に用いられる。また、上記有機シランに他の官能基が結合した分子構造、例えば、テトラエトキシシラン（Ｓｉ（ＯＣ２Ｈ５）４：ＴＥＯＳ）、メチルトリクロロシラン（（ＣＨ３）ＳｉＣｌ３）、ヘキサメチルジシラザン（ＨＮ（Ｓｉ（ＣＨ３）３）２）等を用いてもよい。
不純物半導体膜１１１は、プラズマＣＶＤ装置の反応室内において、シリコンを含む堆積性気体と、水素と、ホスフィン（水素希釈またはシラン希釈）とを混合し、グロー放電プラズマにより形成する。シリコンを含む堆積性気体を水素で希釈して、リンが添加された非晶質シリコン、またはリンが添加された微結晶シリコンを形成する。なお、ｐ型の薄膜トランジスタを作製する場合は、不純物半導体膜１１１として、ホスフィンの代わりに、ジボランを用いて、グロー放電プラズマにより形成すればよい。
次に、フォトリソグラフィ工程によりレジストで形成されるマスクを不純物半導体膜１１１上に形成する。
次に、レジストで形成されるマスクを用いて、微結晶シリコン膜１０７、非晶質シリコンカーバイド膜１０９、及び不純物半導体膜１１１をエッチングする。この工程により、微結晶シリコン膜１０７、非晶質シリコンカーバイド膜１０９、及び不純物半導体膜１１１を素子毎に分離し、微結晶シリコン膜１１３、非晶質シリコンカーバイド膜１１５、及び不純物半導体膜１１７を形成する。この後、レジストで形成されるマスクを除去する（図５（Ｂ）参照。）。
次に、不純物半導体膜１１７上に導電膜１１９を形成する（図５（Ｃ）参照。）。導電膜１１９は、ＣＶＤ法、スパッタリング法または真空蒸着法を用いて形成する。また、導電膜１１９は、銀、金または銅等の導電性ナノペーストを用いてスクリーン印刷法またはインクジェット法等を用いて吐出し、焼成することで形成しても良い。導電膜１１９は、実施の形態１に示す配線１２３と同様の材料を適宜用いることができる。
次に、フォトリソグラフィ工程によりレジストで形成されるマスクを形成し、当該レジストで形成されるマスクを用いて導電膜１１９をエッチングして、ソース電極及びドレイン電極として機能する配線１２３を形成する。導電膜１１９のエッチングはドライエッチングまたはウェットエッチングを用いることができる。なお、配線１２３の一方は、ソース電極またはドレイン電極のみならず信号線としても機能する。ただし、これに限定されず、信号線とソース電極及びドレイン電極とは別に設けてもよい。
次に、不純物半導体膜１１７及び非晶質シリコンカーバイド膜１１５の一部をエッチングして、ソース領域及びドレイン領域として機能する一対の不純物半導体膜１２５を形成する。また、一対の非晶質シリコンカーバイド膜１２７を形成する。また、表面の露出部が凹形状にエッチングされた微結晶シリコン膜１２９を形成する。このとき、微結晶シリコン膜１２９が露出されるようにエッチングすることで、配線１２３で覆われる領域では微結晶シリコン膜１２９及び非晶質シリコンカーバイド膜１２７が積層され、配線１２３で覆われず、かつゲート電極１０３と重なる領域においては、微結晶シリコン膜１２９が露出する。即ち、バックチャネルにおいて、微結晶シリコン膜１２９が露出する。なお、「バックチャネル」とは、微結晶シリコン膜１２９においてソース領域及びドレイン領域と重なっていない領域であり、且つ後に形成される絶縁膜１３１側の領域である。具体的には、微結晶シリコン膜１２９において、絶縁膜１３１に接する領域近傍をいう。
ここでは、エッチングにおいてドライエッチングを用いているため、配線１２３の端部と、不純物半導体膜１２５の端部とが揃っているが、導電膜１１９をウェットエッチングし、不純物半導体膜１１７をドライエッチングすると、配線１２３の端部と、不純物半導体膜１２５の端部とがずれ、断面において、配線１２３の端部が、不純物半導体膜１２５の端部より内側に位置する。
次に、ドライエッチングを行ってもよい。ドライエッチングの条件は、微結晶シリコン膜１２９にダメージが入らず、且つ微結晶シリコン膜１２９に対するエッチングレートが低い条件を用いる。エッチングガスとしては、代表的にはＣｌ２、ＣＦ４、またはＮ２等を用いる。また、エッチング方法については特に限定はなく、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式、容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式、電子サイクロトン共鳴プラズマ（ＥＣＲ：Ｅｌｅｃｔｒｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）方式、反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）方式等を用いることができる。
次に、微結晶シリコン膜１２９の表面にプラズマ処理、代表的には水プラズマ処理、酸素プラズマ処理、アンモニアプラズマ処理、窒素プラズマ処理等を行う。
水プラズマ処理は、水蒸気に代表される、水を主成分とするガスを反応空間に導入し、プラズマを生成して、行うことができる。この後、レジストで形成されるマスクを除去する（図６（Ａ）参照。）。なお、当該レジストで形成されるマスクの除去は、不純物半導体膜１２５及び非晶質シリコンカーバイド膜１１５のドライエッチング前に行ってもよい。
微結晶シリコン膜１２９を形成した後に、微結晶シリコン膜１２９にダメージを与えない条件で更なるドライエッチングを行うことで、露出した微結晶シリコン膜１２９上に存在する残渣などの不純物を除去することができる。また、プラズマ処理を行うことで、ソース領域とドレイン領域との間の絶縁を確実なものにすることができ、完成する薄膜トランジスタのオフ電流を低減し、電気的特性のばらつきを低減することができる。また、ドライエッチングに続けて水プラズマ処理を行うことで、レジストで形成されるマスクの残渣を除去すると共に、微結晶シリコン膜１２９の欠陥を低減することができる。
なお、レジストで形成されるマスクを用いて導電膜１１９をエッチングし、配線１２３を形成し、非晶質シリコンカーバイド膜１１５の途中までエッチングした後、レジストで形成されるマスクを除去する。次に、配線１２３をマスクとして、非晶質シリコンカーバイド膜１１５及び微結晶シリコン膜１１３それぞれの一部をエッチングして、微結晶シリコン膜１２９を露出させることができる。当該工程により、微結晶シリコン膜１２９が剥離液、及びレジストの残渣物に触れることがない。また、レジストで形成されるマスクを除去した後、配線１２３を用いて、非晶質シリコンカーバイド膜１１５をエッチングして、微結晶シリコン膜１２９を露出する。このため、剥離液、及びレジストの残渣物に触れた非晶質シリコンカーバイド膜１１５は、バックチャネルには残存しない。この結果、バックチャネルに残存した剥離液、及びレジストの残渣物によるリーク電流が発生しないため、薄膜トランジスタのオフ電流をより低減することができる。
以上の工程によりシングルゲート型の薄膜トランジスタを作製することができる。
次に、絶縁膜１３１（第２のゲート絶縁膜ともいう。）を形成する。絶縁膜１３１は、ゲート絶縁膜１０５と同様に形成することができる。
次に、フォトリソグラフィ工程により形成したレジストで形成されるマスクを用いて絶縁膜１３１に開口部（図示しない。）を形成する。次に、バックゲート電極１３３（第２のゲート電極ともいう。）を形成する（図６（Ｂ）参照）。以上の工程により、デュアルゲート型の薄膜トランジスタを作製することができる。
バックゲート電極１３３は、配線１２３と同様に形成することができる。また、バックゲート電極１３３は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、または酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を用いて形成することができる。
また、バックゲート電極１３３は、透光性を有する導電性高分子（導電性ポリマーともいう。）を含む導電性組成物を用いて形成することができる。バックゲート電極１３３は、シート抵抗が１００００Ω／ｓｑ．以下であって、且つ波長５５０ｎｍにおける透光率が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、またはアニリン、ピロール及びチオフェンの２種以上の共重合体若しくはその誘導体等が挙げられる。
バックゲート電極１３３は、スパッタリング法により、上記材料のいずれかを用いた薄膜を形成した後、フォトリソグラフィ工程によって形成したレジストで形成されるマスクを用いて上記薄膜をエッチングすることで、形成できる。また、透光性を有する導電性高分子を含む導電性組成物を塗布または印刷した後、焼成して形成することができる。
次に、薄膜トランジスタの平面図である図１６を用いて、バックゲート電極１３３の形状を説明する。
図１６（Ａ）に示すように、バックゲート電極１３３は、ゲート電極１０３と平行に形成することができる。この場合、バックゲート電極１３３に印加する電位と、ゲート電極１０３に印加する電位とを、それぞれ任意に制御することが可能である。このため、薄膜トランジスタのしきい値電圧を制御することができる。また、キャリアが流れる領域、即ちチャネル領域が、微結晶シリコン膜１２９のゲート絶縁膜１０５側、及び絶縁膜１３１側に形成されるため、薄膜トランジスタのオン電流を高めることができる。
また、図１６（Ｂ）に示すように、バックゲート電極１３３は、ゲート電極１０３に接続させることができる。即ち、ゲート絶縁膜１０５及び絶縁膜１３１に形成した開口部１５０において、ゲート電極１０３及びバックゲート電極１３３が接続する構造とすることができる。この場合、バックゲート電極１３３に印加する電位と、ゲート電極１０３に印加する電位とは、等しい。この結果、キャリアが流れる領域、即ちチャネル領域が、微結晶シリコン膜１２９のゲート絶縁膜１０５側及び絶縁膜１３１側に形成されるため、薄膜トランジスタのオン電流を高めることができる。
また、図１６（Ｃ）に示すように、バックゲート電極１３３は、ゲート電極１０３と接続せず、フローティングでもよい。バックゲート電極１３３に印加せずとも、チャネル領域が、微結晶シリコン膜１２９のゲート絶縁膜１０５側及び絶縁膜１３１側に形成されるため、薄膜トランジスタのオン電流を高めることができる。
さらには、図１６（Ｄ）に示すように、バックゲート電極１３３は、絶縁膜１３１を介して配線１２３と重畳してもよい。ここでは、図１６（Ａ）に示す構造のバックゲート電極１３３を用いて示したが、図１６（Ｂ）及び図１６（Ｃ）に示すバックゲート電極１３３も同様に配線１２３と重畳してもよい。
以上の工程により図１（Ａ）に示すような、オン電流及び電界効果移動度が高く、且つオフ電流の低い薄膜トランジスタを作製することができる。
（実施の形態６）
本実施の形態では、実施の形態３に示す薄膜トランジスタの作製方法について、図７乃至図９を用いて説明する。
実施の形態５と同様に、図７（Ａ）に示すように、基板１０１上にゲート電極１０３を形成する。次に、ゲート電極１０３を覆うゲート絶縁膜１０５を形成し、ゲート絶縁膜１０５上に微結晶シリコン膜１０７を形成する。次に、微結晶シリコン膜１０７上に窒素を含むシリコン膜１５１を形成する。次に、窒素を含むシリコン膜１５１上に非晶質シリコンカーバイド膜１０９を形成し、非晶質シリコンカーバイド膜１０９上に不純物半導体膜１１１を形成する。微結晶シリコン膜１０７及び非晶質シリコンカーバイド膜１０９、及び不純物半導体膜１１１は、実施の形態５と同様に形成することができる。
窒素を含むシリコン膜１５１は、窒素を含む微結晶シリコン膜１３８及び窒素を含む非晶質シリコン膜１４０を含む。微結晶シリコン膜１０７を種結晶として、部分的に結晶成長させる条件（部分的に結晶成長が抑制される条件）で、窒素を含む微結晶シリコン膜１３８及び窒素を含む非晶質シリコン膜１４０を形成することができる。
窒素を含むシリコン膜１５１は、プラズマＣＶＤ装置の処理室内において、シリコンを含む堆積性気体と、水素と、窒素を含む気体とを混合し、グロー放電プラズマにより形成する。窒素を含む気体としては、アンモニア、窒素、フッ化窒素、塩化窒素、クロロアミン、フルオロアミン等がある。グロー放電プラズマの生成は、微結晶シリコン膜１０７と同様にすることができる。
このとき、シリコンを含む堆積性気体と、水素との流量比は、微結晶シリコン膜１０７と同様の流量比を用い、さらに原料ガスに窒素を含む気体を用いる条件とすることで、微結晶シリコン膜１０７の堆積条件よりも、結晶成長を低減することができる。具体的には、窒素を含むシリコン膜１５１の堆積初期においては、原料ガスに窒素を含む気体が含まれるため、部分的に結晶成長が抑制され、錐形状の窒素を含む微結晶シリコンが成長すると共に、窒素を含む非晶質シリコンが形成される。さらに、堆積中期または後期では、錐形状の窒素を含む微結晶シリコンの結晶成長が停止し、窒素を含む非晶質シリコンのみが堆積される。この結果、窒素を含むシリコン膜１５１において、窒素を含む微結晶シリコン膜１３８、及び欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体膜で形成される非晶質シリコン膜１４０を形成することができる。
ここでは、窒素を含むシリコン膜１５１を形成する条件の代表例は、シリコンを含む堆積性気体の流量に対する水素の流量が１０〜２０００倍、好ましくは１０〜２００倍である。なお、通常の非晶質シリコン膜を形成する条件の代表例は、シリコンを含む堆積性気体の流量に対する水素の流量は０〜５倍である。
また、窒素を含むシリコン膜１５１の原料ガスに、ヘリウム、ネオン、アルゴン、キセノン、またはクリプトン等の希ガスを導入することで、成膜速度を高めることができる。
また、シリコンを含む堆積性気体及び窒素を含む気体のほかに、炭素を含む気体を導入することで、炭素及び窒素を含む微結晶シリコン膜並びに炭素及び窒素を含む非晶質シリコン膜を形成できる。
窒素を含むシリコン膜１５１の厚さは、厚さ５０〜３５０ｎｍとすることが好ましく、さらに好ましくは１２０〜２５０ｎｍとする。
ここで、図７（Ａ）に示すゲート絶縁膜１０５と、不純物半導体膜１１１との間の拡大図を、図８に示す。
図８（Ａ）に示すように、窒素を含むシリコン膜１５１の窒素を含む微結晶シリコン膜１３８は凹凸状であり、凸部はゲート絶縁膜１０５側から窒素を含む非晶質シリコン膜１４０に向かって、先端が狭まる（凸部の先端が鋭角である）凸状（錐形状）である。なお、窒素を含む微結晶シリコン膜１３８の形状は、ゲート絶縁膜１０５側から窒素を含む非晶質シリコン膜１４０に向かって幅が広がる凸状（逆錐形状）であってもよい。
窒素を含む微結晶シリコン膜１３８の厚さ、即ち、ゲート絶縁膜１０５との界面から、窒素を含む微結晶シリコン膜１３８の突起（凸部）の先端までの距離を、５ｎｍ以上３１０ｎｍ以下とすることで、薄膜トランジスタのオフ電流を低減することができる。
また、窒素を含むシリコン膜１５１に含まれる酸素及び窒素の二次イオン質量分析法によって計測される濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３未満とすることで、窒素を含む微結晶シリコン膜１３８の結晶性を高めることができるため好ましい。
窒素を有する微結晶シリコン膜１３８及び窒素を有する非晶質シリコン膜１４０に含まれる窒素は、例えばＮＨ基またはＮＨ２基として存在していてもよい。
窒素を含む非晶質シリコン膜の窒素濃度プロファイルのピーク濃度は、１×１０２０ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０２０ａｔｏｍｓ／ｃｍ３以上１×１０２１ａｔｏｍｓ／ｃｍ３以下である。
窒素を含む非晶質シリコン膜１４０は、従来の非晶質シリコンと比較して、ＣＰＭ（Ｃｏｎｓｔａｎｔ ｐｈｏｔｏｃｕｒｒｅｎｔ ｍｅｔｈｏｄ）やフォトルミネッセンス分光測定で測定されるＵｒｂａｃｈ端のエネルギーが小さく、欠陥吸収スペクトル量が少ない半導体である。即ち、窒素を含む非晶質シリコンは、従来の非晶質シリコンと比較して、欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い半導体である。窒素を含む非晶質シリコンは、価電子帯のバンド端における準位のテール（裾）の傾きが急峻であるため、バンドギャップが広くなり、トンネル電流が流れにくい。このため窒素を含む微結晶シリコン膜１３８及び非晶質シリコンカーバイド膜１０９の間に窒素を含む非晶質シリコン膜を設けることで、薄膜トランジスタのオフ電流を低減することができる。また、窒素を含む非晶質シリコン膜を設けることで、オン電流と電界効果移動度を高めることが可能である。
さらに、窒素を含む非晶質シリコン膜１４０は、低温フォトルミネッセンス分光によるスペクトルのピーク領域が、１．３１ｅＶ以上１．３９ｅＶ以下である。なお、微結晶シリコンを低温フォトルミネッセンス分光により測定したスペクトルのピーク領域は、０．９８ｅＶ以上１．０２ｅＶ以下であり、窒素を含む非晶質シリコンは、微結晶シリコンとは異なる特徴を有する。
また、図８（Ｂ）に示すように、窒素を含む非晶質シリコン膜１４０に、粒径が１ｎｍ以上１０ｎｍ以下、好ましくは１ｎｍ以上５ｎｍ以下のシリコン結晶粒１３８ａを含ませることで、更にオン電流と電界効果移動度を高めることが可能である。
ゲート絶縁膜１０５側から窒素を含む非晶質シリコン膜１４０に向かって、先端が狭まる凸状（錐形状）の微結晶シリコン膜１３８または幅が広がる凸部を有する窒素を含む微結晶シリコン膜１３８は、微結晶シリコン膜１０７を形成した後、部分的に結晶成長させる条件（部分的に結晶成長が抑制される条件）で、非晶質シリコンを堆積することで、このような構造となる。
窒素を含むシリコン膜１５１に含まれる窒素を含む微結晶シリコン膜１３８は、錐形状または逆錐形状であるため、オン状態でソース電極及びドレイン電極の間に電圧が印加されたときの縦方向（膜厚方向）における抵抗、即ち、シリコン膜１５１の抵抗を下げることが可能である。また、微結晶シリコン膜１０７及び非晶質シリコンカーバイド膜１０９との間に、欠陥が少なく、価電子帯のバンド端における準位のテール（裾）の傾きが急峻である秩序性の高い、窒素を含む非晶質シリコンを有するため、トンネル電流が流れにくくなる。以上のことから、本実施の形態に示す薄膜トランジスタは、オン電流及び電界効果移動度を高めるとともに、オフ電流を低減することができる。
ここでは、窒素を含むシリコン膜１５１の原料ガスに窒素を含む気体を含ませて、窒素を含む微結晶シリコン膜１３８及び窒素を含む非晶質シリコン膜１４０を形成したが、他の窒素を含むシリコン膜１５１の形成方法として、微結晶シリコン膜１０７の表面に窒素を含む気体を曝して、微結晶シリコン膜１０７の表面に窒素を吸着させた後、シリコンを含む堆積性気体及び水素を原料ガスとしてシリコン膜１５１を形成することで、窒素を含む微結晶シリコン膜１３８及び窒素を含む非晶質シリコン膜１４０を形成することができる。
次に、実施の形態５と同様に、フォトリソグラフィ工程によりレジストで形成されるマスクを不純物半導体膜１１１上に形成する。
次に、レジストで形成されるマスクを用いて、微結晶シリコン膜１０７、窒素を含むシリコン膜１５１、非晶質シリコンカーバイド膜１０９、及び不純物半導体膜１１１をエッチングする。この工程により、微結晶シリコン膜１０７、窒素を含むシリコン膜１５１、非晶質シリコンカーバイド膜１０９、及び不純物半導体膜１１１を素子毎に分離し、微結晶シリコン膜１１３、窒素を含むシリコン膜１５３、非晶質シリコンカーバイド膜１１５、及び不純物半導体膜１１７を形成する。なお、窒素を含むシリコン膜１５３は、窒素を含む微結晶シリコン膜１３９及び窒素を含む非晶質シリコン膜１４１で構成される。この後、レジストで形成されるマスクを除去する（図７（Ｂ）参照。）。
次に、実施の形態５と同様に、不純物半導体膜１１７上に導電膜１１９を形成する（図７（Ｃ）参照。）。
次に、実施の形態５と同様に、フォトリソグラフィ工程によりレジストで形成されるマスクを形成し、当該レジストで形成されるマスクを用いて導電膜１１９をエッチングして、ソース電極及びドレイン電極として機能する配線１２３を形成する。次に、不純物半導体膜１１７及び非晶質シリコンカーバイド膜１１５の一部をエッチングして、ソース領域及びドレイン領域として機能する一対の不純物半導体膜１２５、一対の非晶質シリコンカーバイド膜１２７、一対の窒素を含む非晶質シリコン膜１４１、及び一対の窒素を含む微結晶シリコン膜１３９を形成する。また、表面の露出部が凹形状にエッチングされた微結晶シリコン膜１２９を形成する（図９（Ａ）参照。）。
次に、実施の形態５と同様に、ドライエッチング及びプラズマ処理を行ってもよい。
以上の工程によりシングルゲート型の薄膜トランジスタを作製することができる。
次に、実施の形態５と同様に絶縁膜１３１及びバックゲート電極１３３を形成することで、デュアルゲート型の薄膜トランジスタを作製することができる（図９（Ｂ）参照。）。
以上の工程により図３（Ａ）に示すような、オン電流及び電界効果移動度が高く、且つオフ電流の低い薄膜トランジスタを作製することができる。
（実施の形態７）
本実施の形態では、実施の形態５及び実施の形態６と比較して、オフ電流をさらに低減できる薄膜トランジスタの作製方法について、図５及び図１０を用いて説明する。ここでは、実施の形態５を用いて説明するが、適宜実施の形態６を適用することができる。
実施の形態５と同様に、図５（Ａ）の後、微結晶シリコン膜１０７、非晶質シリコンカーバイド膜１０９、及び不純物半導体膜１１１をエッチングして、図１０（Ａ）に示すように、微結晶シリコン膜１１３、非晶質シリコンカーバイド膜１１５、及び不純物半導体膜１１７を形成する。
次に、レジストで形成されるマスク１４３を残存させたまま、微結晶シリコン膜１１３、非晶質シリコンカーバイド膜１１５、及び不純物半導体膜１１７の側面をプラズマ１４５に曝すプラズマ処理を行う。ここでは、酸化ガスまたは窒化ガス雰囲気でプラズマを発生させて、微結晶シリコン膜１１３、非晶質シリコンカーバイド膜１１５、及び不純物半導体膜１１７をプラズマ１４５に曝す。
酸化ガスとしては、酸素、オゾン、一酸化二窒素、水蒸気、酸素及び水素の混合気体等がある。また、窒化ガスとしては、窒素、アンモニア、フッ化窒素、塩化窒素、クロロアミン、フルオロアミン等がある。酸化ガスまたは窒化ガス雰囲気でプラズマを発生させることで、酸素ラジカルまたは窒素ラジカルが発生する。当該ラジカルは微結晶シリコン膜１１３、非晶質シリコンカーバイド膜１１５、及び不純物半導体膜１１７と反応し、微結晶シリコン膜１１３、非晶質シリコンカーバイド膜１１５、及び不純物半導体膜１１７の側面に障壁領域となる絶縁領域を形成することができる。なお、プラズマを照射する代わりに、紫外光を照射し、酸素ラジカルまたは窒素ラジカルを発生させてもよい。
また、酸化ガスとして、酸素、オゾン、水蒸気、酸素及び水素の混合気体を用いると、図１０（Ｂ）に示すように、プラズマ照射によりレジストが後退し、上面の面積が縮小したマスク１４３ａが形成される。このため、当該プラズマ処理により、微結晶シリコン膜１１３及び非晶質シリコンカーバイド膜１１５の側壁と共に、露出された不純物半導体膜１１７が酸化し、微結晶シリコン膜１１３及び非晶質シリコンカーバイド膜１１５の側壁及び不純物半導体膜１１７の側壁及び上面の一部にも障壁領域となる絶縁領域１４７が形成される。
次に、実施の形態５に示すように、図５（Ｃ）及び図６と同様の工程を経て、ソース電極及びドレイン電極として機能する配線１２３、ソース領域及びドレイン領域として機能する一対の不純物半導体膜１２５、一対の非晶質シリコンカーバイド膜１２７、及び微結晶シリコン膜１２９を形成することで、シングルゲート型の薄膜トランジスタを作製することができる。
次に、実施の形態５と同様に絶縁膜１３１及びバックゲート電極１３３を形成することで、デュアルゲート型の薄膜トランジスタを作製することができる（図１０（Ｃ）参照。）。
本実施の形態に示す薄膜トランジスタは、障壁領域となる絶縁領域を有するため、配線１２３から微結晶シリコン膜１１３及び非晶質シリコンカーバイド膜１２７へのホールの注入を抑制することが可能であり、オフ電流が低く、電界効果移動度及びオン電流の高い薄膜トランジスタとなる。このため、薄膜トランジスタの面積を小さくすることが可能であり、半導体装置への高集積化が可能である。また、表示装置の駆動回路に本実施の形態に示す薄膜トランジスタを用いることで、駆動回路の面積を低減できるため、表示装置の狭額縁化が可能である。
（実施の形態８）
薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、薄膜トランジスタを用いた駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的には、表示素子の画素電極のみが形成された状態であっても良いし、画素電極となる導電膜を形成した後であって、エッチングして画素電極を形成する前の状態であっても良いし、あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクタ、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
（実施の形態９）
本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペーパーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、デンジタルサイネージ、ＰＩＤ（Ｐｕｂｌｉｃ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ）、電車などの乗り物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる。電子機器の一例を図１１に示す。
図１１は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５及び光電変換装置２７０６が組み込まれ、筐体２７０３には表示部２７０７及び光電変換装置２７０８が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図１１では表示部２７０５）に文章を表示し、左側の表示部（図１１では表示部２７０７）に画像を表示することができる。
また、図１１では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成としてもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
（実施の形態１０）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。
図１２（Ａ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示される映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図１２（Ｂ）は、デジタルフォトフレームの一例を示している。例えば、デジタルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳＢケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレームの記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができる。
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図１３は携帯型のコンピュータの一例を示す斜視図である。
図１３の携帯型のコンピュータは、上部筐体９３０１と下部筐体９３０２とを接続することによって、ヒンジユニットを閉状態として表示部９３０３を有する上部筐体９３０１と、キーボード９３０４を有する下部筐体９３０２とを重ねた状態とすることができ、持ち運ぶことが便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態として、表示部９３０３を見て入力操作を行うことができる。
また、下部筐体９３０２はキーボード９３０４の他に入力操作を行うポインティングデバイス９３０６を有する。また、表示部９３０３をタッチ入力パネルとすれば、表示部９３０３の一部に触れることで入力操作を行うこともできる。また、下部筐体９３０２はＣＰＵやハードディスク等の演算機能部を有している。また、下部筐体９３０２は他の機器、例えばＵＳＢの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート９３０５を有している。
上部筐体９３０１には更に上部筐体９３０１内部にスライドさせて収納可能な表示部９３０７を有しており、広い表示画面を実現することができる。また、収納可能な表示部９３０７の画面の向きを使用者は調節できる。また、収納可能な表示部９３０７をタッチ入力パネルとすれば、収納可能な表示部９３０７の一部に触れることで入力操作を行うこともできる。
表示部９３０３または収納可能な表示部９３０７は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パネルなどの映像表示装置を用いる。
また、図１３の携帯型のコンピュータは、受信機などを備えた構成として、テレビ放送を受信して映像を表示部に表示することができる。また、上部筐体９３０１と下部筐体９３０２とを接続するヒンジユニットを閉状態としたまま、表示部９３０７をスライドさせて画面全面を上部筐体９３０１から引き出し、画面角度を調節して使用者がテレビ放送を見ることもできる。この場合には、ヒンジユニットを閉状態として表示部９３０３を表示させず、さらにテレビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力とすることができ、バッテリー容量の限られている携帯型のコンピュータにおいて有用である。
本実施例では、シリコンカーバイド膜の成膜条件と結晶性の関係について、図１４及び図１５を用いて説明する。
はじめに、試料１の作製方法を示す。
ガラス基板上に絶縁膜を形成した後、絶縁膜をＮ２Ｏプラズマに曝した。ここでは、絶縁膜として、厚さ１００ｎｍの窒化シリコン膜を形成した。窒化シリコン膜は、プラズマＣＶＤ法によって形成した。
次に、絶縁膜上に厚さ７０ｎｍの微結晶シリコン膜を形成した。
微結晶シリコン膜の堆積の条件としては、ＳｉＨ４の流量を３ｓｃｃｍ、Ｈ２の流量を７５０ｓｃｃｍ、Ａｒの流量を７５０ｓｃｃｍとして材料ガスを導入して安定させ、処理室内の圧力を１２３７Ｐａ、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電源の電力を４５Ｗとしてプラズマ放電を行う、プラズマＣＶＤ法を用いた。なお、ここで、微結晶半導体膜の堆積は、平行平板型のプラズマ処理装置を用いて行い、上部電極温度を２５０℃、下部電極温度を３００℃とした。
以上の工程により、試料１を作製した。
次に、試料２乃至試料８の作製方法を示す。
試料２乃至試料８は、試料１と同様に、ガラス基板上に厚さ１００ｎｍの絶縁膜を形成し、絶縁膜をＮ２Ｏプラズマに曝した後、厚さ７０ｎｍの微結晶シリコン膜を形成した。
次に、微結晶シリコン膜上に厚さ８０ｎｍのシリコンカーバイド膜を形成した。
シリコンカーバイド膜の堆積の条件としては、材料ガスを導入して安定させ、処理室内の圧力を１２３７Ｐａ、ＲＦ電源周波数を１３．５６ＭＨｚ、ＲＦ電源の電力を４５Ｗとしてプラズマ放電を行う、プラズマＣＶＤ法を用いた。なお、ここで、シリコンカーバイド膜の堆積は、平行平板型のプラズマ処理装置を用いて行い、上部電極温度を２５０℃、下部電極温度を３００℃とした。また、各試料の原料ガスの流量を以下に示す。
・試料２：流量２ｓｃｃｍのＣＨ３ＳｉＨ３、流量３ｓｃｃｍのＳｉＨ４、流量７５０ｓｃｃｍのＨ２、流量７５０ｓｃｃｍのＡｒ
・試料３：流量３ｓｃｃｍのＣＨ３ＳｉＨ３、流量３ｓｃｃｍのＳｉＨ４、流量７５０ｓｃｃｍのＨ２、流量７５０ｓｃｃｍのＡｒ
・試料４：流量４ｓｃｃｍのＣＨ３ＳｉＨ３、流量３ｓｃｃｍのＳｉＨ４、流量７５０ｓｃｃｍのＨ２、流量７５０ｓｃｃｍのＡｒ
・試料５：流量５ｓｃｃｍのＣＨ３ＳｉＨ３、流量３ｓｃｃｍのＳｉＨ４、流量７５０ｓｃｃｍのＨ２、流量７５０ｓｃｃｍのＡｒ
・試料６：流量６ｓｃｃｍのＣＨ３ＳｉＨ３、流量３ｓｃｃｍのＳｉＨ４、流量７５０ｓｃｃｍのＨ２、流量７５０ｓｃｃｍのＡｒ
・試料７：流量７ｓｃｃｍのＣＨ３ＳｉＨ３、流量３ｓｃｃｍのＳｉＨ４、流量７５０ｓｃｃｍのＨ２、流量７５０ｓｃｃｍのＡｒ
・試料８：流量８ｓｃｃｍのＣＨ３ＳｉＨ３、流量３ｓｃｃｍのＳｉＨ４、流量７５０ｓｃｃｍのＨ２、流量７５０ｓｃｃｍのＡｒ
次に、試料１乃至試料８に形成された膜の結晶性について、ラマン分光分析を行った。ここでは、株式会社堀場製作所製のＬａｂＲＡＭ ＨＲ−ＰＬを用いてラマン分光分析を行った。各試料の、結晶／非晶質強度比（Ｉｃ／Ｉａ）を図１４に示す。丸印は試料に可視光である波長５３２ｎｍのレーザ光を照射したときの結晶／非晶質強度比であり、三角印は試料にＵＶ光であるレーザ光を照射したときの結晶／非晶質強度比である。可視光を照射することで、膜全体の結晶性を測定することができる。一方、ＵＶ光を照射することで、膜の表面の結晶性を測定することができる。
図１４より、試料２乃至試料８にＵＶ光を照射したときの結晶／非晶質強度比は一定であり、且つ平均で１以下である。このため、試料２乃至試料８の表面、即ちシリコンカーバイド膜の表面は非晶質であることがわかる。
一方、可視光を照射したときの結晶／非晶質強度比は、ＣＨ３ＳｉＨ３の流量と共に増加しているが、ＣＨ３ＳｉＨ３の流量が増えることでシリコンカーバイド膜に含まれる炭素濃度も増加し、バンドギャップが広くなる。この結果、可視光はシリコンカーバイド膜を透過しやすくなる。シリコンカーバイド膜を透過した可視光は、シリコンカーバイド膜の下に形成される微結晶シリコン膜に届き、微結晶シリコン膜のＲａｍａｎ散乱が現れる。これによって、ＣＨ３ＳｉＨ３の流量が増加することで見かけ上の結晶／非晶質強度比が増加した。
以上のことから、ＣＨ３ＳｉＨ３の流量を増加させることで、シリコンカーバイド膜を形成することができる。
次に、試料８の断面をＳＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）で観察した結果を図１５に示す。ここでは、日立ハイテクノロジーズ製「日立超薄膜評価装置ＨＤ−２３００」を用いて測定した。図１５（Ａ）は、倍率５万倍の位相コントラスト像（ＴＥ像）であり、図１５（Ｂ）は微結晶シリコン膜２０５及び非晶質シリコンカーバイド膜２０７近傍の倍率２０万倍のＺコントラスト像（ＺＣ像）である。図１５より、ガラス基板２０１上に絶縁膜２０３が形成され、絶縁膜２０３上に微結晶シリコン膜２０５が形成される。微結晶シリコン膜２０５上に非晶質シリコンカーバイド膜２０７が形成されていることがわかる。

Claims (5)

  1. 基板上に形成されるゲート電極と、
    前記ゲート電極を覆うゲート絶縁膜と、
    前記ゲート絶縁膜上に形成される微結晶シリコン膜と、
    前記微結晶シリコン膜上に形成される一対のシリコンカーバイド膜と、
    前記シリコンカーバイド膜上に形成される一対の不純物半導体膜と、
    前記一対の不純物半導体膜に接する配線と、を有し、
    前記微結晶シリコン膜と前記一対のシリコンカーバイド膜との間に、一対の炭素を含む微結晶シリコン膜を有し、
    前記一対のシリコンカーバイド膜は、非晶質シリコンカーバイド膜であることを特徴とする半導体装置。
  2. 基板上に形成されるゲート電極と、
    前記ゲート電極を覆うゲート絶縁膜と、
    前記ゲート絶縁膜上に形成される微結晶シリコン膜と、
    前記微結晶シリコン膜上に形成される一対のシリコンカーバイド膜と、
    前記シリコンカーバイド膜上に形成される一対の不純物半導体膜と、
    前記一対の不純物半導体膜に接する配線と、を有し、
    前記微結晶シリコン膜と前記一対のシリコンカーバイド膜との間に、一対の窒素を含む微結晶シリコン膜と、前記一対の窒素を含む微結晶シリコン膜に接する一対の窒素を含む非晶質シリコン膜と、を有し、
    前記一対のシリコンカーバイド膜は、非晶質シリコンカーバイド膜であることを特徴とする半導体装置。
  3. 基板上に形成されるゲート電極と、
    前記ゲート電極を覆うゲート絶縁膜と、
    前記ゲート絶縁膜上に形成される微結晶シリコン膜と、
    前記微結晶シリコン膜上に形成される一対のシリコンカーバイド膜と、
    前記シリコンカーバイド膜上に形成される一対の不純物半導体膜と、
    前記一対の不純物半導体膜に接する配線と、を有し、
    前記微結晶シリコン膜と前記一対のシリコンカーバイド膜との間に、一対の炭素及び窒素を含む微結晶シリコン膜と、前記一対の炭素及び窒素を含む微結晶シリコン膜に接する一対の炭素及び窒素を含む非晶質シリコン膜と、を有し、
    前記一対のシリコンカーバイド膜は、非晶質シリコンカーバイド膜であることを特徴とする半導体装置。
  4. 基板上に形成されるゲート電極と、
    前記ゲート電極を覆うゲート絶縁膜と、
    前記ゲート絶縁膜上に形成される微結晶シリコン膜と、
    前記微結晶シリコン膜上に形成される一対のシリコンカーバイド膜と、
    前記シリコンカーバイド膜上に形成される一対の不純物半導体膜と、
    前記一対の不純物半導体膜に接する配線と、を有し、
    前記微結晶シリコン膜と前記一対のシリコンカーバイド膜との間に、一対の窒素を含む微結晶シリコン膜を有し、
    前記一対のシリコンカーバイド膜は、微結晶シリコンカーバイド膜であることを特徴とする半導体装置。
  5. 基板上に形成されるゲート電極と、
    前記ゲート電極を覆うゲート絶縁膜と、
    前記ゲート絶縁膜上に形成される微結晶シリコン膜と、
    前記微結晶シリコン膜上に形成される一対のシリコンカーバイド膜と、
    前記シリコンカーバイド膜上に形成される一対の不純物半導体膜と、
    前記一対の不純物半導体膜に接する配線と、を有し、
    前記微結晶シリコン膜と前記一対のシリコンカーバイド膜との間に、一対の炭素及び窒素を含む微結晶シリコン膜を有し、
    前記一対のシリコンカーバイド膜は、微結晶シリコンカーバイド膜であることを特徴とする半導体装置。
JP2011051067A 2010-03-15 2011-03-09 半導体装置 Expired - Fee Related JP5752447B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011051067A JP5752447B2 (ja) 2010-03-15 2011-03-09 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010058529 2010-03-15
JP2010058529 2010-03-15
JP2011051067A JP5752447B2 (ja) 2010-03-15 2011-03-09 半導体装置

Publications (3)

Publication Number Publication Date
JP2011216872A JP2011216872A (ja) 2011-10-27
JP2011216872A5 JP2011216872A5 (ja) 2014-03-13
JP5752447B2 true JP5752447B2 (ja) 2015-07-22

Family

ID=44559096

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011051067A Expired - Fee Related JP5752447B2 (ja) 2010-03-15 2011-03-09 半導体装置

Country Status (2)

Country Link
US (1) US8735897B2 (ja)
JP (1) JP5752447B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104685635B (zh) * 2012-10-01 2017-05-17 夏普株式会社 半导体装置
JP6517535B2 (ja) * 2015-02-25 2019-05-22 エルジー ディスプレイ カンパニー リミテッド シリコン系薄膜半導体装置、およびシリコン系薄膜半導体装置の製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) * 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JPS6457755A (en) * 1987-08-28 1989-03-06 Sumitomo Metal Ind Thin-film semiconductor element
JP2571957B2 (ja) 1988-09-19 1997-01-16 株式会社半導体エネルギー研究所 バッファ層を介した炭素または炭素を主成分とする被膜及びその作製方法
JPH0288250U (ja) * 1988-12-27 1990-07-12
JPH05129608A (ja) 1991-10-31 1993-05-25 Sharp Corp 半導体装置
JPH06333949A (ja) 1993-05-21 1994-12-02 Kyocera Corp 薄膜トランジスタの製造方法
JPH07131030A (ja) 1993-11-05 1995-05-19 Sony Corp 表示用薄膜半導体装置及びその製造方法
FR2719416B1 (fr) * 1994-04-29 1996-07-05 Thomson Lcd Procédé de passivation des flancs d'un composant semiconducteur à couches minces.
JPH09139503A (ja) * 1995-11-14 1997-05-27 Sharp Corp 逆スタガ型薄膜トランジスタおよびその製造方法と、それを用いた液晶表示装置
US5811325A (en) * 1996-12-31 1998-09-22 Industrial Technology Research Institute Method of making a polysilicon carbon source/drain heterojunction thin-film transistor
JP2000124456A (ja) * 1998-10-12 2000-04-28 Shoka Kagi Kofun Yugenkoshi 高エネルギーギャップオフセット層構造を有するｔｆｔ素子
JP2001053283A (ja) * 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
TWI372463B (en) * 2003-12-02 2012-09-11 Semiconductor Energy Lab Laser irradiation apparatus, laser irradiation method, and method for manufacturing semiconductor device
JP5159021B2 (ja) 2003-12-02 2013-03-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4754798B2 (ja) * 2004-09-30 2011-08-24 株式会社半導体エネルギー研究所 表示装置の作製方法
JP2009049384A (ja) * 2007-07-20 2009-03-05 Semiconductor Energy Lab Co Ltd 発光装置
TWI575293B (zh) * 2007-07-20 2017-03-21 半導體能源研究所股份有限公司 液晶顯示裝置
JP5216446B2 (ja) * 2007-07-27 2013-06-19 株式会社半導体エネルギー研究所 プラズマｃｖｄ装置及び表示装置の作製方法
JP2009071289A (ja) * 2007-08-17 2009-04-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP5058909B2 (ja) * 2007-08-17 2012-10-24 株式会社半導体エネルギー研究所 プラズマｃｖｄ装置及び薄膜トランジスタの作製方法
KR101484297B1 (ko) * 2007-08-31 2015-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치의 제작방법
US20090090915A1 (en) 2007-10-05 2009-04-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, display device having thin film transistor, and method for manufacturing the same
JP5311955B2 (ja) 2007-11-01 2013-10-09 株式会社半導体エネルギー研究所 表示装置の作製方法
US8138032B2 (en) * 2008-04-18 2012-03-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor having microcrystalline semiconductor film
US9000441B2 (en) 2008-08-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP5562603B2 (ja) 2008-09-30 2014-07-30 株式会社半導体エネルギー研究所 表示装置
JP5595003B2 (ja) 2008-10-23 2014-09-24 株式会社半導体エネルギー研究所 表示装置

Also Published As

Publication number Publication date
JP2011216872A (ja) 2011-10-27
US8735897B2 (en) 2014-05-27
US20110220907A1 (en) 2011-09-15

Similar Documents

Publication Publication Date Title
JP5808589B2 (ja) 微結晶半導体膜の作製方法、及び半導体装置の作製方法
JP5700637B2 (ja) トランジスタ
JP5700785B2 (ja) トランジスタ
JP5700638B2 (ja) トランジスタ
US8916425B2 (en) Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
US8410486B2 (en) Method for manufacturing microcrystalline semiconductor film and method for manufacturing semiconductor device
JP5774410B2 (ja) 微結晶半導体膜の作製方法、及び半導体装置の作製方法
US8450158B2 (en) Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
US8343858B2 (en) Method for manufacturing microcrystalline semiconductor film and method for manufacturing semiconductor device
US9443989B2 (en) Manufacturing method of semiconductor film, manufacturing method of semiconductor device, and manufacturing method of photoelectric conversion device
JP5775322B2 (ja) 半導体装置及びその作製方法
US9159841B2 (en) Method for manufacturing semiconductor device
JP5752446B2 (ja) 半導体装置
JP5752447B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140123

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140123

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150512

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150520

R150 Certificate of patent or registration of utility model

Ref document number: 5752447

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees