JP5017768B2 - 炭化珪素半導体素子 - Google Patents
炭化珪素半導体素子 Download PDFInfo
- Publication number
- JP5017768B2 JP5017768B2 JP2004160514A JP2004160514A JP5017768B2 JP 5017768 B2 JP5017768 B2 JP 5017768B2 JP 2004160514 A JP2004160514 A JP 2004160514A JP 2004160514 A JP2004160514 A JP 2004160514A JP 5017768 B2 JP5017768 B2 JP 5017768B2
- Authority
- JP
- Japan
- Prior art keywords
- plane
- trench
- sic
- main surface
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910010271 silicon carbide Inorganic materials 0.000 title claims description 86
- 239000004065 semiconductor Substances 0.000 title claims description 29
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims description 27
- 239000000758 substrate Substances 0.000 claims description 43
- 239000010410 layer Substances 0.000 description 71
- 238000000034 method Methods 0.000 description 15
- 238000010586 diagram Methods 0.000 description 14
- 238000005530 etching Methods 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 239000013078 crystal Substances 0.000 description 9
- 238000001020 plasma etching Methods 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910018540 Si C Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003763 carbonization Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 239000002772 conduction electron Substances 0.000 description 1
- 238000002050 diffraction method Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
半導体材料として炭化珪素を用いたＭＯＳＦＥＴ又はＩＧＢＴ等の電圧駆動のＭＯＳ型電力用半導体素子、特にトレンチ型の半導体素子に関する。
炭化珪素半導体は、バンドギャップが4H−SiCで3.25eVとSiの1.12eVに対して3倍程度大きく、電界強度がSi(0.3MV/cm)より１桁近く大きくなる(2〜4MV/cm)という特徴を持つ。電力用半導体素子においては、素子がオン状態におけるオン抵抗が、以下の式のように電界強度の3乗に逆比例して減少、また移動度の逆数に比例して減少する。
RDRIFT＝（4BV２）／（μεECR ３） ・・式（１）
ここで、BVは絶縁耐圧、μはキャリアの移動度、εは半導体の誘電率、ECRは半導体の臨界電界強度である。このＲDRIFTがユニポーラデバイスの最小オン抵抗であり、このオン抵抗と絶縁耐圧との関係がユニポーラリミットと呼ばれる。
従って、移動度がSiより低いことと考え合わせても、Siと比べて数100分の1にオン抵抗を低減することができ、次世代の電力用半導体素子として期待されている。現在までに、ダイオード、トランジスタ、サイリスタなど様々な構造のデバイスが試作され、その一部が実用化されている。
RDRIFT＝（4BV２）／（μεECR ３） ・・式（１）
ここで、BVは絶縁耐圧、μはキャリアの移動度、εは半導体の誘電率、ECRは半導体の臨界電界強度である。このＲDRIFTがユニポーラデバイスの最小オン抵抗であり、このオン抵抗と絶縁耐圧との関係がユニポーラリミットと呼ばれる。
従って、移動度がSiより低いことと考え合わせても、Siと比べて数100分の1にオン抵抗を低減することができ、次世代の電力用半導体素子として期待されている。現在までに、ダイオード、トランジスタ、サイリスタなど様々な構造のデバイスが試作され、その一部が実用化されている。
その中で図11にトランジスタの一形態であるｎチャネルDIMOSFET (Double Implanted MOSFET)の1セルの断面図を示す。一般的な作成方法として、まず低抵抗Ｎ型炭化珪素基板1の上に同じＮ型ドリフト層２を形成する。そこにイオン注入で深いＰ型のベース領域３を一般的にアルミニウム（Ａｌ）を用いて選択的に形成する。さらに低抵抗のＮ型ソース領域４をＰ型ベース領域３に囲まれるように一般的に窒素（Ｎ）あるいは燐（Ｐ）のイオン注入でＰ型ベース領域３内に選択的に形成する。このとき重要なのは、ベース領域３のＮ型ソース領域４とＮ型ドリフト層２に挟まれた表面部分のチャネル領域５の幅を各セル間で一定にすることであり、この幅を精度良く作製する方法としては、例えば特許文献１に記載されている。その後、ゲート酸化膜６を形成した後、ポリシリコンによるゲート電極７、Ｎ型ソース領域４とＰ型ベース領域に接続する金属のソース電極８、裏面のＮ型炭化珪素基板１に接続する金属のドレイン電極９を形成する。１０はゲート電極７とソース電極８との絶縁をするための層間絶縁膜である。
実際の動作は、予めソース電極８をアース電位にしておき、ゲート電極７に負バイアスを印加すると、Ｎ型ソース領域4とＮ型ドリフト層２に挟まれたチャネル領域５には正孔が誘起された蓄積状態となり、このｎチャネルＭＯＳＦＥＴでは電子を伝導キャリアとするので、電流は流れない。ドレイン電極９に正の高電圧を印加するとベース領域３とドリフト層２間の接合が逆バイアス状態になるので、空乏層がベース領域３内とドリフト層領域２内に広がり、電流を低く抑えたまま高電圧を維持しており、これがオフ状態である。この状態からゲート電極７に正バイアスを印加するとソース領域４とドリフト層２に挟まれたベース領域３の表面のチャネル領域５に電子が誘起された反転状態になり、電子がソース電極８、ソース領域４、反転したチャネル領域５、ドリフト層２、基板１、ドレイン電極９の順に流れるオン状態となる。再び、ゲート電極に負バイアスを印加するとチャネル領域５の反転が消滅し、電子の流れる経路が遮断されてオフ状態になる。
このオン状態におけるオン抵抗は、上記の電流経路に沿って図示矢印１２のように、ソース電極の接触抵抗、ソース領域の抵抗、チャネル領域のチャネル抵抗、ドリフト層２のゲート酸化膜６との界面近傍を電子が移動するときの蓄積抵抗、ドリフト層２内のゲート酸化膜６近傍から下方のドレインに向かって流れるときにｎ型ドリフト層２が両隣のｐ型ベース層３に挟まれていることによって生じるＪＦＥＴ抵抗、ｐ型ベース層３の厚さを除いたドリフト層２の厚さ方向の抵抗、基板抵抗、そしてドレインの接触抵抗の総和となる。
このＤＩＭＯＳＦＥＴは、原理的にビルトイン電圧が無いので、オン電圧をバイポーラデバイスに比べて低くできる。ユニポーラデバイスなのでオン状態時にキャリアのデバイス内での蓄積がないのでスイッチングロスが小さい。またゲート電極に正負の小さな電圧を印加してオン、オフ動作させる電圧駆動なので、駆動回路が簡単になるなどの長所がある。
このＤＩＭＯＳＦＥＴは、原理的にビルトイン電圧が無いので、オン電圧をバイポーラデバイスに比べて低くできる。ユニポーラデバイスなのでオン状態時にキャリアのデバイス内での蓄積がないのでスイッチングロスが小さい。またゲート電極に正負の小さな電圧を印加してオン、オフ動作させる電圧駆動なので、駆動回路が簡単になるなどの長所がある。
これに対して、トレンチゲート構造を持つUMOSFETの1セルの断面図を図12に示す。n型低抵抗基板1上にn型ドリフト層2をエピタキシャル成長させ、さらにp型ベース領域3をエピタキシャル成長させる。その後、窒素(N)あるいは燐(P)のイオン注入によりソース領域4を形成する。その後、Reactive Ion Etching法により、トレンチ１１を形成し、そのトレンチ１１を覆うようにゲート酸化膜６をそしてゲート酸化膜６上にゲート電極７を形成する。このゲート電極７を層間絶縁膜１０で覆った後、ベース層３とソース領域４にソース電極が接触できるように層間絶縁膜１０をエッチングして窓開けし、ソース電極8を形成する。最後にドレイン電極9をウェハ裏面に形成してnチャネル型UMOSFETが完成する。
実際の動作は、前記の図１１のｎチャネルDIMOSFET と同じである。
しかし、UMOSFETでは構造上チャネル領域５がトレンチ１１の側面に形成されるため、オン状態におけるオン抵抗は、図示矢印１３で示すように、DIMOSFETでは加算されるドリフト層２のゲート酸化膜６との界面近傍を電子が移動するときの蓄積抵抗、ドリフト層２内のゲート酸化膜６近傍から下方のドレインに向かって流れるときにｎ型ドリフト層２が両隣のｐ型ベース層３に挟まれていることによって生じるJFET抵抗がないので、蓄積抵抗とJFET抵抗が発生しない分低減できるという長所がある。また、JFET抵抗が存在しないので、隣り合わせのｐ型ベース層３間の距離を小さくできるので、セルピッチを小さくできて、オン抵抗をDIMOSFETよりも小さくできるというメリットがある。
実際の動作は、前記の図１１のｎチャネルDIMOSFET と同じである。
しかし、UMOSFETでは構造上チャネル領域５がトレンチ１１の側面に形成されるため、オン状態におけるオン抵抗は、図示矢印１３で示すように、DIMOSFETでは加算されるドリフト層２のゲート酸化膜６との界面近傍を電子が移動するときの蓄積抵抗、ドリフト層２内のゲート酸化膜６近傍から下方のドレインに向かって流れるときにｎ型ドリフト層２が両隣のｐ型ベース層３に挟まれていることによって生じるJFET抵抗がないので、蓄積抵抗とJFET抵抗が発生しない分低減できるという長所がある。また、JFET抵抗が存在しないので、隣り合わせのｐ型ベース層３間の距離を小さくできるので、セルピッチを小さくできて、オン抵抗をDIMOSFETよりも小さくできるというメリットがある。
以上のようなことから、特に1〜2kV程度の耐圧を持つトランジスタにおいては、オン抵抗が無視できないため、オン抵抗を微細化により低減できるUMOSFETが有望である。
しかし、実際のデバイスでは、上記で説明したように様々な抵抗成分が存在しており、これら抵抗成分は、絶縁耐圧が低くなればなるほど、ドリフト層の抵抗に対して割合が増加していくことが問題となっている。
また、MOSFETにおいては、以下の式で示されるチャネル抵抗成分が大きな割合を占めているという問題がある。
ＲＣＨ＝Ｌ／｛WCOX μｎ（ＶＧ−ＶＴ）｝ ・・式（２）
ここで、Lはチャネル長、Wはチャネル幅、COXは酸化膜容量、μｎはキャリアの移動度、VＧはゲート電圧、VＴはゲートのしきい値電圧である。この（２）式からＲＣＨは、電子の移動度μｎの影響を大きく受けることがわかる。
しかし、実際のデバイスでは、上記で説明したように様々な抵抗成分が存在しており、これら抵抗成分は、絶縁耐圧が低くなればなるほど、ドリフト層の抵抗に対して割合が増加していくことが問題となっている。
また、MOSFETにおいては、以下の式で示されるチャネル抵抗成分が大きな割合を占めているという問題がある。
ＲＣＨ＝Ｌ／｛WCOX μｎ（ＶＧ−ＶＴ）｝ ・・式（２）
ここで、Lはチャネル長、Wはチャネル幅、COXは酸化膜容量、μｎはキャリアの移動度、VＧはゲート電圧、VＴはゲートのしきい値電圧である。この（２）式からＲＣＨは、電子の移動度μｎの影響を大きく受けることがわかる。
MOSFETでは炭化けい素とゲート酸化膜との界面に存在するトラップ準位に電子が捕獲されて実際に伝導に寄与する電子の数が減少したり、トラップされた電子によるクーロン散乱のため移動度がバルクの値より低下するという問題がある。以下に移動度向上の取り組みの例を順次説明する。
まず、UMOSFETが作製されるSiCの結晶構造、結晶面について説明する。図１３に単位セル構造とMOS界面に主に用いられる六方晶炭化珪素の結晶面を示す。主な六方晶炭化珪素には、一対のSi-Cから成る層がc軸方向に4層周期で積層された構造になっている4H-SiCと6層周期で積層されている6H-SiCがある。4H-SiCでは図１３の単位格子内に5層、6H-SiCでは7層含まれている。
図１３の(a)は六角柱の上面が(0001)面、底面が（000-1）面であり、(b)は六角柱の側面が(1-100)面、(c)は(1-100)面と垂直な面の(11-20)面、(d)は上面の六角形の一辺を共有しかつ底面と成す角が54.7°である面が、4H(03-38)面あるいは6H(01-14)面と呼ばれている面である。なお、ここで、格子面の記号の説明をすると、負の指数については、結晶学上、数字に上付きのバー（−）を用いるが、電子出願の関係上、数字の前に（−）の符号を付けることとする。そして、等価な対称性を持つ面については｛ ｝で表し、結晶内の方向を示す場合は［ ］で表し、等価な方向すべてを示す場合は〈 〉で表すこととする。
まず、UMOSFETが作製されるSiCの結晶構造、結晶面について説明する。図１３に単位セル構造とMOS界面に主に用いられる六方晶炭化珪素の結晶面を示す。主な六方晶炭化珪素には、一対のSi-Cから成る層がc軸方向に4層周期で積層された構造になっている4H-SiCと6層周期で積層されている6H-SiCがある。4H-SiCでは図１３の単位格子内に5層、6H-SiCでは7層含まれている。
図１３の(a)は六角柱の上面が(0001)面、底面が（000-1）面であり、(b)は六角柱の側面が(1-100)面、(c)は(1-100)面と垂直な面の(11-20)面、(d)は上面の六角形の一辺を共有しかつ底面と成す角が54.7°である面が、4H(03-38)面あるいは6H(01-14)面と呼ばれている面である。なお、ここで、格子面の記号の説明をすると、負の指数については、結晶学上、数字に上付きのバー（−）を用いるが、電子出願の関係上、数字の前に（−）の符号を付けることとする。そして、等価な対称性を持つ面については｛ ｝で表し、結晶内の方向を示す場合は［ ］で表し、等価な方向すべてを示す場合は〈 〉で表すこととする。
現在は、(0001)面あるいは(000-1)面が主表面である炭化珪素単結晶インゴットがバルク成長され、そのウェハを切り出し、研磨して(0001)面、(000-1)面を主表面とする炭化珪素ウェハが作製される。従って、DIMOSFETにおいては、これらの面をMOS界面として素子が作製される。
非特許文献１の記載を参照するところによると、4H-SiCの各結晶面上にMOS界面を形成し、その時のMOSFETの移動度を調査した結果、実効移動度(effective mobility)が(0001)、(11-20)、(03-38)面でそれぞれ、3.8cm2/Vs、5.4cm2/Vs、10.6cm2/Vsと(0001)面より(11-20)面や(03-38)面上のMOSFETの移動度が高いことが報告されている。この理由として4Hあるいは6H-SiCの(0001)面はSi(111)面と、4Hあるいは6H-SiCの(11-20)面や4Hあるいは6H-SiCの(1-100)面はSi(110)面と、4H-SiC(03-38)面あるいは6H-SiC(01-14)面はSi(100)面と等価な面と説明されており、Siでも(100)面、(110)面、(111)面の順に移動度が高い。この理由として、原子の面密度が低いほど界面準位密度が下がり、その界面準位に捕獲される伝導電子が少なくなることや捕獲された電子からのクーロン散乱が少なくなることによると説明されている。また、4H-SiC(03-38)面あるいは6H-SiC(01-14)面を用いたＭＯＳＦＥＴが特許文献２に記載されている。
非特許文献１の記載を参照するところによると、4H-SiCの各結晶面上にMOS界面を形成し、その時のMOSFETの移動度を調査した結果、実効移動度(effective mobility)が(0001)、(11-20)、(03-38)面でそれぞれ、3.8cm2/Vs、5.4cm2/Vs、10.6cm2/Vsと(0001)面より(11-20)面や(03-38)面上のMOSFETの移動度が高いことが報告されている。この理由として4Hあるいは6H-SiCの(0001)面はSi(111)面と、4Hあるいは6H-SiCの(11-20)面や4Hあるいは6H-SiCの(1-100)面はSi(110)面と、4H-SiC(03-38)面あるいは6H-SiC(01-14)面はSi(100)面と等価な面と説明されており、Siでも(100)面、(110)面、(111)面の順に移動度が高い。この理由として、原子の面密度が低いほど界面準位密度が下がり、その界面準位に捕獲される伝導電子が少なくなることや捕獲された電子からのクーロン散乱が少なくなることによると説明されている。また、4H-SiC(03-38)面あるいは6H-SiC(01-14)面を用いたＭＯＳＦＥＴが特許文献２に記載されている。
このような特性をSiC-UMOSFETに利用したものとして、特許文献３においてSiC(000-1)面を主表面とし、ゲートトレンチの溝が主表面からソース、ベース層を貫通してドリフト層に貫通し、(11-20)面をトレンチ側壁とした構造の提案や特許文献４においてSiC(000-1)面を主表面とし、ゲートトレンチの溝が主表面からソース、ベース層を貫通してドリフト層に貫通し、(1-100)面をトレンチ側壁とした構造の提案がなされている。
さらに特許文献５においては、(11-20)面をMOSチャネル面として用いながら、主表面を(1-100)面、(0001)面、(11-20)面とした場合の様々なケースについての提案がなされている。
特許第3460585号公報
特開2002-261275号公報
特開平9-199724号公報
特開平10-247732号公報
特開平7-131016号公報
ヒロシ ヤノ、タイチ ヒラオ、ツネノブ キモト、ヒロユキ マツナミ（Hiroshi Yano，Taichi Hirao，Tsunenobu kimoto，and Hiroyuki Matsunami）「エスアイオウツウ／エスアイシー インターフェース プロパティス オン バリアス サーフェス オリエンテーションス（SiO2／SiC Interface Properties on Various Surface Orientations）, マテリアルス リサーチ ソサイティ シンポジウム プロシーディング（Mat. Res. Soc. Symp. Proc., Vol.742, 2003 Materials Research Society pp.219-226」
さらに特許文献５においては、(11-20)面をMOSチャネル面として用いながら、主表面を(1-100)面、(0001)面、(11-20)面とした場合の様々なケースについての提案がなされている。
しかしながら、六方晶炭化珪素ウェハ上にUMOSFETを作製する場合、特許文献３や特許文献４のように主表面が(000-1)面である場合、結晶c軸に平行ならせん転位やマイクロパイプと呼ばれる中空欠陥がUMOSFETが作製される最表面に到達し、逆バイアス時のリーク電流の増加や絶縁破壊電圧の低下を引き起こす問題があった。
また、特許文献５では、(11-20)面を主表面とするSiCウェハをエッチングしてMOS界面として(11-20)面を露出させているが、この(11-20)側壁面は主表面に対して60°の角度とする必要があり、垂直側壁と比較してエッチングが困難であると言う問題がある。
また、特許文献５に記載されているように(1-100)面を主表面とするウェハに垂直にトレンチを掘り(11-20)面を出し、その面上にMOS構造を形成する方法では、トレンチ底のコーナが直角になり、このコーナにおいて電界が集中して、平行平板のpn接合で規定される絶縁耐圧と比べて低い逆電圧で絶縁破壊を引き起こすと言う問題があった。特許文献３や特許文献４における手法においても移動度はまだ不十分である。また、トレンチ底部の角度が直角であると電界集中を起こし、早期絶縁破壊につながると言う問題もある。
また、特許文献５では、(11-20)面を主表面とするSiCウェハをエッチングしてMOS界面として(11-20)面を露出させているが、この(11-20)側壁面は主表面に対して60°の角度とする必要があり、垂直側壁と比較してエッチングが困難であると言う問題がある。
また、特許文献５に記載されているように(1-100)面を主表面とするウェハに垂直にトレンチを掘り(11-20)面を出し、その面上にMOS構造を形成する方法では、トレンチ底のコーナが直角になり、このコーナにおいて電界が集中して、平行平板のpn接合で規定される絶縁耐圧と比べて低い逆電圧で絶縁破壊を引き起こすと言う問題があった。特許文献３や特許文献４における手法においても移動度はまだ不十分である。また、トレンチ底部の角度が直角であると電界集中を起こし、早期絶縁破壊につながると言う問題もある。
移動度を確保してMOSチャネル部の抵抗を抑えつつ上記の問題点を解決するためには、(1-100)面と成す角が5°以内の面を主表面とする第1の伝導型である炭化珪素半導体基板上に基板と同じ構造をもち第1の伝導型であるドリフト層を有するウェハ上に第2の伝導型であるベース層、第1の伝導型であるソース層を順次形成し、ソース層およびベース層を貫通しドリフト層に達するトレンチと、該トレンチ内に絶縁層とゲート電極を有するMOS構造であって、トレンチ側壁が[0001]と平行あるいは成す角が10°以下であり、かつ{1-100}面と側壁の成す角が60°±10°であるようなトレンチ側壁である炭化珪素半導体素子とすると良い。
(1-100)面は、c軸と垂直な面であるので、らせん転位、マイクロパイプが主表面に露出しないため、大幅に転位密度を低減できる。さらに、上記のトレンチ側壁を用いるとトレンチ底部コーナが鈍角となり、電界集中が緩和される。
本発明は、主表面の面方位とトレンチ側壁の面方位を特定することにより、移動度の向上によるオン抵抗の低減と、歩留まりの向上が図られる効果を奏する。
図１は本発明の実施例のトレンチを有するＭＯＳＦＥＴの製造工程を示した断面図である。まず、(11-20)面と成す角が5°以内の面を主表面とするn型4H-SiCあるいは6H-SiC基板１上に順次、熱CVD法により5μm、1016cm-3のn型ドリフト層２、1μm、1017cm-3のp型ベース層３、0.5μm、1019cm-3のn型ソース層４をエピタキシャル成長で形成させる(図１(a))。
その基板１をソース層４、ベース層３を部分的に完全に除去できる深さまで反応性イオンエッチング法により70°以上で、この場合垂直にエッチングして、2.1μmの深さとなるようにトレンチ１１を形成する。この実施例では、トレンチ側壁のMOS界面が4H-SiC(03-38)面と成す角が10°以内の面あるいは6H-SiC(01-14)面と成す角が10°以内の面となるように<11-20>方向から見たときのトレンチ外周の長方形の長辺が<1-100>方向から54.7°の成す角となるようにエッチングした。
このようにトレンチ１１を形成した後、30nm程度のゲート酸化膜６を形成する。さらにゲートトレンチ部をすべて覆うようにボロンをドーピングしたポリSiを堆積してゲート電極７とする。さらにこのポリSiのゲート電極７の表面のみを酸化して層間絶縁膜１０としての酸化膜を形成する（図１(b)）
その後、反応性イオンエッチングにより、選択的にｎ型ソース層４の一部をｐ型ベース層３が露出するまで除去する。その後この露出されたpベース層３に金属電極８ａを形成する（図１(c)）。
その基板１をソース層４、ベース層３を部分的に完全に除去できる深さまで反応性イオンエッチング法により70°以上で、この場合垂直にエッチングして、2.1μmの深さとなるようにトレンチ１１を形成する。この実施例では、トレンチ側壁のMOS界面が4H-SiC(03-38)面と成す角が10°以内の面あるいは6H-SiC(01-14)面と成す角が10°以内の面となるように<11-20>方向から見たときのトレンチ外周の長方形の長辺が<1-100>方向から54.7°の成す角となるようにエッチングした。
このようにトレンチ１１を形成した後、30nm程度のゲート酸化膜６を形成する。さらにゲートトレンチ部をすべて覆うようにボロンをドーピングしたポリSiを堆積してゲート電極７とする。さらにこのポリSiのゲート電極７の表面のみを酸化して層間絶縁膜１０としての酸化膜を形成する（図１(b)）
その後、反応性イオンエッチングにより、選択的にｎ型ソース層４の一部をｐ型ベース層３が露出するまで除去する。その後この露出されたpベース層３に金属電極８ａを形成する（図１(c)）。
その後nソースコンタクト用の金属を形成してソース電極８とし、裏面の酸化膜を除去してドレイン電極９を形成する。（図１(d)）。
以下、ＵＭＯＳＦＥＴ(トレンチＭＯＳＦＥＴ)のソース電極、ゲート電極が形成される基板主表面の面方位とトレンチ側壁の面方位を検討した実施例について説明する。
以下、ＵＭＯＳＦＥＴ(トレンチＭＯＳＦＥＴ)のソース電極、ゲート電極が形成される基板主表面の面方位とトレンチ側壁の面方位を検討した実施例について説明する。
図２は、半導体基板１４の面方位とトレンチ１１の面方位を示すための構造図であり、（ａ）は平面図,（ｂ）は（ａ）のＡ−Ａ線の断面図である。トレンチ１１の側壁のMOS界面が4H-SiC(03-38)面と成す角が10°以内の面あるいは6H-SiC(01-14)面と成す角が10°以内の面となるように半導体基板１４の主表面<11-20>方向から見たときのトレンチ外周の長方形の長辺が<1-100>方向から54.7°の成す角となるようにエッチングしている。側壁は主表面に対して70°以上で、この場合垂直にエッチンク゛している。
図３は、半導体基板１４の面方位とトレンチ１１の面方位を示すための構造図である。トレンチ１１の側壁のMOS界面が(1-100)面と成す角が10°以内の面となるように半導体基板１４の主表面<11-20>方向から見たときのトレンチ外周の長方形の長辺が<1-100>方向と垂直となるようにエッチングしている。
図４は、半導体基板１４の面方位とトレンチ１１の面方位を示すための構造図であり、（ａ）は平面図,（ｂ）は（ａ）のＡ−Ａ線の断面図である。トレンチ１１の側壁のMOS界面が4H-SiC(03-38)面と成す角が10°以内の面あるいは6H-SiC(01-14)面と成す角が10°以内の面となるように半導体基板１４の主表面<11-20>方向から見たときのトレンチ外周の形状を菱形あるいは平行四辺形とし<1-100>方向に対して一対の面を54.7°傾け、その一対の面の内面が成す角度を70.6°となるようにエッチングしている。
図３は、半導体基板１４の面方位とトレンチ１１の面方位を示すための構造図である。トレンチ１１の側壁のMOS界面が(1-100)面と成す角が10°以内の面となるように半導体基板１４の主表面<11-20>方向から見たときのトレンチ外周の長方形の長辺が<1-100>方向と垂直となるようにエッチングしている。
図４は、半導体基板１４の面方位とトレンチ１１の面方位を示すための構造図であり、（ａ）は平面図,（ｂ）は（ａ）のＡ−Ａ線の断面図である。トレンチ１１の側壁のMOS界面が4H-SiC(03-38)面と成す角が10°以内の面あるいは6H-SiC(01-14)面と成す角が10°以内の面となるように半導体基板１４の主表面<11-20>方向から見たときのトレンチ外周の形状を菱形あるいは平行四辺形とし<1-100>方向に対して一対の面を54.7°傾け、その一対の面の内面が成す角度を70.6°となるようにエッチングしている。
図５は、半導体基板１４の面方位とトレンチ１１の面方位を示すための構造図である。半導体基板１４の主表面<11-20>方向から見たときのトレンチ１１外周の形状を菱形あるいは平行四辺形とし、一対の辺とその下方に広がる側面を<0001>方向と平行にして(1-100)面とし、その面と成す角が144.7°となるようにエッチングすることにより4H-SiC(03-38)面あるいは6H-SiC(01-14)面としている。主表面は<11-20＞と成す角が５°以内の面で、トレンチ１１は面方位に対して成す角が１０°以内の面である。
図６は、半導体基板１４の面方位とトレンチ１１の面方位を示すための構造図である。半導体基板１４の主表面<11-20>方向から見たときのトレンチ１１外周の形状を六角形とするものである。トレンチ１１の各側面に1から6までの番号をつけると、面1,4は<1-100>方向に対して54.7°の角度をなす4H-SiC(03-38)面あるいは6H-SiC(01-14)面である。面2,5は<1-100>方向と同じく54.7°の角度を成し、かつ面1,4と70.6°の角度をなす面1,4とは別の4H-SiC(03-38)面あるいは6H-SiC(01-14)面である。さらに面3,6は<0001>方向に平行であり、(1-100)面である。主表面は面方位に対して成す角が５°以内の面で、トレンチ１１は面方位に対して成す角が１０°以内の面である。
実施例１においては、ゲートトレンチ側壁を主表面に対して垂直に形成することができ、エッチング条件の条件範囲が広がった。
(11-20)面を主表面とする基板を用いることで、従来の(000-1)面を主表面とする基板では欠陥密度が100個/cm 2 あり、90％の歩留まりが得られる素子面積が10 -3 cm 2 (300μm角)であったものが、欠陥密度を1個/cm 2 に低減、90％の歩留まりが得られる素子面積が0.1cm 2 (3mm角)と増加した。
移動度に関しても、4H-SiC(03-38)面あるいは6H-SiC(01-14)面をMOS界面とした場合では、200cm 2 /Vs、(1-100)面をMOS界面とした場合では100cm 2 /Vsと従来技術と遜色のない値が得られた。
図６は、半導体基板１４の面方位とトレンチ１１の面方位を示すための構造図である。半導体基板１４の主表面<11-20>方向から見たときのトレンチ１１外周の形状を六角形とするものである。トレンチ１１の各側面に1から6までの番号をつけると、面1,4は<1-100>方向に対して54.7°の角度をなす4H-SiC(03-38)面あるいは6H-SiC(01-14)面である。面2,5は<1-100>方向と同じく54.7°の角度を成し、かつ面1,4と70.6°の角度をなす面1,4とは別の4H-SiC(03-38)面あるいは6H-SiC(01-14)面である。さらに面3,6は<0001>方向に平行であり、(1-100)面である。主表面は面方位に対して成す角が５°以内の面で、トレンチ１１は面方位に対して成す角が１０°以内の面である。
実施例１においては、ゲートトレンチ側壁を主表面に対して垂直に形成することができ、エッチング条件の条件範囲が広がった。
(11-20)面を主表面とする基板を用いることで、従来の(000-1)面を主表面とする基板では欠陥密度が100個/cm 2 あり、90％の歩留まりが得られる素子面積が10 -3 cm 2 (300μm角)であったものが、欠陥密度を1個/cm 2 に低減、90％の歩留まりが得られる素子面積が0.1cm 2 (3mm角)と増加した。
移動度に関しても、4H-SiC(03-38)面あるいは6H-SiC(01-14)面をMOS界面とした場合では、200cm 2 /Vs、(1-100)面をMOS界面とした場合では100cm 2 /Vsと従来技術と遜色のない値が得られた。
図１の製造工程の工程断面図において、(03-38)面を主表面とするn型4H-SiCあるいは(01-14)面を主表面とするn型6H-SiC基板１上に順次、熱CVD法により5μm、1016cm-3のn型ドリフト層２、1μm、1017cm-3のp型ベース層３、0.5μm、1019cm-3のn型ソース層４をエピタキシャル成長させる。その基板１をソース層４、ベース層３を部分的に完全に除去できる深さまで反応性イオンエッチング法により70°以上で、この場合垂直にエッチングして、2.1μmの深さとなるようにトレンチ１１を形成する。この場合、トレンチ１１の側壁のMOS界面が(11-20)面となるように4H-SiC<03-38>あるいは6H-SiC<01-14>方向から見たときのトレンチ外周の長方形の長辺が<1-100>方向に平行になるようにエッチングする。その後、30nm程度のゲート酸化膜６を形成する。さらにゲートトレンチ部をすべて覆うようにボロンをドーピングしたポリSiを堆積してゲート電極７とする。さらにこのポリSi電極の表面のみを酸化して層間絶縁膜１０としての酸化膜を形成する。その後、反応性イオンエッチングにより、選択的にｎ型ソース層４の一部をｐ型ベース層３が露出するまで除去する。その後この露出されたpベース層３に金属電極８ａを形成する。その後nソースコンタクト用の金属を形成してソース電極８とし、裏面の酸化膜を除去してドレイン電極９を形成する。図７は、半導体基板１４の面方位とトレンチ１１の面方位を示すための構造図であり、（ａ）は平面図,（ｂ）は（ａ）のＡ−Ａ線の断面図である。トレンチ１１の側壁のMOS界面が(11-20)面となるように半導体基板１４の主表面4H-SiC(03-38)面あるいは6H-SiC(01-14)面から見たときのトレンチ外周の長方形の長辺が<11-20>方向と垂直となるようにエッチングしている。主表面は面方位に対して成す角が５°以内の面で、トレンチ１１は面方位に対して成す角が１０°以内の面である。
実施例２においては、特許文献５のように、(11-20)面を主表面とするSiCウェハに対し、トレンチの側壁を主表面に対して60°の角度とする場合では、60°±10°に収まる素子の割合は2インチウェハ内において60％程度であったが、本発明のように垂直にエッチングした場合では、主表面に対して80°以上のトレンチの側壁となる割合が90％以上に向上した。
また、4H-SiC(03-38)面あるいは6H-SiC(01-14)面を主表面とする基板を用いることで、絶縁耐圧として理論耐圧の80％以上の絶縁耐圧が得られるものを良品と定義した場合に、従来の(000-1)面を主表面とする基板では90％の歩留まりが得られる素子面積が10 -3 cm 2 (300μm角)であったものが、1cm 2 (3.3mm角)まで増加した。
さらに、移動度に関しても、(000-1)面をMOS界面とした場合では75cm 2 /Vsの移動度であったものが、(11-20)面をMOS界面とすることにより、150cm 2 /Vsと増加し、MOSチャネル抵抗を1/2に低減することができた。
{1-100}面を主表面とする基板を用いることで、絶縁耐圧として理論耐圧の80％以上の絶縁耐圧が得られるものを良品と定義した場合に、ゲートトレンチを含まないpnダイオードにおいて従来の(000-1)面を主表面とする基板では90％の歩留まりが得られる素子面積が10 -3 cm 2 (300μm角)であったものが、0.1cm 2 (3.3mm角)まで増加した。
さらに、{1-100}を主表面とする基板上にUMOSFETを作製した場合において、全素子数の8割の素子が達成できる絶縁耐圧は、垂直にゲートトレンチをエッチングした場合では理論値の60%であったのに対し、できるだけ{1-100}面に近づけた面上にMOS構造を作製した場合では理論値の70%、できるだけ4H-SiC{03-38}面あるいは6H-SiC{01-14}面に近づけた面上にMOS構造を作製した場合では理論値の80%となり、トレンチ底部の炭化珪素外のコーナ角度が大きくなるほど絶縁耐圧が向上すると言う効果が得られた。
{0001}あるいは{000-1}を主表面とする基板上にUMOSFETを作製した場合において、全素子数の8割の素子が達成できる絶縁耐圧は、垂直にゲートトレンチをエッチングした場合では理論値の60%であったのに対し、できるだけ4H-SiC{03-38}面あるいは6H-SiC{01-14}面に近づけた面上にMOS構造を作製した場合では理論値の80%となり、トレンチ底部の炭化珪素外のコーナ角度が大きくなるほど絶縁耐圧が向上すると言う効果が得られた。
また、移動度も(11-20)面、(1-100)面とも150cm 2 /Vsであったのに対し、4H-SiC{03-38}面あるいは6H-SiC{01-14}面上にMOS構造を形成することによって200cm 2 /Vsの値が得られ、チャネル抵抗を低減できた。
実施例２においては、特許文献５のように、(11-20)面を主表面とするSiCウェハに対し、トレンチの側壁を主表面に対して60°の角度とする場合では、60°±10°に収まる素子の割合は2インチウェハ内において60％程度であったが、本発明のように垂直にエッチングした場合では、主表面に対して80°以上のトレンチの側壁となる割合が90％以上に向上した。
また、4H-SiC(03-38)面あるいは6H-SiC(01-14)面を主表面とする基板を用いることで、絶縁耐圧として理論耐圧の80％以上の絶縁耐圧が得られるものを良品と定義した場合に、従来の(000-1)面を主表面とする基板では90％の歩留まりが得られる素子面積が10 -3 cm 2 (300μm角)であったものが、1cm 2 (3.3mm角)まで増加した。
さらに、移動度に関しても、(000-1)面をMOS界面とした場合では75cm 2 /Vsの移動度であったものが、(11-20)面をMOS界面とすることにより、150cm 2 /Vsと増加し、MOSチャネル抵抗を1/2に低減することができた。
{1-100}面を主表面とする基板を用いることで、絶縁耐圧として理論耐圧の80％以上の絶縁耐圧が得られるものを良品と定義した場合に、ゲートトレンチを含まないpnダイオードにおいて従来の(000-1)面を主表面とする基板では90％の歩留まりが得られる素子面積が10 -3 cm 2 (300μm角)であったものが、0.1cm 2 (3.3mm角)まで増加した。
さらに、{1-100}を主表面とする基板上にUMOSFETを作製した場合において、全素子数の8割の素子が達成できる絶縁耐圧は、垂直にゲートトレンチをエッチングした場合では理論値の60%であったのに対し、できるだけ{1-100}面に近づけた面上にMOS構造を作製した場合では理論値の70%、できるだけ4H-SiC{03-38}面あるいは6H-SiC{01-14}面に近づけた面上にMOS構造を作製した場合では理論値の80%となり、トレンチ底部の炭化珪素外のコーナ角度が大きくなるほど絶縁耐圧が向上すると言う効果が得られた。
{0001}あるいは{000-1}を主表面とする基板上にUMOSFETを作製した場合において、全素子数の8割の素子が達成できる絶縁耐圧は、垂直にゲートトレンチをエッチングした場合では理論値の60%であったのに対し、できるだけ4H-SiC{03-38}面あるいは6H-SiC{01-14}面に近づけた面上にMOS構造を作製した場合では理論値の80%となり、トレンチ底部の炭化珪素外のコーナ角度が大きくなるほど絶縁耐圧が向上すると言う効果が得られた。
また、移動度も(11-20)面、(1-100)面とも150cm 2 /Vsであったのに対し、4H-SiC{03-38}面あるいは6H-SiC{01-14}面上にMOS構造を形成することによって200cm 2 /Vsの値が得られ、チャネル抵抗を低減できた。
図１の製造工程の工程断面図において、(1-100)面を主表面とするn型4H-SiCあるいは6H-SiC基板１上に順次、熱CVD法により5μm、1016cm-3のn型ドリフト層２、1μm、1017cm-3のp型ベース層３、0.5μm、1019cm-3のn型ソース層４をエピタキシャル成長させる。その基板１をソース層４、ベース層３を部分的に完全に除去できる深さまで反応性イオンエッチング法により70°以上で、この場合垂直にエッチングして、2.1μmの深さとなるようにトレンチ１１を形成する。その後、30nm程度のゲート酸化膜６を形成する。さらにゲートトレンチ部をすべて覆うようにボロンをドーピングしたポリSiを堆積してゲート電極７とする。さらにこのポリSi電極の表面のみを酸化して層間絶縁膜１０としての酸化膜を形成する。その後、反応性イオンエッチングにより、選択的にｎ型ソース層４の一部をｐ型ベース層３が露出するまで除去する。その後この露出されたpベース層３に金属電極８ａを形成する。その後nソースコンタクト用の金属を形成してソース電極８とし、裏面の酸化膜を除去してドレイン電極９を形成する。
図８は半導体基板１４の面方位とトレンチ１１の面方位を示すための構造図であり、（ａ）は平面図,（ｂ）は（ａ）のＡ−Ａ線の断面図である。この場合、トレンチ１１の側壁のMOS界面が一対の対向した(01-10)面と(-1010)面となるように[1-100]方向から見たときのトレンチ外周の長方形の長辺が[0001]に平行であり、かつトレンチ外周の長方形の長辺を含む面が(1-100)面に対して成す角ができるだけ60°に近づくように60°±10°にエッチングする。このように斜めの角度でエッチングするためには、エッチングマスクをテーパ状にすることと、ガス圧で横方向エッチングを促進することが効果的である。主表面は面方位に対して成す角が５°以内の面で、トレンチ１１は面方位に対して成す角が１０°以内の面である。
図９は半導体基板１４の面方位とトレンチ１１の面方位を示すための構造図であり、（ａ）は平面図,（ｂ）は（ａ）のＡ−Ａ線の断面図、（ｃ）はトレンチの側壁の結晶面を説明するための説明図である。トレンチ１１の側壁のMOS界面が一対の対向した4H-SiC(03-38)面と4H-SiC(0-338)面あるいは6H-SiC(01-14)面と6H-SiC(0-114)面となるように[01-10]方向から見たときのトレンチ外周の長方形の長辺が[-2110]方向に平行であり、かつトレンチ外周の長方形の長辺を含む面が(01-10)面に対して成す角ができるだけ35.3°に近づくように35.3°±10°にエッチングしている。主表面は面方位に対して成す角が５°以内の面で、トレンチ１１は面方位に対して成す角が１０°以内の面である。
図９は半導体基板１４の面方位とトレンチ１１の面方位を示すための構造図であり、（ａ）は平面図,（ｂ）は（ａ）のＡ−Ａ線の断面図、（ｃ）はトレンチの側壁の結晶面を説明するための説明図である。トレンチ１１の側壁のMOS界面が一対の対向した4H-SiC(03-38)面と4H-SiC(0-338)面あるいは6H-SiC(01-14)面と6H-SiC(0-114)面となるように[01-10]方向から見たときのトレンチ外周の長方形の長辺が[-2110]方向に平行であり、かつトレンチ外周の長方形の長辺を含む面が(01-10)面に対して成す角ができるだけ35.3°に近づくように35.3°±10°にエッチングしている。主表面は面方位に対して成す角が５°以内の面で、トレンチ１１は面方位に対して成す角が１０°以内の面である。
図１の製造工程の工程断面図において、(1-100)面を主表面とするn型4H-SiCあるいは6H-SiC基板１上に順次、熱CVD法により5μm、1016cm-3のn型ドリフト層２、1μm、1017cm-3のp型ベース層３、0.5μm、1019cm-3のn型ソース層４をエピタキシャル成長させる。その基板をソース層４、ベース層３を部分的に完全に除去できる深さまで反応性イオンエッチング法により70°以上で、この場合垂直にエッチングして、2.1μmの深さとなるようにトレンチ１１を形成する。その後、30nm程度のゲート酸化膜６を形成する。さらにゲートトレンチ部をすべて覆うようにボロンをドーピングしたポリSiを堆積してゲート電極７とする。さらにこのポリSi電極の表面のみを酸化して酸化膜を形成する。その後、反応性イオンエッチングにより、選択的にｎ型ソース層４の一部をｐ型ベース層３が露出するまで除去する。その後この露出されたpベース層３に金属電極８ａを形成する。その後nソースコンタクト用の金属を形成してソース電極８とし、裏面の酸化膜を除去してドレイン電極９を形成する。
図１０は半導体基板１４の面方位とトレンチ１１の面方位を示すための構造図であり、（ａ）は平面図,（ｂ）は（ａ）のＡ−Ａ線の主表面の断面図、（ｃ）はＡ−Ａ線の主裏面の断面図である。この場合、<0001>方向から見たときのトレンチ１１外周の長方形の長辺が[-2110]に平行であり、かつトレンチ外周の長方形の長辺を含む面が(0001)面に対して成す角ができるだけ54.7°に近づくように54.7°±10°にエッチングする。そうすると、4H-SiC{03-38}面あるいは6H-SiC{01-14}面に近い面を露出させることができる。このように斜めの角度でエッチングするためには、エッチングマスクをテーパ状にすることと、ガス圧で横方向エッチングを促進することが効果的である。主表面は面方位に対して成す角が５°以内の面で、トレンチ１１は面方位に対して成す角が１０°以内の面である。
ＭＯＳＦＥＴ，ＩＧＢＴが用いられるインバータ装置等の電力変換装置ばかりでなく、温度等の使用環境が厳しい自動車用電装品のスイッチング素子として適用できる。
１ 炭化珪素基板
２ Ｎ型ドリフト層
３ ベース領域
４ ソース領域
５ チャネル領域
６ ゲート酸化膜
７ ゲート電極
８ ソース電極
９ ドレイン電極
１０ 層間絶縁膜
１１ トレンチ
１４ 半導体基板
２ Ｎ型ドリフト層
３ ベース領域
４ ソース領域
５ チャネル領域
６ ゲート酸化膜
７ ゲート電極
８ ソース電極
９ ドレイン電極
１０ 層間絶縁膜
１１ トレンチ
１４ 半導体基板
Claims (1)
- (1-100)面と成す角が5°以内の面を主表面とする第1の伝導型である炭化珪素半導体基板上に基板と同じ構造をもち第1の伝導型であるドリフト層を有するウェハ上に第2の伝導型であるベース層、第1の伝導型であるソース層を順次形成し、ソース層およびベース層を貫通しドリフト層に達するトレンチと、該トレンチ内に絶縁層とゲート電極を有するMOS構造であって、トレンチの側壁が[0001]と平行あるいは成す角が10°以下であり、かつ{1-100}面と側壁の成す角が60°±10°であるようなトレンチ側壁であることを特徴とする炭化珪素半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004160514A JP5017768B2 (ja) | 2004-05-31 | 2004-05-31 | 炭化珪素半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004160514A JP5017768B2 (ja) | 2004-05-31 | 2004-05-31 | 炭化珪素半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005340685A JP2005340685A (ja) | 2005-12-08 |
| JP5017768B2 true JP5017768B2 (ja) | 2012-09-05 |
Family
ID=35493869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004160514A Expired - Lifetime JP5017768B2 (ja) | 2004-05-31 | 2004-05-31 | 炭化珪素半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5017768B2 (ja) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5017855B2 (ja) * | 2005-12-14 | 2012-09-05 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP5017865B2 (ja) * | 2006-01-17 | 2012-09-05 | 富士電機株式会社 | 半導体装置 |
| JP4957005B2 (ja) * | 2006-01-31 | 2012-06-20 | 富士電機株式会社 | 炭化珪素半導体素子の製造方法 |
| JP5167593B2 (ja) * | 2006-03-23 | 2013-03-21 | 富士電機株式会社 | 半導体装置 |
| JP5261907B2 (ja) * | 2006-09-19 | 2013-08-14 | 富士電機株式会社 | トレンチゲート型炭化珪素半導体装置 |
| KR20090091719A (ko) | 2006-11-21 | 2009-08-28 | 스미토모덴키고교가부시키가이샤 | 탄화규소 반도체 장치 및 그 제조 방법 |
| JP5564781B2 (ja) * | 2008-07-07 | 2014-08-06 | 住友電気工業株式会社 | 炭化ケイ素半導体装置およびその製造方法 |
| JP5298691B2 (ja) * | 2008-07-31 | 2013-09-25 | 住友電気工業株式会社 | 炭化ケイ素半導体装置およびその製造方法 |
| JP5569871B2 (ja) * | 2008-11-13 | 2014-08-13 | 日新電機株式会社 | Ｍｏｓｆｅｔおよびその製造方法 |
| JP5531436B2 (ja) * | 2008-12-01 | 2014-06-25 | 富士電機株式会社 | 炭化珪素半導体素子の製造方法 |
| EP2528098B1 (en) * | 2010-01-19 | 2019-01-02 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and method of manufacturing same |
| US8450750B2 (en) | 2010-01-27 | 2013-05-28 | Sumitomo Electric Industries, Ltd. | Silicon carbide semiconductor device and method of manufacturing thereof |
| US8969103B2 (en) | 2010-07-29 | 2015-03-03 | Sumitomo Electric Industries, Ltd. | Method for manufacturing silicon carbide substrate and method for manufacturing semiconductor device |
| JP5707770B2 (ja) * | 2010-08-03 | 2015-04-30 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
| WO2012017798A1 (ja) | 2010-08-03 | 2012-02-09 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
| JP2012038771A (ja) * | 2010-08-03 | 2012-02-23 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| JP5668576B2 (ja) | 2011-04-01 | 2015-02-12 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
| US9006747B2 (en) * | 2011-08-26 | 2015-04-14 | National University Corporation NARA Institute of Science and Technology | SiC semiconductor element and manufacturing method thereof |
| JP2013062397A (ja) * | 2011-09-14 | 2013-04-04 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法 |
| JP5699878B2 (ja) * | 2011-09-14 | 2015-04-15 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP2013069964A (ja) * | 2011-09-26 | 2013-04-18 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置 |
| JP5742627B2 (ja) * | 2011-09-26 | 2015-07-01 | 住友電気工業株式会社 | 半導体装置および半導体装置の製造方法 |
| JP5742657B2 (ja) * | 2011-10-20 | 2015-07-01 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| JP5764046B2 (ja) | 2011-11-21 | 2015-08-12 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| JP5751146B2 (ja) * | 2011-11-24 | 2015-07-22 | 住友電気工業株式会社 | 半導体装置およびその製造方法 |
| JP5870672B2 (ja) * | 2011-12-19 | 2016-03-01 | 住友電気工業株式会社 | 半導体装置 |
| JP2013131512A (ja) * | 2011-12-20 | 2013-07-04 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| JP2013145770A (ja) | 2012-01-13 | 2013-07-25 | Sumitomo Electric Ind Ltd | 半導体装置およびその製造方法 |
| JP6119100B2 (ja) * | 2012-02-01 | 2017-04-26 | 住友電気工業株式会社 | 炭化珪素半導体装置 |
| JP2013165197A (ja) * | 2012-02-13 | 2013-08-22 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| JP6065198B2 (ja) * | 2012-02-21 | 2017-01-25 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
| JP5920010B2 (ja) * | 2012-05-18 | 2016-05-18 | 住友電気工業株式会社 | 半導体装置 |
| JP2014007310A (ja) * | 2012-06-26 | 2014-01-16 | Sumitomo Electric Ind Ltd | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 |
| JP5811977B2 (ja) * | 2012-09-18 | 2015-11-11 | 株式会社デンソー | 炭化珪素半導体装置 |
| JP6146146B2 (ja) * | 2013-06-07 | 2017-06-14 | 住友電気工業株式会社 | 炭化珪素半導体装置およびその製造方法 |
| CN103928345B (zh) * | 2014-04-21 | 2016-09-07 | 西安电子科技大学 | 离子注入形成n型重掺杂漂移层台面的umosfet制备方法 |
| JP6100233B2 (ja) | 2014-12-26 | 2017-03-22 | 株式会社東芝 | 半導体装置 |
| CN107681001B (zh) * | 2017-07-24 | 2020-04-07 | 中国电子科技集团公司第五十五研究所 | 一种碳化硅开关器件及制作方法 |
| CN108400164B (zh) * | 2018-04-23 | 2021-01-22 | 广东美的制冷设备有限公司 | 异质结碳化硅的绝缘栅极晶体管及其制作方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2910573B2 (ja) * | 1993-09-10 | 1999-06-23 | 株式会社日立製作所 | 電界効果トランジスタ及びその製造方法 |
| JPH09172187A (ja) * | 1995-12-19 | 1997-06-30 | Hitachi Ltd | 接合型電界効果半導体装置およびその製造方法 |
| JP4304783B2 (ja) * | 1999-09-06 | 2009-07-29 | 住友電気工業株式会社 | ＳｉＣ単結晶およびその成長方法 |
| JP3451247B2 (ja) * | 2001-02-07 | 2003-09-29 | 株式会社日立製作所 | 半導体装置およびその製法 |
| JP4843854B2 (ja) * | 2001-03-05 | 2011-12-21 | 住友電気工業株式会社 | Ｍｏｓデバイス |
| JP4470333B2 (ja) * | 2001-03-05 | 2010-06-02 | 住友電気工業株式会社 | ＳｉＣ半導体における酸化膜形成方法およびＳｉＣ半導体装置 |
| JP4581270B2 (ja) * | 2001-03-05 | 2010-11-17 | 住友電気工業株式会社 | ＳｉＣ半導体のイオン注入層及びその製造方法 |
-
2004
- 2004-05-31 JP JP2004160514A patent/JP5017768B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005340685A (ja) | 2005-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5017768B2 (ja) | 炭化珪素半導体素子 | |
| US7790557B2 (en) | Method of manufacturing silicon carbide semiconductor device | |
| US10347735B2 (en) | Semiconductor device with lifetime killers and method of manufacturing the same | |
| JP4843854B2 (ja) | Ｍｏｓデバイス | |
| JP5613995B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP5907940B2 (ja) | 半導体素子 | |
| JP3385938B2 (ja) | 炭化珪素半導体装置及びその製造方法 | |
| JP4872217B2 (ja) | 炭化珪素半導体素子の製造方法 | |
| JP4956904B2 (ja) | 炭化珪素半導体装置とその製造方法 | |
| US9117740B2 (en) | SiC semiconductor element | |
| JP4957005B2 (ja) | 炭化珪素半導体素子の製造方法 | |
| US10263105B2 (en) | High voltage semiconductor device | |
| JPH09260650A (ja) | 炭化ケイ素トレンチｆｅｔおよびその製造方法 | |
| JP4929621B2 (ja) | Ｍｏｓゲート型炭化珪素半導体装置 | |
| JP7367341B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP5630552B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP6550869B2 (ja) | 半導体装置 | |
| Wada et al. | Fast switching 4H-SiC V-groove trench MOSFETs with buried P+ structure | |
| JP5402220B2 (ja) | 炭化珪素半導体装置の製造方法および炭化珪素半導体装置 | |
| JP4691989B2 (ja) | 炭化けい素半導体素子の製造方法 | |
| JP6439606B2 (ja) | 炭化珪素半導体装置 | |
| Saitoh et al. | 4H-SiC V-groove trench MOSFETs with the buried p+ regions | |
| JP6481511B2 (ja) | 炭化珪素半導体装置 | |
| Mikamura et al. | 4H-SiC V-groove trench MOSFETs with low specific on-state resistance and high reliability | |
| US20230253458A1 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060703 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060704 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070215 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080204 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110218 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110421 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120131 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120416 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120423 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120515 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120528 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5017768 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150622 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |