JP5743748B2 - 素子収納用パッケージおよびこれを備えたモジュール - Google Patents

素子収納用パッケージおよびこれを備えたモジュール Download PDF

Info

Publication number
JP5743748B2
JP5743748B2 JP2011143672A JP2011143672A JP5743748B2 JP 5743748 B2 JP5743748 B2 JP 5743748B2 JP 2011143672 A JP2011143672 A JP 2011143672A JP 2011143672 A JP2011143672 A JP 2011143672A JP 5743748 B2 JP5743748 B2 JP 5743748B2
Authority
JP
Japan
Prior art keywords
fixing member
frame body
frame
semiconductor element
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011143672A
Other languages
English (en)
Other versions
JP2013012558A (ja
Inventor
博司 柴山
博司 柴山
杉本 努
努 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2011143672A priority Critical patent/JP5743748B2/ja
Publication of JP2013012558A publication Critical patent/JP2013012558A/ja
Application granted granted Critical
Publication of JP5743748B2 publication Critical patent/JP5743748B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Description

本発明は、半導体素子のような電子部品を収納する素子収納用パッケージおよびこれを備えたモジュールに関する。このような素子収納用パッケージは各種電子機器に用いられる。
半導体素子を収納する素子収納用パッケージとしては、例えば、特許文献1に記載された半導体素子収納用パッケージが知られている。特許文献1に記載されたパッケージは、基体と、側部に貫通孔が形成された金属からなる枠体と、貫通孔に取着された、光ファイバが固定される筒状の固定部材とを備えている。このようなパッケージは、基体上に光半導体素子を実装するとともに枠体の上面に金属からなる蓋体を取着することによって光半導体装置として用いられる。
特開2004−200242号公報
特許文献1に記載のパッケージのように金属からなる枠体に金属からなる蓋体を取着する場合、シーム溶接のような抵抗溶接あるいはレーザ溶接によって蓋体が枠体に接合される。しかしながら、近年パッケージの小型化が進んでおり、固定部材の厚みも小さくなってきている。このように固定部材の厚みが小さい場合、蓋体を枠体に溶接する際に枠体に生じる熱応力によって、枠体が変形して固定部材が変形する可能性が高くなる。基体上に光半導体素子を実装している場合、固定部材が変形することによって光ファイバのような電気信号の入出力部材と光半導体素子との間での信号の入出力が精度の低いものとなる可能性がある。
本発明は、上記の課題に鑑みてなされたものであり、素子収納用パッケージを小型化した場合であっても固定部材が変形することを抑制できる素子収納用パッケージを提供することを目的とする。
本発明の一態様にかかる素子収納用パッケージは、上面に半導体素子を実装するための実装領域を有する基体と、前記実装領域を囲むように前記基体の上面に設けられた、金属部材からなり内周面および外周面に開口する貫通孔を有する枠体と、前記貫通孔に挿入されるとともに前記枠体に接合された、光ファイバが固定される筒状の固定部材とを備えている。また、前記枠体が、前記固定部材の上方に位置して前記固定部材の下方に位置す
る部分の厚みよりも厚みの大きい肉厚部を有することを特徴としている。
上記の態様にかかる素子収納用パッケージでは、枠体が、固定部材の上方に位置して固定部材の下方に位置する部分の厚みよりも厚みの大きい肉厚部を有している。そのため、本態様のパッケージに金属からなる蓋体を溶接した場合であっても、肉厚部においては枠体が変形しにくいので、肉厚部の下方に位置する固定部材に熱応力が伝わりにくく、固定部材が変形しにくくなる。
本発明の第1の実施形態にかかる素子収納用パッケージおよびモジュールを示す分解斜視図である。 図1に示す素子収納用パッケージの平面図である。 図1に示す素子収納用パッケージのX−X断面図である。 図3に示す素子収納用パッケージの領域Aを示す拡大断面図である。 図3に示す素子収納用パッケージの第1の変形例を示す断面図である。 図3に示す素子収納用パッケージの第2の変形例を示す断面図である。 図2に示す素子収納用パッケージの第3の変形例を示す平面図である。 図3に示す素子収納用パッケージの第4の変形例を示す断面図である。
以下、本発明の一実施形態にかかる素子収納用パッケージならびにこれを備えたモジュールおよび半導体装置について、図面を用いて詳細に説明する。但し、以下で参照する各図は、説明の便宜上、本実施形態を説明するために必要な主要部材のみを簡略化して示したものである。したがって、本発明に係る素子収納用パッケージは、本明細書が参照する各図に示されていない任意の構成部材を備え得る。また、各図中の部材の寸法は、実際の構成部材の寸法および各部材の寸法比率等を忠実に表したものではない。
図1〜4に示すように、本実施形態にかかる素子収納用パッケージ1は、上面に半導体素子3を実装するための実装領域を有する基体5と、実装領域を囲むように基体5の上面に設けられた、金属部材からなり内周面および外周面に開口する貫通孔7aを有する枠体7と、貫通孔7aに挿入されるとともに枠体7に接合された、信号入出力部材が固定される筒状の固定部材9とを備えている。そして、枠体7が、固定部材9の上方に位置して固定部材9の下方に位置する部分の厚みよりも厚みの大きい肉厚部11を有することを特徴としている。
このように本実施形態の素子収納用パッケージ1では、枠体7が、固定部材9の上方に位置して固定部材9の下方に位置する部分の厚みよりも厚みの大きい肉厚部11を有している。そのため、本態様のパッケージ1を用いたモジュール101を作製する工程上で、金属からなる蓋体103を枠体7に溶接した場合であっても、肉厚部11においては枠体7が変形しにくいので、肉厚部11の下方に位置する固定部材9に熱応力が伝わりにくく、固定部材9が変形しにくくなる。
本実施形態のモジュール101は、上記の実施形態に代表される素子収納用パッケージ1と、素子収納用パッケージ1の実装領域に実装された半導体素子3と、枠体7と接合された、金属からなり半導体素子3を封止する蓋体103とを備えている。
また、本実施形態の半導体装置201は、上記の実施形態に代表されるモジュール101と、固定部材9に接合固定された、信号入出力部材として光ファイバが挿入固定される筒状のフェルール203と、を備えている。
本実施形態における基体5は、略四角板形状であって、主面上に半導体素子3が実装される実装領域を有している。具体的には、本実施形態における基体5は、四角板形状の部分と、この四角板形状の部分の四隅にそれぞれ側方に引き出されてネジ止め孔13が形成された部分とを有する形状となっている。このネジ止め孔13によってパッケージ1を搭載基板205にネジ止めすることにより、パッケージ1を搭載基板205に固定することができる。基体5が平板形状である場合、その大きさを、例えば一辺5mm以上50mm以下に設定することができる。また、基体5の厚みとしては、例えば、0.2mm以上2mm以下に設定することができる。
本実施形態において実装領域とは、基体5を平面視した場合に半導体素子3と重なり合う領域を意味している。本実施形態のパッケージ1においては実装領域が主面の中央部に形成されているが、半導体素子3が実装される領域を実装領域としていることから、例えば、基体5の主面の端部に実装領域が形成されていても何ら問題ない。また、本実施形態の基体5は一つの実装領域を有しているが、基体5が複数の実装領域を有し、それぞれの実装領域に半導体素子3が実装されていてもよい。
本実施形態のモジュール101においては、基体5の主面における実装領域に半導体素子3が配設されている。入出力端子などを介して半導体素子3と外部電気回路(不図示)との間で信号の入出力を行うことができる。半導体素子3としては、例えば光半導体素子、具体的には、LD素子に代表される、光ファイバに対して光を出射する発光素子、PD素子に代表される、光ファイバに対して光を受光する受光素子が挙げられる。信号入出力部材として光ファイバを用いるとともに半導体素子3として光半導体素子を用いた場合には、モジュール101を光モジュールとして用いることができる。
基体5の主面に直接に半導体素子3が配設される場合には、基体5としては、少なくとも半導体素子3が配設される部分には高い絶縁性を有していることが求められる。本実施形態にかかる基体5は、高い絶縁性を有する絶縁性基板5aを具備している。そして、この基体5の実装領域に半導体素子3が実装される。絶縁性基板5aとしては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材料、又はガラスセラミック材料を用いることができる。
これらのガラス粉末およびセラミック粉末を含有する原料粉末、有機溶剤並びにバインダを混ぜることにより混合部材を作製する。この混合部材をシート状に成形することにより複数のセラミックグリーンシートを作製する。作製された複数のセラミックグリーンシートを約1600度の温度で一体焼成することにより絶縁性基板5aが作製される。なお、絶縁性基板5aとしては、一つの絶縁性の部材によって形成された構成に限られるものではない。複数の絶縁性部材が積層された構成であってもよい。
また、半導体素子3が直接に基体5の上面に実装されても良いが、本実施形態のパッケージ1のように、基体5の実装領域上に配設された、半導体素子3を実装するための実装基板15を備えて、モジュール101として、この実装基板15上に半導体素子3が搭載されていても良い。実装基板15としては、絶縁性部材と同様に絶縁性の良好な部材を用いることが好ましく、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材料、又はガラスセラミック材料を用いることができる。
このような実装基板15を備えている場合には、基体5として絶縁性部材ではなく、鉄、銅、ニッケル、クロム、コバルト及びタングステンのような金属部材、或いはこれらの金属からなる合金を用いることもできる。例えば、本実施形態のパッケージ1においては、基体5が金属部材からなる金属基板5bと、金属基板5bの上面に配設された絶縁性基板5aとによって構成されている。また、本実施形態における金属基板5bは接地されており、アース電極として機能している。
本実施形態のパッケージ1は、実装領域を囲むように基体5の上面に設けられた枠体7を備えている。枠体7としては、例えば、鉄、銅、ニッケル、クロム、コバルトおよびタングステンのような金属部材、或いはこれらの金属からなる合金を用いることができる。このような金属部材のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施
すことによって枠体7を構成する金属部材を作製することができる。また、枠体7は、一つの部材からなっていてもよいが、複数の部材を接合してなる構造であってもよい。
本実施形態の素子収納用パッケージ1は、基体5および枠体7の間に位置して、基体5および枠体7を接合する接合部材(不図示)を備えている。接合部材としては、例えばロウ材を用いることができる。例示的なロウ材としては、AuSnが挙げられる。また、基体5および枠体7が金属部材からなる場合、別体形成した後に接合しても良いが、一体形成されていてもよい。
また、枠体7は、その内周面および外周面に開口する貫通孔7aを有している。貫通孔7aは、例えばドリル孔あけ加工によって枠体7に形成することができる。貫通孔7aには筒状の固定部材9が固定される。具体的には、貫通孔7aに固定部材9の一方の端部を挿入するとともに貫通孔7aの表面に固定部材9を接合することによって、筒状の固定部材9を貫通孔7aに固定している。筒状の固定部材9は、光ファイバのような信号入出力部材もしくはフェルール203を固定して位置決めを図るための部材である。また、固定部材9が筒状であることによって、この筒形状の中空部分で半導体素子3と信号入出力部材(光ファイバ)との間での光の伝達を行うことができる。
なお、筒状の固定部材9を貫通孔7aに固定する方法として、上述の通り、貫通孔7aに固定部材9の一方の端部を挿入しても良いが、図5に示すように、枠体7の外側面における貫通孔7aの開口部の周囲に固定部材9の一方の端部を固定することによって、筒状の固定部材9を貫通孔7aに固定してもよい。また、貫通孔7aに固定部材9の一方の端部を挿入することによって、筒状の固定部材9を貫通孔7aに固定する場合、固定部材9の一方の端部は、図3,4に示すように枠体7の内側面と外側面の間に位置していてもよく、また、図6に示すように、枠体7の内側面よりも内側に突出していてもよい。
本実施形態のパッケージ1における枠体7は、固定部材9の下方に位置する部分の厚みよりも厚みの大きい肉厚部11を固定部材9の上方に有している。本実施形態のパッケージ1においては、具体的には、図2〜4に示すように四角枠形状である枠体7において、貫通孔7aが形成されている側の部分で、固定部材9よりも上方に位置する部分の厚みD1が、固定部材9よりも下方に位置する部分の厚みD2よりも厚く、厚みの大きい肉厚部11となっている。なお、本実施形態における枠体7の「厚み」とは、図4に示すように、枠体7の内側面と外側面との間の距離を意味している。
このように、枠体7が相対的に厚みの大きい肉厚部11を固定部材9の上方に有していることから、本態様のパッケージ1を用いたモジュール101を作製する工程上で、金属からなる蓋体103を枠体7に溶接した場合であっても、肉厚部11の下方に位置する固定部材9に熱応力が伝わりにくく、固定部材9が変形しにくくなる。
肉厚部11の厚みD1は、固定部材9よりも下方に位置する部分の厚みD2よりも厚ければ特に限定されるものではないが、特に、肉厚部11の厚みD1が固定部材9よりも下方に位置する部分の厚みD2に対して1.1倍以上であることが好ましい。肉厚部11の下方に位置する固定部材9に熱応力が伝わることを安定して抑制できるからである。また、肉厚部11の厚みD1が固定部材9よりも下方に位置する部分の厚みD2に対して大きいほど固定部材9に熱応力が伝わることを抑制できるが、パッケージ1を小型化するとともに半導体素子3の基体5への実装を容易にするために、肉厚部11の厚みD1が固定部材9よりも下方に位置する部分の厚みD2に対して3倍以下程度であることが好ましい。
本実施形態のパッケージ1における枠体7は、図2〜4に示すように、平面視した場合の内側面および外側面がそれぞれ四角形状である。そして、枠体7の、貫通孔7aが形成
されている側の辺の領域において、固定部材9よりも上方に位置する部分の全体が固定部材9よりも下方に位置する部分の厚みよりも厚みの大きい肉厚部11となっている。言い換えれば、枠体7の、貫通孔7aが形成されている側の側面領域を間に挟む2つの側面領域の一方から他方に向かって肉厚部11が形成されている。
そのため、枠体7および固定部材9を平面透視した場合に、固定部材9の挿入方向に直交する方向における肉厚部11の幅W1が、固定部材9の挿入方向に直交する方向における固定部材9の幅W2よりも大きい構成となっている。肉厚部11が上記のように形成されている場合、枠体7における固定部材9の直上に位置する部分全体が肉厚部11となるので、蓋体103を枠体7に接合する際に枠体7に加わる応力が固定部材9に伝わることを安定して抑制できる。
なお、本実施形態のパッケージ1における枠体7は、上述の通り、枠体7の、貫通孔7aが形成されている側の辺の領域において、固定部材9よりも上方に位置する部分の全体が固定部材9よりも下方に位置する部分の厚みよりも厚みの大きい肉厚部11となっているが、これに限られるものではない。例えば、図7に示すように、枠体7の、貫通孔7aが形成されている側の辺の領域の一部が、固定部材9よりも上方に位置する部分の全体が固定部材9よりも下方に位置する部分の厚みよりも厚みの大きい肉厚部11となっている場合であっても、枠体7における固定部材9の直上に位置する部分全体が肉厚部11であれば同様の効果が得られる。但し、肉厚部11の下方に位置する固定部材9に熱応力が伝わることを安定して抑制するためには、幅W1が幅W2に対して1.2倍以上であることが好ましい。
また、基体5の上面に垂直かつ固定部材9の挿入方向に平行であって固定部材9の中心軸を含む断面において枠体7および固定部材9を断面視した場合に、図8に示すように、枠体7のうち固定部材9よりも上方に位置する部分であって上面を含む一部が肉厚部11であっても良いが、図3,4に示すように、枠体7のうち固定部材9よりも上方に位置する部分であって固定部材9と接する部分が肉厚部11であることが好ましい。言い換えれば、基体5の上面に垂直かつ固定部材9の挿入方向に平行であって固定部材9の中心軸を含む断面において枠体7および固定部材9を断面視した場合に、固定部材9の上面側における固定部材9と枠体7との接合長さ(図4におけるD3)が固定部材9の下面側における固定部材9と枠体7との接合長さ(図4におけるD2)よりも大きいことが好ましい。
蓋体103を枠体7に接合する際に枠体7に加わる応力は、上方から固定部材9に伝わる。そのため、上記の断面における、枠体7から固定部材9へと応力が伝わる面である固定部材9の上面側での固定部材9と枠体7との接合面における接合長さが、固定部材9の下面側における固定部材9と枠体7との接合長さよりも大きいことによって、枠体7全体の厚みを大きくすることなく、効率よく枠体7から固定部材9へと伝わる応力を固定部材9の広範囲に分散させることができるからである。
固定部材9と枠体7との接合長さD3は、固定部材9と枠体7との接合長さD2よりも長ければ特に限定されるものではないが、特に、接合長さD3が接合長さD2に対して1.1倍以上であることが好ましい。接合長さD3が接合長さD2に対して1.1倍以上である場合には、肉厚部11の下方に位置する固定部材9に熱応力が伝わることを安定して抑制できるからである。また、接合長さD3が接合長さD2に対して大きいほど固定部材9に熱応力が伝わることを抑制できるが、枠体7全体の厚みを大きくすることなく、パッケージ1を小型化するために、接合長さD3が接合長さD2に対して3倍以下程度であることが好ましい。
固定部材9としては、少なくとも信号入出力部材を固定できる程度の強度を有している
ことが好ましい。具体的には、ステンレス、鉄、銅、ニッケル、クロム、コバルト及びタングステンのような金属部材、或いはこれらの金属からなる合金を用いることができる。このような金属部材のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって筒状の固定部材9を作製することができる。
特に、枠体7と固定部材9とが、同じ金属部材を用いて形成されていることが好ましい。枠体7及び固定部材9の熱膨張差を小さくすることができるので、枠体7と固定部材9との間に生じる応力を小さくすることができるからである。
固定部材9は枠体7にロウ材を用いて接合することによって枠体7に固定することができる。ロウ材としては、例えば、AuSnを用いることができる。また、固定部材9を枠体7に溶接することによって、枠体7に固定部材9を固定してもよい。
信号入出力部材として光ファイバを用いる場合、固定部材9の筒内部には、固定部材9の穴を塞ぐように透光性部材(不図示)を配設してもよい。透光性部材は固定部材9の内側を塞ぎ、素子収納用パッケージ1の気密性を保持するとともに固定部材9の内部空間を伝達する半導体素子3の励起した光をそのまま固定部材9に取着接続される光ファイバに伝達させる作用をなす。透光性部材としては、例えば、酸化珪素、酸化鉛を主成分とした鉛系及びホウ酸、ケイ砂を主成分としたホウケイ酸系の非晶質ガラスを用いることができる。
本実施形態のモジュール101の使用時においては、固定部材9の他方の端部にフェルール203が固定される。フェルール203は、固定部材9の筒の内部に対して一方の端部が開口する貫通孔を有している。そして、この貫通孔に光ファイバが挿入固定される。このようにフェルール203が固定部材9に挿入固定されていることによって、光ファイバと半導体素子3との光学結合を行うことができる。
フェルール203としては、例えば、ジルコニア、アルミナ等のセラミック材料をもちいることができる。また、光ファイバとしては、石英ガラスのような透光性の材料を用いることができる。なお、本実施形態におけるフェルール203は筒状の固定部材9の内周面に固定されているが、これに限られるものではない。例えば、固定部材9の他方の端部の端面にフェルール203を接合することによって固定してもよい。
また、本実施形態のパッケージ1は、基体5の上面から下面にかけて設けられた複数の回路導体17を備えている。複数の回路導体17のそれぞれの一方の端部は基体5の上面に露出している。また、複数の回路導体17のそれぞれの他方の端部は基体5の下面に露出している。回路導体17は、半導体素子3が発した電気信号を基体5の上面から下面に伝送する機能を、もしくは外部から入力された電気信号を基体5の下面から上面に伝送する機能を有している。
本実施形態のモジュール101における回路導体17は、ボンディングワイヤ105を介して半導体素子3に電気的に接続されている。しかしながら、回路導体17と半導体素子3との電気的な接続は、ボンディングワイヤ105に限られるものではない。例えば、実装領域に基体5の上面における実装領域に回路導体17を引き回して、ボンディングワイヤ105を用いることなく、いわゆるフリップチップ接合によって半導体素子3に直接接続されていても良い。
回路導体17としては、導電性の良好な部材を用いることが好ましい。具体的には、タングステン、モリブデン、ニッケル、マンガン、銅、銀および金のような金属材料を回路導体17として用いることができる。上記の金属材料を単一で用いてもよく、また、合金
として用いてもよい。
回路導体17は、例えば次の様にして形成される。まず、基体5の上面および下面の間を貫通する貫通孔7aを形成するとともに、この貫通孔7aに金属ペーストを配設する。貫通孔7aに金属ペーストを配設する方法としては、周知の吸引法等を用いればよい。回路導体17は、金属材料が貫通孔7aの内部全体に充填されるようにして形成されてもよい。また、貫通孔7aの内壁を覆うように形成されて内周側に空洞が形成されるように配設されてもよい。また、回路導体17のうち基体5の上面または下面に形成される部分は、周知の印刷法等を用いて基体5に印刷することによって形成される。
基体5の下面には接続導体19が配設されている。接続導体19は、一方の端部が回路導体17に電気的に接続されるとともに、他方の端部が枠体7の側方に引き出されている。接続導体19における、枠体7の側方に引き出された端部は、搭載基板205上に形成された配線導体207に接続される。
また、基体5における金属基板5bの一部が接続導体19と平行となるように、枠体7の側方に引き出されており、金属基板5bにおける枠体7の側方に引き出された部分と、接続導体19とによってコプレーナ線路が形成されている。
本実施形態のモジュール101は、枠体7と接合された蓋体103を備えている。蓋体103は、金属からなり、半導体素子3を封止するように設けられている。具体的には、蓋体103は、枠体7の上面に接合されている。そして、基体5、枠体7および蓋体103で囲まれた空間に半導体素子3を封止している。このように半導体素子3を封止することによって、長期間のパッケージ1の使用による半導体素子3の劣化を抑制することができる。蓋体103としては、例えば、鉄、銅、ニッケル、クロム、コバルト及びタングステンのような金属部材、或いはこれらの金属からなる合金を用いることができる。
金属からなる蓋体103は、シーム溶接のような抵抗溶接あるいはレーザ溶接によって金属からなる枠体7に接合されるが、本実施形態のモジュール101におけるパッケージ1では、枠体7が、固定部材9の上方に位置して固定部材9の下方に位置する部分の厚みよりも厚みの大きい肉厚部11を有している。そのため、本態様のパッケージ1に金属からなる蓋体103を溶接した場合であっても、肉厚部11においては枠体7が変形しにくいので、肉厚部11の下方に位置する固定部材9に熱応力が伝わりにくく、固定部材9が変形しにくくなる。
枠体7と蓋体103を枠体7に溶接する場合だけでなく、枠体7と蓋体103とを、例えば、AuSnロウを用いて接合する場合においても、ロウ材を溶融させることによって熱が生じるが、この熱に起因する熱応力が固定部材9に伝わることも抑制できる。
本実施形態のモジュール101は、パッケージ1が搭載される搭載基板205を備えている。搭載基板205の上面には、半導体素子3と電気的に接続される配線導体207が形成されている。配線導体207は、上述の通り、基体5の下面に配設された接続導体19に接続されている。また、搭載基板205には、パッケージ1を搭載基板205上に搭載した場合に、ネジ止め孔13に対応する位置に穴部205aが形成されている。パッケージ1におけるネジ止め孔13および搭載基板205における穴部205aをネジ止めすることによって、パッケージ1を搭載基板205に強固に固定することができる。
また、搭載基板205の上面には、配線導体207を間に挟むように一対の接地導体209が形成されている。一対の接地導体209はそれぞれ、上述した金属基板5bにおける枠体7の側方に引き出された部分と電気的に接続されている。配線導体207と一対の接地導体209とによってコプレーナ線路が形成されている。なお、ここでいう「接地」
および「グランド」とは、いわゆるアース電位としての外部の基準電位(図示せず)に電気的に接続されていることを意味しており、基準電位としては必ずしも電位が0Vである必要はない。
以上、本発明の一実施形態にかかる素子収納用パッケージ1ならびにこれを備えたモジュール101および半導体装置201について説明してきたが、本発明は上述の実施形態に限定されるものではない。すなわち、本発明の要旨を逸脱しない範囲内であれば種々の変更や実施の形態の組み合わせを施すことは何等差し支えない。例えば、上記の実施形態においては信号入出力部材として光ファイバを用いているが、信号入出力部材として可視光より波長の長い高周波の電気信号を入出力するためのコネクタを用いても何ら問題ない。
1・・・素子収納用パッケージ(パッケージ)
3・・・半導体素子
5・・・基体
7・・・枠体
7a・・・貫通孔
9・・・固定部材
11・・・肉厚部
13・・・ネジ止め孔
15・・・実装基板
17・・・回路導体
19・・・接続導体
101・・・モジュール
103・・・蓋体
105・・・ボンディングワイヤ
201・・・半導体装置
203・・・フェルール
205・・・搭載基板
205a・・・穴部
207・・・配線導体

Claims (4)

  1. 上面に半導体素子を実装するための実装領域を有する基体と、
    前記実装領域を囲むように前記基体の上面に設けられた、内周面および外周面に開口する貫通孔を有する金属からなる枠体と、
    前記貫通孔に固定された、光ファイバが固定される筒状の固定部材とを備え、
    前記枠体は、前記固定部材の下方に位置する部分の厚みよりも厚みの大きい肉厚部を前記固定部材の上方に有することを特徴とする素子収納用パッケージ。
  2. 前記枠体および前記固定部材を平面透視した場合に、前記固定部材の挿入方向に直交する方向における前記肉厚部の幅が、前記固定部材の挿入方向に直交する方向における前記固定部材の幅よりも大きいことを特徴とする請求項1に記載の素子収納用パッケージ。
  3. 前記基体の上面に垂直かつ前記固定部材の挿入方向に平行で、前記固定部材の中心軸を含む断面において前記枠体および前記固定部材を断面視した場合に、前記固定部材の上面側における前記固定部材と前記枠体との接合長さが前記固定部材の下面側における前記固定部材と前記枠体との接合長さよりも大きいことを特徴とする請求項1に記載の素子収納用パッケージ。
  4. 請求項1〜3のいずれか1つに記載の素子収納用パッケージと、
    前記実装領域に実装された半導体素子と、
    前記枠体に接合された、金属からなり前記半導体素子を封止する蓋体とを備えたモジュール。
JP2011143672A 2011-06-29 2011-06-29 素子収納用パッケージおよびこれを備えたモジュール Expired - Fee Related JP5743748B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011143672A JP5743748B2 (ja) 2011-06-29 2011-06-29 素子収納用パッケージおよびこれを備えたモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011143672A JP5743748B2 (ja) 2011-06-29 2011-06-29 素子収納用パッケージおよびこれを備えたモジュール

Publications (2)

Publication Number Publication Date
JP2013012558A JP2013012558A (ja) 2013-01-17
JP5743748B2 true JP5743748B2 (ja) 2015-07-01

Family

ID=47686214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011143672A Expired - Fee Related JP5743748B2 (ja) 2011-06-29 2011-06-29 素子収納用パッケージおよびこれを備えたモジュール

Country Status (1)

Country Link
JP (1) JP5743748B2 (ja)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH031587A (ja) * 1989-05-29 1991-01-08 Nec Corp 半導体レーザ装置
JP2581467Y2 (ja) * 1993-02-25 1998-09-21 安藤電気株式会社 光モジュール用パッケージ
JPH07218776A (ja) * 1994-02-04 1995-08-18 Fujitsu Ltd 光半導体モジュールの実装構造
JP3457916B2 (ja) * 1999-08-19 2003-10-20 京セラ株式会社 光半導体素子収納用パッケージ
JP2002141594A (ja) * 2000-10-30 2002-05-17 Kyocera Corp 半導体素子収納用パッケージ
JP2008224941A (ja) * 2007-03-12 2008-09-25 Mitsubishi Electric Corp 光モジュール
EP2624293B1 (en) * 2010-09-28 2018-03-07 Kyocera Corporation Semiconductor device housing package and electronic apparatus using the same

Also Published As

Publication number Publication date
JP2013012558A (ja) 2013-01-17

Similar Documents

Publication Publication Date Title
JP6243510B2 (ja) 電子部品収納用パッケージおよび電子装置
JP4822820B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP5518260B2 (ja) 素子収納用パッケージ、半導体装置用部品および半導体装置
WO2013077199A1 (ja) 電子部品収納用パッケージおよび電子装置
JP2013074048A (ja) 半導体素子収納用パッケージおよび半導体装置
JP5773835B2 (ja) 電子部品収納用パッケージおよび電子装置
WO2012043623A1 (ja) 素子収納用パッケージ、モジュールおよび半導体装置
JP5743748B2 (ja) 素子収納用パッケージおよびこれを備えたモジュール
JP2009283898A (ja) 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置
WO2013042627A1 (ja) 電子部品載置用基板、電子部品収納用パッケージおよび電子装置
JP5717414B2 (ja) 半導体収納用パッケージ、およびこれを備えた半導体装置
JP5153682B2 (ja) 半導体素子収納用パッケージおよび光半導体装置
JP2012234879A (ja) 素子収納用パッケージおよびこれを備えた半導体装置
JP2013012592A (ja) 素子収納用パッケージおよびこれを備えたモジュール
JP2012248777A (ja) 素子収納用パッケージおよびこれを備えた半導体モジュール
JP5709427B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置
JP2012008265A (ja) 素子収納用パッケージ並びにこれを備えた光モジュール及び光半導体装置
JP2013093494A (ja) 電子部品収納用パッケージおよび電子装置
JP2004356391A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2014232796A (ja) 光半導体素子収納用パッケージおよびこれを備えた実装構造体
WO2012029703A1 (ja) 入出力部材、素子収納用パッケージおよび半導体装置
JP5755114B2 (ja) 素子収納用パッケージおよび光半導体装置
JP5743787B2 (ja) 光半導体素子収納用パッケージおよびこれを備えた光半導体装置
JP6408661B2 (ja) To−can型パッケージ用ヘッダーおよび半導体装置
JP6849558B2 (ja) 電子部品収納用パッケージおよび電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140819

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150428

R150 Certificate of patent or registration of utility model

Ref document number: 5743748

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees