JP2013012592A - 素子収納用パッケージおよびこれを備えたモジュール - Google Patents

素子収納用パッケージおよびこれを備えたモジュール Download PDF

Info

Publication number
JP2013012592A
JP2013012592A JP2011144486A JP2011144486A JP2013012592A JP 2013012592 A JP2013012592 A JP 2013012592A JP 2011144486 A JP2011144486 A JP 2011144486A JP 2011144486 A JP2011144486 A JP 2011144486A JP 2013012592 A JP2013012592 A JP 2013012592A
Authority
JP
Japan
Prior art keywords
pair
base
input
groove
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011144486A
Other languages
English (en)
Inventor
Daisuke Sakumoto
大輔 作本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2011144486A priority Critical patent/JP2013012592A/ja
Publication of JP2013012592A publication Critical patent/JP2013012592A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】耐久性の良好な素子収納用パッケージが求められている。
【解決手段】上面に半導体素子3を搭載するための搭載領域5aを有する基体5と、搭載領域5aを囲むように基体5の上面に設けられた、内周面および外周面に開口する一対の開口部7aを有する枠体7と、一対の開口部7aにそれぞれ挿入された一対の入出力端子13とを備え、基体5が、平面視した場合に、枠体7で囲まれた領域内の少なくとも一対の入出力端子13と重なり合う領域を含むように上面に形成された一対の穴部15と、一対の穴部15をつなぐように上面に形成された溝部17とを有している素子収納用パッケージ1とする。
【選択図】図1

Description

本発明は、半導体素子のような電子部品を収納する素子収納用パッケージおよびこれを備えたモジュールに関する。このような素子収納用パッケージは各種電子機器に用いられる。
半導体素子を収納する素子収納用パッケージとしては、例えば、特許文献1に記載された光半導体素子収納用パッケージが知られている。特許文献1に記載されたパッケージは、基体と、側部に貫通孔が形成された金属からなる枠体と、この貫通孔に嵌着された入出力端子とを備えている。このようなパッケージを用いた光半導体装置においては、入出力端子の有する配線導体を介して光半導体素子と外部電気回路基板との間で高周波信号の入出力を行っている。
しかしながら、特許文献1に記載のパッケージにおいては、基体および枠体が金属部材によって構成されている一方で、入出力端子がセラミックス部材によって構成されている。そのため、パッケージの製造時あるいは使用時において、枠体の熱膨張率と入出力端子の熱膨張率との差に起因する熱応力が生じる。この熱応力が基体または枠体の特定の領域に集中してしまう場合、基体および枠体の耐久性が低下する可能性がある。
特許文献2には、枠体の内側面に沿って基板上面に溝が形成された素子収納用容器が記載されている。このような溝を有することによって基体が変形し易くなるので、上記の熱応力を広範囲に分散させて特定の領域に集中することを抑制できる。
特開2002−368322号公報 特開2002−134763号公報
特許文献2に記載の溝を特許文献1に記載のパッケージに用いた場合、入出力端子に沿って基体の上面に溝が形成されるので、入出力端子の篏着方向に平行な方向に基体が湾曲し易くなる。しかしながら、上記の溝が入出力端子に沿って基体の上面に形成されていることから、入出力端子の篏着方向に垂直かつ基体の上面に平行な方向には基体が湾曲しにくい。そのため、この後者の方向に加わる熱応力に対する基体の耐久性を向上させることが求められる。
本発明は、上記の課題に鑑みてなされたものであり、基体を変形し易くすることによって耐久性の向上した素子収納用パッケージを提供することを目的とする。
本発明の一態様にかかる素子収納用パッケージは、上面に半導体素子を搭載するための搭載領域を有する基体と、前記搭載領域を囲むように前記基体の上面に設けられた、内周面の対向する位置にそれぞれ内周面および外周面に開口する一対の開口部を有する枠体と、前記一対の開口部にそれぞれ挿入された、第1の絶縁部材および該第1の絶縁部材の上面に配設された少なくとも1つの配線導体を有する一対の入出力端子とを備えている。そして、前記基体が、平面視した場合に、前記枠体で囲まれた領域内の少なくとも前記一対
の入出力端子と重なり合う領域を含むように上面に形成された一対の穴部と、該一対の穴部をつなぐように上面に形成された溝部とを有していることを特徴としている。
上記の態様にかかる素子収納用パッケージでは、上記の穴部を有していることから、入出力端子の挿入方向に平行な方向に基体が湾曲し易い。また、穴部だけでなく上記の溝部を有していることから、基体の上面に平行であって入出力端子の挿入方向に垂直な方向にも基体が湾曲し易い。このように、基体の上面に平行であって、入出力端子の挿入方向に平行な方向および垂直な方向のいずれにも湾曲し易い。そのため、基体が上面に平行な任意の方向に変形し易くなるので、パッケージの耐久性を向上させることができる。
本発明の第1の実施形態にかかる素子収納用パッケージおよびモジュールを示す分解斜視図である。 図1に示す素子収納用パッケージの平面図である。 図1に示す素子収納用パッケージのX−X断面図である。 図3に示す素子収納用パッケージの領域Aを示す拡大断面図である。
以下、本発明の一実施形態にかかる素子収納用パッケージおよびこれを備えたモジュールについて、図面を用いて詳細に説明する。但し、以下で参照する各図は、説明の便宜上、本実施形態を説明するために必要な主要部材のみを簡略化して示したものである。したがって、本発明に係る素子収納用パッケージは、本明細書が参照する各図に示されていない任意の構成部材を備え得る。また、各図中の部材の寸法は、実際の構成部材の寸法および各部材の寸法比率等を忠実に表したものではない。
図1〜4に示すように、本実施形態にかかる素子収納用パッケージ1(以下、単にパッケージ1ともいう)は、上面に半導体素子3を搭載するための搭載領域5aを有する基体5と、搭載領域5aを囲むように基体5の上面に設けられた、内周面の対向する位置にそれぞれ内周面および外周面に開口する一対の開口部7aを有する枠体7と、一対の開口部7aにそれぞれ挿入された、絶縁部材9(第1の絶縁部材9)および第1の絶縁部材9の上面に配設された少なくとも1つの配線導体11を有する一対の入出力端子13とを備えている。そして、基体5が、平面視した場合に、枠体7で囲まれた領域内の少なくとも一対の入出力端子13と重なり合う領域を含むように上面に形成された一対の穴部15と、一対の穴部15をつなぐように上面に形成された溝部17とを有していることを特徴としている。
このように、本実施形態のパッケージ1においては、上記の穴部15を有していることから、入出力端子13の挿入方向に平行な方向(図3における左右の方向)に基体5が湾曲し易い。また、穴部15だけでなく上記の溝部17を有していることから、基体5の上面に平行であって入出力端子13の挿入方向に垂直な方向(図3における上下の方向)にも基体5が湾曲し易い。このように、基体5の上面に平行であって、入出力端子13の挿入方向に平行な方向および垂直な方向のいずれにも湾曲し易い。そのため、基体5が上面に平行な任意の方向に変形し易くなるので、パッケージ1の耐久性を向上させることができる。
また、本実施形態のモジュール101は、上記の素子収納用パッケージ1と、基体5の搭載領域5aに搭載された半導体素子3と、枠体7に接合された、半導体素子3を封止する蓋体103とを備えている。本実施形態のモジュール101においては、上記した耐久性の高いパッケージ1を用いていることから、耐久性の良好なものとすることができる。
本実施形態における基体5は、略四角板形状であって、主面上に半導体素子3が搭載される搭載領域5aを有している。具体的には、本実施形態における基体5は、四角板形状の部分と、この四角板形状の部分の四隅にそれぞれ側方に引き出されてネジ止め孔19が形成された部分とを有する形状となっている。このネジ止め孔19によってパッケージ1を実装基板(不図示)にネジ止めすることにより、パッケージ1を実装基板に固定することができる。
例えば、上記のようにネジ止め孔19によってパッケージ1を実装基板に固定する場合、基体5にはネジ止めに伴う応力が加わる。パッケージ1が変形しにくい場合、上記の応力が基体5の一部に集中して基体5にクラックが生じる可能性がある。しかしながら、本実施形態における基体5は穴部15および溝部17を有していることから、基体5が変形し易く、基体5にクラックが生じる可能性を小さくできる。
基体5が平板形状である場合、その四角板形状の部分の大きさを、例えば一辺5mm以上50mm以下に設定することができる。また、基体5の厚みとしては、例えば、0.2mm以上2mm以下に設定することができる。
そして、本実施形態のパッケージ1における基体5は、平面視した場合に、枠体7で囲まれた領域内の少なくとも一対の入出力端子13と重なり合う領域を含むように上面に形成された一対の穴部15を有している。このような穴部15を有していることから、入出力端子13の挿入方向に平行な方向に基体5を湾曲し易いものとすることができる。
また、それぞれ一対の穴部15の上方に位置する一対の入出力端子13は、後述するように、ロウ材を介して基体5に接合することができるが、ロウ材を介して入出力端子13を基体5に接合する場合、ロウ材が入出力端子13と基体5との接合箇所からはみ出す場合がある。しかしながら、このような場合であっても、一対の穴部15が、枠体7で囲まれた領域内の少なくとも一対の入出力端子13と重なり合う領域を含むように基体5の上面に形成されていることから、穴部15をロウ材溜まりとして用いることができる。これにより、予想外の位置にロウ材が流れることを抑制できる。
穴部15の形状としては、入出力端子13の挿入方向に平行な方向に基体5が湾曲し易くなる形状であれば、特に限定されるものではない。例えば、本実施形態の穴部15のように、側面および底面を有する形状とすることができる。穴部15の深さとしては、基体5の最も厚みの大きい部分に対して10〜50%であることが好ましい。10%以上であることにより、入出力端子13の挿入方向に平行な方向に基体5を湾曲し易いものとすることができる。また、穴部15の深さが、基体5の厚みに対して50%以下であることにより、穴部15においても、十分な基体5の厚みを確保することができる。結果として、基体5の耐久性が過度に低下することを抑制できる。
また、入出力端子13の挿入方向に平行かつ基体5の上面に垂直な断面において、穴部15の側面と底面との間が凹曲面形状であることが好ましい。既に示したように、基体5が穴部15を有していることによって、入出力端子13の挿入方向に平行な方向に基体5が湾曲し易くなるが、基体5がこのように湾曲した場合、穴部15の側面と底面との間に応力が集中し易くなる。しかしながら、穴部15の側面と底面との間が凹曲面形状である場合には、穴部15の強度を高めることができるので、穴部15の側面と底面との間にクラックが生じる可能性を小さくできるからである。
また、一対の穴部15に関して、それぞれの穴部15の深さおよび入出力端子13の挿入方向に平行な方向の幅が等しいことが好ましい。穴部15の深さおよび幅のばらつきが
大きいと、入出力端子13の挿入方向に平行な方向に基体5が湾曲する際に、基体5の一部に応力が集中しやすくなるが、穴部15の深さおよび幅が等しいことによって、上記の応力集中を抑制できるからである。結果として、基体5の耐久性を向上させることができる。
また、本実施形態におけるパッケージ1は、一対の穴部15をつなぐように上面に形成された溝部17を有している。このような溝部17を有していることによって、基体5の上面に平行であって入出力端子13の挿入方向に垂直な方向にも基体5が湾曲し易くなる。溝部17の形状としては、基体5の上面に平行であって入出力端子13の挿入方向に垂直な方向に基体5が湾曲し易くなる形状であれば、特に限定されるものではない。例えば、本実施形態における溝部17のように、側面および底面を有する形状とすることができる。
溝部17の深さとしては、基体5の最も厚みの大きい部分に対して10〜40%であることが好ましい。10%以上であることにより、入出力端子13の挿入方向に垂直な方向に基体5を湾曲し易いものとすることができる。また、溝部17の深さが、基体5の厚みに対して40%以下であることにより、溝部17においても、十分な基体5の厚みを確保することができる。結果として、基体5の耐久性が過度に低下することを抑制できる。
このとき、入出力端子13の挿入方向に平行かつ基体5の上面に垂直な断面における穴部15と同様に、入出力端子13の挿入方向に垂直な断面において、溝部17の側面と底面との間が凹曲面形状であることが好ましい。既に示したように、基体5が溝部17を有していることによって、入出力端子13の挿入方向に平行かつ基体5の上面に垂直な方向に基体5が湾曲し易くなるが、基体5がこのように湾曲した場合、溝部17の側面と底面との間に応力が集中し易くなる。しかしながら、溝部17の側面と底面との間が凹曲面形状である場合には、溝部17の強度を高めることができるので、溝部17の側面と底面との間にクラックが生じる可能性を小さくできるからである。
また、溝部17の底部における基体5の厚みD1が、穴部15の底部における基体5の厚みD2よりも大きく、溝部17の底部が穴部15の底部よりも高い位置にあることが好ましい。上述のようにロウ材を介して一対の入出力端子13を基体5に接合する場合、穴部15をロウ材溜まりとして用いることができる。溝部17の底部が穴部15の底部よりも低い場合、穴部15に溜まったロウ材が溝部17に流れる可能性がある。溝部17にロウ材が流れることによって、ロウ材が広範囲に広がってしまうので、一対の入出力端子13と基体5との接合性が低下する可能性がある。しかしながら、本実施形態における基体5のように、溝部17の底部が穴部15の底部よりも高い位置にある場合、溝部17にロウ材が流れる可能性を小さくできるので、ロウ材による一対の入出力端子13と基体5との接合性を良好に保つことができる。
上述の厚みD1は、上述の厚みD2よりも大きければ特に限定されるものではないが、特に、厚みD1が厚みD2の1.1倍以上であることが好ましい。溝部17にロウ材が流れる可能性をより確実に小さくできるからである。また、厚みD1が厚みD2の2倍以下であることが好ましい。厚みD1と厚みD2との差が大きくなり過ぎると、入出力端子13の挿入方向に平行な方向に基体5が湾曲し易い一方で、入出力端子13の挿入方向に垂直な方向に基体5が湾曲しにくくなる。厚みD1が厚みD2の2倍以下である場合には、入出力端子13の挿入方向に平行な方向および垂直な方向に基体5が湾曲し易くなるので、基体5の特定の領域に応力が集中することを防止できる。
また、溝部17および穴部15が上述のように構成されている場合、ロウ材による一対の入出力端子13と基体5との接合性を良好に保つことができる一方で、溝部17の底部
における基体5の厚みD1が、穴部15の底部における基体5の厚みD2よりも大きいことから、溝部17による基体5の上面に平行であって入出力端子13の挿入方向に垂直な方向への基体5の湾曲が小さくなる可能性がある。従って、このような場合には、一対の穴部15が2つ形成されているのに対して、溝部17が3つ以上形成されていることが好ましい。
また、溝部17の幅W1が穴部15の幅W2よりも小さいことが好ましい。なお、本実施形態における溝部17の幅とは、入出力端子13の挿入方向に垂直な方向の幅を意味している。また、穴部15の幅とは、入出力端子13の挿入方向に平行な方向の幅を意味している。上述の通り、溝部17にロウ材が流れることによって、ロウ材が広範囲に広がってしまうので、一対の入出力端子13の基体5に対する接合性が低下する可能性がある。しかしながら、溝部17の幅W1が穴部15の幅W2よりも小さい場合には、溝部17にロウ材が流れたとしても、溝部17に流れるロウ材の量を減らすことができるので、一対の入出力端子13の基体5に対する接合性を良好なものにできる。具体的には、穴部15の幅W2における最も大きい部分が溝部17の幅W1における最も大きい部分に対して、1.2〜5倍程度であることが好ましい。
また、本実施形態のパッケージ1のように、基体5が溝部17を複数有し、それぞれの溝部17が互いに平行に直線状に形成されていることが好ましい。基体5が溝部17を複数有していることによって、基体5の上面に平行であって入出力端子13の挿入方向に垂直な方向に基体5がさらに湾曲し易くなるからである。さらに、それぞれの溝部17が互いに平行に直線状に形成されていることによって、溝部17の特定の領域に応力が集中することを抑制できるので、溝部17にクラックが生じることを抑制して基体5の耐久性を向上させることができる。
また、溝部17を複数有している場合、それぞれの溝部17の深さおよび入出力端子13の挿入方向に垂直な方向の幅が等しいことが好ましい。溝部17の深さおよび幅のばらつきが大きいと、入出力端子13の挿入方向に垂直な方向に基体5が湾曲する際に、基体5の一部に応力が集中しやすくなるが、溝部17の深さおよび幅が等しいことによって、上記の応力集中を抑制できるからである。結果として、基体5の耐久性を向上させることができる。
本実施形態において搭載領域5aとは、基体5を平面視した場合に半導体素子3と重なり合う領域を意味している。本実施形態のパッケージ1においては搭載領域5aが主面の中央部に形成されているが、半導体素子3が搭載される領域を搭載領域5aとしていることから、例えば、基体5の主面の端部に搭載領域5aが形成されていても何ら問題ない。また、本実施形態の基体5は一つの搭載領域5aを有しているが、基体5が複数の搭載領域5aを有し、それぞれの搭載領域5aに半導体素子3が搭載されていてもよい。
搭載領域5aが、一対の入出力端子13の間に位置している場合、複数の溝部17が、搭載領域5aを間に挟むように形成されていることが好ましい。半導体素子3を安定して基体5の搭載領域5aに搭載するためには、この搭載領域5aができるだけ平坦面であることが好ましい。溝部17において基体5が湾曲し易いことから、基体5の上面であって溝部17に挟まれた部分は相対的に平坦な面となりやすい。複数の溝部17が搭載領域5aを間に挟むように形成されている、言い換えれば、搭載領域5aが複数の溝部17に挟まれるように位置している場合、搭載領域5aが平坦な面になり易いことから、半導体素子3を安定して基体5の搭載領域5aに搭載することが可能となる。
本実施形態のモジュール101においては、基体5の主面における搭載領域5aに半導体素子3が配設されている。入出力端子13などを介して半導体素子3と外部電気回路(
不図示)との間で信号の入出力を行うことができる。半導体素子3としては、例えば光半導体素子3、具体的には、LD素子に代表される、光ファイバに対して光を出射する発光素子、PD素子に代表される、光ファイバに対して光を受光する受光素子が挙げられる。半導体素子3として光半導体素子3を用いた場合には、モジュール101を光モジュール101として用いることができる。
基体5の主面に直接に半導体素子3が配設される場合には、基体5としては、少なくとも半導体素子3が配設される部分には高い絶縁性を有していることが求められる。本実施形態にかかる基体5は、高い絶縁性を有する絶縁性基板を具備している。そして、この基体5の搭載領域5aに半導体素子3が搭載される。絶縁性基板としては、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材料、又はガラスセラミック材料を用いることができる。
これらのガラス粉末およびセラミック粉末を含有する原料粉末、有機溶剤並びにバインダを混ぜることにより混合部材を作製する。この混合部材をシート状に成形することにより複数のセラミックグリーンシートを作製する。作製された複数のセラミックグリーンシートを約1600度の温度で一体焼成することにより絶縁性基板が作製される。なお、絶縁性基板としては、一つの絶縁性の部材によって形成された構成に限られるものではない。複数の絶縁性部材が積層された構成であってもよい。
また、半導体素子3が直接に基体5の上面に搭載されても良いが、本実施形態のパッケージ1のように、基体5の搭載領域5a上に配設された、半導体素子3を搭載するための搭載基板21を備えて、モジュール101として、この搭載基板21上に半導体素子3が搭載されていても良い。搭載基板21としては、絶縁性部材と同様に絶縁性の良好な部材を用いることが好ましく、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材料、又はガラスセラミック材料を用いることができる。
このような搭載基板21を備えている場合には、基体5として絶縁性部材ではなく、鉄、銅、ニッケル、クロム、コバルト及びタングステンのような金属部材、或いはこれらの金属からなる合金を用いることもできる。
なお、搭載基板21を備えている場合には、搭載基板21の基体5に対する接合性を良好なものとするため、複数の溝部17が、搭載基板21を間に挟むように形成されていることが好ましい。複数の溝部17が搭載基板21を間に挟むように形成されている、言い換えれば、搭載基板21が複数の溝部17に挟まれるように位置している場合、基体5の上面における搭載基板21が配設される部分を相対的に平坦な面とすることができるので、搭載基板21を安定して基体5の上面に配設することが可能となる。
本実施形態のパッケージ1は、搭載領域5aを囲むように基体5の上面に設けられた枠体7を備えている。枠体7としては、例えば、鉄、銅、ニッケル、クロム、コバルトおよびタングステンのような金属部材、或いはこれらの金属からなる合金を用いることができる。このような金属部材のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって枠体7を構成する金属部材を作製することができる。また、枠体7は、一つの部材からなっていてもよいが、複数の部材を接合してなる構造であってもよい。
本実施形態の素子収納用パッケージ1は、基体5および枠体7の間に位置して、基体5および枠体7を接合する接合部材(不図示)を備えている。接合部材としては、例えばロウ材を用いることができる。例示的なロウ材としては、AuSnロウが挙げられる。また
、基体5および枠体7が金属部材からなる場合、別体形成した後に接合しても良いが、一体形成されていてもよい。
また、枠体7は、その内周面および外周面に開口する貫通孔を有している。貫通孔は、例えばドリル孔あけ加工によって枠体7に形成することができる。貫通孔には筒状の固定部材23が固定される。固定部材23は、貫通孔に一方の端部を挿入するとともに貫通孔の表面に接合することによって、貫通孔に固定されている。筒状の固定部材23は、光ファイバのような信号入出力部材もしくはフェルール25を固定して位置決めを図るための部材である。また、固定部材23が筒状であることによって、この筒形状の中空部分で半導体素子3と信号入出力部材(光ファイバ)との間での光の伝達を行うことができる。
固定部材23としては、少なくとも信号入出力部材を固定できる程度の強度を有していることが好ましい。具体的には、ステンレス、鉄、銅、ニッケル、クロム、コバルト及びタングステンのような金属部材、或いはこれらの金属からなる合金を用いることができる。このような金属部材のインゴットに圧延加工法、打ち抜き加工法のような金属加工法を施すことによって筒状の固定部材23を作製することができる。
固定部材23は枠体7にロウ材を用いて接合することによって枠体7に固定することができる。ロウ材としては、例えば、AuSnを用いることができる。また、固定部材23を枠体7に溶接することによって、枠体7に固定部材23を固定してもよい。
本実施形態のモジュール101の使用時においては、固定部材23の他方の端部にフェルール25が固定される。フェルール25は、固定部材23の筒の内部に対して一方の端部が開口する貫通孔を有している。そして、この貫通孔に光ファイバが挿入固定される。このようにフェルール25が固定部材23に挿入固定されていることによって、光ファイバと半導体素子3との光学結合を行うことができる。
フェルール25としては、例えば、ジルコニア、アルミナ等のセラミック材料をもちいることができる。また、光ファイバとしては、石英ガラスのような透光性の材料を用いることができる。なお、本実施形態におけるフェルール25は筒状の固定部材23の内周面に固定されているが、これに限られるものではない。例えば、固定部材23の他方の端部の端面にフェルール25を接合することによって固定してもよい。
また、枠体7は、内周面の対向する位置にそれぞれ内周面および外周面に開口する一対の開口部7aを有している。開口部7aは上記の貫通孔と同様に内周面および外周面に開口するように貫通する形状であっても良いが、図1〜4に示すように、基体5と接合する下面側であって、基板および枠体7の間に部分的に枠体7の内周側および外周側に開口する形状であってもよい。そして、基体5および枠体7の間であって、上記の一対の開口部7aにおいて一対の入出力端子13がそれぞれ挿入されている。入出力端子13は、絶縁部材9および第1の絶縁部材9の上面に配設された複数の配線導体11を有している。
第1の絶縁部材9の上面には複数の配線導体11が配設されている。これらの配線導体11を介して半導体素子3と外部配線(不図示)との間で信号の入出力を行うことができる。このように、第1の絶縁部材9の上面には配線導体11が配設されることから、第1の絶縁部材9としては、高い絶縁性を有していることが求められる。第1の絶縁部材9としては、絶縁性基板と同様に、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材料、又はガラスセラミック材料を用いることができる。
基体5が上記に代表される絶縁性材料からなる場合、第1の絶縁部材9が基体5と同じ
材料からなることが好ましい。基体5の熱膨張係数と第1の絶縁部材9の熱膨張係数のずれを抑制することができるからである。これにより、基体5と入出力端子13の接合部分に大きな応力が加わることを抑制することができるので、パッケージ1の耐久性を向上させることができる。第1の絶縁部材9としては、絶縁性基板と同様に、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材料、又はガラスセラミック材料を用いることができる。
なお、枠体7が金属部材からなる場合、この枠体7と入出力端子13の配線導体11との間の絶縁性を確保するため、配線導体11と枠体7との間に第2の絶縁部材27が配設されていることが好ましい。第2の絶縁部材27としては、第1の絶縁部材9と同様に、例えば、酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体および窒化珪素質焼結体のようなセラミック材料、又はガラスセラミック材料を用いることができる。
複数の配線導体11は、それぞれ枠体7で囲まれた領域の内側から外側にかけて位置している。これにより、枠体7で囲まれた領域の内側と外側との間で電気的な接続を図ることができる。これら複数の配線導体11は、互いに電気的に短絡することの無いように所定の間隔をあけて配設されている。配線導体11としては、導電性の良好な部材を用いることが好ましい。具体的には、タングステン、モリブデン、ニッケル、銅、銀および金のような金属材料を配線導体11として用いることができる。上記の金属材料を単一で用いてもよく、また、合金として用いてもよい。
配線導体11は、リード端子29などを介して外部配線(不図示)と半導体素子3とを電気的に接続するための部材である。そのため、本実施形態における配線導体11は第1の絶縁部材9の上面に配設されているが、特にこれに限られるものではない。例えば、配線導体11の一部が第1の絶縁部材9に埋設されていてもよい。特に、配線導体11の一部が第1の絶縁部材9に埋設されている場合、この埋設されている部分においては、複数の配線導体11の間に絶縁性材料からなる第1の絶縁部材9が存在することとなる。そのため、複数の配線導体11の間における絶縁性を高めることができる。
また、配線導体11の一部が第1の絶縁部材9に埋設されている場合、第1の絶縁部材9の側面から配線導体11を引き出して、この第1の絶縁部材9の側面において露出している部分でリード端子29と電気的に接続してもよい。なお、配線導体11は、例えばボンディングワイヤ105を介して半導体素子3に電気的に接続することができる。
リード端子29としては、配線導体11と同様に導電性の良好な部材を用いることが好ましい。具体的には、タングステン、モリブデン、ニッケル、銅、銀および金のような金属材料をリード端子29として用いることができる。上記の金属材料を単一で用いてもよく、また、合金として用いてもよい。
本実施形態のモジュール101は、枠体7と接合された蓋体103を備えている。蓋体103は、半導体素子3を封止するように設けられている。具体的には、蓋体103は、枠体7の上面に接合されている。そして、基体5、枠体7および蓋体103で囲まれた空間に半導体素子3を封止している。このように半導体素子3を封止することによって、長期間のパッケージ1の使用による半導体素子3の劣化を抑制することができる。蓋体103としては、例えば、鉄、銅、ニッケル、クロム、コバルト及びタングステンのような金属部材、或いはこれらの金属からなる合金を用いることができる。
以上、本発明の各実施形態にかかる素子収納用パッケージおよびこれを備えたモジュー
ルについて説明してきたが、本発明は上述の実施形態に限定されるものではない。すなわち、本発明の要旨を逸脱しない範囲内であれば種々の変更や実施の形態の組み合わせを施すことは何等差し支えない。例えば、上記の実施形態においては信号入出力部材として光ファイバを用いているが、信号入出力部材として可視光より波長の長い高周波の電気信号を入出力するためのコネクタを用いても何ら問題ない。
1・・・素子収納用パッケージ(パッケージ)
3・・・半導体素子
5・・・基体
5a・・・搭載領域
7・・・枠体
7a・・・開口部
9・・・第1の絶縁部材
11・・・配線導体
13・・・入出力端子
15・・・穴部
17・・・溝部
19・・・ネジ止め孔
21・・・搭載基板
23・・・固定部材
25・・・フェルール
27・・・第2の絶縁部材
29・・・リード端子
101・・・モジュール
103・・・蓋体
105・・・ボンディングワイヤ

Claims (7)

  1. 上面に半導体素子を搭載するための搭載領域を有する基体と、
    前記搭載領域を囲むように前記基体の上面に設けられた、内周面の対向する位置にそれぞれ内周面および外周面に開口する一対の開口部を有する枠体と、
    前記一対の開口部にそれぞれ挿入された、絶縁部材および該絶縁部材の上面に配設された少なくとも1つの配線導体を有する一対の入出力端子とを備え、
    前記基体が、平面視した場合に、前記枠体で囲まれた領域内の少なくとも前記一対の入出力端子と重なり合う領域を含むように上面に形成された一対の穴部と、該一対の穴部をつなぐように上面に形成された溝部とを有していることを特徴とする素子収納用パッケージ。
  2. 前記溝部の底部における前記基体の厚みが、前記穴部の底部における前記基体の厚みよりも大きく、前記溝部の底部が、前記穴部の底部よりも高い位置にあることを特徴とする請求項1に記載の素子収納用パッケージ。
  3. 前記基体が前記溝部を複数有し、それぞれの前記溝部が互いに平行に直線状に形成されていることを特徴とする請求項1に記載の素子収納用パッケージ。
  4. 前記搭載領域が、前記一対の入出力端子の間に位置しており、前記複数の溝部が、前記搭載領域を間に挟むように形成されていることを特徴とする請求項3に記載の素子収納用パッケージ。
  5. 前記溝部の幅が前記穴部の幅よりも小さいことを特徴とする請求項1に記載の素子収納用パッケージ。
  6. 前記溝部の底面と側面との間が凹曲面形状であることを特徴とする請求項1に記載の素子収納用パッケージ。
  7. 請求項1〜6のいずれか1つに記載の素子収納用パッケージと、
    前記搭載領域に搭載された半導体素子と、
    前記枠体に接合された、前記半導体素子を封止する蓋体とを備えたモジュール。
JP2011144486A 2011-06-29 2011-06-29 素子収納用パッケージおよびこれを備えたモジュール Withdrawn JP2013012592A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011144486A JP2013012592A (ja) 2011-06-29 2011-06-29 素子収納用パッケージおよびこれを備えたモジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011144486A JP2013012592A (ja) 2011-06-29 2011-06-29 素子収納用パッケージおよびこれを備えたモジュール

Publications (1)

Publication Number Publication Date
JP2013012592A true JP2013012592A (ja) 2013-01-17

Family

ID=47686239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011144486A Withdrawn JP2013012592A (ja) 2011-06-29 2011-06-29 素子収納用パッケージおよびこれを備えたモジュール

Country Status (1)

Country Link
JP (1) JP2013012592A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014165410A (ja) * 2013-02-27 2014-09-08 Kyocera Corp 電子部品収納用パッケージおよび電子装置
JP2018018939A (ja) * 2016-07-27 2018-02-01 京セラ株式会社 半導体パッケージ、および半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014165410A (ja) * 2013-02-27 2014-09-08 Kyocera Corp 電子部品収納用パッケージおよび電子装置
JP2018018939A (ja) * 2016-07-27 2018-02-01 京セラ株式会社 半導体パッケージ、および半導体装置

Similar Documents

Publication Publication Date Title
JP5981660B2 (ja) 電子部品収納用パッケージおよび電子装置
JP6788044B2 (ja) 熱電素子内蔵パッケージ
WO2013015216A1 (ja) 半導体素子収納用パッケージ、これを備えた半導体装置および電子装置
JP5518260B2 (ja) 素子収納用パッケージ、半導体装置用部品および半導体装置
WO2013077199A1 (ja) 電子部品収納用パッケージおよび電子装置
JP2013074048A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2013012592A (ja) 素子収納用パッケージおよびこれを備えたモジュール
JP2012094701A (ja) 半導体素子収納用パッケージおよびこれを備えたモジュール
JP5773835B2 (ja) 電子部品収納用パッケージおよび電子装置
JP5812671B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置
JP6935251B2 (ja) 発光素子搭載用パッケージ
JP2009283898A (ja) 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置
JP2012028521A (ja) 素子収納用パッケージ、およびこれを備えた半導体装置
JP2012248777A (ja) 素子収納用パッケージおよびこれを備えた半導体モジュール
JP5717414B2 (ja) 半導体収納用パッケージ、およびこれを備えた半導体装置
JP2019016783A (ja) 発光素子搭載用パッケージ
JP5153682B2 (ja) 半導体素子収納用パッケージおよび光半導体装置
WO2012043623A1 (ja) 素子収納用パッケージ、モジュールおよび半導体装置
WO2012026516A1 (ja) 素子収納用パッケージおよびこれを備えたモジュール
JP2013093494A (ja) 電子部品収納用パッケージおよび電子装置
JP2014146759A (ja) 電子部品収納用パッケージおよびそれを用いた電子装置
JP5964997B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2012008265A (ja) 素子収納用パッケージ並びにこれを備えた光モジュール及び光半導体装置
JP5755114B2 (ja) 素子収納用パッケージおよび光半導体装置
JP5709427B2 (ja) 素子収納用パッケージおよびこれを備えた半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140902