JP5717414B2 - 半導体収納用パッケージ、およびこれを備えた半導体装置 - Google Patents

半導体収納用パッケージ、およびこれを備えた半導体装置 Download PDF

Info

Publication number
JP5717414B2
JP5717414B2 JP2010263951A JP2010263951A JP5717414B2 JP 5717414 B2 JP5717414 B2 JP 5717414B2 JP 2010263951 A JP2010263951 A JP 2010263951A JP 2010263951 A JP2010263951 A JP 2010263951A JP 5717414 B2 JP5717414 B2 JP 5717414B2
Authority
JP
Japan
Prior art keywords
coaxial connector
mounting portion
connector holder
semiconductor storage
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010263951A
Other languages
English (en)
Other versions
JP2012114362A (ja
Inventor
田中 信幸
信幸 田中
作本 大輔
大輔 作本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2010263951A priority Critical patent/JP5717414B2/ja
Publication of JP2012114362A publication Critical patent/JP2012114362A/ja
Application granted granted Critical
Publication of JP5717414B2 publication Critical patent/JP5717414B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Semiconductor Lasers (AREA)

Description

本発明は、半導体収納用パッケージ、およびこれを備えた半導体装置に関する。
半導体収納用パッケージにおいて、枠体に同軸コネクタホルダが接合材を介して取り付けられ、同軸コネクタが同軸コネクタホルダに取り付けられたものがある。このような半導体収納用パッケージとしては、例えば、特許文献1に開示されている。
特開2002−243992号公報
しかしながら、上記半導体収納用パッケージは、枠体と同軸コネクタホルダとを接合する接合材が、同軸コネクタホルダの回路基板の搭載部に流れ込みやすいという問題があった。
本発明は、上記課題に鑑みてなされたものであり、その目的は、枠体と同軸コネクタホルダを接合する接合材の流れ込みを抑制することができる半導体収納用パッケージ、およびこれを備えた半導体装置に関する。
上記目的を達成するために本発明における半導体収納用パッケージは、上側主面に半導体素子が載置される載置部を有する基体と、該基体の前記上側主面に前記載置部を取り囲むように設けられた、側壁の一部が切り取られた取付け部を有する枠体と、該枠体の前記取付け部に接合材を介して接合された、コネクタ取付け部が設けられた外側側面、前記半導体素子に電気的に接続される線路導体層を備えた回路基板が搭載される搭載部が設けられて前記枠体の内側に突出して位置している第1の側面および前記取付け部の前記接合材に面した2つの第2の側面を有する同軸コネクタホルダと、該同軸コネクタホルダの前記コネクタ取付け部に取り付けられた、筒状の外周導体およびその中心軸に沿って設けられた中心導体ならびにそれらの間に設けられた絶縁体を有する同軸コネクタとを備えており、前記同軸コネクタホルダは、前記第1の側面および2つの前記第2の側面の間のそれぞれに角部が面取りされてなるとともに前記搭載部に向かうにつれて間の幅が漸次減少している第3の側面を有していることを特徴とするものである。
また、上記目的を達成するために本発明における半導体装置は、本発明に係る半導体収納用パッケージと、前記同軸コネクタホルダの前記搭載部に搭載された回路基板と、前記載置部に載置されて、前記回路基板の線路導体層を介して前記同軸コネクタの前記中心導体に電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを備えたことを特徴とするものである。
本発明の半導体収納用パッケージ、およびこれを備えた半導体装置は、枠体と同軸コネクタホルダとを接合する接合材の流れ込みを抑制することができるという効果を奏する。
本実施形態に係る半導体装置であって、(a)は、入出力端子側からの概観斜視図、(b)は同軸コネクタ側からの概観斜視図である。 図1(b)に示す半導体装置をA−Aで切断したときの断面図である。 本実施形態に係る半導体収納用パッケージの同軸コネクタホルダおよび同軸コネクタであって、(a)は同軸コネクタホルダおよび同軸コネクタの斜視図、(b)は、(a)をB−Bで切断したときの断面図、(c)は、(a)の平面図である。 本実施形態の変形例1に係る半導体装置の内部を示す概観斜視図である。 図4に示す半導体収納用パッケージの同軸コネクタホルダおよび同軸コネクタであって、(a)は同軸コネクタホルダおよび同軸コネクタの斜視図、(b)は、(a)をC−Cで切断したときの断面図、(c)は、(a)の平面図である。 本実施形態の変形2に係る半導体収納用パッケージの同軸コネクタホルダおよび同軸コネクタであって、(a)は同軸コネクタホルダおよび同軸コネクタの斜視図、(b)は、(a)をD−Dで切断したときの断面図、(c)は、(a)の平面図である。 本実施形態の変形例3に係る半導体収納用パッケージの同軸コネクタホルダおよび同軸コネクタの平面図である。
以下、本発明の一実施形態に係る半導体収納用パッケージ、およびこれを備えた半導体装置について、図面を参照しながら説明する。
<実施形態>
<半導体収納用パッケージの構成、および半導体装置の構成>
本実施形態に係る半導体収納用パッケージ、ならびに半導体装置は、図1乃至図3に示すような構成である。半導体収納用パッケージは、上側主面に半導体素子8が載置される載置部1aを有する基体1と、基体1の上側主面に記載置部1aを取り囲むように設けられた、側壁の一部が切り取られた取付け部2aを有する枠体2と、枠体2の取付け部2aに接合材を介して接合された、コネクタ取付け部3aが設けられた外側側面、半導体素子8に電気的に接続される線路導体層5aを備えた回路基板5が搭載される搭載部3bが設けられて枠体2の内側に位置している第1の側面3cおよび接合材に面した第2の側面3dを有する同軸コネクタホルダ3と、同軸コネクタホルダ3のコネクタ取付け部3aに取り付けられた、筒状の外周導体4aおよびその中心軸に沿って設けられた中心導体4cならびにそれらの間に設けられた絶縁体4bを有する同軸コネクタ4とを備えており、同軸コネクタホルダ3は、第1の側面3cおよび第2の側面3dの間に角部が面取りされてなる第3の側面3eを有している。
また、半導体装置は、本発明に係る半導体収納用パッケージと、同軸コネクタホルダ3の搭載部3bに搭載された回路基板5と、載置部1aに載置されて、回路基板5の線路導体層5aを介して同軸コネクタ4の中心導体4cに電気的に接続された半導体素子8と、枠体2の上面に接合された蓋体10とを備えている。
基体1は、平面視したとき、矩形状に形成された板状の部材である。また、基体1は、半導体素子8が素子載置用基台7を間に介して載置される載置部1aを上側主面に有している。半導体素子8は、例えば、LD(半導体レーザ)、PD(フォトダイオード)等である。基体1は、例えば、銅(Cu)、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金、銅(Cu)−クロム(Cr)合金または銅(Cu)−タングステン(W)合金等の金属材料から成る。基体1の熱膨張係数は、例えば、3(ppm/℃)以上20(ppm/℃)以下に設定されている。また、半導体素子8は、素子載置用基台7を介さずに基体1の載置部1aに直接載置されていてもよい。
基体1は、例えば、それらの金属材料を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定の形状に製作されている。基体1の厚
みは、0.3(mm)以上3(mm)以下に設定されている。また、基体1は、半導体素子8で発生した熱を放熱するための放熱板として機能している。
また、基体1は、外表面に耐蝕性に優れ、かつ接合材との濡れ性が良い金属を被着させておくのがよい。具体的には、基体1は、メッキ形成方法によって、0.5(μm)以上9(μm)以下のメッキ厚みを有するニッケルメッキ層、および0.5(μm)以上5(μm)以下のメッキ厚みを有する金メッキ層を順次被着させておくのがよい。これらの金属メッキ層は、基体1が酸化腐蝕するのを有効に抑制することができる。また、基体1は、金属メッキ層を形成することによって、上側主面の載置部1aに接合材を介して素子載置用基台7を強固に接着固定させることができる。また、接合材は、例えば、金(Au)−錫(Sn)半田、金(Au)−ゲルマニウム(Ge)半田等である。
また、基体1は、貫通孔または上下を貫通する切欠きから成るネジ取付け部を有している。基体1の両端部に設けられたネジ取付け部は、半導体収納用パッケージと外部基板とをネジ等によってネジ止め固定するためのものである。なお、外部基板は、例えば、ヒートシンク板、プリント回路基板等である。
半導体素子8は、図2に示すように、載置部1aに載置された素子載置用基台7の上面に設けられている。また、素子載置用基台7は、半導体素子8で発生した熱を基体1に伝えるために伝熱媒体としての機能を備えている。このような構成にすることによって、素子載置用基台7は、高さを調整することで、半導体素子8と光ファイバ13との高さ方向の位置決めを容易にすることができる。したがって、光ファイバ13は、半導体素子8との光軸合わせの精度が高くなり、光伝送効率を向上させることができる。
また、素子載置用基台7は、例えば、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体またはムライト質焼結体等のセラミック材料から成る。素子載置用基台7の熱膨張係数は、例えば、4(ppm/℃)以上8(ppm/℃)以下に設定されている。
また、素子載置用基台7は、例えば、銅(Cu)−タングステン(W)合金、銅(Cu)−モリブデン(Mo)合金または銅(Cu)−クロム(Cr)合金等の材料から成る台座に絶縁性の基板を接合して構成してもよい。素子載置用基台7は、半導体素子8を載置固定することができるものであればよく、例えば、ペルチャ素子等の電子冷却素子であってもよい。
枠体2は、基体1の上側主面に載置部1aを取り囲むように設けられている。枠体2は、内側に半導体素子8を収容するための空所を形成している。枠体2は、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金、銅(Cu)−クロム(Cr)合金または鉄(Fe)−ニッケル(Ni)合金等の金属材料から成る。また、枠体2は、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金のインゴットを周知の切削加工や打ち抜き加工等の金属加工法により所定の枠状となすことによって製作されている。
また、枠体2は、外表面に耐蝕性に優れ、かつ接合材との濡れ性が良い金属を被着させておくのがよい。具体的には、枠体2は、メッキ形成方法によって、0.5(μm)以上9(μm)以下のメッキ厚みを有するニッケルメッキ層、および0.5(μm)以上5(μm)以下のメッキ厚みを有する金メッキ層を順次被着させておくのがよい。これらの金属メッキ層は、基体1が酸化腐蝕するのを有効に抑制することができる。また、枠体2は、金属メッキ層を形成することによって接合材を介して同軸コネクタホルダ3を強固に接着固定させることができる。
枠体2は、同軸コネクタホルダ3を設けるために側壁の一部が切り取られて形成された
取付け部2aを有している。また、枠体2は、入出力端子を設けるために側壁の一部が切り欠かれて形成された切欠き部2bを有している。さらに、枠体2は、半導体素子8と光学的に結合する光ファイバを設けるための貫通孔を有している。同軸コネクタホルダ3を取り付ける取付け部2aは、枠体2の側壁の一部を上下にわたって切り取って設けてもよい。
取付け部2aが上下にわたって切り取られて、切り取られた切取り部2aに同軸コネクタホルダ3が設けられる場合、同軸コネクタホルダ3は、枠体2の上下方向を補強するとともに基体1を補強することができ、基体1をネジ止め固定した際に、枠体2および基体1の変形を抑制することができる。これによって、半導体素子8と光ファイバ13との光軸ズレを抑制することができる。また、同軸コネクタホルダ3は、基体1を補強し、反り変形を抑制することができるため、基体1を平坦に保持することができる。これによって、基体1は、下面に外部基板を密着して固定することができる。したがって、基体1は、下面から外部基板への放熱性を向上することができる。
また、取付け部2aは、枠体2の側壁の一部を切り取る際に、その部分の上側の部分を残して下側の部分のみを切り取って設けてもよい。取付け部2aが下部のみが切り取られて、切り取られた切取り部2aに同軸コネクタホルダ3が設けられる場合、枠体2の下部に同軸コネクタホルダ3が設けられることにより枠体2より肉厚となるため、同軸コネクタホルダ3は、基体1を補強することができ、基体1をネジ止め固定した際に、基体1の変形を抑制することができる。また、同軸コネクタホルダ3は、基体1を補強し、反り変形を抑制することができるため、基体1を平坦に保持することができる。これによって、基体1は、下面に外部基板を密着して固定することができる。したがって、基体1は、下面から外部基板への放熱性を向上することができる。
さらに、取付け部2aは、枠体2の側壁の一部を切り取る際に、その部分の下側の部分を残して上側の部分のみを切り取って設けてもよい。取付け部2aが上部のみが切り取られて、切り取られた切取り部2aに同軸コネクタホルダ3が設けられる場合、基体1をネジ止め固定した際に、同軸コネクタホルダ3は、基体1からの応力が加わりにくくなり、同軸コネクタ4や回路基板5の破損を抑制し、信号伝送の信頼性を向上させることができる。
同軸コネクタホルダ3は、枠体2の取付け部2aに接合材を介して接合されている。また、同軸コネクタホルダ3は、同軸コネクタ4を取り付けるためのコネクタ取付け部3aが外側側面に設けられ、同軸コネクタ4を保持固定する機能を備えている。そして、同軸コネクタホルダ3は、半導体素子8に電気的に接続される線路導体層5aを備えた回路基板5が搭載される搭載部3bが設けられて枠体2の内側に位置している第1の側面3c、および接合材に面した第2の側面3dを有している。そして、同軸コネクタホルダ3は、同軸コネクタ4がコネクタ取付け部3aに挿入されて、同軸コネクタ4の外周導体4aとコネクタ取付け部3aの内周面とが接合材を介して接合されている。同軸コネクタホルダ3は、図3(a)に示すように、搭載部3bが設けられている部分が枠体の内側に突出するような形状を有している。なお、搭載部3bには、回路基板5が搭載される搭載面を有している。
また、同軸コネクタホルダ3は、図2に示すように、同軸コネクタホルダ3の搭載部3bが枠体2の内側に位置するように枠体2の取付け部2aに接合材を介して取り付けられている。なお、接合材は、例えば、銀(Ag)ロウまたは銀(Ag)−銅(Cu)ロウ等、金(Au)−錫(Sn)半田、金(Au)−ゲルマニウム(Ge)半田等からなる。そして、同軸コネクタホルダ3は、搭載部3bに回路基板5が搭載されている。また、同軸コネクタホルダ3は、図3(c)に示すように、枠体2内側に位置する、平面視してが搭載部に向かうにつれて漸次減少している第3の側面3を有している。
また、同軸コネクタホルダ3は、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金、銅(Cu)−クロム(Cr)合金、鉄(Fe)−ニッケル(Ni)合金または銅(Cu)等の金属材料から成る。同軸コネクタ4は、同軸コネクタホルダ3が金属材料であるため、同軸コネクタ4の外周導体4aと同軸コネクタホルダ3とが接続されると、外周導体4aが同軸コネクタホルダ3と同一電位となり、接地電位が安定となる。これによって、同軸コネクタ4は、高周波信号の伝送性が向上する。
また、同軸コネクタホルダ3は、図3に示すように、第1の側面3cおよび第2の側面3dの間に角部が面取りされてなる第3の側面3eを有している。すなわち、第3の側面3eは、平面視したとき、搭載部3bに向かうにつれて第3の側面3e間の幅が漸次減少している。面取りされてなる第3の側面3eの形状は、図3(c)に示すように、平面視してC面形状を有しているが、R面形状にすることもできる。また、平面視して内側に窪むような形状にすることもできる。これによって、半導体収納用パッケージの内部に設けられる電子部品等の影響を受けにくく、枠体2の内側に突出して設けることができる。また、同軸コネクタホルダ3は、枠体2の内側に突出して設けた分だけ枠体2の外側への突出を抑制することができ、半導体収納用パッケージを小型化することができる。
また、同軸コネクタホルダ3は、枠体2の内側に突出して設けることができ、同軸コネクタホルダ3の回路基板5の搭載部3bを半導体素子8に近接して配置することができるため、半導体素子8との接続路線長を短くでき、伝送損失を抑制することができる。
回路基板5は、同軸コネクタホルダ3の搭載部3bに搭載されている。そして、回路基板5は、同軸コネクタ4の中心導体4cと電気的に接続される線路導体層5aを備えている。また、回路基板5の形状は、回路基板5を平面視して、矩形状に限らず、台形状であってもよい。同軸コネクタ4と回路基板5とが接続され、高周波信号を伝送することが可能であれば、回路基板5の形状は限定されない。回路基板5の形状は、例えば、三角形状、五角形状等の多角形状であってもよい。
また、回路基板5は、例えば、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体またはムライト質焼結体等のセラミック材料から成る。また、回路基板5は、矩形状の場合、正方形や長方形の略四角形であり、一辺の長さは、例えば、1(mm)以上10(mm)以下、また、厚みは、例えば、0.1(mm)以上0.5以下(mm)に設定されている。
また、回路基板5の線路導体層5aは、タングステン、モリブデンまたはマンガン等で形成されている。また、回路基板5は、例えば、タングステン、モリブデンまたはマンガン等の粉末に有機溶剤、溶媒を添加混合してなる金属ペーストをセラミックグリーンシートに予め周知のスクリーン印刷法により所定パターンに印刷塗布することによって線路導体層5aが回路基板5の上面に形成されている。
回路基板5は、同軸コネクタホルダ3の回路基板5の搭載部3bに、銀(Ag)ロウまたは銀(Ag)−銅(Cu)ロウ等のロウ材からなる接合材を介して接合されている。
同軸コネクタ4は、同軸コネクタホルダ3に設けられているコネクタ取付け部3aに接合材を介して取り付けられている。同軸コネクタ4は、枠体2の内部に収容する半導体素子8と外部電気回路とを電気的に接続する機能を有し、半導体収納用パッケージ内部を塞ぐ機能を有している。
同軸コネクタ4は、高周波信号が伝送される中心導体4cと、この中心導体4cの周囲に設けられた絶縁体4bと、この絶縁体4bの外周に設けられてグランドとなる外周導体4aとから構成されている。また、同軸コネクタ4は、外部の同軸ケーブル等と接続する際に、同軸コネクタ4を支持するために、図2に示すように、外周導体4aの一端が中心導体4cの端部まで延在されている。
同軸コネクタ4と同軸コネクタホルダ3との接合は、同軸コネクタホルダ3のコネクタ取付け部3aに同軸コネクタ4を挿入するとともに、金(Au)−錫(Sn)半田、金(Au)−ゲルマニウム(Ge)半田等のリング状に形成されたロウ材からなる接合材で、同軸コネクタホルダ3の空隙部の内周面と同軸コネクタ4の外周導体4aを全周にわたり封着することによって行なわれる。また、中心導体4cは、回路基板5の線路導体層5aに、金(Au)−錫(Sn)半田、金(Au)−ゲルマニウム(Ge)半田等のロウ材からなる接合材を介して電気的に接続されている。
また、外周導体4aは、円筒形等の筒状であり、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金または鉄(Fe)−ニッケル(Ni)合金等の金属から成る。外周導体4aは、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金のインゴットを周知のプレス加工することにより所定の筒状にして製作されている。また、外周導体4aの熱膨張係数は、例えば、5(ppm/℃)以上10(ppm/℃)以下に設定されている。
また、中心導体4cは、円形等の棒状であり、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金または鉄(Fe)−ニッケル(Ni)合金等の金属から成り、外周導体4aの中心軸に沿って設けられる。中心導体4cは、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金のインゴットを周知のプレス加工することにより所定の筒状にして製作されている。また、中心導体4cの熱膨張係数は、例えば、5(ppm/℃)以上10(ppm/℃)以下に設定されている。
また、絶縁体4bは、硼珪酸ガラス、アルミ珪酸塩ガラス等のガラスから成る絶縁体4bであり、中心導体4cを被覆して保持固定している。また、絶縁体4bの熱膨張係数は、例えば、3(ppm/℃)以上6(ppm/℃)以下に設定されている。また、絶縁体4bの熱膨張係数は、外周導体4aおよび中心導体4cの熱膨張係数よりも小さくすることができる。
入出力端子6は、図2に示すように、上面の一辺側から対向する他辺側にかけて形成された配線導体層6aを有する平坦部、および平坦部の上面に配線導体層6aを挟んで接合された立壁部から構成されている。また、平坦部は、枠体2の内外に突出する突出部を有している。
また、半導体素子8は、図2に示すように、入出力端子6の枠体2の内側に位置している配線導体層6aにボンディングワイヤ等で電気的に接続されている。また、外部リード端子11は、枠体2の外側に位置している配線導体層6aに電気的に接続されている。入出力端子6は、枠体2の切欠き部2bに銀(Ag)ロウまたは銀(Ag)−銅(Cu)ロウ等の接合材を介して取り付けられている。なお、入出力端子6は、枠体2およびシールリング9との接合部にメタライズ層が形成されている。また、素子載置用基台7がペルチェ素子等の電子冷却素子である場合、電子冷却素子のリード線は、配線導体層6aに電気的に接続されている。
入出力端子6は、例えば、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体またはムライト質焼結体等のセラミック材料から成る。また、配線導体層6aは、タングステ
ン、モリブデンまたはマンガン等で形成されている。
配線導体層6aは、入出力端子6の平坦部の上面に、半導体収納用パッケージの枠体2の内外を導出するように形成されている。また、配線導体層6aは、例えば、タングステン、モリブデンまたはマンガン等の粉末に有機溶剤、溶媒を添加混合してなる金属ペーストから成る。そして、入出力端子6は、セラミックグリーンシートに予め周知のスクリーン印刷法により所定パターンに印刷塗布することによって、上面に配線導体層3aが形成されている。なお、配線導体層6aは、メッキ形成方法によって、ニッケルメッキ層、金メッキ層が形成されている。
外部リード端子11は、外部電気回路と入出力端子6との高周波信号の入出力を行なうものである。外部リード端子11は、外部電気回路に接続されている。そして、半導体素子8は、配線導体層6aおよび外部リード端子11を介して外部電気回路に接続されることになる。外部リード端子11は、枠体2の外側に位置している入出力端子6の配線導体層6aに銀(Ag)ロウまたは銀(Ag)−銅(Cu)ロウ等の接合材を介して接合されている。
また、外部リード端子11は、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金、銅(Cu)−クロム(Cr)合金または鉄(Fe)−ニッケル(Ni)合金等の金属材料から成る。また、外部リード端子11は、これらの金属のインゴットを周知の圧延加工法や打ち抜き加工法、エッチング加工法等の金属加工法で所定の形状に製作されている。
シールリング9は、シーム溶接等により枠体2と蓋体10とを接合するための接合媒体として枠体2の上面に設けられている。また、シールリング9は、その少なくとも一部が枠体2の上面に当接させて設けられている。すなわち、シールリング9は、枠体2の上面、入出力端子6の上面または同軸コネクタホルダ3の上面に設けられている。
シールリング9の幅は、枠体2の上面の幅よりも小さくても、枠体2の上面の幅と略同じ幅であってもよい。シールリング9は、枠体2の上面、入出力端子6の上面または同軸コネクタホルダ3の上面に銀(Ag)ロウまたは銀(Ag)−銅(Cu)ロウ等の接合材を介して接合されている。また、シールリング9は、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金、銅(Cu)−クロム(Cr)合金または鉄(Fe)−ニッケル(Ni)合金等の金属材料から成る。シールリング9の熱膨張係数は、例えば、5(ppm/℃)以上15(ppm/℃)以下に設定されている。
蓋体10は、半導体素子8を気密に封止するために、外周部がシールリング9の上面に接合されている。また、蓋体10は、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金、銅(Cu)−クロム(Cr)合金または鉄(Fe)−ニッケル(Ni)合金等の金属材料から成る。また、蓋体10の熱膨張係数は、例えば、5(ppm/℃)以上15(ppm/℃)以下に設定されている。蓋体10は、枠体2の上面のシールリング9にシーム溶接等によって接合されている。したがって、半導体素子8は、図2に示すように、基体1と枠体2と同軸コネクタホルダ3と同軸コネクタ4と入出力端子6からなる内部に蓋体10で気密に封止されている。また、蓋体10は、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金または鉄(Fe)−ニッケル(Ni)合金等のインゴットを周知のプレス加工により所定の形状となすことによって製作されている。
光ファイバ固定部材12は、光ファイバ13が挿通可能な貫通孔を有する筒体である。そして、光ファイバ固定枠体12は、光ファイバ13を挿通固定するために枠体2の側壁に形成されている貫通孔の部分に設けられている。光ファイバ固定部材12は、光ファイ
バ13を枠体2に固定するための筒状の部材であり、貫通孔の枠体の外側開口の周囲または貫通孔の内面に銀(Ag)ロウまたは銀(Ag)−銅(Cu)ロウ等の接合材を介して接合されている。また、光ファイバ固定部材12は、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金、銅(Cu)−クロム(Cr)合金または鉄(Fe)−ニッケル(Ni)合金等の金属から成り、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金のインゴットを周知のプレス加工することにより所定の筒状に製作されている。
光ファイバ13は、光ファイバ固定部材12の貫通孔に一端が挿通され、半田等の接着剤やレーザ溶接により固定されている。これによって、光ファイバ13は、半導体素子8と光軸を合わせるように固定され、そして、半導体素子8に光学的に結合され、内部に収容される半導体素子8と外部との光信号の授受が可能となる。
半導体素子8は、図2に示すように、基体1の上側主面の載置部1aに素子載置用基台7を間に介して接着固定されている。そして、半導体素子8は、上面に設けられている電極がボンディングワイヤを介して回路基板5上に形成されている線路導体5aに電気的に接続されている。次に、蓋体10は、シールリング9を介して枠体2の上面にシーム溶接等の溶接法で接合されている。半導体素子8は、基体1と枠体2と同軸コネクタホルダ3と同軸コネクタ4とシールリング9および蓋体10で囲まれる内部に気密に収納されている。これによって、半導体装置は、半導体収納用パッケージに半導体素子8と蓋体10を備えることになる。すなわち、半導体装置は、少なくとも半導体素子8が半導体収納用パッケージに搭載され、蓋体10で密封されている。
また、光ファイバ固定部材12は、光ファイバ13の一端が挿通され、半田等の接着剤やレーザ溶接によって光ファイバ13が固定されている。また、光ファイバ13は、電子装置が外部電気回路基板等に搭載された後に光ファイバ固定部材12に設けることもできる。
本実施形態の半導体収納用パッケージによれば、同軸コネクタホルダ3は、第1の側面3cおよび第2の側面3dの間の角部が面取りされてなる第3の側面3eを有している。
これによって、同軸コネクタホルダ3は、枠体2の取付け部2aと同軸コネクタホルダ3とを接合している接合材の流れる力が第3の側面3eの第1の側面3c側および第2の側面3d側の角度が変化する箇所で減衰され、かつ傾斜面とされた第3の側面3により沿面距離が長くなるため、接合材は面取りされてなる第3の側面3eの部分、すなわち先端部に向かうにつれて第3の側面3e間の幅が漸次減少している第3の側面3e角度が変化する箇所の部分で流れにくくなり、回路基板5の搭載部3bに接合材が流れ込むのを抑制することができる。したがって、同軸コネクタホルダ3は、枠体2と同軸コネクタホルダ3とを接合する接合材が回路基板5の搭載部3bに流れ込みにくくなり、流れ込んだ接合材によって、回路基板5を搭載する際に回路基板5が傾いたり、クラックが発生したりするのを抑制することができる。
また、本実施形態の半導体収納用パッケージは、同軸コネクタホルダ3は、第1の側面3cおよび第2の側面3dの間に角部が面取りされてなる第3の側面3eを有しているため、半導体収納用パッケージの内側を占有する同軸コネクタホルダ3の体積が小さくなり、半導体収納用パッケージの内側の電子部品等の実装可能領域が拡がり、半導体収納用パッケージに電子部品等を容易に実装することができる。
<半導体収納用パッケージ、および半導体装置の製造方法>
ここで、半導体収納用パッケージ、およびそれを備えた半導体装置の製造方法を説明する。
基体1は、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定形状に製作される。また、枠体2、同軸コネクタホルダ3、シールリング9および蓋体10は、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定形状に製作される。
また、回路基板5が、例えば、酸化アルミニウム質焼結体からなる場合、平板形状のグリーンシートは、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等の原料粉末に、有機バインダ、可塑剤、溶剤、分散剤等を混合添加してペースト状とし、ドクターブレード法やカレンダーロール法等によって形成される。
そして、タングステン、モリブデンまたはマンガン等の高融点金属粉末に有機バインダ、可塑剤、溶剤等を添加してなる金属ペーストを、上面の所定位置にスクリーン印刷法等によって印刷塗布して、線路導体層5aとなる金属ペースト層が形成される。
さらに、グリーンシート状態の回路基板5を約1600℃の温度で焼成することにより、回路基板5が製作される。また、電解メッキ又は無電解メッキ等のメッキ形成方法によって、表面に露出した線路導体3a上に、例えば、厚さ0.5(μm)以上3(μm)以下のニッケルメッキ層、厚さ0.5(μm)以上3(μm)以下の金メッキ層が形成される。
同軸コネクタ4は、以下の方法により製作される。
まず、酸化ケイ素,酸化ホウ素,酸化ナトリウム,酸化アルミニウム,酸化カリウム,酸化リチウムから成る原料粉末に適当な有機溶剤,溶媒,バインダを添加混合して原料粉末を調整する。そして、この原料粉末をプレス成型により、中心に中心導体4cの直径よりやや大なる径の貫通孔を有するとともに直径が外周導体4aの内周径よりやや小なる円板状の成型体を成型する。しかる後、この成型体を500〜700℃の温度で仮焼して絶縁体4bとなる成型品を準備する。
また、別途、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金等の金属材料から成り、プレス加工,切削加工等により所定の形状に作成された外周導体4aと中心導体4cとを準備する。
次に、外周導体4aに絶縁体4bとなる成型品を挿入載置するとともに中心導体4cを貫通孔に中心導体4cの両端が貫通孔から突出するように挿入載置し、850〜950℃の温度で絶縁体4bとなる成型品を溶融することにより外周導体4aと絶縁体4bと中心導体4cとが気密に接合され、同軸コネクタ4と成る。
入出力端子6は、平坦部と平坦部の上面に接合される立壁部から形成される。入出力端子6は、例えば、酸化アルミニウム質焼結体からなる場合、平坦部および立壁部のグリーンシートは、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウム等の原料粉末に、有機バインダ、可塑剤、溶剤、分散剤等を混合添加してペースト状とし、ドクターブレード法やカレンダーロール法等によって形成される。
そして、入出力端子6は、平板形状のグリーンシートに金型を用いた打ち抜きを施すことによってそれぞれの形状に合わせて製作される。
配線導体層6aは、タングステン、モリブデンまたはマンガン等の高融点金属粉末に有
機バインダ、可塑剤、溶剤等を添加してなる導電ペーストを、平坦部の上面の所定位置にスクリーン印刷法等によって印刷塗布して形成される。また、平坦部および立壁部は、枠体2およびシールリング9との接合部に該当する位置に導電ペーストを印刷塗布してメタライズ層が形成される。
さらに、入出力端子6は、グリーンシート状態の平坦部上に、グリーンシート状態の立壁部を積層して、約1600℃の温度で同時に焼成することにより、焼成後に、平坦部と立壁部が一体化されて製作される。
また、入出力端子6は、電解メッキ又は無電解メッキ等のメッキ形成方法によって、配線導体層6a上およびメタライズ層上にメッキ層の厚みが、1.0(μm)以上3(μm)以下のニッケルメッキ層が形成される。
外部リード端子11は、例えば、鉄(Fe)−ニッケル(Ni)−コバルト(Co)合金を型枠に鋳込んで作製したインゴットを周知の切削加工や打ち抜き加工等の金属加工法を用いて所定の形状で製作される。そして、外部リード端子11は、入出力端子6の枠体2の外側に位置している配線導体層6aに銀(Ag)ロウまたは銀(Ag)−銅(Cu)ロウ等の接合材を介して接合される。
基体1と枠体2と同軸コネクタホルダ3と同軸コネクタ4が銀(Ag)ロウまたは銀(Ag)−銅(Cu)ロウ等の接合材を介して接合されることによって半導体収納用パッケージが製作される。
また、半導体収納用パッケージから露出している配線導体層6aおよびメタライズ層は、既に形成されているニッケルメッキ層上に、電解メッキ又は無電解メッキ等のメッキ形成方法によって、更に、0.5(μm)以上3(μm)以下のメッキ層厚みのニッケルメッキ層および0.5(μm)以上3(μm)以下のメッキ層厚みの金メッキ層が形成されている。
ここで、半導体装置の製造方法について説明する。
電子装置は、半導体収納用パッケージに、同軸コネクタホルダ3の搭載部3に搭載された回路基板5と、載置部1aに載置されて、回路基板5の線路導体層5aを介して同軸コネクタ4の中心導体4cに電気的に接続された半導体素子8と、枠体2の上面に接合された蓋体10とを備えている。素子載置用基台7は、例えば、金(Au)−錫(Sn)半田または金(Au)−ゲルマニウム(Ge)半田等の接合材を介して基体1の載置部1aに接着固定される。そして、半導体素子8は、素子載置用基台7上に金(Au)−錫(Sn)半田等を介して接着固定される。さらに、半導体素子8は、同軸コネクタホルダ3の搭載部3に搭載された回路基板5の線路導体層5aおよび入出力端子6の配線導体層6aにボンディングワイヤ等を介して電気的に接続される。次に、蓋体10は、シーム溶接等によってシールリング9の上面に接合される。すなわち、電子装置は、半導体素子8が蓋体10によって気密に収容されている。
本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。以下、本実施形態の変形例について説明する。なお、本実施形態の変形例に係る半導体収納用パッケージのうち、本実施形態に係る半導体収納用パッケージと同様な部分については、同一の符号を付して適宜説明を省略する。
<変形例1>
本実施形態に係る変形例の半導体収納用パッケージは、同軸コネクタホルダ3の第3の側面3eが、図4乃至図5に示すように、平面視したときに途中に屈曲点3fを有していてもよい。すなわち、同軸コネクタホルダ3は、図3(c)に示すように、屈曲点3fで面取りの形状が異なっている第3の側面3eを有していてもよい。また、第3の側面3eは、屈曲点3eを境にして枠体2側と枠体2の内側とで側面の高さが異なって設けられていてもよい。なお、図4は、半導体収納用パッケージの内部の状態を示した概観図である。また、屈曲点3fは、第3の側面3eに1箇所とは限らず、複数個所あってもよい。
同軸コネクタホルダ3は、第3の側面3eが屈曲点3fを有しているため、屈曲点3fの部分で枠体2と同軸コネクタホルダ3とを接合する接合材が堰き止められるため、さらに接合材の流れ込みを抑制することができる。
また、同軸コネクタホルダ3は、図5(b)に示すように、コネクタ取付け部3aの上部に傾斜面3gを有していてもよい。同軸コネクタホルダ3は、半導体収納用パッケージを外部基板等にネジ止めする際に上下方向の応力が作用するが、上下方向に傾斜面3gを有しているため、ネジ止めの際の変形を吸収することができ、同軸コネクタ4に応力が加わるのを抑制することができる。これによって、同軸コネクタ4の絶縁体4b部分が破損するのを抑制することができ、半導体収納用パッケージの気密性を保持することができる。
また、搭載部3bが設けられている部分と第2の側面3dが設けられている部分との間に、屈曲点3gを有することになる面取り形状が異なっている部分を設けることにより、同軸コネクタホルダ3の体積を大きくすることができる。同軸コネクタ4は、同軸コネクタホルダ3が金属材料であるため、同軸コネクタ4の外周導体4aと同軸コネクタホルダ3接続されると、外周導体4aが同軸コネクタホルダ3と同一電位となるため、接地電位が安定となり、同軸コネクタの高周波信号の伝送性がさらに向上する。
<変形例2>
本実施形態に係る変形例の半導体収納用パッケージは、同軸コネクタホルダ3が、図6に示すように、同軸コネクタホルダ3は、搭載部3bの下面と基体1の上側主面との間に空隙を有していてもよい。
同軸コネクタホルダ3は、搭載部3bの下面と基体1の上側主面との間に空隙を有して枠体2の取付け部2aに接合材を介して接合されている。これによって、基体1を外部基板等にネジ等で固定した際に基体1が変形したとしても、同軸コネクタホルダ3は、搭載部3bの下面が基体1との間に空隙を有し、基体1に直接接合されていないため、基体1が変形する際の応力が回路基板5に作用しにくくなり、回路基板5の変形やクラック等の発生を抑制することができる。
また、同軸コネクタホルダ3の搭載部3bの下面が空隙になっているので、空隙部に電子部品等を搭載することができ、半導体収納用パッケージの内部を有効に利用することができる。
<変形例3>
本実施形態に係る変形例の半導体収納用パッケージは、同軸コネクタホルダ3が、図7に示すように、平面視して搭載部3bが設けられている部分の側面が先端部に向かうにつれて漸次減少していてもよい。
搭載部3bの部分の側面が、先端部に向かうにつれて外径が漸次減少しているため、先端部の体積が小さくなり、先端部をより内側に位置させて半導体素子8に近接させること
ができる。これによって、同軸コネクタホルダ3は、半導体素子8との接続路線長を短くすることができ、伝送損失を抑制することができる。
1 基体
1a 載置部
2 枠体
2a 取付け部
2b 切欠き部
3 同軸コネクタホルダ
3a コネクタ取付け部
3b 搭載部
3c 第1の側面
3d 第2の側面
3e 第3の側面
3f 屈曲点
3g 傾斜面
4 同軸コネクタ
4a 外周導体
4b 絶縁体
4c 中心導体
5 回路基板
5a 線路導体層
6 入出力端子
6a 配線導体層
7 素子載置用基台
8 半導体素子
9 シールリング
10 蓋体
11 外部リード端子
12 光ファイバ固定部材
13 光ファイバ

Claims (4)

  1. 上側主面に半導体素子が載置される載置部を有する基体と、
    該基体の前記上側主面に前記載置部を取り囲むように設けられた、側壁の一部が切り取られた取付け部を有する枠体と、
    該枠体の前記取付け部に接合材を介して接合された、コネクタ取付け部が設けられた外側側面、前記半導体素子に電気的に接続される線路導体層を備えた回路基板が搭載される搭載部が設けられて前記枠体の内側に突出して位置している第1の側面および前記取付け部の前記接合材に面した2つの第2の側面を有する同軸コネクタホルダと、
    該同軸コネクタホルダの前記コネクタ取付け部に取り付けられた、筒状の外周導体およびその中心軸に沿って設けられた中心導体ならびにそれらの間に設けられた絶縁体を有する同軸コネクタとを備えており、
    前記同軸コネクタホルダは、前記第1の側面および2つの前記第2の側面の間のそれぞれに角部が面取りされてなるとともに前記搭載部に向かうにつれて間の幅が漸次減少している第3の側面を有していることを特徴とする半導体収納用パッケージ。
  2. 請求項1に記載の半導体収納用パッケージであって、
    前記第3の側面は、平面視したときに途中に屈曲点を有していることを特徴とする半導体収納用パッケージ。
  3. 請求項1または請求項2に記載の半導体収納用パッケージであって、
    前記同軸コネクタホルダは、前記搭載部の下面と前記基体の前記上側主面との間に空隙を有していることを特徴とする半導体収納用パッケージ。
  4. 請求項1乃至請求項3のいずれかに記載の半導体収納用パッケージと、
    前記同軸コネクタホルダの前記搭載部に搭載された回路基板と、
    前記載置部に載置されて、前記回路基板の線路導体層を介して前記同軸コネクタの前記中心導体に電気的に接続された半導体素子と、
    前記枠体の上面に接合された蓋体と
    を備えたことを特徴とする半導体装置。
JP2010263951A 2010-11-26 2010-11-26 半導体収納用パッケージ、およびこれを備えた半導体装置 Active JP5717414B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010263951A JP5717414B2 (ja) 2010-11-26 2010-11-26 半導体収納用パッケージ、およびこれを備えた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010263951A JP5717414B2 (ja) 2010-11-26 2010-11-26 半導体収納用パッケージ、およびこれを備えた半導体装置

Publications (2)

Publication Number Publication Date
JP2012114362A JP2012114362A (ja) 2012-06-14
JP5717414B2 true JP5717414B2 (ja) 2015-05-13

Family

ID=46498226

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010263951A Active JP5717414B2 (ja) 2010-11-26 2010-11-26 半導体収納用パッケージ、およびこれを備えた半導体装置

Country Status (1)

Country Link
JP (1) JP5717414B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5886655B2 (ja) * 2012-02-22 2016-03-16 京セラ株式会社 電子部品収納用パッケージおよび電子装置
CN105164801B (zh) * 2013-08-28 2017-11-14 京瓷株式会社 元件收纳用封装件以及具备其的安装结构体
CN206627719U (zh) 2014-02-14 2017-11-10 古河电气工业株式会社 光模块

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3429573B2 (ja) * 1994-10-07 2003-07-22 新光電気工業株式会社 半導体用メタルパッケージ
JP3615697B2 (ja) * 2000-09-21 2005-02-02 京セラ株式会社 半導体素子収納用パッケージ
JP3619473B2 (ja) * 2001-06-25 2005-02-09 京セラ株式会社 半導体素子収納用パッケージ
JP3981645B2 (ja) * 2003-04-14 2007-09-26 京セラ株式会社 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP4969490B2 (ja) * 2007-08-30 2012-07-04 京セラ株式会社 基板保持部材及びパッケージ、並びに電子装置

Also Published As

Publication number Publication date
JP2012114362A (ja) 2012-06-14

Similar Documents

Publication Publication Date Title
JP5570609B2 (ja) 素子収納用パッケージ、およびこれを用いた電子装置
JP4822820B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP6193595B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2012094627A (ja) 素子収納用パッケージ、およびこれを備えた電子装置
JP5717414B2 (ja) 半導体収納用パッケージ、およびこれを備えた半導体装置
JP6039470B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5669494B2 (ja) 素子収納用パッケージ、およびこれを備えた電子装置
JP5610892B2 (ja) 素子収納用パッケージ、およびこれを備えた半導体装置
JP2005159277A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2010272841A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5721359B2 (ja) 半導体装置用基体、およびそれを備えた半導体装置
JP2009283898A (ja) 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置
JP5153682B2 (ja) 半導体素子収納用パッケージおよび光半導体装置
JP5261104B2 (ja) 回路基板および電子装置
JP6034054B2 (ja) 電子部品収納用パッケージおよび電子装置
JP6193753B2 (ja) 撮像素子搭載用基板及び撮像装置
JP2012009172A (ja) 同軸コネクタ、および素子収納用パッケージ、ならびに半導体装置
JP2012049288A (ja) 素子収納用パッケージ、およびこれを備えた電子装置
JP4511214B2 (ja) 電子部品収納用パッケージおよび電子装置
JP5969317B2 (ja) 光半導体素子収納用パッケージおよび実装構造体
JP7196249B2 (ja) 半導体素子用パッケージおよび半導体装置
JP5725900B2 (ja) 半導体素子収納用パッケージ、およびこれを備えた半導体装置
JP6829106B2 (ja) 電子部品実装用基板、電子部品実装用パッケージおよび電子装置
JP2004253409A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP4295641B2 (ja) 電子部品収納用パッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150317

R150 Certificate of patent or registration of utility model

Ref document number: 5717414

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150