JP5735099B2 - 半導体装置およびその製造方法ならびに携帯電話機 - Google Patents

半導体装置およびその製造方法ならびに携帯電話機 Download PDF

Info

Publication number
JP5735099B2
JP5735099B2 JP2013508799A JP2013508799A JP5735099B2 JP 5735099 B2 JP5735099 B2 JP 5735099B2 JP 2013508799 A JP2013508799 A JP 2013508799A JP 2013508799 A JP2013508799 A JP 2013508799A JP 5735099 B2 JP5735099 B2 JP 5735099B2
Authority
JP
Japan
Prior art keywords
film
region
thermal conductivity
semiconductor substrate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013508799A
Other languages
English (en)
Other versions
JPWO2012137574A1 (ja
Inventor
浅井　健吾
健吾 浅井
礒部　敦
敦 礒部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2013508799A priority Critical patent/JP5735099B2/ja
Publication of JPWO2012137574A1 publication Critical patent/JPWO2012137574A1/ja
Application granted granted Critical
Publication of JP5735099B2 publication Critical patent/JP5735099B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0542—Constructional combinations of supports or holders with electromechanical or other electronic elements consisting of a lateral arrangement
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/15—Constructional features of resonators consisting of piezoelectric or electrostrictive material
    • H03H9/17—Constructional features of resonators consisting of piezoelectric or electrostrictive material having a single resonator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H03H9/0571—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers including bulk acoustic wave [BAW] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46—Filters
    • H03H9/54—Filters comprising resonators of piezoelectric or electrostrictive material
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/703—Networks using bulk acoustic wave devices
    • H03H9/706—Duplexers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/03—Constructional details, e.g. casings, housings
    • H04B1/036—Cooling arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/01—Manufacture or treatment
    • H10N30/08—Shaping or machining of piezoelectric or electrostrictive bodies
    • H10N30/082—Shaping or machining of piezoelectric or electrostrictive bodies by etching, e.g. lithography
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/20—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators
    • H10N30/204—Piezoelectric or electrostrictive devices with electrical input and mechanical output, e.g. functioning as actuators or vibrators using bending displacement, e.g. unimorph, bimorph or multimorph cantilever or membrane benders
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/4175—Source or drain electrodes for field effect devices for lateral devices where the connection to the source or drain region is done through at least one part of the semiconductor substrate thickness, e.g. with connecting sink or with via-hole
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/171—A filter circuit coupled to the output of an amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Transceivers (AREA)

Description

本発明は、半導体装置およびその製造方法ならびに携帯電話機に関し、特に、薄膜圧電バルク波共振器と半導体素子とを同一の半導体チップに形成する技術に適用して有効な技術に関する。
特開２００２−１７５０８１号公報（特許文献１）には、キャビティ上にＴＦＲ（薄膜共振器）を製造する技術が記載されている。この技術において、キャビティは、選択エッチングを使用して形成することができるとしている。具体的に、キャビティは、底部エッチングバリアを形成する層上に覆われた高抵抗率シリコン層をエッチングすることにより形成されるとしている。
特開２００２−１７５０８１号公報
近年、ＧＳＭ（Global System for Mobile Communications）（登録商標）方式、ＰＣＳ（Personal Communication Systems）方式、ＰＤＣ（Personal Digital Cellular）方式、およびＣＤＭＡ（Code Division Multiple Access）方式といった通信方式に代表される移動体通信機器（例えば、携帯電話機）が世界的に普及している。
一般に、携帯電話機では、ベースバンド部で処理されたベースバンド信号をＲＦＩＣ部で送信信号（無線周波数信号）に変調し、変調された送信信号の電力を電力増幅器で増幅する。そして、送信信号は、送信帯域を通過帯域とする送信フィルタを介して、アンテナから電波として放射される。一方、アンテナで受信された受信信号は、受信帯域を通過帯域とする受信フィルタを介して低雑音増幅器に入力される。そして、低雑音増幅器では、受信信号が増幅され、増幅された受信信号はＲＦＩＣ部でベースバンド信号に復調される。その後、復調されたベースバンド信号はベースバンド部で処理される。このようにして、携帯電話機では、送受信が可能となっている。
上述したように、携帯電話機には、送信フィルタや受信フィルタが設けられているが、この送信フィルタや受信フィルタは、例えば、ＳＡＷ（Surface Acoustic Wave）フィルタから形成されている。ＳＡＷフィルタは、表面弾性波の原理を使用したフィルタであり、リチウムタンタレート（ＬｉＴａＯ３）や水晶などからなる圧電基板上に形成した櫛形電極の構造周期により特定波長の信号だけを通過させるフィルタである。
ここで、近年では、携帯電話機のさらなる多機能化と小型軽量化に向けて、携帯電話機を構成する部品の集積化が推進されている。この一例として、送信フィルタおよび受信フィルタと、電力増幅器とを同一の半導体基板（半導体チップ）上に形成することが検討されている。ところが、電力増幅器を構成する増幅用トランジスタは半導体基板上に形成されるのに対し、送信フィルタや受信フィルタを構成するＳＡＷフィルタは、圧電基板上に形成される。したがって、送信フィルタや受信フィルタにＳＡＷフィルタを使用している限り、電力増幅器と送信フィルタおよび受信フィルタとを同一の半導体基板上に形成することはできない。
そこで、ＳＡＷフィルタに替わるフィルタとしてＢＡＷ（Bulk Acoustic Wave）フィルタが注目されている。このＢＡＷフィルタは、例えば、窒化アルミニウム（ＡｌＮ）や酸化亜鉛（ＺｎＯ）などの圧電膜を、例えば、モリブデン（Ｍｏ）よりなる上部電極と下部電極で挟み込んだ薄膜圧電バルク波共振器から構成されるフィルタである。上述したＳＡＷフィルタが表面弾性波を利用するのに対し、ＢＡＷフィルタはバルク弾性波と呼ばれる圧電膜自体の共振振動を利用する点で、ＳＡＷフィルタとＢＡＷフィルタは相違する。このＢＡＷフィルタは、圧電膜自体の共振振動を利用するものであるため、圧電膜を形成する基板自体を圧電基板にする必要はなく、様々な基板上に形成することができる。このことから、ＢＡＷフィルタは、例えば、シリコンからなる半導体基板上に形成することができる。したがって、送信フィルタや受信フィルタにＢＡＷフィルタを使用することにより、電力増幅器と送信フィルタおよび受信フィルタとを同一の半導体基板上に形成できる可能性が高まると考えられる。つまり、電力増幅器を構成する増幅用トランジスタと、送信フィルタや受信フィルタを構成するＢＡＷフィルタを同一の半導体基板に形成できる可能性が高まる。
しかし、電力増幅器と送信フィルタおよび受信フィルタとを同一の半導体基板に形成する場合、電力増幅器からの発熱の影響が送信フィルタや受信フィルタに及ぶことが懸念される。すなわち、送信フィルタや受信フィルタを構成する薄膜圧電バルク波共振器の共振周波数は温度依存性を有しているので、電力増幅器からの熱が薄膜圧電バルク波共振器にまで伝わると、薄膜圧電バルク波共振器の共振周波数が設計値からずれてしまうのである。この結果、送信フィルタや受信フィルタのフィルタ特性（電気的特性）が劣化することになる。特に、移動体通信システムにおける伝送容量の増加や伝送速度の高速化に伴い、携帯電話機で取り扱う電力が大きくなってきており、電力増幅器からの発熱量は増加する傾向にある。このことから、送信フィルタや受信フィルタと電力増幅器を同一の半導体基板に搭載する場合、電力増幅器からの発熱が送信フィルタや受信フィルタに伝わることをできるだけ抑制し、送信フィルタや受信フィルタのフィルタ特性（電気的特性）に与える影響を抑制する必要があることがわかる。
本発明の目的は、例えば、携帯電話機に代表される移動体通信機器において、送信フィルタや受信フィルタを電力増幅器と同一の半導体基板に形成する場合に、電力増幅器からの熱が送信フィルタや受信フィルタに及ぼす影響をできるだけ低減して、送信フィルタや受信フィルタのフィルタ特性（電気的特性）を維持できる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
代表的な実施の形態における半導体装置は、（ａ）半導体基板と、（ｂ）前記半導体基板の第１領域に形成された半導体素子と、（ｃ）前記半導体素子を覆う前記半導体基板上に形成された絶縁膜と、を備える。そして、（ｄ）前記絶縁膜上に形成された膜であって、前記絶縁膜よりも熱伝導率の高い高熱伝導率膜と、（ｅ）前記半導体基板の第２領域上に形成された前記絶縁膜上に前記高熱伝導率膜を介して形成された薄膜圧電バルク波共振器と、を備えることを特徴とするものである。
また、代表的な実施の形態における携帯電話機は、（ａ）ベースバンド信号を処理するベースバンド部と、（ｂ）前記ベースバンド部で処理された前記ベースバンド信号を送信信号に変調するＲＦＩＣ部と、（ｃ）前記ＲＦＩＣ部で変調された前記送信信号の電力を増幅する電力増幅器と、を備える。そして、（ｄ）前記電力増幅器で増幅された前記送信信号の周波数帯域を通過帯域とする送信フィルタと、（ｅ）前記送信フィルタを通過した前記送信信号を送信するアンテナと、（ｆ）前記アンテナで受信した受信信号の周波数帯域を通過帯域とする受信フィルタと、を備える。さらに、（ｇ）前記受信フィルタを通過した前記受信信号を増幅する低雑音増幅器と、を備え、前記ＲＦＩＣ部は、さらに、前記低雑音増幅器で増幅された前記受信信号を復調する機能を有する。ここで、前記電力増幅器は、前記送信信号を増幅するための増幅用トランジスタを含み、前記送信フィルタおよび前記受信フィルタは、複数の薄膜圧電バルク波共振器から構成され、前記電力増幅器と前記送信フィルタと前記受信フィルタは同一の半導体チップに形成されている。このとき、前記半導体チップは、（ｆ１）半導体基板と、（ｆ２）前記半導体基板の第１領域に形成された前記増幅用トランジスタと、（ｆ３）前記増幅用トランジスタを覆う前記半導体基板上に形成された絶縁膜と、を有する。さらに、（ｆ４）前記絶縁膜上に形成された膜であって、前記絶縁膜よりも熱伝導率の高い高熱伝導率膜と、（ｆ５）前記半導体基板の第２領域上に形成された前記絶縁膜上に前記高熱伝導率膜を介して形成された前記薄膜圧電バルク波共振器と、を有することを特徴とするものである。
また、代表的な実施の形態における半導体装置の製造方法は、同一の半導体基板上に形成された薄膜圧電バルク波共振器と半導体素子と、を備え、前記薄膜圧電バルク波共振器は、音響絶縁部と、前記音響絶縁部上に形成された下部電極と、前記下部電極上に形成された圧電層と、前記圧電層上に形成された上部電極と、を有する半導体装置の製造方法に関する。そして、前記半導体装置の製造方法は、（ａ）前記半導体基板の第１領域に前記半導体素子を形成する工程と、（ｂ）前記（ａ）工程後、前記半導体素子を覆うように前記半導体基板上に絶縁膜を形成する工程と、（ｃ）前記（ｂ）工程後、前記半導体基板の第２領域に形成されている前記絶縁膜の表面に凹部を形成する工程と、を備える。さらに、（ｄ）前記（ｃ）工程後、前記層間絶縁膜上に保護膜を形成する工程と、（ｅ）前記（ｄ）工程後、前記凹部を埋め込む犠牲層を形成する工程と、（ｆ）前記（ｅ）工程後、前記犠牲層上を含む前記保護膜上に第１導体膜を形成する工程と、を備える。次に、（ｇ）前記（ｆ）工程後、前記第１導体膜をパターニングすることにより、前記半導体基板の前記第２領域上に形成されている前記犠牲層および前記保護膜上に前記下部電極を形成する工程と、（ｈ）前記（ｇ）工程後、前記下部電極上を含む前記保護膜上に圧電膜を形成する工程と、を備える。続いて、（ｉ）前記（ｈ）工程後、前記圧電膜上に第２導体膜を形成する工程と、（ｊ）前記（ｉ）工程後、前記第２導体膜および前記圧電膜をパターニングすることにより、前記圧電層および前記上部電極を形成する工程と、を備える。そして、（ｋ）前記（ｊ）工程後、前記凹部に埋め込まれている前記犠牲層をエッチングすることにより除去して前記音響絶縁部となる空洞部を形成する工程と、を備える。ここで、前記保護膜は、前記凹部に埋め込まれている前記犠牲層をエッチングする際のエッチングストッパとなることを特徴とするものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
例えば、携帯電話機に代表される移動体通信機器において、送信フィルタや受信フィルタを電力増幅器と同一の半導体基板に形成する場合に、電力増幅器からの熱が送信フィルタや受信フィルタに伝わることを抑制して、送信フィルタや受信フィルタのフィルタ特性（電気的特性）を維持できる。
携帯電話機の送受信部の構成を示すブロック図である。 実施の形態１における電力増幅器の回路ブロックを示したものである。 ＬＤＭＯＳＦＥＴの断面構造を示す断面図である。 薄膜圧電バルク波共振器の模式的な構成を示す図である。 薄膜圧電バルク波共振器のメカニズムを説明する図である。 薄膜圧電バルク波共振器の周波数特性を示すグラフである。 送信フィルタの構成を示す図である。 アンテナ端子と送信端子の間に直列接続された薄膜圧電バルク波共振器の周波数特性と、直列接続された薄膜圧電バルク波共振器のそれぞれのノードとグランドとの間に接続された薄膜圧電バルク波共振器の周波数特性を示すグラフである。 図７に示す送信フィルタの周波数特性の一例を示すグラフである。 ＦＢＡＲ型共振器のデバイス構造を示す断面図である。 ＳＭＲ型共振器のデバイス構造を示す断面図である。 薄膜圧電バルク波共振器の共振周波数の温度特性を示すグラフである。 実施の形態１における半導体装置の構成を示す断面図である。 実施の形態１における半導体装置の製造工程を示す断面図である。 図１４に続く半導体装置の製造工程を示す断面図である。 図１５に続く半導体装置の製造工程を示す断面図である。 図１６に続く半導体装置の製造工程を示す断面図である。 図１７に続く半導体装置の製造工程を示す断面図である。 図１８に続く半導体装置の製造工程を示す断面図である。 図１９に続く半導体装置の製造工程を示す断面図である。 図２０に続く半導体装置の製造工程を示す断面図である。 図２１に続く半導体装置の製造工程を示す断面図である。 図２２に続く半導体装置の製造工程を示す断面図である。 実施の形態２における半導体装置の構成を示す断面図である。 実施の形態２における半導体装置の製造工程を示す断面図である。 図２５に続く半導体装置の製造工程を示す断面図である。 図２６に続く半導体装置の製造工程を示す断面図である。 図２７に続く半導体装置の製造工程を示す断面図である。 図２８に続く半導体装置の製造工程を示す断面図である。 図２９に続く半導体装置の製造工程を示す断面図である。 図３０に続く半導体装置の製造工程を示す断面図である。 実施の形態３における半導体装置の構成を示す断面図である。 実施の形態３における半導体装置の変形例を示す断面図である。 実施の形態３における半導体装置の製造工程を示す断面図である。 図３４に続く半導体装置の製造工程を示す断面図である。 図３５に続く半導体装置の製造工程を示す断面図である。 図３６に続く半導体装置の製造工程を示す断面図である。 図３７に続く半導体装置の製造工程を示す断面図である。 図３８に続く半導体装置の製造工程を示す断面図である。 図３９に続く半導体装置の製造工程を示す断面図である。 図４０に続く半導体装置の製造工程を示す断面図である。 図４１に続く半導体装置の製造工程を示す断面図である。 図４２に続く半導体装置の製造工程を示す断面図である。 実施の形態４における半導体装置の構成を示す断面図である。 実施の形態４における半導体装置の製造工程を示す断面図である。 図４５に続く半導体装置の製造工程を示す断面図である。 図４６に続く半導体装置の製造工程を示す断面図である。 図４７に続く半導体装置の製造工程を示す断面図である。 図４８に続く半導体装置の製造工程を示す断面図である。 図４９に続く半導体装置の製造工程を示す断面図である。 図５０に続く半導体装置の製造工程を示す断面図である。 図５１に続く半導体装置の製造工程を示す断面図である。 図５２に続く半導体装置の製造工程を示す断面図である。 図５３に続く半導体装置の製造工程を示す断面図である。 実施の形態５におけるＨＢＴのデバイス構造を示す断面図である。 実施の形態５における半導体装置の構成を示す断面図である。 実施の形態６における携帯電話機の送受信部の構成を示すブロック図である。 実施の形態６におけるＭＯＳＦＥＴのデバイス構造を示す断面図である。 実施の形態６における半導体装置の構成を示す断面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうではないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
（実施の形態１）
＜携帯電話機の構成および動作＞
図１は、携帯電話機の送受信部の構成を示すブロック図である。図１に示すように、携帯電話機は、ベースバンド部ＢＢＵ、高周波集積回路部ＲＦＩＣＵ、電力増幅器ＰＡ、送信フィルタＴＸＦ、受信フィルタＲＸＦ、移相器ＰＨおよびアンテナＡＮＴを有している。
ベースバンド部ＢＢＵは、送信時には、操作部を介したユーザ（通話者）からの音声信号（アナログ信号）をデジタル処理してベースバンド信号を生成できるように構成されている。一方、受信時には、デジタル信号であるベースバンド信号から音声信号を生成できるように構成されている。
高周波集積回路部ＲＦＩＣＵは、送信時にはベースバンド信号を変調して無線周波数の信号を生成し、受信時には、受信信号を復調してベースバンド信号を生成することができるように構成されている。具体的に、高周波集積回路部ＲＦＩＣＵは、送信ミキサＴＸＭＩＸ、シンセサイザ（変調信号源）ＳＹＮ、受信ミキサＲＸＭＩＸおよび低雑音増幅器ＬＮＡを有している。このとき、シンセサイザＳＹＮは、周波数が安定な水晶発振器などの基準発振器を使用して変調信号を得るようにした回路であり、送信ミキサＴＸＭＩＸおよび受信ミキサＲＸＭＩＸは、周波数を変換する周波数変換器である。また、低雑音増幅器ＬＮＡは、ノイズの増大を抑制しながら微弱な受信信号を増幅するものである。
電力増幅器ＰＡは、微弱な入力信号と相似な大電力の信号を電源から供給される電力で新たに生成して出力する回路である。アンテナＡＮＴは、電波を送受信するためのものであり、送信アンテナと受信アンテナを兼ねている。また、送信フィルタＴＸＦは、送信周波数帯域を通過帯域とし、受信周波数帯域を阻止帯域とするバンドパスフィルタであり、受信フィルタＲＸＦは、受信周波数帯域を通過帯域とし、送信周波数帯域を阻止帯域とするバンドパスフィルタである。そして、移相器ＰＨは、インピーダンスを制御するために設けられている。
例えば、携帯電話機のように送信と受信を同時に行う無線機において、送信アンテナと受信アンテナを１本のアンテナで共用した場合、大きな電力の送信信号が受信部に流入し、携帯電話機における受信信号の受信を妨げるおそれが生じる。そこで、携帯電話機においては、送信経路と受信経路とを電気的に分離するために、携帯電話機には、送信フィルタＴＸＦと受信フィルタＲＸＦが設けられている。つまり、送信経路に送信フィルタＴＸＦを設けることにより、送信経路には、送信周波数帯域の送信信号だけが伝達するようになる一方、受信経路に受信フィルタＲＸＦを設けることにより、受信経路には、受信周波数帯域の受信信号だけが伝達するようになる。この結果、受信経路に流入しようとする送信信号は、受信フィルタＲＸＦによって遮断され、受信経路に送信信号が流入することを抑制できる。
さらに、送信フィルタＴＸＦと受信フィルタＲＸＦとの間に移相器ＰＨが設けられている。この移相器ＰＨは、阻止帯域のインピーダンスを高インピーダンスにするために設けられており、通過帯域のインピーダンスに対して、阻止帯域のインピーダンスを充分に高いインピーダンスとすることにより、送信フィルタＴＸＦと受信フィルタＲＸＦとを接続した場合の影響を小さくすることができる。
携帯電話機は、上記のように構成されており、以下に、その動作について簡単に説明する。まず、送信信号を送信する場合について説明する。ベースバンド部ＢＢＵで音声信号などのアナログ信号をデジタル処理することにより生成されたベースバンド信号は、高周波集積回路部ＲＦＩＣＵに入力する。高周波集積回路部ＲＦＩＣＵでは、入力したベースバンド信号を、シンセサイザ（変調信号源）ＳＹＮおよび送信ミキサＴＸＭＩＸによって、無線周波数（ＲＦ（Radio Frequency）周波数）の送信信号に変換する。無線周波数に変換された送信信号は、高周波集積回路部ＲＦＩＣＵから電力増幅器（ＰＡモジュール）ＰＡに出力される。電力増幅器ＰＡに入力した無線周波数の送信信号は、電力増幅器ＰＡで増幅された後、送信フィルタＴＸＦを介してアンテナＡＮＴより送信される。
次に、受信信号を受信する場合について説明する。アンテナＡＮＴにより受信された無線周波数の受信信号は、受信フィルタＲＸＦを通過した後、高周波集積回路部ＲＦＩＣＵに入力する。高周波集積回路部ＲＦＩＣＵでは、まず、低雑音増幅器ＬＮＡによって、入力した受信信号を増幅した後、シンセサイザ（変調信号源）ＳＹＮおよび受信ミキサＲＸＭＩＸによって、周波数変換を行なう。そして、周波数変換された受信信号の検波が行なわれ、ベースバンド信号が抽出される。その後、このベースバンド信号は、高周波集積回路部ＲＦＩＣＵからベースバンド部ＢＢＵに出力される。このベースバンド信号がベースバンド部ＢＢＵで処理され、音声信号が出力される。
＜電力増幅器（ＰＡモジュール）の構成＞
上述したように、携帯電話機から信号を送信する際、電力増幅器ＰＡによって送信信号は増幅される。以下では、この電力増幅器ＰＡの構成について説明する。
図２は、本実施の形態１における電力増幅器ＰＡの回路ブロックを示したものである。図２を参照しながら、電力増幅器ＰＡの回路ブロックについて説明する。図２において、電力増幅器ＰＡは、制御回路ＣＵ、増幅部ＦＡＭＰ、増幅部ＳＡＭＰおよび増幅部ＴＡＭＰを有している。この電力増幅器ＰＡは、例えば、第１の周波数を利用したＧＳＭ（Global System for Mobile Communication）方式に使用されるものであり、周波数帯域として８８０ＭＨｚ〜９１５ＭＨｚを使用している信号を増幅できるようになっている。
上述した電力増幅器ＰＡにある制御回路ＣＵは、制御信号を入力し、入力した制御信号に基づいて、増幅部ＦＡＭＰ、増幅部ＳＡＭＰおよび増幅部ＴＡＭＰの各増幅部を制御するように構成されている。この制御回路ＣＵは、増幅部ＦＡＭＰ、増幅部ＳＡＭＰおよび増幅部ＴＡＭＰを制御する制御信号Ｖcontrol（ＧＳＭ）を入力することができるようになっており、増幅部ＦＡＭＰ、増幅部ＳＡＭＰおよび増幅部ＴＡＭＰは、制御信号Ｖcontrol（ＧＳＭ）に基づいて制御されるようになっている。このようにして、本実施の形態１の電力増幅器ＰＡは、ＧＳＭ方式における送信信号の増幅を制御している。制御回路ＣＵは、例えばＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などから構成されている。
続いて、増幅部ＦＡＭＰ、増幅部ＳＡＭＰおよび増幅部ＴＡＭＰは、ＧＳＭ方式の入力電力（入力信号）Ｐｉｎ（ＧＳＭ）を入力し、この入力電力Ｐｉｎ（ＧＳＭ）を３段階にわたって増幅するように構成されている。すなわち、入力電力Ｐｉｎ（ＧＳＭ）をまず増幅部ＦＡＭＰで増幅した後、増幅部ＦＡＭＰで増幅した電力を増幅部ＳＡＭＰで増幅する。そして、増幅部ＳＡＭＰで増幅した電力は、終段の増幅部ＴＡＭＰで増幅された後、電力増幅器ＰＡから出力信号Ｐｏｕｔ（ＧＳＭ）として出力される。このように、増幅部ＦＡＭＰ、増幅部ＳＡＭＰおよび増幅部ＴＡＭＰでは、ＧＳＭ方式による電力を増幅することができるようになっている。これらの増幅部ＦＡＭＰ、増幅部ＳＡＭＰおよび増幅部ＴＡＭＰは、例えば、ＬＤＭＯＳＦＥＴ（Laterally Diffused Metal Oxide Semiconductor Field Effect Transistor）から形成されている。
＜ＬＤＭＯＳＦＥＴのデバイス構造＞
次に、電力増幅器ＰＡの増幅部ＦＡＭＰ、増幅部ＳＡＭＰおよび増幅部ＴＡＭＰを構成するＬＤＭＯＳＦＥＴのデバイス構造について図面を参照しながら説明する。
図３は、ＬＤＭＯＳＦＥＴの断面構造を示す断面図である。図３において、ｐ＋型のシリコン単結晶からなる半導体基板１Ｓ上には、ｐ−型の半導体層からなるエピタキシャル層ＥＰＩが形成されている、そして、半導体基板１Ｓには、溝ＤＴが形成されており、この溝ＤＴには、例えばｐ型ポリシリコン膜が埋め込まれてｐ型打ち抜き層ＰＬが形成されている。さらに、半導体基板１Ｓの表面には、ｐ型ウェルＰＷＬが形成されている。
次に、半導体基板１Ｓの表面には、ゲート絶縁膜ＧＯＸが形成されており、このゲート絶縁膜ＧＯＸ上にゲート電極Ｇおよびキャップ絶縁膜ＣＡＰが形成されている。ゲート絶縁膜ＧＯＸは、例えば、薄い酸化シリコン膜などからなり、ゲート電極Ｇはポリシリコン膜から形成されている。そして、ゲート電極Ｇに整合して、ｎ−型オフセットドレイン領域ＯＤＲ１が形成されるとともに、ｎ−型ソース領域ＳＲ１が形成されている。ｎ−型ソース領域ＳＲ１に隣接するようにｐ型ハロー領域ＨＡＬＯが形成されている。
ゲート電極Ｇの両側の側壁には、サイドウォールＳＷが形成されており、このサイドウォールＳＷに整合して、ｎ型オフセットドレイン領域ＯＤＲ２およびｎ＋型ドレイン領域ＤＲが形成されている。同様に、ｎ−型ソース領域ＳＲ１の外側には、サイドウォールＳＷに整合して、ｎ＋型ソース領域ＳＲ２が形成されている。そして、ｎ＋型ソース領域ＳＲ２の外側にｐ＋型半導体領域ＰＲ１が形成されている。
このように構成されたＬＤＭＯＳＦＥＴ上には、窒化シリコン膜ＳＮおよび酸化シリコン膜の積層膜からなる層間絶縁膜ＩＬ１が形成されており、この層間絶縁膜ＩＬ１を貫通するコンタクトホールＣＮＴ１が形成されている。コンタクトホールＣＮＴ１には、例えばバリア膜とタングステン膜からなるプラグＰＬＧ１が埋め込まれている。
プラグＰＬＧ１を形成した層間絶縁膜ＩＬ１上には、例えばアルミニウム膜からなる第１層配線Ｌ１が形成され、この第１層配線Ｌ１を覆うように酸化シリコン膜からなる層間絶縁膜ＩＬ２が形成されている。この層間絶縁膜ＩＬ２には、第１層配線Ｌ１へ貫通する接続孔ＣＮＴ２が形成されており、この接続孔ＣＮＴ２にプラグＰＬＧ２が埋め込まれている。そして、プラグＰＬＧ２を形成した層間絶縁膜ＩＬ２上には、第２層配線Ｌ２が形成されている。この第２層配線Ｌ２より上層には、必要に応じて他の配線層や層間絶縁膜が形成されるが、図３では省略する。なお、図３に示すＬＤＭＯＳＦＥＴが複数個並列に接続されて、例えば、図２に示す増幅部ＦＡＭＰ、増幅部ＳＡＭＰおよび増幅部ＴＡＭＰが形成される。
＜送信フィルタおよび受信フィルタの構成＞
続いて、送信フィルタおよび受信フィルタの構成について説明する。本実施の形態１では、図１に示す送信フィルタＴＸＦおよび受信フィルタＲＸＦを薄膜圧電バルク波共振器から構成している。以下に、この薄膜圧電バルク波共振器について説明する。
図４は、薄膜圧電バルク波共振器の模式的な構成を示す図である。図４において、薄膜圧電バルク波共振器は、例えば、薄膜形成装置で形成した圧電層ＰＺＬと、この圧電層ＰＺＬを挟むように存在する上部電極ＵＰＥおよび下部電極ＢＴＥとを有している。このとき、例えば、圧電層ＰＺＬは、窒化アルミニウム（ＡｌＮ）膜から構成され、上部電極ＵＰＥおよび下部電極ＢＴＥは、モリブデン（Ｍｏ）膜から構成される。
ここで、圧電層ＰＺＬは、厚さ方向に分極しており、上部電極ＵＰＥと下部電極ＢＴＥとの間に印加される交流電圧によって、圧電層ＰＺＬの分極方向が変化する。例えば、図５に示すように、半導体基板１Ｓ上に設けられた薄膜圧電バルク波共振器において、上部電極ＵＰＥに正電位が印加され、下部電極ＢＴＥに負電位が印加されると、圧電層ＰＺＬの分極方向は下向きとなる。一方、上部電極ＵＰＥに負電位が印加され、下部電極ＢＴＥに正電位が印加されると、圧電層ＰＺＬの分極方向は上向きとなる。このように圧電層ＰＺＬの分極方向は上部電極ＵＰＥと下部電極ＢＴＥに印加される電圧の極性によって変化する。したがって、上部電極ＵＰＥと下部電極ＢＴＥの間に交流電圧を印加すると、圧電層ＰＺＬの分極方向が上下方向に変化することになる。
このとき、圧電層ＰＺＬは、分極方向によって圧電層ＰＺＬの厚さが変化するという特徴がある。つまり、上部電極ＵＰＥと下部電極ＢＴＥの間に交流電圧を印加すると、圧電層ＰＺＬの分極方向が変化し、これによって、圧電層ＰＺＬの厚さ方向の膜厚が変化する。このことは、上部電極ＵＰＥと下部電極ＢＴＥの間に交流電圧が印加されると、圧電層ＰＺＬの分極方向が上下反転する結果、圧電層ＰＺＬが厚さ方向に伸縮し、この圧電層ＰＺＬの厚さ方向の伸縮によって弾性波が生じることを意味している。薄膜圧電バルク波共振器では、この弾性波による共振振動を利用している。
具体的に、薄膜圧電バルク波共振器の周波数特性の一例について説明する。図６は、薄膜圧電バルク波共振器の周波数特性を示すグラフである。図６において、横軸は周波数（ＭＨｚ）を示しており、縦軸は抵抗（Ω）（インピーダンス）を示している。図６に示すように、薄膜圧電バルク波共振器では、例えば、２０６０ＭＨｚ付近に共振点が存在し、２０９０ＭＨｚ付近に***振点が存在することがわかる。この図６に示すように、薄膜圧電バルク波共振器では、共振点近傍で抵抗が著しく低下する一方、***振点近傍で抵抗が著しく大きくなることがわかる。このことは、薄膜圧電バルク波共振器において、共振点付近での抵抗が小さくなることから、共振点付近の周波数振動は薄膜圧電バルク波共振器を通過しやすくなる一方、***振点付近での抵抗が大きくなることから、***振点付近の周波数振動は薄膜圧電バルク波共振器で減衰して通過しにくくなることを意味している。つまり、薄膜圧電バルク波共振器では、共振点付近の周波数振動を通過させる一方、***振点付近の周波数振動を遮断するというフィルタ特性を有していることがわかる。したがって、薄膜圧電バルク波共振器は、バンドパスフィルタである送信フィルタＴＸＦあるいは受信フィルタＲＸＦに使用することができることがわかる。
以下では、上述した薄膜圧電バルク波共振器を利用した送信フィルタＴＸＦあるいは受信フィルタＲＸＦの構成について説明する。なお、送信フィルタＴＸＦと受信フィルタＲＸＦの構成はほぼ同様であるため、送信フィルタＴＸＦを例に挙げて説明する。
図７は、送信フィルタＴＸＦの構成を示す図である。図７に示すように、送信フィルタＴＸＦは、アンテナ端子ＡＮＴ（ＯＵＴ）と送信端子ＴＸとの間に設けられている。具体的に、送信フィルタＴＸＦは、アンテナ端子ＡＮＴ（ＯＵＴ）と送信端子ＴＸとの間に直列接続された３つの薄膜圧電バルク波共振器ＢＡＷ１〜ＢＡＷ３と、３つの薄膜圧電バルク波共振器ＢＡＷ１〜ＢＡＷ３のそれぞれのノードとグランド（ＧＮＤ）との間に接続された４つの薄膜圧電バルク波共振器ＢＡＷ４〜ＢＡＷ７から構成されている。このように送信フィルタＴＸＦにおいて、アンテナ端子ＡＮＴ（ＯＵＴ）と送信端子ＴＸの間に直列接続された薄膜圧電バルク波共振器ＢＡＷ１〜ＢＡＷ３と、薄膜圧電バルク波共振器ＢＡＷ１〜ＢＡＷ３のそれぞれのノードとグランド（ＧＮＤ）との間に接続された薄膜圧電バルク波共振器ＢＡＷ４〜ＢＡＷ７を設ける理由について説明する。
図８は、アンテナ端子ＡＮＴ（ＯＵＴ）と送信端子ＴＸの間に直列接続された薄膜圧電バルク波共振器ＢＡＷ１〜ＢＡＷ３の周波数特性と、薄膜圧電バルク波共振器ＢＡＷ１〜ＢＡＷ３のそれぞれのノードとグランド（ＧＮＤ）との間に接続された薄膜圧電バルク波共振器ＢＡＷ４〜ＢＡＷ７の周波数特性を示すグラフである。図８において、横軸は周波数（ＭＨｚ）を示しており、縦軸は抵抗（Ω）（インピーダンス）を示している。
まず、図８において、例えば、実線で示す曲線がアンテナ端子ＡＮＴ（ＯＵＴ）と送信端子ＴＸの間に直列接続された薄膜圧電バルク波共振器ＢＡＷ１〜ＢＡＷ３の周波数特性を示しており、破線で示す曲線が薄膜圧電バルク波共振器ＢＡＷ１〜ＢＡＷ３のそれぞれのノードとグランド（ＧＮＤ）との間に接続された薄膜圧電バルク波共振器ＢＡＷ４〜ＢＡＷ７の周波数特性を示している。このとき、図８に示すように、実線で示す曲線の共振点に対応する周波数に破線で示す曲線の***振点が存在し、実線で示す曲線の***振点に対応する周波数に破線で示す曲線の共振点が存在していることがわかる。つまり、アンテナ端子ＡＮＴ（ＯＵＴ）と送信端子ＴＸの間に直列接続された薄膜圧電バルク波共振器ＢＡＷ１〜ＢＡＷ３の周波数特性（実線）と、薄膜圧電バルク波共振器ＢＡＷ１〜ＢＡＷ３のそれぞれのノードとグランド（ＧＮＤ）との間に接続された薄膜圧電バルク波共振器ＢＡＷ４〜ＢＡＷ７の周波数特性（破線）が逆になっていることがわかる。これは、薄膜圧電バルク波共振器ＢＡＷ１〜ＢＡＷ３がアンテナ端子ＡＮＴ（ＯＵＴ）と送信端子ＴＸとの間に直列接続されているのに対し、薄膜圧電バルク波共振器ＢＡＷ４〜ＢＡＷ７が薄膜圧電バルク波共振器ＢＡＷ１〜ＢＡＷ３のそれぞれのノードとグランド（ＧＮＤ）との間に接続されていることに起因する。すなわち、図８に示すように、薄膜圧電バルク波共振器の接続位置を変えることにより、薄膜圧電バルク波共振器の周波数特性を変えることができるのである。
そして、さらに、薄膜圧電バルク波共振器を構成する圧電層ＰＺＬと上部電極ＵＰＥと下部電極ＢＴＥの総膜厚を変えることにより（実際には、上部電極ＵＰＥの一部上に設けたシャント電極の膜厚を変えることが多い）、共振点を変化させることができる。したがって、例えば、薄膜圧電バルク波共振器ＢＡＷ１〜ＢＡＷ３を構成する圧電層ＰＺＬと上部電極ＵＰＥと下部電極ＢＴＥの総膜厚と、薄膜圧電バルク波共振器ＢＡＷ４〜ＢＡＷ７を構成する圧電層ＰＺＬと上部電極ＵＰＥと下部電極ＢＴＥの総膜厚とを変えることにより、図８の実線で示す曲線の共振点と、破線で示す曲線の共振点との間隔を任意に調整することができる。この結果、図７に示す送信フィルタＴＸＦの周波数特性は、図８の実線で示す曲線と破線で示す曲線の総和となるため、例えば、図９に示すような周波数特性となる。
図９は、図７に示す送信フィルタＴＸＦの周波数特性の一例を示すグラフである。図９において、横軸は周波数（ＭＨｚ）を示しており、縦軸は送信フィルタＴＸＦを通過する信号の減衰量（ｄＢ）を示している。図９に示すように、例えば、周波数Ａ１〜周波数Ａ２の間の信号を通過させ、かつ、その他の周波数帯域の信号を減衰させるという周波数特性を有する送信フィルタＴＸＦを得ることができる。つまり、送信フィルタＴＸＦを図７に示すような構成とすることにより、図９に示すような周波数特性を有するバンドパスフィルタを構成することができるのである。具体的に、図７に示すように、まず、アンテナ端子ＡＮＴ（ＯＵＴ）と送信端子ＴＸとの間に直列接続される薄膜圧電バルク波共振器ＢＡＷ１〜ＢＡＷ３と、薄膜圧電バルク波共振器ＢＡＷ１〜ＢＡＷ３のそれぞれのノードとグランド（ＧＮＤ）との間に接続された薄膜圧電バルク波共振器ＢＡＷ４〜ＢＡＷ７とを設けることにより、図７に示す送信フィルタＴＸＦの周波数特性は、図８の実線と破線で示された曲線の総和となる。これにより、通過域と阻止域を有するバンドパスフィルタを形成することができる。そして、さらに、例えば、薄膜圧電バルク波共振器ＢＡＷ１〜ＢＡＷ３を構成する圧電層ＰＺＬと上部電極ＵＰＥと下部電極ＢＴＥの総膜厚と、薄膜圧電バルク波共振器ＢＡＷ４〜ＢＡＷ７を構成する圧電層ＰＺＬと上部電極ＵＰＥと下部電極ＢＴＥの総膜厚とを変えることにより、図８の実線で示す曲線の共振点と、破線で示す曲線の共振点との間隔を任意に調整することができ、この結果、送信周波数帯域を通過帯域とするバンドパスフィルタを得ることができるのである。以上のようにして、複数の薄膜圧電バルク波共振器から送信フィルタＴＸＦを構成できることがわかる。
なお、受信フィルタＲＸＦも上述した送信フィルタＴＸＦと同様の構成をしている。すなわち、受信フィルタＲＸＦもアンテナ端子ＡＮＴ（ＯＵＴ）と受信端子ＲＸとの間に直列接続される薄膜圧電バルク波共振器ＢＡＷ１〜ＢＡＷ３と、薄膜圧電バルク波共振器ＢＡＷ１〜ＢＡＷ３のそれぞれのノードとグランド（ＧＮＤ）との間に接続された薄膜圧電バルク波共振器ＢＡＷ４〜ＢＡＷ７から構成される。ただし、受信フィルタＲＸＦでは、薄膜圧電バルク波共振器ＢＡＷ１〜ＢＡＷ３や薄膜圧電バルク波共振器ＢＡＷ４〜ＢＡＷ７の共振点が送信フィルタＴＸＦと異なるように構成されている。これにより、受信周波数帯域を通過帯域とするバンドパスフィルタを得ることができる。
＜薄膜圧電バルク波共振器のデバイス構造＞
次に、上述した送信フィルタＴＸＦや受信フィルタＲＸＦを構成する薄膜圧電バルク波共振器のデバイス構造について説明する。薄膜圧電バルク波共振器には様々な種類のデバイス構造が提案されており、例えば、弾性波を圧電層ＰＺＬ内に封じ込める方法によって分類されている。具体的には、薄膜圧電バルク波共振器には、ＦＢＡＲ（Film Bulk Acoustic wave Resonator）型共振器と、ＳＭＲ（Solidly Mounted Resonator）型共振器がある。
まず、ＦＢＡＲ型共振器のデバイス構造について説明する。図１０は、ＦＢＡＲ型共振器のデバイス構造を示す断面図である。図１０において、半導体基板１Ｓ上に、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬＮが形成されており、この層間絶縁膜ＩＬＮ上にＦＢＡＲ型共振器が形成されている。このＦＢＡＲ型共振器においては、層間絶縁膜ＩＬＮに形成された空洞部ＣＡＶが形成されている。そして、この空洞部ＣＡＶ上に、例えば、窒化アルミニウム膜からなるシード層ＳＤＬが形成されており、このシード層ＳＤＬ上に、例えば、モリブデン膜からなる下部電極ＢＴＥが形成されている。そして、この下部電極ＢＴＥ上に、例えば、窒化アルミニウム膜からなる圧電層ＰＺＬが形成され、この圧電層ＰＺＬ上に、例えば、モリブデン膜からなる上部電極ＵＰＥが形成されている。
このように構成されているＦＢＡＲ型共振器においては、圧電層ＰＺＬ内に弾性波を封じ込めるため、音響絶縁部が設けられている。すなわち、固体と気体の界面は、効率の良い音響絶縁部として機能するため、ＦＢＡＲ型共振器では、図１０に示すように、上部電極ＵＰＥの上部に空間を設けるとともに、下部電極ＢＴＥ（詳細にはシード層ＳＤＬ）の下層に空洞部ＣＡＶを設けている。つまり、ＦＢＡＲ型共振器においては、圧電層ＰＺＬ内に弾性波を封じ込めるための音響絶縁部として空洞部ＣＡＶを使用している。この空洞部ＣＡＶは、音響絶縁部として優れた性質を有していることから、ＦＢＡＲ型共振器では、共振の良さを示すＱ値の鋭い周波数特性が得られるという利点がある。
さらに、ＦＢＡＲ型共振器に設けられているシード層ＳＤＬは、圧電層ＰＺＬの結晶配向性を向上させる機能を有している。具体的に、シード層ＳＤＬは、圧電層ＰＺＬの結晶をＣ軸配向させる機能を有し、圧電層ＰＺＬがＣ軸配向することにより、Ｑ値を鋭くすることができる。
続いて、ＳＭＲ型共振器のデバイス構造について説明する。図１１は、ＳＭＲ型共振器のデバイス構造を示す断面図である。図１１において、半導体基板１Ｓ上に、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬＮが形成されており、この層間絶縁膜ＩＬＮ上にＳＭＲ型共振器が形成されている。このＳＭＲ型共振器においては、層間絶縁膜ＩＬＮに形成された溝ＤＩＴに音響ミラー層が形成されている。そして、この音響ミラー層上に、例えば、窒化アルミニウム膜からなるシード層ＳＤＬが形成されており、このシード層ＳＤＬ上に、例えば、モリブデン膜からなる下部電極ＢＴＥが形成されている。そして、この下部電極ＢＴＥ上に、例えば、窒化アルミニウム膜からなる圧電層ＰＺＬが形成され、この圧電層ＰＺＬ上に、例えば、モリブデン膜からなる上部電極ＵＰＥが形成されている。
このように構成されているＳＭＲ型共振器においては、圧電層ＰＺＬ内に弾性波を封じ込めるため、音響絶縁部としての音響ミラー層が設けられている。この音響ミラー層は、圧電層ＰＺＬで生じた弾性波を反射する機能を有し、この音響ミラー層で弾性波を反射させることにより、弾性波を圧電層ＰＺＬ内に封じ込めることができる。音響ミラー層は、例えば、図１１に示すように、層間絶縁膜ＩＬＮに形成された溝ＤＩＴの内部に低音響インピーダンス膜ＬＩＮＰとしての酸化シリコン膜と、高音響インピーダンス膜ＨＩＮＰとしてのタングステン膜を交互に積層することにより形成される。この低音響インピーダンス膜ＬＩＮＰと高音響インピーダンス膜ＨＩＮＰを交互に形成した音響ミラー層によって弾性波を反射させることができる。このようにＳＭＲ型共振器では、音響絶縁部として音響ミラー層を使用しているが、この音響ミラー層からなる音響絶縁部は、上述したＦＢＡＲ型共振器で使用している空洞部ＣＡＶからなる音響絶縁部よりも特性が良くない。すなわち、音響ミラー層からなる音響絶縁部では、弾性波の反射時に多少の損失が発生することから、Ｑ値の鋭さや挿入損失などの特性が低下する。したがって、ＳＭＲ型共振器は、Ｑ値の鋭さの点で、ＦＢＡＲ型共振器よりも劣ることになる。一方、ＳＭＲ型共振器では、音響絶縁部として空洞部ＣＡＶを使用していないため、ＦＢＡＲ型共振器に比べて機械的強度が高くなる利点を有している。
以上のように、薄膜圧電バルク波共振器は、大別して、ＦＢＡＲ型共振器とＳＭＲ型共振器が存在する。本実施の形態で使用する薄膜圧電バルク波共振器は、ＦＢＡＲ型共振器とＳＭＲ型共振器のいずれも適用することができるが、特に、以下の記載では、ＦＢＡＲ型共振器を例に挙げて説明することにする。
＜薄膜圧電バルク波共振器の利点＞
上述した薄膜圧電バルク波共振器は、圧電層ＰＺＬ自体の共振振動を利用するものであるため、圧電層ＰＺＬを形成する基板自体を圧電基板にする必要はなく、様々な基板上に形成することができる。このことから、薄膜圧電バルク波共振器は、例えば、シリコンからなる半導体基板１Ｓ上に形成することができる。したがって、送信フィルタＴＸＦや受信フィルタＲＸＦに薄膜圧電バルク波共振器を使用することにより、電力増幅器ＰＡと送信フィルタＴＸＦおよび受信フィルタＲＸＦとを同一の半導体基板１Ｓ上に形成できる利点がある。つまり、電力増幅器ＰＡを構成する増幅用トランジスタと、送信フィルタＴＸＦや受信フィルタＲＸＦを構成する薄膜圧電バルク波共振器を同一の半導体基板１Ｓに形成できることから、携帯電話機のさらなる多機能化と小型軽量化に向けて、携帯電話機を構成する部品の集積化を推進できる利点がある。
＜集積化にあたっての課題の検討＞
ところが、電力増幅器ＰＡと送信フィルタＴＸＦおよび受信フィルタＲＸＦとを同一の半導体基板１Ｓに形成する場合、電力増幅器ＰＡからの発熱の影響が送信フィルタＴＸＦや受信フィルタＲＸＦに及ぶことが懸念される。すなわち、送信フィルタＴＸＦや受信フィルタＲＸＦを構成する薄膜圧電バルク波共振器の共振周波数は温度依存性を有しているので、電力増幅器ＰＡからの熱が薄膜圧電バルク波共振器にまで伝わると、薄膜圧電バルク波共振器の共振周波数が設計値からずれてしまう。
具体的に、薄膜圧電バルク波共振器の共振周波数の温度特性について説明する。図１２は、薄膜圧電バルク波共振器の共振周波数の温度特性を示すグラフである。図１２において、横軸は温度（℃）を示しており、縦軸は共振周波数のずれ量（ｐｐｍ）を示している。まず、図１２に示すように、温度が２０℃（常温）のときに共振周波数のずれ量が０となっており、薄膜圧電バルク波共振器の共振周波数が設計値どおりになっていることがわかる。そして、温度が２０℃から上昇するにしたがって、共振周波数のずれ量が大きくなることがわかる。このことは、薄膜圧電バルク波共振器の温度が上昇すると、共振周波数が設計値からずれる結果、薄膜圧電バルク波共振器から構成される送信フィルタＴＸＦや受信フィルタＲＸＦのフィルタ特性が劣化してしまうことを意味している。したがって、送信フィルタＴＸＦや受信フィルタＲＸＦのフィルタ特性を維持するためには、薄膜圧電バルク波共振器の温度上昇を抑制する必要があることがわかる。
特に、移動体通信システムにおける伝送容量の増加や伝送速度の高速化に伴い、携帯電話機で取り扱う電力が大きくなってきており、電力増幅器ＰＡからの発熱量は増加する傾向にある。このことから、送信フィルタＴＸＦや受信フィルタＲＸＦと電力増幅器ＰＡを同一の半導体基板１Ｓに搭載する場合、電力増幅器ＰＡからの発熱が送信フィルタＴＸＦや受信フィルタＲＸＦに伝わることをできるだけ抑制し、送信フィルタＴＸＦや受信フィルタＲＸＦのフィルタ特性（電気的特性）に与える影響を抑制する必要があることがわかる。
そこで、本実施の形態１では、例えば、携帯電話機に代表される移動体通信機器において、送信フィルタや受信フィルタを電力増幅器と同一の半導体基板に形成する場合に、電力増幅器からの熱が送信フィルタや受信フィルタに及ぼす影響をできるだけ低減して、送信フィルタや受信フィルタのフィルタ特性（電気的特性）を維持できる工夫を施している。以下に、この工夫を施した本実施の形態１における技術的思想について説明する。
＜本実施の形態１における半導体装置のデバイス構造＞
図１３は、本実施の形態１における半導体装置の構成を示す断面図である。図１３では、半導体基板１Ｓの領域ＡＲ１と領域ＡＲ２に形成されている構造が図示されている。領域ＡＲ１は、電力増幅器ＰＡを構成するＬＤＭＯＳＦＥＴが形成されている領域であり、領域ＡＲ２は、送信フィルタＴＸＦや受信フィルタＲＸＦを構成する薄膜圧電バルク波共振器ＢＡＷが形成されている領域である。つまり、本実施の形態１では、同一の半導体基板１Ｓ上にＬＤＭＯＳＦＥＴと薄膜圧電バルク波共振器ＢＡＷが形成されている。
まず、半導体基板１Ｓの領域ＡＲ１に形成されている構造について、図１３を参照しながら説明する。図１３において、半導体基板１Ｓの領域ＡＲ１には、例えば、図３に示す構造を有するＬＤＭＯＳＦＥＴが形成されており、このＬＤＭＯＳＦＥＴ上に、例えば、酸化シリコン膜からなる層間絶縁膜が形成されている。そして、層間絶縁膜上に、例えば、アルミニウム膜からなる複数の配線層が形成され、この配線層上に、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬＮが形成されている。この層間絶縁膜ＩＬＮの表面には、パッドＰＤが形成されている。パッドＰＤは、外部接続端子として機能し、例えば、ボンディングワイヤが接続される。
パッドＰＤが形成された層間絶縁膜ＩＬＮ上には、例えば、窒化シリコン膜からなるパッシベーション膜（表面保護膜）ＰＡＳが形成されている。パッドＰＤ上に形成されているパッシベーション膜ＰＡＳには、開口部が形成され、この開口部からパッドＰＤが露出している。そして、パッシベーション膜ＰＡＳ上には、層間絶縁膜ＩＬＮよりも熱伝導率の高い高熱伝導率膜ＨＣＦが形成されている。この高熱伝導率膜ＨＣＦは、例えば、窒化アルミニウム膜（熱伝導率１５０Ｗ／ｍ・Ｋ）、あるいは、酸化マグネシウム膜（熱伝導率５９Ｗ／ｍ・Ｋ）から構成されている。この高熱伝導率膜ＨＣＦにも開口部が形成されており、この開口部からパッドＰＤが露出するようになっている。さらに、高熱伝導率膜ＨＣＦ上には、例えば、窒化アルミニウム膜からなるシード層ＳＤＬおよび圧電膜ＰＺＦが形成されている。このシード層ＳＤＬおよび圧電膜ＰＺＦにも開口部が形成されており、この開口部からパッドＰＤが露出するようになっている。
続いて、半導体基板１Ｓの領域ＡＲ２に形成されている構造について、図１３を参照しながら説明する。図１３において、半導体基板１Ｓ上には、エピタキシャル層ＥＰＩが形成されており、このエピタキシャル層ＥＰＩ上に、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬ１が形成されている。この層間絶縁膜ＩＬ１上に、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬ２が形成され、この層間絶縁膜ＩＬ２上に、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬＮが形成されている。そして、層間絶縁膜ＩＬＮ上に、例えば、送信フィルタＴＸＦや受信フィルタＲＸＦを構成する薄膜圧電バルク波共振器ＢＡＷが形成されている。
以下に、薄膜圧電バルク波共振器ＢＡＷの構造について説明する。図１３に示すように、領域ＡＲ２において、層間絶縁膜ＩＬＮ上にはパッシベーション膜ＰＡＳが形成されており、このパッシベーション膜ＰＡＳの表面から、下層に形成されている層間絶縁膜ＩＬＮに達する溝ＤＩＴが形成されている。そして、溝ＤＩＴの内壁を含むパッシベーション膜ＰＡＳ上に、層間絶縁膜ＩＬＮよりも熱伝導率の高い高熱伝導率膜ＨＣＦが形成されている。この高熱伝導率膜ＨＣＦは溝ＤＩＴの内壁に沿って形成されており、高熱伝導率膜ＨＣＦによって溝ＤＩＴの内部は埋め込まれていない。すなわち、溝ＤＩＴの内壁に高熱伝導率膜ＨＣＦが形成されているが、溝ＤＩＴの内部は、この高熱伝導率膜ＨＣＦで充填されているのではなく、溝ＤＩＴの内部に空洞部ＣＡＶが形成されている。この溝ＤＩＴの内部に形成された空洞部ＣＡＶが薄膜圧電バルク波共振器の音響絶縁部を構成する。
続いて、溝ＤＩＴに形成された空洞部ＣＡＶ上を覆うように、例えば、窒化アルミニウム膜からなるシード層ＳＤＬが形成されている。このシード層ＳＤＬは、後述する圧電層ＰＺＬの結晶配向性を向上させる機能を有している。具体的に、シード層ＳＤＬは、後述する圧電層ＰＺＬの結晶をＣ軸配向させる機能を有し、圧電層ＰＺＬがＣ軸配向することにより、薄膜圧電バルク波共振器のＱ値を鋭くすることができる。
上述したシード層ＳＤＬ上には下部電極ＢＴＥが形成されている。この下部電極ＢＴＥは、例えば、モリブデン膜（Ｍｏ）、ルテニウム膜（Ｒｕ）、あるいは、タングステン膜（Ｗ）から形成されている。そして、この下部電極ＢＴＥ上に圧電層ＰＺＬが形成されている。この圧電層ＰＺＬは、分極方向によって厚さが変化する圧電材料から構成され、例えば、窒化アルミニウム膜（ＡｌＮ）から形成されている。
圧電層ＰＺＬ上には上部電極ＵＰＥが形成されており、上部電極ＵＰＥの一部上にシャント電極ＳＨＥが形成されている。シャント電極ＳＨＥは薄膜圧電バルク波共振器ＢＡＷの共振周波数を調整するために設けられている電極である。すなわち、薄膜圧電バルク波共振器ＢＡＷの共振周波数は、下部電極ＢＴＥと圧電層ＰＺＬと上部電極ＵＰＥの総膜厚で決定されるが、上部電極ＵＰＥの一部上にシャント電極ＳＨＥを設けることにより、薄膜圧電バルク波共振器ＢＡＷの共振周波数はシャント電極ＳＨＥの膜厚にも依存するようになる。したがって、シャント電極ＳＨＥの膜厚を調整することにより、薄膜圧電バルク波共振器ＢＡＷの共振周波数を、下部電極ＢＴＥと圧電層ＰＺＬと上部電極ＵＰＥの総膜厚で決定される場合の共振周波数からずらすことができ、薄膜圧電バルク波共振器ＢＡＷの共振周波数を調整することができる。
＜本実施の形態１の特徴＞
本実施の形態１における半導体装置は上記のように構成されており、以下に、その特徴点について説明する。本実施の形態１における特徴点は、例えば、図１３に示すように、パッシベーション膜ＰＡＳ上に、層間絶縁膜ＩＬＮよりも熱伝導率の高い高熱伝導率膜ＨＣＦを設けている点にある。つまり、本実施の形態１では、ＬＤＭＯＳＦＥＴが形成されている領域ＡＲ１および薄膜圧電バルク波共振器ＢＡＷが形成されている領域ＡＲ２を含む半導体基板１Ｓの全領域において、パッシベーション膜ＰＡＳ上に高熱伝導率膜ＨＣＦを設けている点に特徴点がある。これにより、主にＬＤＭＯＳＦＥＴで発生した熱が、半導体基板１Ｓの全面に形成されている高熱伝導率膜ＨＣＦによって、効率良く四方八方に放散される。この結果、ＬＤＭＯＳＦＥＴが形成されている領域ＡＲ１の温度を下げることができるため、領域ＡＲ１に形成されているＬＤＭＯＳＦＥＴからの発熱に起因する薄膜圧電バルク波共振器ＢＡＷの温度上昇を抑制できる。したがって、本実施の形態１によれば、例えば、薄膜圧電バルク波共振器ＢＡＷとＬＤＭＯＳＦＥＴとを同一の半導体基板１Ｓに搭載する場合であっても、ＬＤＭＯＳＦＥＴからの発熱による薄膜圧電バルク波共振器ＢＡＷの温度上昇を充分抑制することができ、これによって、薄膜圧電バルク波共振器ＢＡＷから構成される送信フィルタＴＸＦや受信フィルタＲＸＦのフィルタ特性（電気的特性）の劣化を抑制することができる。
例えば、近年では、携帯電話機で取り扱う電力が大きくなってきており、電力増幅器ＰＡからの発熱量は増加する傾向にある。このため、例えば、電力増幅器ＰＡの温度は１００℃程度にもなると考えられる。この場合、何らの熱対策を施さずに、電力増幅器ＰＡを構成するＬＤＭＯＳＦＥＴと、送信フィルタＴＸＦや受信フィルタＲＸＦを構成する薄膜圧電バルク波共振器ＢＡＷとを同一の半導体基板１Ｓに搭載すると、ＬＤＭＯＳＦＥＴからの発熱が薄膜圧電バルク波共振器ＢＡＷに影響を及ぼし、薄膜圧電バルク波共振器ＢＡＷの温度が上昇してしまう。薄膜圧電バルク波共振器ＢＡＷの温度が上昇すると、共振周波数が変化してしまうため、この薄膜圧電バルク波共振器ＢＡＷから構成される送信フィルタＴＸＦや受信フィルタＲＸＦのフィルタ特性が劣化してしまう。このフィルタ特性の劣化とは、例えば、共振周波数が変化することにより、通過域の周波数帯と阻止域の周波数帯が設計値からずれてしまい、設計値どおりの通過域と阻止域を充分に確保できなくなることを意味している。
そこで、本実施の形態１における技術的思想では、例えば、図１３に示すように、ＬＤＭＯＳＦＥＴが形成されている領域ＡＲ１および薄膜圧電バルク波共振器ＢＡＷが形成されている領域ＡＲ２を含む半導体基板１Ｓの全領域において、パッシベーション膜ＰＡＳ上に高熱伝導率膜ＨＣＦを設けている。これにより、ＬＤＭＯＳＦＥＴで発生した熱は、領域ＡＲ１に形成されている高熱伝導率膜ＨＣＦに伝わり、この高熱伝導率膜ＨＣＦによって速やかに半導体基板１Ｓの全領域にわたって放散される。さらに、ＬＤＭＯＳＦＥＴが形成されている領域ＡＲ１においては、高熱伝導率膜ＨＣＦ上に、高熱伝導率膜ＨＣＦと同様の材料（例えば、窒化アルミニウム膜）から構成されているシード層ＳＤＬおよび圧電膜ＰＺＦが形成されているため、ＬＤＭＯＳＦＥＴで発生した熱は、これらの膜によっても効率良く熱が放散される。この結果、本実施の形態１によれば、ＬＤＭＯＳＦＥＴが形成されている領域ＡＲ１の温度を下げることができるため、領域ＡＲ１に形成されているＬＤＭＯＳＦＥＴからの発熱に起因して、領域ＡＲ２に形成されている薄膜圧電バルク波共振器ＢＡＷの温度上昇を抑制できるのである。
ここで、本実施の形態１では、薄膜圧電バルク波共振器ＢＡＷとして、ＦＢＡＲ型共振器を挙げているが、もちろん、薄膜圧電バルク波共振器ＢＡＷとして、ＳＭＲ型共振器を使用する場合にも、本実施の形態１における技術的思想を適用することができる。ただし、薄膜圧電バルク波共振器ＢＡＷの温度上昇を効果的に抑制する観点からは、ＬＤＭＯＳＦＥＴと同一の半導体基板１Ｓ上に搭載する薄膜圧電バルク波共振器ＢＡＷとしては、ＳＭＲ型共振器よりもＦＢＡＲ型共振器を使用することが望ましい。
なぜなら、例えば、図１３に示すように、ＦＢＡＲ型共振器は、音響絶縁部として、溝ＤＩＴの内部に形成された空洞部ＣＡＶを使用しているため、高熱伝導率膜ＨＣＦからＦＢＡＲ型共振器への熱伝導が、熱伝導率の低い空洞部ＣＡＶによって抑制されるからである。つまり、本実施の形態１では、高熱伝導率膜ＨＣＦを設けるとともに、ＬＤＭＯＳＦＥＴと同一の半導体基板１Ｓ上に搭載する薄膜圧電バルク波共振器ＢＡＷとして、ＦＢＡＲ型共振器を使用することにより、薄膜圧電バルク波共振器ＢＡＷの温度上昇を効果的に抑制することができる。すなわち、半導体基板１Ｓの全領域において、パッシベーション膜ＰＡＳ上に高熱伝導率膜ＨＣＦを設けることにより、ＬＤＭＯＳＦＥＴで発生した熱は、高熱伝導率膜ＨＣＦから四方八方に伝わり効率的に放散されることにより、ＬＤＭＯＳＦＥＴが形成されている領域ＡＲ１自体の温度上昇を抑制できる。このとき、薄膜圧電バルク波共振器ＢＡＷの下層に形成されている高熱伝導率膜ＨＣＦにも一部の熱が伝わるが、音響絶縁部が熱伝導率の低い空洞部ＣＡＶから形成されているＦＢＡＲ型共振器を薄膜圧電バルク波共振器ＢＡＷとして使用することにより、薄膜圧電バルク波共振器ＢＡＷの温度上昇を効果的に抑制することができるのである。
＜本実施の形態１における半導体装置の製造方法＞
次に、本実施の形態１における半導体装置の製造方法について、図面を参照しながら説明する。まず、図１４に示すように、通常の半導体製造技術を使用することにより、半導体基板１Ｓ上にエピタキシャル層ＥＰＩを形成した後、半導体基板１Ｓの領域ＡＲ１にＬＤＭＯＳＦＥＴを形成する。そして、ＬＤＭＯＳＦＥＴを形成した領域ＡＲ１および薄膜圧電バルク波共振器ＢＡＷを形成する領域ＡＲ２を含む半導体基板１Ｓの主面の全面に、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬ１を形成し、領域ＡＲ１に形成されている層間絶縁膜ＩＬ１にＬＤＭＯＳＦＥＴと電気的に接続されるプラグを形成する。その後、領域ＡＲ１に形成されている層間絶縁膜ＩＬ１上に、例えば、アルミニウム膜からなる第１層配線を形成した後、領域ＡＲ１および領域ＡＲ２を含む半導体基板１Ｓの主面の全面に形成されている層間絶縁膜ＩＬ１上に、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬ２を形成する。次に、領域ＡＲ１に形成されている層間絶縁膜ＩＬ２にプラグを形成した後、領域ＡＲ１に形成されている層間絶縁膜ＩＬ２上に、例えば、アルミニウム膜からなる第２層配線を形成する。そして、領域ＡＲ１および領域ＡＲ２を含む半導体基板１Ｓの主面の全面に形成されている層間絶縁膜ＩＬ２上に、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬＮを形成する。続いて、領域ＡＲ１に形成されている層間絶縁膜ＩＬＮにパッドＰＤを形成した後、領域ＡＲ１および領域ＡＲ２を含む半導体基板１Ｓの主面の全面に、例えば、窒化シリコン膜からなるパッシベーション膜ＰＡＳを形成する。
その後、図１５に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、領域ＡＲ２に形成されているパッシベーション膜ＰＡＳから下層に形成されている層間絶縁膜ＩＬＮに達する複数の溝ＤＩＴを形成する。
次に、図１６に示すように、複数の溝ＤＩＴを形成したパッシベーション膜ＰＡＳ上に、層間絶縁膜ＩＬＮよりも熱伝導率の高い高熱伝導率膜ＨＣＦを形成する。具体的には、複数の溝ＤＩＴを形成した領域ＡＲ２のパッシベーション膜ＰＡＳから領域ＡＲ１に形成されているパッシベーション膜ＰＡＳを含む半導体基板１Ｓの主面の全面に高熱伝導率膜ＨＣＦを形成する。このとき、溝ＤＩＴの内壁に沿って高熱伝導率膜ＨＣＦが形成される。この高熱伝導率膜ＨＣＦは、例えば、窒化アルミニウム膜や酸化マグネシウム膜などの熱伝導率の良好な膜から形成されており、例えば、スパッタリング法を使用することにより形成することができる。特に、高熱伝導率膜ＨＣＦを窒化アルミニウム膜から形成される場合は、窒素を含む雰囲気中でターゲットをアルミニウムとした反応性スパッタリング法により、窒化アルミニウム膜を形成することができる。
続いて、図１７に示すように、領域ＡＲ２に形成された溝ＤＩＴ内を含む高熱伝導率膜ＨＣＦ上に犠牲層を形成した後、高熱伝導率膜ＨＣＦ上に形成されている不要な犠牲層を、例えば、化学的機械的研磨法（ＣＭＰ：Chemical Mechanical Polishing）除去する。これにより、溝ＤＩＴの内部にだけ犠牲層ＳＣＬを埋め込むことができる。具体的に、この犠牲層ＳＣＬは、例えば、酸化シリコン膜から形成されている。
その後、図１８に示すように、犠牲層ＳＣＬで埋め込まれた溝ＤＩＴ上を含む高熱伝導率膜ＨＣＦ上にシード層ＳＤＬを形成し、このシード層ＳＤＬ上に導体膜ＣＦ１を形成する。シード層ＳＤＬは、例えば、窒化アルミニウム膜から形成され、例えば、スパッタリング法を使用することにより形成することができる。また、導体膜ＣＦ１は、例えば、モリブデン膜（Ｍｏ）から形成されており、例えば、スパッタリング法を使用することにより形成することができる。
次に、図１９に示すように、フォトリソグラフィ技術およびエッチング技術を使用して導体膜ＣＦ１を加工することにより、領域ＡＲ２に下部電極ＢＴＥを形成する。そして、図２０に示すように、領域ＡＲ１から領域ＡＲ２にわたる半導体基板１Ｓの主面の全面に圧電膜ＰＺＦを形成し、この圧電膜ＰＺＦ上に導体膜ＣＦ２を形成する。具体的に、圧電膜ＰＺＦは、例えば、窒化アルミニウム膜から形成され、例えば、スパッタリング法を使用することにより形成することができる。また、導体膜ＣＦ２は、例えば、モリブデン膜（Ｍｏ）から形成されており、例えば、スパッタリング法を使用することにより形成することができる。
続いて、図２１に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、導体膜ＣＦ２、圧電膜ＰＺＦを加工することにより、領域ＡＲ２に、導体膜ＣＦ２からなる上部電極ＵＰＥを形成し、圧電膜ＰＺＦからなる圧電層ＰＺＬを形成する。さらに、導体膜からなるシャント電極ＳＨＥを形成する。また、領域ＡＲ１については導体膜ＣＦ２を除去することで表面に圧電膜ＰＺＦを露出させ、領域ＡＲ２の圧電膜ＰＺＦを加工する工程にて、領域ＡＲ１のパッドＰＤを開口する領域においても圧電膜ＰＺＦを除去する。なお、領域ＡＲ１のシード層ＳＤＬおよび圧電膜ＰＺＦは高熱伝導率膜ＨＣＦと同様の機能を有する。
その後、図２２に示すように、領域ＡＲ２に形成されている溝ＤＩＴに埋め込まれている犠牲層ＳＣＬを除去して空洞部ＣＡＶを形成する。このとき、犠牲層ＳＣＬは酸化シリコン膜から形成されているとともに、溝ＤＩＴが形成されている層間絶縁膜ＩＬＮも酸化シリコン膜から形成されている。したがって、単に、犠牲層ＳＣＬをエッチングで除去しようとすると、層間絶縁膜ＩＬＮもエッチングされることになる。
しかし、本実施の形態１では、溝ＤＩＴの内壁に、例えば、窒化アルミニウム膜から形成されている高熱伝導率膜ＨＣＦが形成されている。この高熱伝導率膜ＨＣＦは、上述したように、ＬＤＭＯＳＦＥＴで発生した熱を効率良く四方八方に放散させるために設けられているが、さらに、犠牲層ＳＣＬをエッチングする際のエッチングストッパとしても機能する。すなわち、本実施の形態１においては、層間絶縁膜ＩＬＮに形成された溝ＤＩＴの内壁に高熱伝導率膜ＨＣＦが形成されており、この高熱伝導率ＨＣＦを介して溝ＤＩＴを埋め込むように犠牲層ＳＣＬが形成されている。そして、犠牲層ＳＣＬは、酸化シリコン膜から形成される一方、高熱伝導率膜ＨＣＦは、酸化シリコン膜とのエッチング選択比の高い窒化アルミニウム膜から形成されている。このため、犠牲層ＳＣＬをエッチングする際、溝ＤＩＴの内壁に形成されている高熱伝導率膜ＨＣＦがエッチングストッパとなり、犠牲層ＳＣＬと同じ酸化シリコン膜から形成されている層間絶縁膜ＩＬＮがエッチングされることを防止できる。つまり、本実施の形態１において、高熱伝導率膜ＨＣＦは、犠牲層ＳＣＬを除去する際のエッチングストッパとして機能し、犠牲層ＳＣＬをエッチングする際に層間絶縁膜ＩＬＮを保護することができる。具体的に、犠牲層ＳＣＬを構成する酸化シリコン膜をエッチングする際には、例えば、バッファードフッ酸が使用される。
ここで、犠牲層ＳＣＬを層間絶縁膜ＩＬＮと異なる材料から構成することも考えられるが、犠牲層ＳＣＬを層間絶縁膜ＩＬＮと同じ酸化シリコン膜から形成するのは、以下に示す理由による。すなわち、溝ＤＩＴの大きさは、比較的大面積であり、かつ、溝ＤＩＴの上部には薄膜圧電バルク波共振器が形成されている。このことから、溝ＤＩＴに埋め込まれた犠牲層ＳＣＬを除去するのは、薄膜圧電バルク波共振器が形成されていない領域にはみ出した溝ＤＩＴの部分から犠牲層ＳＣＬをエッチングする必要がある。この場合、薄膜圧電バルク波共振器が形成されていない領域にはみ出した溝ＤＩＴの部分は小さいため、その部分から溝ＤＩＴの内部全体をエッチングするには、多大な時間がかかる。したがって、エッチング速度が速い材料から犠牲層ＳＣＬを形成することが望ましいのである。この点から、フッ酸によりエッチング速度の速い酸化シリコン膜を犠牲層ＳＣＬと使用しているのである。つまり、比較的大面積である犠牲層ＳＣＬのエッチングを迅速に行なって、半導体装置の製造方法におけるスループット向上と量産性の向上を図る観点から、犠牲層ＳＣＬをフッ酸によって迅速に除去できる酸化シリコン膜から形成しているのである。
この場合、層間絶縁膜ＩＬＮと犠牲層ＳＣＬとは、ともに、酸化シリコン膜から形成されることになるが、本実施の形態１では、溝ＤＩＴの内壁に、例えば、窒化アルミニウム膜から形成されている高熱伝導率膜ＨＣＦが形成されている。したがって、本実施の形態１によれば、犠牲層ＳＣＬをエッチングする際、溝ＤＩＴの内壁に形成されている高熱伝導率膜ＨＣＦがエッチングストッパとなり、犠牲層ＳＣＬと同じ酸化シリコン膜から形成されている層間絶縁膜ＩＬＮがエッチングされることを防止できるのである。
その後、図２３に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、領域ＡＲ１に形成されている高熱伝導率膜ＨＣＦおよびパッシベーション膜ＰＡＳに開口部を形成する。これにより、領域ＡＲ１に形成されているパッドＰＤの表面を露出させる。以上のようにして、本実施の形態１における半導体装置を製造することができる。
＜本実施の形態１における効果＞
本実施の形態１によれば、ＬＤＭＯＳＦＥＴが形成されている領域ＡＲ１および薄膜圧電バルク波共振器ＢＡＷが形成されている領域ＡＲ２を含む半導体基板１Ｓの全領域において、パッシベーション膜ＰＡＳ上に高熱伝導率膜ＨＣＦを設けている。これにより、ＬＤＭＯＳＦＥＴで発生した熱は、領域ＡＲ１に形成されている高熱伝導率膜ＨＣＦに伝わり、この高熱伝導率膜ＨＣＦによって速やかに半導体基板１Ｓの全領域にわたって放散される。この結果、ＬＤＭＯＳＦＥＴが形成されている領域ＡＲ１の温度を下げることができるため、領域ＡＲ１に形成されているＬＤＭＯＳＦＥＴからの発熱に起因して、領域ＡＲ２に形成されている薄膜圧電バルク波共振器ＢＡＷの温度上昇を抑制できる。したがって、本実施の形態１によれば、例えば、薄膜圧電バルク波共振器ＢＡＷとＬＤＭＯＳＦＥＴとを同一の半導体基板１Ｓに搭載する場合であっても、ＬＤＭＯＳＦＥＴからの発熱による薄膜圧電バルク波共振器ＢＡＷの温度上昇を充分抑制することができ、これによって、薄膜圧電バルク波共振器ＢＡＷから構成される送信フィルタＴＸＦや受信フィルタＲＸＦのフィルタ特性（電気的特性）の劣化を抑制することができる。
さらに、本実施の形態１によれば、層間絶縁膜ＩＬＮに形成された溝ＤＩＴの内壁に高熱伝導率膜ＨＣＦが形成されており、この高熱伝導率ＨＣＦを介して溝ＤＩＴを埋め込むように犠牲層ＳＣＬが形成されている。このため、犠牲層ＳＣＬをエッチングする際、溝ＤＩＴの内壁に形成されている高熱伝導率膜ＨＣＦがエッチングストッパとなり、犠牲層ＳＣＬと同じ酸化シリコン膜から形成されている層間絶縁膜ＩＬＮがエッチングされることを防止できる。
（実施の形態２）
本実施の形態２では、高熱伝導率膜ＨＣＦと薄膜圧電バルク波共振器ＢＡＷとの間に、高熱伝導率膜ＨＣＦよりも熱伝導率が低い低熱伝導率膜ＬＣＦを形成する例について、図面を参照しながら説明する。
＜本実施の形態２における半導体装置のデバイス構造＞
図２４は、本実施の形態２における半導体装置のデバイス構造を示す断面図である。図２４では、半導体基板１Ｓの領域ＡＲ１と領域ＡＲ２に形成されている構造が図示されている。領域ＡＲ１は、電力増幅器ＰＡを構成するＬＤＭＯＳＦＥＴが形成されている領域であり、領域ＡＲ２は、送信フィルタＴＸＦや受信フィルタＲＸＦを構成する薄膜圧電バルク波共振器ＢＡＷが形成されている領域である。つまり、本実施の形態２でも、同一の半導体基板１Ｓ上にＬＤＭＯＳＦＥＴと薄膜圧電バルク波共振器ＢＡＷが形成されている。ここで、領域ＡＲ１に形成されているＬＤＭＯＳＦＥＴのデバイス構造は、前記実施の形態１と同様であるため、その説明を省略する。また、領域ＡＲ２に形成されている薄膜圧電バルク波共振器ＢＡＷのデバイス構造も、基本的に前記実施の形態１と同様であるため、主に、前記実施の形態１と異なる点について説明する。
図２４において、本実施の形態２の特徴点は、領域ＡＲ２に形成されているパッシベーション膜ＰＡＳ上に高熱伝導率膜ＨＣＦが形成されており、この高熱伝導率膜ＨＣＦ上に、高熱伝導率膜ＨＣＦよりも熱伝導率の低い低熱伝導率膜ＬＣＦが形成されている点にある。これにより、低熱伝導率膜ＬＣＦ上に形成されている薄膜圧電バルク波共振器ＢＡＷに熱が伝わることを抑制することができる。この結果、本実施の形態２によれば、例えば、薄膜圧電バルク波共振器ＢＡＷとＬＤＭＯＳＦＥＴとを同一の半導体基板１Ｓに搭載する場合であっても、ＬＤＭＯＳＦＥＴからの発熱による薄膜圧電バルク波共振器ＢＡＷの温度上昇を充分抑制することができ、これによって、薄膜圧電バルク波共振器ＢＡＷから構成される送信フィルタＴＸＦや受信フィルタＲＸＦのフィルタ特性（電気的特性）の劣化を抑制することができる。
例えば、本実施の形態２でも、ＬＤＭＯＳＦＥＴが形成されている領域ＡＲ１および薄膜圧電バルク波共振器ＢＡＷが形成されている領域ＡＲ２を含む半導体基板１Ｓの全領域において、パッシベーション膜ＰＡＳ上に高熱伝導率膜ＨＣＦを設けている。これにより、ＬＤＭＯＳＦＥＴで発生した熱は、領域ＡＲ１に形成されている高熱伝導率膜ＨＣＦに伝わり、この高熱伝導率膜ＨＣＦによって速やかに半導体基板１Ｓの全領域にわたって放散される。この結果、ＬＤＭＯＳＦＥＴが形成されている領域ＡＲ１の温度を下げることができるため、領域ＡＲ１に形成されているＬＤＭＯＳＦＥＴからの発熱に起因して、領域ＡＲ２に形成されている薄膜圧電バルク波共振器ＢＡＷの温度上昇を抑制できる。ここで、領域ＡＲ２に形成されている薄膜圧電バルク波共振器ＢＡＷの下層にも高熱伝導率膜ＨＣＦが形成されているため、領域ＡＲ１から領域ＡＲ２にわたって形成されている高熱伝導率膜ＨＣＦによって、ＬＤＭＯＳＦＥＴで発生した熱の一部が薄膜圧電バルク波共振器ＢＡＷにも伝わってしまうことが考えられるが、前記実施の形態１においても、高熱伝導率膜ＨＣＦと薄膜圧電バルク波共振器ＢＡＷの間に空洞部ＣＡＶが形成されているため、高熱伝導率膜ＨＣＦから薄膜圧電バルク波共振器ＢＡＷに熱が伝わることを抑制できる。それに加えて、本実施の形態２では、高熱伝導率膜ＨＣＦと薄膜圧電バルク波共振器ＢＡＷの間に低熱伝導率膜ＬＣＦを設けている。このため、高熱伝導率膜ＨＣＦを伝ってきた熱は、低熱伝導率膜ＬＣＦによって、低熱伝導率膜ＬＣＦ上に形成されている薄膜圧電バルク波共振器ＢＡＷへ伝わりにくくなる。このことから、本実施の形態２では、薄膜圧電バルク波共振器ＢＡＷの温度上昇を抑制することができるのである。
つまり、本実施の形態２では、前記実施の形態１と同様に、領域ＡＲ１から領域ＡＲ２を含む半導体基板１Ｓの主面の全面に高熱伝導率膜ＨＣＦを設けるという構成を取ることにより、ＬＤＭＯＳＦＥＴで発生した熱を四方八方に放散させて、ＬＤＭＯＳＦＥＴが形成されている領域ＡＲ１の温度上昇を抑制することができる。そして、本実施の形態２の独自の特徴として、領域ＡＲ２において、高熱伝導率膜ＨＣＦ上に低熱伝導率膜ＬＣＦを設けているので、高熱伝導率膜ＨＣＦから薄膜圧電バルク波共振器ＢＡＷへの熱の伝導を抑制することができる。この２つのメカニズムによる相乗効果により、本実施の形態２によれば、同一の半導体基板１Ｓ上に形成したＬＤＭＯＳＦＥＴの発熱に起因する薄膜圧電バルク波共振器ＢＡＷの温度上昇を抑制することができる。
このような低熱伝導率膜ＬＣＦとしては、例えば、窒化シリコン膜（熱伝導率２０Ｗ／ｍ・Ｋ）や酸化アルミニウム膜（熱伝導率３２Ｗ／ｍ・Ｋ）を使用することができる。このとき、低熱伝導率膜として窒化シリコン膜を使用する利点は、窒化シリコン膜の成膜温度が比較的低温であり、半導体素子（半導体デバイス）の集積化を行なう際、高温による他の半導体素子への影響を少なくすることができる点にある。一方、低熱伝導率膜として酸化アルミニウム膜を使用する利点は、後述するように、犠牲層ＳＣＬとして使用する酸化シリコン膜（ＴＥＯＳ膜）とのエッチング選択比が高く、犠牲層ＳＣＬを除去する際のエッチングストッパ膜として充分に機能させることができる点にある。
＜本実施の形態２における半導体装置の製造方法＞
本実施の形態２における半導体装置は上記のように構成されており、以下に、その製造方法について、図面を参照しながら説明する。図１４〜図１６で示す工程までは、前記実施の形態１と同様である。続いて、図２５に示すように、領域ＡＲ１および溝ＤＩＴを形成した領域ＡＲ２を含む半導体基板１Ｓの主面の全面に形成された高熱伝導率膜ＨＣＦ上に、高熱伝導率膜ＨＣＦよりも熱伝導率の低い低熱伝導率膜ＬＣＦを形成する。この低熱伝導率膜ＬＣＦは、例えば、窒化シリコン膜や酸化アルミニウム膜から形成されており、例えば、ＣＶＤ法やスパッタリング法を使用することにより形成することができる。
続いて、図２６に示すように、領域ＡＲ２に形成された溝ＤＩＴ内を含む低熱伝導率膜ＬＣＦ上に犠牲層を形成した後、低熱伝導率膜ＬＣＦ上に形成されている不要な犠牲層を、例えば、化学的機械的研磨法（ＣＭＰ：Chemical Mechanical Polishing）除去する。これにより、溝ＤＩＴの内部にだけ犠牲層ＳＣＬを埋め込むことができる。具体的に、この犠牲層ＳＣＬは、例えば、酸化シリコン膜から形成されている。
その後、図２７に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、領域ＡＲ２に形成されている低熱伝導率膜ＬＣＦを残存させる一方、領域ＡＲ１に形成されている低熱伝導率膜ＬＣＦを除去する。
そして、図２８に示すように、領域ＡＲ２に形成されている低熱伝導率膜ＬＣＦ上および領域ＡＲ１に形成されている高熱伝導率膜ＨＣＦ上にシード層ＳＤＬを形成し、このシード層ＳＤＬ上に第１導体膜を形成する。シード層ＳＤＬは、例えば、窒化アルミニウム膜から形成され、例えば、スパッタリング法を使用することにより形成することができる。また、第１導体膜は、例えば、モリブデン膜（Ｍｏ）から形成されており、例えば、スパッタリング法を使用することにより形成することができる。次に、フォトリソグラフィ技術およびエッチング技術を使用して第１導体膜を加工することにより、領域ＡＲ２に下部電極ＢＴＥを形成する。
そして、図２９に示すように、領域ＡＲ１から領域ＡＲ２にわたる半導体基板１Ｓの主面の全面に圧電膜を形成し、この圧電膜上に第２導体膜を形成する。具体的に、圧電膜は、例えば、窒化アルミニウム膜から形成され、例えば、スパッタリング法を使用することにより形成することができる。また、第２導体膜は、例えば、モリブデン膜（Ｍｏ）から形成されており、例えば、スパッタリング法を使用することにより形成することができる。続いて、フォトリソグラフィ技術およびエッチング技術を使用することにより、第２導体膜、圧電膜を加工することにより、領域ＡＲ２に、第２導体膜からなる上部電極ＵＰＥを形成し、圧電膜からなる圧電層ＰＺＬを形成する。さらに、導体膜からなるシャント電極ＳＨＥを形成する。また、領域ＡＲ１については第２導体膜を除去することで表面に圧電膜ＰＺＦを露出させ、領域ＡＲ２の圧電膜ＰＺＦを加工する工程にて、領域ＡＲ１のパッドＰＤを開口する領域においても圧電膜ＰＺＦを除去する。なお、領域ＡＲ１のシード層ＳＤＬおよび圧電膜ＰＺＦは高熱伝導率膜ＨＣＦと同様の機能を有する。
その後、図３０に示すように、領域ＡＲ２に形成されている溝ＤＩＴに埋め込まれている犠牲層ＳＣＬを除去して空洞部ＣＡＶを形成する。このとき、例えば、犠牲層ＳＣＬは、酸化シリコン膜から形成される一方、低熱伝導率膜ＬＣＦは、例えば、窒化シリコン膜や酸化アルミニウム膜から形成されている。したがって、低熱伝導率膜ＬＣＦは、犠牲層ＳＣＬをエッチングする際のエッチングストッパとして機能することになる。さらに、本実施の形態２では、低熱伝導率膜ＬＣＦの下層に、例えば、窒化アルミニウム膜から形成されている高熱伝導率膜ＨＣＦが形成されている。このため、高熱伝導率膜ＨＣＦの下層に、犠牲層ＳＣＬと同じ酸化シリコン膜から形成される層間絶縁膜ＩＬＮが形成されているが、犠牲層ＳＣＬをエッチングする際、この低熱伝導率膜ＬＣＦおよび高熱伝導率膜ＨＣＦがエッチングストッパとして機能するため、層間絶縁膜ＩＬＮを保護することができる。
特に、低熱伝導率膜ＬＣＦを酸化アルミニウム膜から形成する場合、酸化アルミニウム膜は酸化シリコン膜とのエッチング選択比が高いため、低熱伝導率幕ＬＣＦを充分なエッチングストッパ膜として機能させることができる。
その後、図３１に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、領域ＡＲ１に形成されている高熱伝導率膜ＨＣＦおよびパッシベーション膜ＰＡＳに開口部を形成する。これにより、領域ＡＲ１に形成されているパッドＰＤの表面を露出させることができる。以上のようにして、本実施の形態２における半導体装置を製造することができる。
（実施の形態３）
本実施の形態３では、ＬＤＭＯＳＦＥＴが形成されている領域ＡＲ１と、薄膜圧電バルク波共振器ＢＡＷが形成されている領域ＡＲ２との間に、領域ＡＲ３を設け、この領域ＡＲ３の表面に凹凸形状を形成する例について説明する。
＜本実施の形態３における半導体装置のデバイス構造＞
図３２は、本実施の形態３における半導体装置のデバイス構造を示す断面図である。図３２では、半導体基板１Ｓの領域ＡＲ１と領域ＡＲ２と領域ＡＲ３に形成されている構造が図示されている。領域ＡＲ１は、電力増幅器ＰＡを構成するＬＤＭＯＳＦＥＴが形成されている領域であり、領域ＡＲ２は、送信フィルタＴＸＦや受信フィルタＲＸＦを構成する薄膜圧電バルク波共振器ＢＡＷが形成されている領域である。つまり、本実施の形態２でも、同一の半導体基板１Ｓ上にＬＤＭＯＳＦＥＴと薄膜圧電バルク波共振器ＢＡＷが形成されている。そして、領域ＡＲ１と領域ＡＲ２の間に領域ＡＲ３が形成されている。ここで、領域ＡＲ１に形成されているＬＤＭＯＳＦＥＴのデバイス構造は、前記実施の形態１や前記実施の形態２と同様であるため、その説明を省略する。また、領域ＡＲ２に形成されている薄膜圧電バルク波共振器ＢＡＷのデバイス構造も、前記実施の形態２と同様であるため、主に、領域ＡＲ３の構造について説明する。
図３２において、半導体基板１Ｓの領域ＡＲ３には、エピタキシャル層ＥＰＩが形成されており、このエピタキシャル層ＥＰＩ上に、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬ１が形成されている。そして、層間絶縁膜ＩＬ１上に、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬ２が形成されており、この層間絶縁膜ＩＬ２上に、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬＮが形成されている。この層間絶縁膜ＩＬＮ上には、例えば、窒化シリコン膜からなるパッシベーション膜ＰＡＳが形成されており、パッシベーション膜ＰＡＳの表面から層間絶縁膜ＩＬＮに達する溝ＤＩＴ２が形成されている。この溝ＤＩＴ２の内壁を含むパッシベーション膜ＰＡＳの表面に高熱伝導率膜ＨＣＦが形成されている。つまり、本実施の形態３では、領域ＡＲ１と領域ＡＲ２と領域ＡＲ３を含む半導体基板１Ｓの主面の全面に高熱伝導率膜ＨＣＦが形成されている。さらに、高熱伝導率膜ＨＣＦ上には、例えば、窒化アルミニウム膜からなるシード層ＳＤＬおよび圧電膜ＰＺＦが形成されている。
ここで、本実施の形態３の特徴は、領域ＡＲ３に形成されているパッシベーション膜ＰＡＳの表面に凹凸形状を形成するための複数の溝ＤＩＴ２が形成されており、この溝ＤＩＴ２の内壁を含むパッシベーション膜ＰＡＳ上に高熱伝導率膜ＨＣＦが形成されている点にある。この高熱伝導率膜ＨＣＦは、ＬＤＭＯＳＦＥＴが形成されている領域ＡＲ１まで延在しており、ＬＤＭＯＳＦＥＴで発生した熱が高熱伝導率膜ＨＣＦを伝わって領域ＡＲ３にまで達する。このとき、本実施の形態３では、領域ＡＲ３の表面が複数の溝ＤＩＴ２によって凹凸形状になっているため、領域ＡＲ３において、高熱伝導率膜ＨＣＦの表面積が大きくなる。この結果、領域ＡＲ３に形成されている高熱伝導率膜ＨＣＦからの放熱効率が向上する（フィン効果）。つまり、ＬＤＭＯＳＦＥＴで発生した熱は、領域ＡＲ１に形成されている高熱伝導率膜ＨＣＦから、領域ＡＲ３に形成されている高熱伝導率膜ＨＣＦに伝わるが、領域ＡＲ３におけるフィン効果によって効率良く放散される。このため、本実施の形態３によれば、領域ＡＲ２に形成されている薄膜圧電バルク波共振器ＢＡＷにまで伝わる熱を抑制することができるので、同一の半導体基板１Ｓ上に形成したＬＤＭＯＳＦＥＴの発熱に起因する薄膜圧電バルク波共振器ＢＡＷの温度上昇を抑制することができる。
＜本実施の形態３における変形例＞
次に、本実施の形態３における変形例について説明する。図３３において、本変形例では、領域ＡＲ３だけでなく、領域ＡＲ１の表面にも複数の溝ＤＩＴ３が形成されており、この複数の溝ＤＩＴ３によって、領域ＡＲ１に形成されているパッシベーション膜ＰＡＳの表面に凹凸形状が形成されている。そして、領域ＡＲ１においては、パッシベーション膜ＰＡＳに形成された複数の溝ＤＩＴ３の内壁に高熱伝導率膜ＨＣＦが形成されている。これにより、本変形例においては、領域ＡＲ３によるフィン効果に加えて、領域ＡＲ１においてもフィン効果を得ることができるので、領域ＡＲ１に形成されているＬＤＭＯＳＦＥＴから生じた熱を、領域ＡＲ１および領域ＡＲ３に形成された高熱伝導率膜ＨＣＦから効率良く放散させることができる。特に、本変形例によれば、ＬＤＭＯＳＦＥＴが形成されている領域ＡＲ１の表面に凹凸形状が形成されているので、ＬＤＭＯＳＦＥＴで発生した熱を充分に放散できる効果が得られる。
＜本実施の形態３における半導体装置の製造方法＞
本実施の形態３における半導体装置は上記のように構成されており、以下に、その製造方法について、図面を参照しながら説明する。まず、図３４に示すように、通常の半導体製造技術を使用することにより、半導体基板１Ｓ上にエピタキシャル層ＥＰＩを形成した後、半導体基板１Ｓの領域ＡＲ１にＬＤＭＯＳＦＥＴを形成する。そして、ＬＤＭＯＳＦＥＴを形成した領域ＡＲ１および薄膜圧電バルク波共振器ＢＡＷを形成する領域ＡＲ２を含む半導体基板１Ｓの主面の全面に、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬ１を形成し、領域ＡＲ１に形成されている層間絶縁膜ＩＬ１にＬＤＭＯＳＦＥＴと電気的に接続されるプラグを形成する。その後、領域ＡＲ１に形成されている層間絶縁膜ＩＬ１上に、例えば、アルミニウム膜からなる第１層配線を形成した後、領域ＡＲ１および領域ＡＲ２を含む半導体基板１Ｓの主面の全面に形成されている層間絶縁膜ＩＬ１上に、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬ２を形成する。次に、領域ＡＲ１に形成されている層間絶縁膜ＩＬ２にプラグを形成した後、領域ＡＲ１に形成されている層間絶縁膜ＩＬ２上に、例えば、アルミニウム膜からなる第２層配線を形成する。そして、領域ＡＲ１および領域ＡＲ２を含む半導体基板１Ｓの主面の全面に形成されている層間絶縁膜ＩＬ２上に、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬＮを形成する。続いて、領域ＡＲ１に形成されている層間絶縁膜ＩＬＮにパッドＰＤを形成した後、領域ＡＲ１および領域ＡＲ２を含む半導体基板１Ｓの主面の全面に、例えば、窒化シリコン膜からなるパッシベーション膜ＰＡＳを形成する。
その後、図３５に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、領域ＡＲ２に形成されているパッシベーション膜ＰＡＳから下層に形成されている層間絶縁膜ＩＬＮに達する複数の溝ＤＩＴを形成する。さらに、本実施の形態３では、この工程で、領域ＡＲ３にも、パッシベーション膜ＰＡＳの表面から下層に形成されている層間絶縁膜ＩＬＮに達する複数の溝ＤＩＴ２を形成する。このとき、例えば、領域ＡＲ３に形成されている溝ＤＩＴ２の密度は、領域ＡＲ２に形成されている溝ＤＩＴよりも高密度に形成される。これにより、領域ＡＲ３に形成されているパッシベーション膜ＰＡＳの表面に凹凸形状を形成することができる。
次に、図３６に示すように、複数の溝ＤＩＴおよび溝ＤＩＴ２を形成したパッシベーション膜ＰＡＳ上に、層間絶縁膜ＩＬＮよりも熱伝導率の高い高熱伝導率膜ＨＣＦを形成する。具体的には、複数の溝ＤＩＴを形成した領域ＡＲ２のパッシベーション膜ＰＡＳから、複数の溝ＤＩＴ２を形成した領域ＡＲ３のパッシベーション膜ＰＡＳを通って、さらに、領域ＡＲ１に形成されているパッシベーション膜ＰＡＳまでの半導体基板１Ｓの主面の全面に高熱伝導率膜ＨＣＦを形成する。このとき、溝ＤＩＴの内壁および溝ＤＩＴ２の内壁に沿って高熱伝導率膜ＨＣＦが形成される。この高熱伝導率膜ＨＣＦは、例えば、窒化アルミニウム膜や酸化マグネシウム膜などの熱伝導率の良好な膜から形成されており、例えば、スパッタリング法を使用することにより形成することができる。特に、高熱伝導率膜ＨＣＦを窒化アルミニウム膜から形成される場合は、窒素を含む雰囲気中でターゲットをアルミニウムとした反応性スパッタリング法により、窒化アルミニウム膜を形成することができる。
続いて、図３７に示すように、領域ＡＲ１、溝ＤＩＴを形成した領域ＡＲ２および溝ＤＩＴ２を形成した領域ＡＲ３を含む半導体基板１Ｓの主面の全面に形成された高熱伝導率膜ＨＣＦ上に、高熱伝導率膜ＨＣＦよりも熱伝導率の低い低熱伝導率膜ＬＣＦを形成する。この低熱伝導率膜ＬＣＦは、例えば、窒化シリコン膜や酸化アルミニウム膜から形成されており、例えば、ＣＶＤ法やスパッタリング法を使用することにより形成することができる。
そして、図３８に示すように、領域ＡＲ２に形成された溝ＤＩＴ内および領域ＡＲ３に形成された溝ＤＩＴ２内を含む低熱伝導率膜ＬＣＦ上に犠牲層を形成した後、低熱伝導率膜ＬＣＦ上に形成されている不要な犠牲層を、例えば、化学的機械的研磨法（ＣＭＰ：Chemical Mechanical Polishing）除去する。これにより、溝ＤＩＴの内部および溝ＤＩＴ２の内部にだけ犠牲層ＳＣＬを埋め込むことができる。具体的に、この犠牲層ＳＣＬは、例えば、酸化シリコン膜から形成されている。次に、フォトリソグラフィ技術およびエッチング技術を使用することにより、領域ＡＲ１および領域ＡＲ３に形成されている低熱伝導率膜ＬＣＦを除去する。
その後、図３９に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、領域ＡＲ３の溝ＤＩＴ２の内部に埋め込まれている犠牲層ＳＣＬを、例えば、フッ酸によるエッチングで除去する。このとき、層間絶縁膜ＩＬＮは犠牲層ＳＣＬと同じ酸化シリコン膜から形成されているが、本実施の形態３によれば、層間絶縁膜ＩＬＮと犠牲層ＳＣＬの間に、例えば、酸化シリコン膜とのエッチング選択比がとれる高熱伝導率膜ＨＣＦが形成されている。このことから、高熱伝導率膜ＨＣＦが犠牲層ＳＣＬをエッチングする際のエッチングストッパとして機能するため、層間絶縁膜ＩＬＮを保護することができる。
そして、図４０に示すように、領域ＡＲ１から領域ＡＲ３にわたる半導体基板１Ｓの主面の全面にシード層ＳＤＬを形成し、このシード層ＳＤＬ上に第１導体膜を形成する。シード層ＳＤＬは、例えば、窒化アルミニウム膜から形成され、例えば、スパッタリング法を使用することにより形成することができる。また、第１導体膜は、例えば、モリブデン膜（Ｍｏ）から形成されており、例えば、スパッタリング法を使用することにより形成することができる。次に、フォトリソグラフィ技術およびエッチング技術を使用して第１導体膜を加工することにより、領域ＡＲ２に下部電極ＢＴＥを形成する。
次に、図４１に示すように、領域ＡＲ１および領域ＡＲ２および領域ＡＲ３にわたる半導体基板１Ｓの主面の全面に圧電膜を形成し、この圧電膜上に第２導体膜を形成する。具体的に、圧電膜は、例えば、窒化アルミニウム膜から形成され、例えば、スパッタリング法を使用することにより形成することができる。また、第２導体膜は、例えば、モリブデン膜（Ｍｏ）から形成されており、例えば、スパッタリング法を使用することにより形成することができる。続いて、フォトリソグラフィ技術およびエッチング技術を使用することにより、第２導体膜および圧電膜を加工することにより、領域ＡＲ２に、第２導体膜からなる上部電極ＵＰＥを形成し、圧電膜からなる圧電層ＰＺＬを形成する。さらに、導体膜からなるシャント電極ＳＨＥを形成する。また、領域ＡＲ１については第２導体膜を除去することで表面に圧電膜ＰＺＦを露出させ、領域ＡＲ２の圧電膜ＰＺＦを加工する工程にて、領域ＡＲ１のパッドＰＤを開口する領域においても圧電膜ＰＺＦを除去する。なお、領域ＡＲ１のシード層ＳＤＬおよび圧電膜ＰＺＦは高熱伝導率膜ＨＣＦと同様の機能を有する。
その後、図４２に示すように、領域ＡＲ２に形成されている溝ＤＩＴに埋め込まれている犠牲層ＳＣＬを除去して空洞部ＣＡＶを形成する。このとき、例えば、犠牲層ＳＣＬは、酸化シリコン膜から形成される一方、低熱伝導率膜ＬＣＦは、例えば、窒化シリコン膜や酸化アルミニウム膜から形成されている。したがって、低熱伝導率膜ＬＣＦは、犠牲層ＳＣＬをエッチングする際のエッチングストッパとして機能することになる。さらに、本実施の形態３では、低熱伝導率膜ＬＣＦの下層に、例えば、窒化アルミニウム膜から形成されている高熱伝導率膜ＨＣＦが形成されている。このため、高熱伝導率膜ＨＣＦの下層に、犠牲層ＳＣＬと同じ酸化シリコン膜から形成される層間絶縁膜ＩＬＮが形成されているが、犠牲層ＳＣＬをエッチングする際、この低熱伝導率膜ＬＣＦおよび高熱伝導率膜ＨＣＦがエッチングストッパとして機能するため、層間絶縁膜ＩＬＮを保護することができる。
その後、図４３に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、領域ＡＲ１に形成されている高熱伝導率膜ＨＣＦおよびパッシベーション膜ＰＡＳに開口部を形成する。これにより、領域ＡＲ１に形成されているパッドＰＤの表面を露出させることができる。以上のようにして、本実施の形態３における半導体装置を製造することができる。
（実施の形態４）
本実施の形態４では、ＬＤＭＯＳＦＥＴが形成されている領域ＡＲ１を囲む領域ＡＲ０に、パッシベーション膜ＰＡＳから半導体基板１Ｓにまで貫通する放熱プラグを形成する例について説明する。
＜本実施の形態４における半導体装置のデバイス構造＞
図４４は、本実施の形態４における半導体装置のデバイス構造を示す断面図である。図４４では、半導体基板１Ｓの領域ＡＲ１、領域ＡＲ２および領域ＡＲ１の周辺領域である領域ＡＲ０の構造が図示されている。領域ＡＲ１は、電力増幅器ＰＡを構成するＬＤＭＯＳＦＥＴが形成されている領域であり、領域ＡＲ２は、送信フィルタＴＸＦや受信フィルタＲＸＦを構成する薄膜圧電バルク波共振器ＢＡＷが形成されている領域である。つまり、本実施の形態２でも、同一の半導体基板１Ｓ上にＬＤＭＯＳＦＥＴと薄膜圧電バルク波共振器ＢＡＷが形成されている。そして、領域ＡＲ１を囲む周辺に領域ＡＲ０が形成されている。ここで、領域ＡＲ１に形成されているＬＤＭＯＳＦＥＴのデバイス構造は、前記実施の形態１〜３と同様であるため、その説明を省略する。また、領域ＡＲ２に形成されている薄膜圧電バルク波共振器ＢＡＷのデバイス構造も、前記実施の形態２や前記実施の形態３と同様であるため、主に、領域ＡＲ０の構造について説明する。
図４４において、半導体基板１Ｓの領域ＡＲ０には、エピタキシャル層ＥＰＩが形成されており、このエピタキシャル層ＥＰＩ上に、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬ１が形成されている。そして、層間絶縁膜ＩＬ１上に、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬ２が形成されており、この層間絶縁膜ＩＬ２上に、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬＮが形成されている。この層間絶縁膜ＩＬＮ上には、例えば、窒化シリコン膜からなるパッシベーション膜ＰＡＳが形成されており、パッシベーション膜ＰＡＳの表面から半導体基板１Ｓに達する貫通溝ＴＨが形成されている。そして、この貫通溝ＴＨには導電材料が埋め込まれて放熱プラグＴＰＬＧが形成されている。この放熱プラグＴＰＬＧを形成したパッシベーション膜ＰＡＳ上には高熱伝導率膜ＨＣＦが形成されている。さらに、高熱伝導率膜ＨＣＦ上には、例えば、窒化アルミニウム膜からなるシード層ＳＤＬおよび圧電膜ＰＺＦが形成されている。
ここで、本実施の形態４の特徴点は、ＬＤＭＯＳＦＥＴが形成されている領域ＡＲ１の周辺に形成されている領域ＡＲ０に放熱プラグＴＰＬＧを形成している点にある。つまり、本実施の形態４では、領域ＡＲ０に形成されているパッシベーション膜ＰＡＳから半導体基板１Ｓに達する放熱プラグＴＰＬＧが形成されている。そして、この放熱プラグＴＰＬＧは、その上部において、高熱伝導率膜ＨＣＦと直接接触している。これにより、ＬＤＭＯＳＦＥＴで発生した熱は、領域ＡＲ１に形成されている高熱伝導率膜ＨＣＦから、領域ＡＲ０に形成されている高熱伝導率膜ＨＣＦへ伝わる。その後、領域ＡＲ０に形成されている高熱伝導率膜ＨＣＦに伝わった熱の一部は、高熱伝導率膜ＨＣＦと直接接触している放熱プラグＴＰＬＧを通って、半導体基板１Ｓから放散される。したがって、本実施の形態４によれば、領域ＡＲ１に隣接する領域ＡＲ０に放熱プラグＴＰＬＧを設けたので、この放熱プラグＴＰＬＧから効率良く熱を放散させることができる。すなわち、本実施の形態４によれば、ＬＤＭＯＳＦＥＴで発生した熱が、領域ＡＲ２に形成されている薄膜圧電バルク波共振器ＢＡＷに到達する前に、熱の一部が放熱プラグＴＰＬＧから放散されるため、同一の半導体基板１Ｓ上に形成したＬＤＭＯＳＦＥＴの発熱に起因する薄膜圧電バルク波共振器ＢＡＷの温度上昇を抑制することができる。
特に、本実施の形態４における放熱プラグＴＰＬＧは、例えば、タングステン（Ｗ）などからなる熱伝導率の比較的高い金属膜を貫通溝ＴＨに埋め込むことにより形成されているので、放熱プラグＴＰＬＧからの放熱効率を向上させることができる。
＜本実施の形態４における半導体装置の製造方法＞
本実施の形態４における半導体装置は上記のように構成されており、以下に、その製造方法について、図面を参照しながら説明する。まず、図４５に示すように、通常の半導体製造技術を使用することにより、半導体基板１Ｓ上にエピタキシャル層ＥＰＩを形成した後、半導体基板１Ｓの領域ＡＲ１にＬＤＭＯＳＦＥＴを形成する。そして、ＬＤＭＯＳＦＥＴを形成した領域ＡＲ１、薄膜圧電バルク波共振器ＢＡＷを形成する領域ＡＲ２および領域ＡＲ１に隣接する領域ＡＲ０を含む半導体基板１Ｓの主面の全面に、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬ１を形成し、領域ＡＲ１に形成されている層間絶縁膜ＩＬ１にＬＤＭＯＳＦＥＴと電気的に接続されるプラグを形成する。その後、領域ＡＲ１に形成されている層間絶縁膜ＩＬ１上に、例えば、アルミニウム膜からなる第１層配線を形成した後、領域ＡＲ１および領域ＡＲ２を含む半導体基板１Ｓの主面の全面に形成されている層間絶縁膜ＩＬ１上に、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬ２を形成する。次に、領域ＡＲ１に形成されている層間絶縁膜ＩＬ２にプラグを形成した後、領域ＡＲ１に形成されている層間絶縁膜ＩＬ２上に、例えば、アルミニウム膜からなる第２層配線を形成する。そして、領域ＡＲ１および領域ＡＲ２を含む半導体基板１Ｓの主面の全面に形成されている層間絶縁膜ＩＬ２上に、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬＮを形成する。続いて、領域ＡＲ１に形成されている層間絶縁膜ＩＬＮにパッドＰＤを形成した後、領域ＡＲ１、領域ＡＲ２および領域ＡＲ０を含む半導体基板１Ｓの主面の全面に、例えば、窒化シリコン膜からなるパッシベーション膜ＰＡＳを形成する。
次に、図４６に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、領域ＡＲ０に形成されているパッシベーション膜ＰＡＳの表面から半導体基板１Ｓに達する貫通溝ＴＨを形成する。そして、この貫通溝ＴＨを形成したパッシベーション膜ＰＡＳの表面上に、例えば、タングステン膜からなる金属膜を形成する。このとき、金属膜は、貫通溝ＴＨの内部にも埋め込まれるように形成する。その後、例えば、ＣＭＰ法を使用することにより、パッシベーション膜ＰＡＳ上に形成されている不要な金属膜を除去する。これにより、貫通溝ＴＨの内部にだけ金属膜を埋め込んだ放熱プラグＴＰＬＧを形成することができる。
その後、図４７に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、領域ＡＲ２に形成されているパッシベーション膜ＰＡＳから下層に形成されている層間絶縁膜ＩＬＮに達する複数の溝ＤＩＴを形成する。
次に、図４８に示すように、複数の溝ＤＩＴを形成したパッシベーション膜ＰＡＳ上に、層間絶縁膜ＩＬＮよりも熱伝導率の高い高熱伝導率膜ＨＣＦを形成する。具体的には、複数の溝ＤＩＴを形成した領域ＡＲ２のパッシベーション膜ＰＡＳから、領域ＡＲ０に形成されているパッシベーション膜ＰＡＳを通って、領域ＡＲ１に形成されているパッシベーション膜ＰＡＳまでの半導体基板１Ｓの主面の全面に高熱伝導率膜ＨＣＦを形成する。このとき、溝ＤＩＴの内壁に沿って高熱伝導率膜ＨＣＦが形成される。この高熱伝導率膜ＨＣＦは、例えば、窒化アルミニウム膜や酸化マグネシウム膜などの熱伝導率の良好な膜から形成されており、例えば、スパッタリング法を使用することにより形成することができる。特に、高熱伝導率膜ＨＣＦを窒化アルミニウム膜から形成される場合は、窒素を含む雰囲気中でターゲットをアルミニウムとした反応性スパッタリング法により、窒化アルミニウム膜を形成することができる。
続いて、領域ＡＲ１、溝ＤＩＴを形成した領域ＡＲ２および領域ＡＲ１に隣接した領域ＡＲ０を含む半導体基板１Ｓの主面の全面に形成された高熱伝導率膜ＨＣＦ上に、高熱伝導率膜ＨＣＦよりも熱伝導率の低い低熱伝導率膜ＬＣＦを形成する。この低熱伝導率膜ＬＣＦは、例えば、窒化シリコン膜や酸化アルミニウム膜から形成されており、例えば、ＣＶＤ法やスパッタリング法を使用することにより形成することができる。
そして、図４９に示すように、領域ＡＲ２に形成された溝ＤＩＴ内を含む低熱伝導率膜ＬＣＦ上に犠牲層を形成した後、低熱伝導率膜ＬＣＦ上に形成されている不要な犠牲層を、例えば、化学的機械的研磨法（ＣＭＰ：Chemical Mechanical Polishing）除去する。これにより、溝ＤＩＴの内部にだけ犠牲層ＳＣＬを埋め込むことができる。具体的に、この犠牲層ＳＣＬは、例えば、酸化シリコン膜から形成されている。
次に、図５０に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、領域ＡＲ１および領域ＡＲ３に形成されている低熱伝導率膜ＬＣＦを除去する。
そして、図５１に示すように、領域ＡＲ０および領域ＡＲ１および領域ＡＲ２にわたる半導体基板１Ｓの主面の全面にシード層ＳＤＬを形成し、このシード層ＳＤＬ上に第１導体膜を形成する。シード層ＳＤＬは、例えば、窒化アルミニウム膜から形成され、例えば、スパッタリング法を使用することにより形成することができる。また、第１導体膜は、例えば、モリブデン膜（Ｍｏ）から形成されており、例えば、スパッタリング法を使用することにより形成することができる。次に、フォトリソグラフィ技術およびエッチング技術を使用して第１導体膜を加工することにより、領域ＡＲ２に下部電極ＢＴＥを形成する。
次に、図５２に示すように、領域ＡＲ０および領域ＡＲ１および領域ＡＲ２にわたる半導体基板１Ｓの主面の全面に圧電膜を形成し、この圧電膜上に第２導体膜を形成する。具体的に、圧電膜は、例えば、窒化アルミニウム膜から形成され、例えば、スパッタリング法を使用することにより形成することができる。また、第２導体膜は、例えば、モリブデン膜（Ｍｏ）から形成されており、例えば、スパッタリング法を使用することにより形成することができる。続いて、フォトリソグラフィ技術およびエッチング技術を使用することにより、第２導体膜および圧電膜を加工することにより、領域ＡＲ２に、第２導体膜からなる上部電極ＵＰＥを形成し、圧電膜からなる圧電層ＰＺＬを形成する。さらに、導体膜からなるシャント電極ＳＨＥを形成する。また領域ＡＲ１については第２導体膜を除去することで表面に圧電膜ＰＺＦを露出させ、領域ＡＲ２の圧電膜ＰＺＦを加工する工程にて、領域ＡＲ１のパッドＰＤを開口する領域においても圧電膜ＰＺＦを除去する。なお、領域ＡＲ１のシード層ＳＤＬおよび圧電膜ＰＺＦは高熱伝導率膜ＨＣＦと同様の機能を有する。
その後、図５３に示すように、領域ＡＲ２に形成されている溝ＤＩＴに埋め込まれている犠牲層ＳＣＬを除去して空洞部ＣＡＶを形成する。このとき、例えば、犠牲層ＳＣＬは、酸化シリコン膜から形成される一方、低熱伝導率膜ＬＣＦは、例えば、窒化シリコン膜や酸化アルミニウム膜から形成されている。したがって、低熱伝導率膜ＬＣＦは、犠牲層ＳＣＬをエッチングする際のエッチングストッパとして機能することになる。さらに、本実施の形態４では、低熱伝導率膜ＬＣＦの下層に、例えば、窒化アルミニウム膜から形成されている高熱伝導率膜ＨＣＦが形成されている。このため、高熱伝導率膜ＨＣＦの下層に、犠牲層ＳＣＬと同じ酸化シリコン膜から形成される層間絶縁膜ＩＬＮが形成されているが、犠牲層ＳＣＬをエッチングする際、この低熱伝導率膜ＬＣＦおよび高熱伝導率膜ＨＣＦがエッチングストッパとして機能するため、層間絶縁膜ＩＬＮを保護することができる。
その後、図５４に示すように、フォトリソグラフィ技術およびエッチング技術を使用することにより、領域ＡＲ１に形成されている高熱伝導率膜ＨＣＦおよびパッシベーション膜ＰＡＳに開口部を形成する。これにより、領域ＡＲ１に形成されているパッドＰＤの表面を露出させることができる。以上のようにして、本実施の形態４における半導体装置を製造することができる。
（実施の形態５）
本実施の形態５では、電力増幅器ＰＡを構成する半導体素子として、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）を使用する例について説明する。つまり、本実施の形態５では、同一の半絶縁性基板（本明細書では、半絶縁性基板も半導体基板に含まれるものとする）に、ＨＢＴと薄膜圧電バルク波共振器ＢＡＷを形成する例について説明する。
例えば、ガリウム砒素（ＧａＡｓ）などのＩＩＩ−Ｖ族化合物半導体を使用した半導体素子がある。化合物半導体はシリコン（Ｓｉ）に比べて移動度が大きく、半絶縁性結晶が得られる特徴を有する。また、化合物半導体は、混晶を作ることが可能であり、ヘテロ接合を形成することができる。
ヘテロ接合を使用した半導体素子として、ヘテロ接合型バイポーラトランジスタ（以下、ＨＢＴ（Heterojunction Bipolar Transistor）という）がある。このＨＢＴは、ガリウム砒素をベース層に用い、インジウムガリウムリン（ＩｎＧａＰ）またはアルミニウムガリウム砒素（ＡｌＧａＡｓ）などをエミッタ層に用いたバイポーラトランジスタである。すなわち、ＨＢＴは、ベース層とエミッタ層で異なる半導体材料を使用してヘテロ接合を形成したバイポーラトランジスタである。
このヘテロ接合により、ベースエミッタ接合におけるエミッタの禁制帯幅をベースの禁制帯幅より大きくすることができる。したがって、エミッタからベースへのキャリアの注入をベースからエミッタへの逆電荷のキャリアの注入に比べて極めて大きくすることができるので、ＨＢＴの電流増幅率は極めて大きくなる特徴がある。ＨＢＴは、上述したように電流増幅率が極めて大きくなることから、例えば、携帯電話機に搭載される電力増幅器ＰＡに使用されている。以下に、このＨＢＴのデバイス構造について説明する。
＜ＨＢＴのデバイス構造＞
図５５は、ＨＢＴのデバイス構造を示す断面図である。図５５に示すように、半絶縁性のＧａＡｓ基板（半絶縁性基板）１ＧＳの裏面には、金膜などよりなる裏面電極ＢＥが形成されており、ＧａＡｓ基板１ＧＳの表面（主面）にＨＢＴが形成されている。ＧａＡｓ基板１ＧＳの表面には、サブコレクタ層ＳＣが形成されており、このサブコレクタ層ＳＣ上にコレクタ電極ＣＥおよびコレクタメサＣＭが形成されている。コレクタメサＣＭ上には、ベースメサＢＭが形成されており、ベースメサＢＭの周辺部にベース電極ＢＡＥが形成されている。また、ベースメサＢＭの中央部には、エミッタ層ＥＬが形成され、このエミッタ層ＥＬ上にエミッタ電極ＥＥが形成されている。このように構成されたＨＢＴ上には、例えば、酸化シリコン膜よりなる層間絶縁膜ＩＬ１が形成されている。そして、この層間絶縁膜ＩＬ１を貫通してエミッタ電極ＥＥに達する接続孔ＣＮＴ３が形成されている。接続孔ＣＮＴ３内を含む層間絶縁膜ＩＬ１上にはエミッタ配線を構成する金配線Ｌ１ａおよび金配線Ｌ１ｂからなる第１層配線Ｌ１が形成されている。そして、第１層配線Ｌ１上には、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬ２が形成されている。
このように構成されたＨＢＴによれば、ヘテロ接合により、ベースエミッタ接合におけるエミッタの禁制帯幅をベースの禁制帯幅より大きくすることができる。したがって、エミッタからベースへのキャリアの注入をベースからエミッタへの逆電荷のキャリアの注入に比べて極めて大きくすることができるので、ＨＢＴの電流増幅率は極めて大きくなる特徴がある。このため、電力増幅器ＰＡにＨＢＴを使用することもできる。なお、図５５に示すＨＢＴが複数個並列に接続されて、例えば、図２に示す増幅部ＦＡＭＰ、増幅部ＳＡＭＰや増幅部ＴＡＭＰが形成される。
＜本実施の形態５における半導体装置のデバイス構造＞
次に、本実施の形態５における半導体装置のデバイス構造について説明する。図５６は、本実施の形態５における半導体装置の構成を示す断面図である。図５６では、ＧａＡｓ基板１ＧＳの領域ＡＲ１と領域ＡＲ２に形成されている構造が図示されている。領域ＡＲ１は、電力増幅器ＰＡを構成するＨＢＴが形成されている領域であり、領域ＡＲ２は、送信フィルタＴＸＦや受信フィルタＲＸＦを構成する薄膜圧電バルク波共振器ＢＡＷが形成されている領域である。つまり、本実施の形態５では、同一のＧａＡｓ基板１ＧＳ上にＨＢＴと薄膜圧電バルク波共振器ＢＡＷが形成されている。
まず、ＧａＡｓ基板１ＧＳの領域ＡＲ１に形成されている構造について、図５６を参照しながら説明する。図５６において、ＧａＡｓ基板１ＧＳの領域ＡＲ１には、例えば、図５５に示す構造を有するＨＢＴが形成されており、このＨＢＴ上に、例えば、酸化シリコン膜からなる層間絶縁膜が形成されている。そして、層間絶縁膜上に、例えば、金膜からなる複数の配線層が形成され、この配線層上に、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬ２が形成されている。この層間絶縁膜ＩＬ２上には、例えば、窒化シリコン膜からなるパッシベーション膜（表面保護膜）ＰＡＳが形成されている。そして、パッシベーション膜ＰＡＳ上には、層間絶縁膜ＩＬ２よりも熱伝導率の高い高熱伝導率膜ＨＣＦが形成されている。この高熱伝導率膜ＨＣＦは、例えば、窒化アルミニウム膜（熱伝導率１５０Ｗ／ｍ・Ｋ）、あるいは、酸化マグネシウム膜（熱伝導率５９Ｗ／ｍ・Ｋ）から構成されている。さらに、高熱伝導率膜ＨＣＦ上には、例えば、窒化アルミニウム膜からなるシード層ＳＤＬおよび圧電膜ＰＺＦが形成されている。
続いて、ＧａＡｓ基板１ＧＳの領域ＡＲ２に形成されている構造について、図５６を参照しながら説明する。図５６において、ＧａＡｓ基板１ＧＳ上には、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬ１が形成されている。この層間絶縁膜ＩＬ１上に、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬ２が形成されている。そして、層間絶縁膜ＩＬ２上に、例えば、送信フィルタＴＸＦや受信フィルタＲＸＦを構成する薄膜圧電バルク波共振器ＢＡＷが形成されている。なお、この薄膜圧電バルク波共振器ＢＡＷの構成は、前記実施の形態１と同様であるため、その説明は省略する。
本実施の形態５における半導体装置は上記のように構成されており、以下に、その特徴点について説明する。本実施の形態５における特徴点は、例えば、図５６に示すように、パッシベーション膜ＰＡＳ上に、層間絶縁膜ＩＬ２よりも熱伝導率の高い高熱伝導率膜ＨＣＦを設けている点にある。つまり、本実施の形態５では、ＨＢＴが形成されている領域ＡＲ１および薄膜圧電バルク波共振器ＢＡＷが形成されている領域ＡＲ２を含むＧａＡｓ基板１ＧＳの全領域において、パッシベーション膜ＰＡＳ上に高熱伝導率膜ＨＣＦを設けている点に特徴点がある。これにより、主にＨＢＴで発生した熱が、ＧａＡｓ基板１ＧＳの全面に形成されている高熱伝導率膜ＨＣＦによって、効率良く四方八方に放散される。この結果、ＨＢＴが形成されている領域ＡＲ１の温度を下げることができるため、領域ＡＲ１に形成されているＨＢＴからの発熱に起因する薄膜圧電バルク波共振器ＢＡＷの温度上昇を抑制できる。したがって、本実施の形態５によれば、例えば、薄膜圧電バルク波共振器ＢＡＷとＨＢＴとを同一のＧａＡｓ基板１ＧＳに搭載する場合であっても、ＨＢＴからの発熱による薄膜圧電バルク波共振器ＢＡＷの温度上昇を充分抑制することができ、これによって、薄膜圧電バルク波共振器ＢＡＷから構成される送信フィルタＴＸＦや受信フィルタＲＸＦのフィルタ特性（電気的特性）の劣化を抑制することができる。
（実施の形態６）
本実施の形態６では、送信フィルタＴＸＦあるいは受信フィルタＲＸＦを構成する薄膜圧電バルク波共振器ＢＡＷ、アンテナスイッチを構成するＭＯＳＦＥＴ、および、電力増幅器ＰＡを構成するＬＤＭＯＳＦＥＴを同一のＳＯＩ基板に形成する例について説明する。
近年の携帯電話機では音声通話機能だけでなく様々なアプリケーション機能が追加されている。すなわち、携帯電話機を用いた配信音楽の視聴、動画伝送、データ転送などの音声通話機能以外の機能が携帯電話機に追加されている。このような携帯電話機の多機能化に伴い、世界各国での周波数帯（ＧＳＭ（登録商標）（Global System for Mobile communications）帯、ＰＣＳ（Personal Communication Services）帯など）や変調方式（ＧＳＭ、ＥＤＧＥ（Enhanced Data rates for GSM Evolution）、ＷＣＤＭＡ（Wideband Code Division Multiplex Access）など）が多数存在することになっている。したがって、携帯電話機では、複数の異なる周波数帯や異なる変調方式に対応した送受信信号に対応する必要がある。このことから、携帯電話機では、これらの送受信信号の送信と受信とを１つのアンテナで共用し、アンテナスイッチによってアンテナとの接続を切り替えることが行なわれている。
例えば、図５７は、携帯電話機の送受信部の構成を示すブロック図である。図５７に示すように、本実施の形態６における携帯電話機は、ベースバンド部ＢＢＵ、高周波集積回路部ＲＦＩＣＵ、電力増幅器ＰＡ、送信フィルタＴＸＦ、受信フィルタＲＸＦ、移相器ＰＨ、低雑音増幅器、アンテナスイッチＡＳＷ、および、アンテナＡＮＴを有している。
このように構成されている本実施の形態６における携帯電話機では、複数の送信経路がアンテナスイッチＡＳＷで切り替えることができるように構成されているとともに、複数の受信経路がアンテナスイッチＡＳＷで切り替えることができるように構成されている。
＜アンテナスイッチのデバイス構造＞
以下に、上述したアンテナスイッチＡＳＷを構成するＭＯＳＦＥＴの構造について説明する。アンテナスイッチＡＳＷには、大電力の送信信号の高品質性を確保し、かつ、他の周波数帯の通信に悪影響を与える妨害波（高次高調波）の発生を低減する性能が要求される。このため、アンテナスイッチＡＳＷを構成するスイッチング素子として電界効果トランジスタを使用する場合、この電界効果トランジスタには、高耐圧性だけでなく、高次高調波歪を低減できる性能が要求される。
このことから、アンテナスイッチＡＳＷを構成する電界効果トランジスタは、低損失や低高調波歪みを実現するため、寄生容量が少なく、線形性に優れたＧａＡｓ基板やサファイア基板上に形成される電界効果トランジスタ（例えば、ＨＥＭＴ（High Electron Mobility Transistor））が使用されている。しかし、高周波特性に優れている化合物半導体基板は、高価であり、アンテナスイッチのコスト低下の観点から望ましいとはいえない。アンテナスイッチのコスト低下を実現するには、安価なシリコン基板上に形成された電界効果トランジスタを使用することが効果的である。しかし、安価なシリコン基板は、高価な化合物半導体基板に比べて寄生容量が大きく、化合物半導体基板上に形成された電界効果トランジスタよりも高調波歪みが大きくなる。
そこで、本実施の形態６では、アンテナスイッチのコスト削減を図る観点から、例えば、ＳＯＩ（silicon on insulator）基板上に形成されたＭＯＳＦＥＴからアンテナスイッチＡＳＷを構成する例について説明する。
図５８は、ＭＯＳＦＥＴの断面を示す断面図である。図５８において、半導体基板（支持基板）ＳＵＢ上には、埋め込み絶縁層ＢＯＸが形成されており、この埋め込み絶縁層ＢＯＸ上にシリコン層が形成されている。この半導体基板ＳＵＢと埋め込み絶縁層ＢＯＸとシリコン層とによりＳＯＩ基板が形成されている。そして、このＳＯＩ基板上にＭＯＳＦＥＴが形成されている。ＳＯＩ基板のシリコン層には、ボディ領域ＢＤが形成されている。このボディ領域ＢＤは、例えば、ｐ型不純物であるボロンなどを導入したｐ型半導体領域から形成されている。ボディ領域ＢＤ上にはゲート絶縁膜ＧＯＸ１が形成されており、このゲート絶縁膜ＧＯＸ１上にゲート電極Ｇが形成されている。ゲート絶縁膜ＧＯＸ１は、例えば、酸化シリコン膜から形成されている。一方、ゲート電極Ｇは、ポリシリコン膜ＰＦとコバルトシリサイド膜ＣＳとの積層膜から形成されている。ゲート電極Ｇの一部を構成するコバルトシリサイド膜ＣＳは、ゲート電極Ｇの低抵抗化のために形成されている。
続いて、ゲート電極Ｇの両側の側壁にはサイドウォールＳＷが形成されており、このサイドウォールＳＷの下層にあるシリコン層内には低濃度不純物拡散領域ＥＸ１ｓ、ＥＸ１ｄが形成されている。この低濃度不純物拡散領域ＥＸ１ｓ、ＥＸ１ｄはゲート電極Ｇに整合して形成されている。そして、低濃度不純物拡散領域ＥＸ１ｓの外側には、高濃度不純物拡散領域ＮＲ１ｓが形成され、低濃度不純物拡散領域ＥＸ１ｄの外側には、高濃度不純物拡散領域ＮＲ１ｄが形成されている。高濃度不純物拡散領域ＮＲ１ｓ、ＮＲ１ｄは、サイドウォールＳＷに整合して形成されている。さらに、高濃度不純物拡散領域ＮＲ１ｓ、ＮＲ１ｄの表面にはコバルトシリサイド膜ＣＳが形成されている。低濃度不純物拡散領域ＥＸ１ｓと高濃度不純物拡散領域ＮＲ１ｓとコバルトシリサイド膜ＣＳによりソース領域ＳＲが形成され、低濃度不純物拡散領域ＥＸ１ｄと高濃度不純物拡散領域ＮＲ１ｄとコバルトシリサイド膜ＣＳによりドレイン領域ＤＲが形成される。
低濃度不純物拡散領域ＥＸ１ｓ、ＥＸ１ｄおよび高濃度不純物拡散領域ＮＲ１ｓ、ＮＲ１ｄは、ともに、例えば、リンや砒素などのｎ型不純物を導入した半導体領域であり、低濃度不純物拡散領域ＥＸ１ｓ、ＥＸ１ｄに導入されている不純物の濃度は、高濃度不純物拡散領域ＮＲ１ｓ、ＮＲ１ｄに導入されている不純物の濃度よりも小さくなっている。
本実施の形態６におけるＭＯＳＦＥＴは上記のように構成されており、以下に、ＭＯＳＦＥＴ上に形成される配線構造について説明する。図５８において、本実施の形態６におけるＭＯＳＦＥＴを覆うように層間絶縁膜ＩＬが形成されている。この層間絶縁膜ＩＬは、例えば、酸化シリコン膜から形成されている。そして、層間絶縁膜ＩＬにはソース領域ＳＲに達するコンタクトホールＣＮＴや、ドレイン領域ＤＲに達するコンタクトホールＣＮＴが形成されている。そして、コンタクトホールＣＮＴ内にチタン／窒化チタン膜およびタングステン膜が埋め込まれてプラグＰＬＧ１、ＰＬＧ２が形成されている。プラグＰＬＧ１およびプラグＰＬＧ２を形成した層間絶縁膜ＩＬ上には第１層配線Ｌ１（ソース配線ＳＬ、ドレイン配線ＤＬ）が形成されている。例えば、第１層配線Ｌ１は、チタン／窒化チタン膜、アルミニウム膜およびチタン／窒化チタン膜の積層膜から形成される。さらに、この第１層配線Ｌ１上に多層配線が形成されるが、図５８では省略している。以上のようにして、本実施の形態６におけるＭＯＳＦＥＴが形成されている。
＜本実施の形態６における半導体装置のデバイス構造＞
次に、本実施の形態６における半導体装置のデバイス構造について説明する。図５９は、本実施の形態６における半導体装置の構成を示す断面図である。図５９では、ＳＯＩ基板の領域ＡＲ１と領域ＡＲ２と領域ＡＲ４に形成されている構造が図示されている。領域ＡＲ１は、電力増幅器ＰＡを構成するＬＤＭＯＳＦＥＴが形成されている領域であり、領域ＡＲ２は、送信フィルタＴＸＦや受信フィルタＲＸＦを構成する薄膜圧電バルク波共振器ＢＡＷが形成されている領域である。また、領域ＡＲ４は、アンテナスイッチＡＳＷを構成するＭＯＳＦＥＴが形成されている領域である。つまり、本実施の形態６では、同一のＳＯＩ基板上にＬＤＭＯＳＦＥＴと薄膜圧電バルク波共振器ＢＡＷとＭＯＳＦＥＴが形成されている。
まず、ＳＯＩ基板の領域ＡＲ１に形成されている構造について、図５９を参照しながら説明する。図５９において、ＳＯＩ基板の領域ＡＲ１には、例えば、図３に示す構造を有するＬＤＭＯＳＦＥＴが形成されており、このＬＤＭＯＳＦＥＴ上に、例えば、酸化シリコン膜からなる層間絶縁膜が形成されている。そして、層間絶縁膜上に、例えば、アルミニウム膜からなる複数の配線層が形成され、この配線層上に、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬＮが形成されている。この層間絶縁膜ＩＬＮの表面には、パッドＰＤが形成されている。パッドＰＤは、外部接続端子として機能し、例えば、ボンディングワイヤが接続される。
パッドＰＤが形成された層間絶縁膜ＩＬＮ上には、例えば、窒化シリコン膜からなるパッシベーション膜（表面保護膜）ＰＡＳが形成されている。パッドＰＤ上に形成されているパッシベーション膜ＰＡＳには、開口部が形成され、この開口部からパッドＰＤが露出している。そして、パッシベーション膜ＰＡＳ上には、層間絶縁膜ＩＬＮよりも熱伝導率の高い高熱伝導率膜ＨＣＦが形成されている。この高熱伝導率膜ＨＣＦは、例えば、窒化アルミニウム膜（熱伝導率１５０Ｗ／ｍ・Ｋ）、あるいは、酸化マグネシウム膜（熱伝導率５９Ｗ／ｍ・Ｋ）から構成されている。この高熱伝導率膜ＨＣＦにも開口部が形成されており、この開口部からパッドＰＤが露出するようになっている。そして、パッシベーション膜ＰＡＳ上にはシード層ＳＤＬおよび圧電膜ＰＺＦが形成されている。シード層ＳＤＬおよび圧電膜ＰＺＦは、例えば、窒化アルミニウム膜から構成されているため、高熱伝導率膜ＨＣＦと同等の機能を有する。このシード層ＳＤＬおよび圧電膜ＰＺＦにも開口部が形成されており、この開口部からパッドＰＤが露出するようになっている。
続いて、ＳＯＩ基板の領域ＡＲ２に形成されている構造について、図５９を参照しながら説明する。図５９において、ＳＯＩ基板上には、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬ１が形成されている。この層間絶縁膜ＩＬ１上に、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬ２が形成されている。そして、層間絶縁膜ＩＬ２上に、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬＮが形成されており、この層間絶縁膜ＩＬＮ上に、送信フィルタＴＸＦや受信フィルタＲＸＦを構成する薄膜圧電バルク波共振器ＢＡＷが形成されている。なお、この薄膜圧電バルク波共振器ＢＡＷの構成は、前記実施の形態１と同様であるため、その説明は省略する。
次に、ＳＯＩ基板の領域ＡＲ４に形成されている構造について、図５９を参照しながら説明する。図５９において、ＳＯＩ基板上には、例えば、アンテナスイッチＡＳＷを構成するＭＯＳＦＥＴ（図５８参照）が形成されており、このＭＯＳＦＥＴを覆うように、酸化シリコン膜からなる層間絶縁膜ＩＬ１が形成されている。この層間絶縁膜ＩＬ１上に、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬ２が形成されている。そして、層間絶縁膜ＩＬ２上に、例えば、酸化シリコン膜からなる層間絶縁膜ＩＬＮが形成されており、この層間絶縁膜ＩＬＮ上に、パッシベーション膜ＰＡＳが形成され、このパッシベーション膜ＰＡＳ上に高熱伝導率膜ＨＣＦが形成されている。そして、パッシベーション膜ＰＡＳ上にはシード層ＳＤＬおよび圧電膜ＰＺＦが形成されている。シード層ＳＤＬおよび圧電膜ＰＺＦは、例えば、窒化アルミニウム膜から構成されているため、高熱伝導率膜ＨＣＦと同等の機能を有する。
本実施の形態６における半導体装置は上記のように構成されており、以下に、その特徴点について説明する。本実施の形態６における特徴点は、例えば、図５９に示すように、パッシベーション膜ＰＡＳ上に、層間絶縁膜ＩＬＮよりも熱伝導率の高い高熱伝導率膜ＨＣＦを設けている点にある。つまり、本実施の形態６では、ＬＤＭＯＳＦＥＴが形成されている領域ＡＲ１、薄膜圧電バルク波共振器ＢＡＷが形成されている領域ＡＲ２およびＭＯＳＦＥＴが形成されている領域ＡＲ４を含むＳＯＩ基板の全領域において、パッシベーション膜ＰＡＳ上に高熱伝導率膜ＨＣＦを設けている点に特徴点がある。これにより、主にＬＤＭＯＳＦＥＴで発生した熱が、ＳＯＩ基板の全面に形成されている高熱伝導率膜ＨＣＦによって、効率良く四方八方に放散される。この結果、ＬＤＭＯＳＦＥＴが形成されている領域ＡＲ１の温度を下げることができるため、領域ＡＲ１に形成されているＬＤＭＯＳＦＥＴからの発熱に起因する薄膜圧電バルク波共振器ＢＡＷの温度上昇を抑制できる。したがって、本実施の形態６によれば、例えば、薄膜圧電バルク波共振器ＢＡＷとＬＤＭＯＳＦＥＴとＭＯＳＦＥＴとを同一のＳＯＩ基板に搭載する場合であっても、ＬＤＭＯＳＦＥＴからの発熱による薄膜圧電バルク波共振器ＢＡＷの温度上昇を充分抑制することができ、これによって、薄膜圧電バルク波共振器ＢＡＷから構成される送信フィルタＴＸＦや受信フィルタＲＸＦのフィルタ特性（電気的特性）の劣化を抑制することができる。
特に、本実施の形態６では、薄膜圧電バルク波共振器ＢＡＷが形成されている領域ＡＲ２と、ＬＤＭＯＳＦＥＴが形成されている領域ＡＲ１の間に、ＭＯＳＦＥＴが形成されている領域ＡＲ４を設けることが望ましい。なぜなら、領域ＡＲ１と領域ＡＲ２の間に領域ＡＲ４を設けることにより、領域ＡＲ１に形成されているＬＤＭＯＳＦＥＴで発生した熱の影響が、領域ＡＲ２に形成されている薄膜圧電バルク波共振器ＢＡＷに及ぶことを抑制できるからである。すなわち、領域ＡＲ１と領域ＡＲ２が隣接している場合、領域ＡＲ１に形成されているＬＤＭＯＳＦＥＴからの熱の影響が、領域ＡＲ２に形成されている薄膜圧電バルク波共振器ＢＡＷに及びやすいが、領域ＡＲ１と領域ＡＲ２の間に領域ＡＲ４を設けることにより、領域ＡＲ１と領域ＡＲ２との間の距離を離すことができる。この結果、領域ＡＲ１に形成されているＬＤＭＯＳＦＥＴで発生した熱の影響が、領域ＡＲ２に形成されている薄膜圧電バルク波共振器ＢＡＷに及ぶことを効果的に抑制できる。
＜本実施の形態６の変形例＞
上述した前記実施の形態６では、例えば、アンテナスイッチＡＳＷをＳＯＩ基板上に形成されたＭＯＳＦＥＴから構成する場合について説明したが、アンテナスイッチＡＳＷをＨＥＭＴから構成する場合にも本発明の技術的思想を適用することができる。
例えば、ＨＥＭＴは、半絶縁性基板（ＧａＡｓ基板）上に形成されるため、電力増幅器ＰＡをＨＢＴから構成することにより、ＨＥＭＴと、ＨＢＴと、薄膜圧電バルク波共振器ＢＡＷとを同一の半絶縁性基板（ＧａＡｓ基板）上に形成することができる。そして、ＨＢＴが形成されている領域ＡＲ１、薄膜圧電バルク波共振器ＢＡＷが形成されている領域ＡＲ２およびＨＥＭＴが形成されている領域ＡＲ４を含む半絶縁性基板の全領域において、パッシベーション膜ＰＡＳ上に高熱伝導率膜ＨＣＦを設ける構成を取ることができる。これにより、主にＨＢＴで発生した熱が、半絶縁性基板の全面に形成されている高熱伝導率膜ＨＣＦによって、効率良く四方八方に放散される。この結果、ＨＢＴが形成されている領域ＡＲ１の温度を下げることができるため、領域ＡＲ１に形成されているＨＢＴからの発熱に起因する薄膜圧電バルク波共振器ＢＡＷの温度上昇を抑制できる。
以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
本発明は、半導体装置を製造する製造業に幅広く利用することができる。
１ＧＳ ＧａＡｓ基板
１Ｓ 半導体基板
ＡＮＴ アンテナ
ＡＮＴ（ＯＵＴ） アンテナ端子
ＡＲ０ 領域
ＡＲ１ 領域
ＡＲ２ 領域
ＡＲ３ 領域
ＡＲ４ 領域
ＡＳＷ アンテナスイッチ
Ａ１ 周波数
Ａ２ 周波数
ＢＡＥ ベース電極
ＢＡＷ 薄膜圧電バルク波共振器
ＢＡＷ１ 薄膜圧電バルク波共振器
ＢＡＷ２ 薄膜圧電バルク波共振器
ＢＡＷ３ 薄膜圧電バルク波共振器
ＢＡＷ４ 薄膜圧電バルク波共振器
ＢＡＷ５ 薄膜圧電バルク波共振器
ＢＡＷ６ 薄膜圧電バルク波共振器
ＢＡＷ７ 薄膜圧電バルク波共振器
ＢＢＵ ベースバンド部
ＢＤ ボディ領域
ＢＥ 裏面電極
ＢＭ ベースメサ
ＢＯＸ 埋め込み絶縁層
ＢＴＥ 下部電極
ＣＡＰ キャップ絶縁膜
ＣＡＶ 空洞部
ＣＥ コレクタ電極
ＣＦ１ 第１導体膜
ＣＦ２ 第２導体膜
ＣＭ コレクタメサ
ＣＮＴ コンタクトホール
ＣＮＴ１ コンタクトホール
ＣＮＴ２ 接続孔
ＣＮＴ３ 接続孔
ＣＳ コバルトシリサイド膜
ＣＵ 制御回路
ＤＩＴ 溝
ＤＩＴ２ 溝
ＤＩＴ３ 溝
ＤＬ ドレイン配線
ＤＲ ドレイン領域
ＤＲ１ ｎ＋型ドレイン領域
ＤＴ 溝
ＥＥ エミッタ電極
ＥＬ エミッタ層
ＥＰＩ エピタキシャル層
ＥＸ１ｄ 低濃度不純物拡散領域
ＥＸ１ｓ 低濃度不純物拡散領域
ＦＡＭＰ 増幅部
Ｇ ゲート電極
ＧＯＸ ゲート絶縁膜
ＧＯＸ１ ゲート絶縁膜
ＨＡＬＯ ｐ型ハロー領域
ＨＣＦ 高熱伝導率膜
ＨＩＮＰ 高音響インピーダンス膜
ＩＬ 層間絶縁膜
ＩＬ１ 層間絶縁膜
ＩＬ２ 層間絶縁膜
ＩＬＮ 層間絶縁膜
ＬＣＦ 低熱伝導率膜
ＬＩＭＰ 低音響インピーダンス膜
ＬＮＡ 低雑音増幅器
Ｌ１ 第１層配線
Ｌ１ａ 金配線
Ｌ１ｂ 金配線
Ｌ２ 第２層配線
ＮＲ１ｄ 高濃度不純物拡散領域
ＮＲ１ｓ 高濃度不純物拡散領域
ＯＤＲ１ ｎ−型オフセットドレイン領域
ＯＤＲ２ ｎ型オフセットドレイン領域
ＰＡ 電力増幅器
ＰＡＳ パッシベーション膜
ＰＤ パッド
ＰＦ ポリシリコン膜
ＰＨ 移相器
Ｐｉｎ（ＧＳＭ） 入力電力
ＰＬ ｐ型打ち抜き層
ＰＬＧ１ プラグ
ＰＬＧ２ プラグ
Ｐｏｕｔ（ＧＳＭ） 出力信号
ＰＲ１ ｐ＋型半導体領域
ＰＷＬ ｐ型ウェル
ＰＺＦ 圧電膜
ＰＺＬ 圧電層
ＲＦＩＣＵ 高周波集積回路部
ＲＸ 受信端子
ＲＸＦ 受信フィルタ
ＲＸＭＩＸ 受信ミキサ
ＳＡＭＰ 増幅部
ＳＣ サブコレクタ層
ＳＣＬ 犠牲層
ＳＤＬ シード層
ＳＨＥ シャント電極
ＳＬ ソース配線
ＳＮ 窒化シリコン膜
ＳＲ ソース領域
ＳＲ１ ｎ−型ソース領域
ＳＲ２ ｎ＋型ソース領域
ＳＵＢ 半導体基板
ＳＷ サイドウォール
ＳＹＮ シンセサイザ
ＴＡＭＰ 増幅部
ＴＨ 貫通溝
ＴＰＬＧ 放熱プラグ
ＴＸ 送信端子
ＴＸＦ 送信フィルタ
ＴＸＭＩＸ 送信ミキサ
ＵＰＥ 上部電極
Ｖcontrol（ＧＳＭ） 制御信号

Claims (25)

  1. （ａ）半導体基板と、
    （ｂ）前記半導体基板の第１領域に形成された半導体素子と、
    （ｃ）前記半導体素子を覆う前記半導体基板上に形成された絶縁膜と、
    （ｄ）前記絶縁膜上に形成された膜であって、前記絶縁膜よりも熱伝導率の高い高熱伝導率膜と、
    （ｅ）前記半導体基板の第２領域上に形成された前記絶縁膜上に前記高熱伝導率膜を介して形成された薄膜圧電バルク波共振器と、を備え、
    前記高熱伝導率膜と前記薄膜圧電バルク波共振器との間に、前記高熱伝導率膜よりも熱伝導率の低い低熱伝導率膜が形成されていることを特徴とする半導体装置。
  2. 請求項１記載の半導体装置あって、
    前記半導体基板は、前記第１領域と前記第２領域の間に第３領域を有し、
    前記半導体基板の前記第３領域上に形成された前記絶縁膜の表面に凹凸形状が形成されていることを特徴とする半導体装置。
  3. 請求項１記載の半導体装置であって、
    前記半導体基板の前記第１領域上に形成された前記絶縁膜の表面に凹凸形状が形成されていることを特徴とする半導体装置。
  4. 請求項１記載の半導体装置であって、
    前記半導体基板の前記第１領域の周囲には、前記絶縁膜の表面から前記半導体基板に達する溝が形成されており、前記溝の内部に導電性材料が埋め込まれていることを特徴とする半導体装置。
  5. 請求項１記載の半導体装置であって、
    前記高熱伝導率膜は、窒化アルミニウム膜、あるいは、酸化マグネシウム膜から形成されていることを特徴とする半導体装置。
  6. 請求項１記載の半導体装置であって、
    前記低熱伝導率膜は、酸化アルミニウム膜、あるいは、窒化シリコン膜から形成されていることを特徴とする半導体装置。
  7. 請求項１記載の半導体装置であって、
    前記薄膜圧電バルク波共振器は、
    （ｅ１）前記高熱伝導率膜上に形成された音響絶縁部と、
    （ｅ２）前記音響絶縁部上に形成された下部電極と、
    （ｅ３）前記下部電極上に形成された圧電層と、
    （ｅ４）前記圧電層上に形成された上部電極と、を有することを特徴とする半導体装置。
  8. 請求項７記載の半導体装置であって、
    前記音響絶縁部は、前記絶縁膜に形成された凹部と前記下部電極とで挟まれた空洞部から形成されていることを特徴とする半導体装置。
  9. 請求項７記載の半導体装置であって、
    前記音響絶縁部は、前記絶縁膜に形成された凹部に埋め込まれた音響ミラーから形成されていることを特徴とする半導体装置。
  10. （ａ）ベースバンド信号を処理するベースバンド部と、
    （ｂ）前記ベースバンド部で処理された前記ベースバンド信号を送信信号に変調するＲＦＩＣ部と、
    （ｃ）前記ＲＦＩＣ部で変調された前記送信信号の電力を増幅する電力増幅器と、
    （ｄ）前記電力増幅器で増幅された前記送信信号の周波数帯域を通過帯域とする送信フィルタと、
    （ｅ）前記送信フィルタを通過した前記送信信号を送信するアンテナと、
    （ｆ）前記アンテナで受信した受信信号の周波数帯域を通過帯域とする受信フィルタと、
    （ｇ）前記受信フィルタを通過した前記受信信号を増幅する低雑音増幅器と、を備え、
    前記ＲＦＩＣ部は、さらに、前記低雑音増幅器で増幅された前記受信信号を復調する機能を有する携帯電話機であって、
    前記電力増幅器は、前記送信信号を増幅するための増幅用トランジスタを含み、
    前記送信フィルタおよび前記受信フィルタは、複数の薄膜圧電バルク波共振器から構成され、
    前記電力増幅器と前記送信フィルタと前記受信フィルタは同一の半導体チップに形成されており、
    前記半導体チップは、
    （ｆ１）半導体基板と、
    （ｆ２）前記半導体基板の第１領域に形成された前記増幅用トランジスタと、
    （ｆ３）前記増幅用トランジスタを覆う前記半導体基板上に形成された絶縁膜と、
    （ｆ４）前記絶縁膜上に形成された膜であって、前記絶縁膜よりも熱伝導率の高い高熱伝導率膜と、
    （ｆ５）前記半導体基板の第２領域上に形成された前記絶縁膜上に前記高熱伝導率膜を介して形成された前記薄膜圧電バルク波共振器と、を有することを特徴とする携帯電話機。
  11. 請求項１０記載の携帯電話機であって、
    前記高熱伝導率膜と前記薄膜圧電バルク波共振器との間に、前記高熱伝導率膜よりも熱伝導率の低い低熱伝導率膜が形成されていることを特徴とする携帯電話機。
  12. 請求項１０記載の携帯電話機であって、
    前記半導体基板は、前記第１領域と前記第２領域の間に第３領域を有し、
    前記半導体基板の前記第３領域上に形成された前記絶縁膜の表面に凹凸形状が形成されていることを特徴とする携帯電話機。
  13. 請求項１０記載の携帯電話機であって、
    前記半導体基板の前記第１領域上に形成された前記絶縁膜の表面に凹凸形状が形成されていることを特徴とする携帯電話機。
  14. 請求項１０記載の携帯電話機であって、
    前記半導体基板の前記第１領域の周囲には、前記絶縁膜の表面から前記半導体基板に達する溝が形成されており、前記溝の内部に導電性材料が埋め込まれていることを特徴とする携帯電話機。
  15. 請求項１０記載の携帯電話機であって、
    前記電力増幅器に含まれる前記増幅用トランジスタは、ＬＤＭＯＳＦＥＴであることを特徴とする携帯電話機。
  16. 請求項１０記載の携帯電話機であって、
    前記電力増幅器に含まれる前記増幅用トランジスタは、ヘテロ接合バイポーラトランジスタであることを特徴とする携帯電話機。
  17. 請求項１０記載の携帯電話機であって、
    前記携帯電話機は、周波数帯域の異なる複数の送信信号を送信するように構成され、かつ、周波数帯域の異なる複数の受信信号を受信するように構成され、
    前記携帯電話機は、送信時に前記周波数帯域の異なる複数の送信信号のいずれかから送信すべき信号を選択し、あるいは、受信時に前記周波数帯域の異なる複数の受信信号のいずれかから受信すべき信号を選択するためのアンテナスイッチを有し、
    前記アンテナスイッチは、前記電力増幅器と前記送信フィルタと前記受信フィルタを形成した前記半導体チップに形成されていることを特徴とする携帯電話機。
  18. 同一の半導体基板上に形成された薄膜圧電バルク波共振器と半導体素子と、を備え、
    前記薄膜圧電バルク波共振器は、
    音響絶縁部と、
    前記音響絶縁部上に形成された下部電極と、
    前記下部電極上に形成された圧電層と、
    前記圧電層上に形成された上部電極と、を有する半導体装置の製造方法であって、
    （ａ）前記半導体基板の第１領域に前記半導体素子を形成する工程と、
    （ｂ）前記（ａ）工程後、前記半導体素子を覆うように前記半導体基板上に絶縁膜を形成する工程と、
    （ｃ）前記（ｂ）工程後、前記半導体基板の第２領域に形成されている前記絶縁膜の表面に凹部を形成する工程と、
    （ｄ）前記（ｃ）工程後、前記絶縁膜上に保護膜を形成する工程と、
    （ｅ）前記（ｄ）工程後、前記凹部を埋め込む犠牲層を形成する工程と、
    （ｆ）前記（ｅ）工程後、前記犠牲層上を含む前記保護膜上に第１導体膜を形成する工程と、
    （ｇ）前記（ｆ）工程後、前記第１導体膜をパターニングすることにより、前記半導体基板の前記第２領域上に形成されている前記犠牲層および前記保護膜上に前記下部電極を形成する工程と、
    （ｈ）前記（ｇ）工程後、前記下部電極上を含む前記保護膜上に圧電膜を形成する工程と、
    （ｉ）前記（ｈ）工程後、前記圧電膜上に第２導体膜を形成する工程と、
    （ｊ）前記（ｉ）工程後、前記第２導体膜および前記圧電膜をパターニングすることにより、前記圧電層および前記上部電極を形成する工程と、
    （ｋ）前記（ｊ）工程後、前記凹部に埋め込まれている前記犠牲層をエッチングすることにより除去して前記音響絶縁部となる空洞部を形成する工程と、を備え、
    前記保護膜は、前記凹部に埋め込まれている前記犠牲層をエッチングする際のエッチングストッパとなることを特徴とする半導体装置の製造方法。
  19. 請求項１８記載の半導体装置の製造方法であって、
    前記保護膜は、前記絶縁膜よりも熱伝導率の高い高熱伝導率膜から形成されていることを特徴とする半導体装置の製造方法。
  20. 請求項１８記載の半導体装置の製造方法であって、
    前記犠牲層は、酸化シリコン膜から形成されており、
    前記保護膜は、前記酸化シリコン膜とのエッチング選択比がとれる膜から形成されていることを特徴とする半導体装置の製造方法。
  21. 請求項２０記載の半導体装置の製造方法であって、
    前記保護膜は、窒化アルミニウム膜から形成されており、
    前記（ｋ）工程は、フッ酸を使用して前記犠牲層をエッチングすることを特徴とする半導体装置の製造方法。
  22. 請求項１８記載の半導体装置の製造方法であって、
    前記（ｄ）工程と前記（ｅ）工程の間に、
    （ｌ）前記保護膜上に、前記保護膜よりも熱伝導率の低い低熱伝導率膜を形成する工程と、
    （ｍ）前記（ｌ）工程後、前記低熱伝導率膜をパターニングすることにより、前記半導体基板の前記第２領域上に前記低熱伝導率膜を残存させる工程と、を有することを特徴とする半導体装置の製造方法。
  23. 請求項１８記載の半導体装置の製造方法であって、
    前記半導体基板は、前記第１領域と前記第２領域との間に第３領域を有し、
    前記（ｃ）工程は、前記半導体基板の前記第３領域に形成されている前記絶縁膜の表面に凹凸形状を形成することを特徴とする半導体装置の製造方法。
  24. 請求項１８記載の半導体装置の製造方法であって、
    前記（ｃ）工程は、前記半導体基板の前記第１領域に形成されている前記絶縁膜の表面に凹凸形状を形成することを特徴とする半導体装置の製造方法。
  25. 請求項１８記載の半導体装置の製造方法であって、
    前記（ｂ）工程と前記（ｃ）工程の間に、
    （ｎ）前記半導体基板の前記第１領域の周囲に、前記絶縁膜を貫通する溝を形成する工程と、
    （ｏ）前記（ｎ）工程後、前記溝の内部に導電材料を埋め込む工程と、を有することを特徴とする半導体装置の製造方法。
JP2013508799A 2011-04-01 2012-03-08 半導体装置およびその製造方法ならびに携帯電話機 Expired - Fee Related JP5735099B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013508799A JP5735099B2 (ja) 2011-04-01 2012-03-08 半導体装置およびその製造方法ならびに携帯電話機

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011081573 2011-04-01
JP2011081573 2011-04-01
JP2013508799A JP5735099B2 (ja) 2011-04-01 2012-03-08 半導体装置およびその製造方法ならびに携帯電話機
PCT/JP2012/055970 WO2012137574A1 (ja) 2011-04-01 2012-03-08 半導体装置およびその製造方法ならびに携帯電話機

Publications (2)

Publication Number Publication Date
JPWO2012137574A1 JPWO2012137574A1 (ja) 2014-07-28
JP5735099B2 true JP5735099B2 (ja) 2015-06-17

Family

ID=46968978

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013508799A Expired - Fee Related JP5735099B2 (ja) 2011-04-01 2012-03-08 半導体装置およびその製造方法ならびに携帯電話機

Country Status (5)

Country Link
US (2) US9299914B2 (ja)
JP (1) JP5735099B2 (ja)
KR (1) KR101893236B1 (ja)
CN (1) CN103444080B (ja)
WO (1) WO2012137574A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9997695B2 (en) 2016-02-03 2018-06-12 Globalfoundries Inc. Methods to utilize piezoelectric materials as gate dielectric in high frequency RBTs in an IC device

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9299914B2 (en) * 2011-04-01 2016-03-29 Renesas Electronics Corporation Semiconductor device, manufacturing method of the same, and mobile phone
DE102012111889B9 (de) 2012-12-06 2014-09-04 Epcos Ag Elektroakustischer Wandler
US9941271B2 (en) * 2013-10-04 2018-04-10 Avago Technologies General Ip (Singapore) Pte. Ltd. Fin-shaped field effect transistor and capacitor structures
US9917568B2 (en) * 2014-08-26 2018-03-13 Akoustis, Inc. Membrane substrate structure for single crystal acoustic resonator device
DE102014117238B4 (de) * 2014-11-25 2017-11-02 Snaptrack, Inc. BAW-Resonator mit verringerter Eigenerwärmung, HF-Filter mit BAW-Resonator, Duplexer mit HF-Filter und Verfahren zur Herstellung
KR101923573B1 (ko) 2015-03-16 2018-11-29 가부시키가이샤 무라타 세이사쿠쇼 탄성파 장치 및 그 제조 방법
TWI664755B (zh) * 2016-03-23 2019-07-01 伊凡聖斯股份有限公司 使用熔合結合工序在ｃｍｏｓ基板上整合ａｉｎ超音波傳感器
US10109724B2 (en) * 2017-02-22 2018-10-23 Qualcomm Incorporated Heterojunction bipolar transistor unit cell and power stage for a power amplifier
CN107241077B (zh) * 2017-05-12 2020-12-29 电子科技大学 一种压电薄膜体声波谐振器及其制备方法
CN110709986B (zh) * 2017-06-09 2023-08-08 株式会社村田制作所 电子部件模块
US10715091B2 (en) * 2017-10-13 2020-07-14 Samsung Electronics Co., Ltd. Low-noise amplifier supporting beam-forming function and receiver including the same
CN107743022B (zh) * 2017-10-19 2024-06-11 浙江华远微电科技有限公司 陶瓷csp封装基板结构
JP7208167B2 (ja) * 2018-01-19 2023-01-18 ローム株式会社 半導体装置およびその製造方法
SG10201902753RA (en) 2018-04-12 2019-11-28 Skyworks Solutions Inc Filter Including Two Types Of Acoustic Wave Resonators
DE102018111428A1 (de) 2018-05-14 2019-11-14 RF360 Europe GmbH Hochfrequenz-Multiplexer
TWI834694B (zh) * 2018-07-18 2024-03-11 美商天工方案公司 具有積體取消電路之薄膜塊體聲諧振器濾波器
KR20200069561A (ko) * 2018-12-07 2020-06-17 삼성전기주식회사 체적 음향 공진기
CN111371429B (zh) * 2018-12-26 2022-07-12 中芯集成电路（宁波）有限公司上海分公司 控制电路与声波滤波器的集成方法和集成结构
CN111371424A (zh) * 2018-12-26 2020-07-03 中芯集成电路（宁波）有限公司上海分公司 控制电路与体声波滤波器的集成方法和集成结构
CN111371428A (zh) * 2018-12-26 2020-07-03 中芯集成电路（宁波）有限公司上海分公司 控制电路与表面声波滤波器的集成方法和集成结构
JP2021129194A (ja) * 2020-02-13 2021-09-02 株式会社村田製作所 高周波モジュール及び通信装置
CN111262542B (zh) * 2020-02-27 2022-03-25 见闻录(浙江)半导体有限公司 一种具有散热结构的体声波谐振器及制造工艺
WO2022120025A1 (en) * 2020-12-04 2022-06-09 Murata Manufacturing Co., Ltd. Acoustic wave device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177386A (ja) * 1992-12-04 1994-06-24 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH10209464A (ja) * 1997-01-18 1998-08-07 Semiconductor Energy Lab Co Ltd 複合化回路及び複合化回路を内蔵した電子装置
JP2001305584A (ja) * 2000-04-25 2001-10-31 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2002185007A (ja) * 2000-12-18 2002-06-28 Toshiba Corp 半導体装置
JP2006140271A (ja) * 2004-11-11 2006-06-01 Toshiba Corp 半導体装置
JP2007143128A (ja) * 2005-10-18 2007-06-07 Avago Technologies Wireless Ip (Singapore) Pte Ltd 単一の分離されスタックされたバルク音響共振器を含む音響ガルバニックアイソレータ
JP2007221588A (ja) * 2006-02-17 2007-08-30 Toshiba Corp 薄膜圧電共振器及び薄膜圧電共振器の製造方法
WO2008032543A1 (fr) * 2006-08-25 2008-03-20 Ube Industries, Ltd. Résonateur piézoélectrique à couche mince et son procédé de fabrication

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3548346A (en) * 1968-08-23 1970-12-15 Westinghouse Electric Corp Tuning integrated circuits comprising a layer of piezoelectric material above a semiconductor body
JPH07120735B2 (ja) 1988-08-23 1995-12-20 宣夫 御子柴 半導体チップ
JPH0279516A (ja) * 1988-09-16 1990-03-20 Toshiba Corp ダイレクトコンバージョン受信回路及びこの回路に用いられる圧電性薄膜共娠子の製造方法及びこの回路に用いられる圧電性薄膜共娠子フイルタの製造方法
JPH03295267A (ja) * 1990-04-13 1991-12-26 Seiko Epson Corp 薄膜装置
US5075641A (en) * 1990-12-04 1991-12-24 Iowa State University Research Foundation, Inc. High frequency oscillator comprising cointegrated thin film resonator and active device
US5260596A (en) * 1991-04-08 1993-11-09 Motorola, Inc. Monolithic circuit with integrated bulk structure resonator
US5166646A (en) * 1992-02-07 1992-11-24 Motorola, Inc. Integrated tunable resonators for use in oscillators and filters
JPH08148968A (ja) * 1994-11-24 1996-06-07 Mitsubishi Electric Corp 薄膜圧電素子
US6331722B1 (en) 1997-01-18 2001-12-18 Semiconductor Energy Laboratory Co., Ltd. Hybrid circuit and electronic device using same
DE69922311T2 (de) * 1998-09-11 2005-12-01 Texas Instruments Inc., Dallas Integrierter akustischer Dünnfilmresonator
US6355498B1 (en) * 2000-08-11 2002-03-12 Agere Systems Guartian Corp. Thin film resonators fabricated on membranes created by front side releasing
US6486751B1 (en) 2000-09-26 2002-11-26 Agere Systems Inc. Increased bandwidth thin film resonator having a columnar structure
JP2002231721A (ja) 2001-02-06 2002-08-16 Mitsubishi Electric Corp 半導体装置
JP2003100989A (ja) * 2001-09-27 2003-04-04 Hitachi Ltd 高周波モジュール
TW520341B (en) * 2001-11-20 2003-02-11 Ind Tech Res Inst A method for manufacturing a chamber of the thin film bulk acoustic wave resonator (FBAR)
US6906451B2 (en) * 2002-01-08 2005-06-14 Murata Manufacturing Co., Ltd. Piezoelectric resonator, piezoelectric filter, duplexer, communication apparatus, and method for manufacturing piezoelectric resonator
US7276994B2 (en) * 2002-05-23 2007-10-02 Murata Manufacturing Co., Ltd. Piezoelectric thin-film resonator, piezoelectric filter, and electronic component including the piezoelectric filter
JP4007172B2 (ja) * 2002-12-03 2007-11-14 ソニー株式会社 マイクロマシンおよびその製造方法
JP2004282514A (ja) * 2003-03-17 2004-10-07 Masaki Esashi 圧電共振子回路およびその製造方法
KR100502569B1 (ko) * 2003-04-15 2005-07-20 박희대 선택형 블라그 반사층을 이용한 fbar 필터
JP2005101366A (ja) * 2003-09-25 2005-04-14 Kyocera Corp 高周波モジュール
US7155252B2 (en) * 2003-10-17 2006-12-26 Nokia Corporation Mimo and diversity front-end arrangements for multiband multimode communication engines
US6992400B2 (en) * 2004-01-30 2006-01-31 Nokia Corporation Encapsulated electronics device with improved heat dissipation
US7514759B1 (en) * 2004-04-19 2009-04-07 Hrl Laboratories, Llc Piezoelectric MEMS integration with GaN technology
JP2006180304A (ja) * 2004-12-24 2006-07-06 Hitachi Media Electoronics Co Ltd 圧電バルク共振子およびその製造方法、圧電バルク共振子を用いたフィルタ、それを用いた半導体集積回路装置、並びにそれを用いた高周波モジュール
US20070093229A1 (en) 2005-10-20 2007-04-26 Takehiko Yamakawa Complex RF device and method for manufacturing the same
JP2007143127A (ja) 2005-10-20 2007-06-07 Matsushita Electric Ind Co Ltd 複合ｒｆデバイスとその製造方法
JP2007184691A (ja) 2006-01-05 2007-07-19 Matsushita Electric Ind Co Ltd 複合ｒｆ部品
JP2008172713A (ja) * 2007-01-15 2008-07-24 Hitachi Media Electoronics Co Ltd 圧電薄膜共振器および圧電薄膜共振器フィルタおよびその製造方法
JP5175482B2 (ja) * 2007-03-29 2013-04-03 ルネサスエレクトロニクス株式会社 半導体装置
US8076994B2 (en) * 2007-06-22 2011-12-13 Cree, Inc. RF power transistor packages with internal harmonic frequency reduction and methods of forming RF power transistor packages with internal harmonic frequency reduction
JP5279068B2 (ja) * 2008-02-15 2013-09-04 太陽誘電株式会社 圧電薄膜共振子、フィルタ、通信モジュール、および通信装置
US9299914B2 (en) * 2011-04-01 2016-03-29 Renesas Electronics Corporation Semiconductor device, manufacturing method of the same, and mobile phone

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06177386A (ja) * 1992-12-04 1994-06-24 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH10209464A (ja) * 1997-01-18 1998-08-07 Semiconductor Energy Lab Co Ltd 複合化回路及び複合化回路を内蔵した電子装置
JP2001305584A (ja) * 2000-04-25 2001-10-31 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2002185007A (ja) * 2000-12-18 2002-06-28 Toshiba Corp 半導体装置
JP2006140271A (ja) * 2004-11-11 2006-06-01 Toshiba Corp 半導体装置
JP2007143128A (ja) * 2005-10-18 2007-06-07 Avago Technologies Wireless Ip (Singapore) Pte Ltd 単一の分離されスタックされたバルク音響共振器を含む音響ガルバニックアイソレータ
JP2007221588A (ja) * 2006-02-17 2007-08-30 Toshiba Corp 薄膜圧電共振器及び薄膜圧電共振器の製造方法
WO2008032543A1 (fr) * 2006-08-25 2008-03-20 Ube Industries, Ltd. Résonateur piézoélectrique à couche mince et son procédé de fabrication

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9997695B2 (en) 2016-02-03 2018-06-12 Globalfoundries Inc. Methods to utilize piezoelectric materials as gate dielectric in high frequency RBTs in an IC device
TWI628744B (zh) 2016-02-03 2018-07-01 格羅方德半導體公司 在ｉｃ裝置之高頻ｒｂｔ中利用壓電材料作為閘極介電質之方法

Also Published As

Publication number Publication date
CN103444080A (zh) 2013-12-11
US9906205B2 (en) 2018-02-27
KR101893236B1 (ko) 2018-08-29
JPWO2012137574A1 (ja) 2014-07-28
US20160164478A1 (en) 2016-06-09
US20140018126A1 (en) 2014-01-16
KR20140010102A (ko) 2014-01-23
US9299914B2 (en) 2016-03-29
WO2012137574A1 (ja) 2012-10-11
CN103444080B (zh) 2016-07-27

Similar Documents

Publication Publication Date Title
JP5735099B2 (ja) 半導体装置およびその製造方法ならびに携帯電話機
US8502235B2 (en) Integrated nitride and silicon carbide-based devices
US7898047B2 (en) Integrated nitride and silicon carbide-based devices and methods of fabricating integrated nitride-based devices
EP2388819B1 (en) Low noise amplifier including group III nitride based transistors
US7868425B2 (en) Semiconductor device and manufacturing method of the same
JP4272142B2 (ja) スイッチング素子並びにそれを用いたアンテナスイッチ回路及び高周波モジュール
TWI836222B (zh) 用於在裸晶之前側上之柱連接及在裸晶之後側上之被動裝置整合之方法
US8106503B2 (en) High frequency semiconductor device
JP2018023110A (ja) クラック耐性が向上した弾性表面波素子とその製造方法
WO2022163196A1 (ja) 半導体装置、半導体モジュールおよび電子機器
US20230275338A1 (en) Radio frequency module and communication device
JP2010245350A (ja) 半導体装置
JP2009141379A (ja) スイッチング素子並びにそれを用いたアンテナスイッチ回路及び高周波モジュール
JP2006093500A (ja) 電子装置
JP2009081474A (ja) スイッチング素子並びにそれを用いたアンテナスイッチ回路及び高周波モジュール

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150324

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150415

R150 Certificate of patent or registration of utility model

Ref document number: 5735099

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees