JP5733616B2 - 半導体装置 - Google Patents

Description

本発明は、半導体装置に関し、特にマルチフィンガー型構造の半導体装置に関する。

マイクロ波、準ミリ波、ミリ波等の高周波帯域での増幅に適した半導体装置として、例えば高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）等の電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）が知られている。

例えば特許文献１には、互いに並列に配置した複数のゲートフィンガーに対し、ゲートフィンガーを挟んで対向するようにソースフィンガーとドレインフィンガーとが設けられたマルチフィンガー型構造の電界効果トランジスタが開示されている。

特開平８−１７２１０４号公報

マルチフィンガー型構造の電界効果トランジスタでは、複数のソースフィンガーを共通に接続するソースバスライン、複数のドレインフィンガーを共通に接続するドレインバスライン、及び複数のゲートフィンガーを共通に接続するゲートバスラインを有する。このため、複数のゲートフィンガーを互いに並列に配置し、ゲートフィンガーを挟んで対向するようにソースフィンガーとドレインフィンガーとを配置させると、ソースフィンガー、ドレインフィンガー、及びゲートフィンガーのいずれかが、ソースバスライン、ドレインバスライン、及びゲートバスラインのいずれかと交差することになる。例えば特許文献１では、図１のように、ドレインフィンガーとソースバスラインとが交差している。

特許文献１では、ドレインフィンガーとソースバスラインとが接触することを回避するために、ドレインフィンガーとソースバスラインとが交差する領域において、ドレインフィンガーにエアブリッジを設けている。しかしながら、特許文献１に開示された構造では、エアブリッジの強度が弱く、エアブリッジに外部から力が加わった場合に、エアブリッジが潰れてしまう場合がある。

本発明は、上記課題に鑑みなされたものであり、エアブリッジの強度を向上させることが可能な半導体装置を提供することを目的とする。

本発明は、半導体層上に設けられ、互いに並列に配置された複数のソースフィンガーと、前記半導体層上に設けられ、前記複数のソースフィンガーと交互に配置された複数のドレインフィンガーと、前記半導体層上に設けられ、前記ソースフィンガーと前記ドレインフィンガーとの間にそれぞれ配置された複数のゲートフィンガーと、前記複数のゲートフィンガー同士、前記複数のソースフィンガー同士、および前記複数のドレインフィンガー同士のいずれかを共通に接続するバスラインと、前記複数のソースフィンガー、前記複数のドレインフィンガー、および前記複数のゲートフィンガーのいずれかに設けられ、前記バスライン上を跨いで前記半導体層との間に第１空隙を有する複数の第１エアブリッジと、前記第１空隙上の前記第１エアブリッジに接続することで隣接する前記複数の第１エアブリッジ同士の間を接続し、前記半導体層との間に第２空隙を有する第２エアブリッジと、を備えることを特徴とする半導体装置である。本発明によれば、第１エアブリッジに外部から力が加わった場合でも、加わった力が分散されやすくなり、第１エアブリッジの強度を向上させることができる。

上記構成において、前記第２エアブリッジは、第１エアブリッジの延在方向における中央部同士を接続してなる構成とすることができる。この構成によれば、第１エアブリッジは、その延在方向における中央部で最も強度が弱くなることから、この位置に第２エアブリッジを接続させることで、第１エアブリッジの強度をより向上させることができる。

上記構成において、前記複数のソースフィンガー、前記複数のドレインフィンガー、および前記複数のゲートフィンガーのうち最も外側に位置するフィンガーの外側に設けられた固定部と、前記固定部と前記複数の第１エアブリッジのうち最も外側に位置する第１エアブリッジとの間を接続する第３エアブリッジと、を備える構成とすることができる。この構成によれば、最も外側に位置する第１エアブリッジの強度を、それよりも内側に位置する第１エアブリッジの強度と同等に向上させることができ、複数の第１エアブリッジ全体の強度をより向上させることができる。

上記構成において、前記第３エアブリッジは、前記最も外側に位置する第１エアブリッジの中央部に接続されてなる構成とすることができる。この構成によれば、最も外側に位置する第１エアブリッジの強度をより向上させることができる。

上記構成において、前記第１エアブリッジの厚さと幅の積に対する長さの比は、０．１〜０．６である構成とすることができる。この構成によれば、強度が弱くて潰れ易い第１エアブリッジの強度を向上させることができる。

上記構成において、前記複数の第１エアブリッジは、前記複数のソースフィンガーあるいは前記複数のドレインフィンガーのいずれかに設けられ、前記複数の第１エアブリッジが設けられた前記複数のソースフィンガーあるいは前記複数のドレインフィンガーは、前記半導体層の活性領域においては、オーミック電極上に下層配線層と上層配線層とを備えた構造を有し、前記複数の第１エアブリッジは、前記下層配線層と前記上層配線層のうち、前記上層配線層のみで形成され、前記複数のゲートフィンガー同士を接続するゲートバスラインは、ゲート配線層と前記下層配線層とで構成されてなる構成とすることができる。例えばゲートバスラインがゲート配線層のみで構成される場合は、断面積が小さいため抵抗が大きくなるが、この構成によれば、ゲートバスラインがゲート配線層と下層配線層とで構成されるため、ゲートバスラインの断面積を大きくして、ゲートバスラインの抵抗を下げることができる。

上記構成において、前記複数の第１エアブリッジは、前記複数のソースフィンガーあるいは前記複数のドレインフィンガーのいずれかに設けられ、前記複数の第１エアブリッジが設けられた前記複数のソースフィンガーあるいは前記複数のドレインフィンガーは、前記半導体層の活性領域において、オーミック電極上に配線層を備えた構造を有し、前記第１エアブリッジは、前記配線層と同じ厚みを有する構成とすることができる。この構成によれば、オーミック電極上に設けられた配線層と第１エアブリッジとを、同一プロセスで形成することができる。また、上記構成において、前記第２エアブリッジは、前記バスラインを覆うように設けられている構成とすることができる。

本発明によれば、エアブリッジに外部から力が加わった場合でも、加わった力が分散され易くなり、エアブリッジの強度を向上させることができる。

図１は、実施例１に係る半導体装置の上面模式図の例である。 図２は、図１の破線領域Ｒの拡大図である。 図３は、図１のＡ−Ａ間の断面模式図の例である。 図４は、比較例１に係る半導体装置の上面模式図の例である。 図５は、半導体層の活性領域に設けられた配線層とエアブリッジを形成する配線層とが同じ配線層からなる場合の断面模式図の例である。 図６は、実施例２に係る半導体装置の上面模式図の例である。

以下、図面を参照して、本発明の実施例を説明する。

図１は、実施例１に係る半導体装置の上面模式図の例である。図２は、図１の破線領域Ｒの拡大図である。なお、フィンガーの本数は図１で図示されている本数に限られる訳ではなく、複数本設けられていればよい。図１のように、実施例１に係る半導体装置は、例えばＧａＡｓ電子走行層とＡｌＧａＡｓ電子供給層とからなる半導体層上に、複数のソースフィンガー１０、複数のドレインフィンガー１２、及び複数のゲートフィンガー１４が設けられている。複数のソースフィンガー１０は、第１方向（図１においては上下方向）に延在するソースバスライン１６に接続し、ソースバスライン１６から第１方向と交差する方向である第２方向（図１においては左右方向）に延伸して、互いに並列に配置されている。

複数のドレインフィンガー１２は、ソースフィンガー１０と交互に配置されるように、互いに並列に設けられている。複数のドレインフィンガー１２は、第１方向に延在するドレインバスライン１８に接続し、ドレインバスライン１８から第１方向と交差する方向である第２方向に延伸している。

複数のゲートフィンガー１４は、ソースフィンガー１０とドレインフィンガー１２との間にそれぞれ配置されるように、互いに並列に設けられている。複数のゲートフィンガー１４は、第１方向に延在するゲートバスライン２０に接続し、ゲートバスライン２０から第１方向と交差する方向である第２方向に延伸している。

ソースバスライン１６とドレインバスライン１８とは、半導体層が活性化された領域である活性領域２２を挟んで互いに反対側に設けられている。ゲートバスライン２０は、活性領域２２に対してソースバスライン１６と同じ側に設けられている。ソースバスライン１６とゲートバスライン２０とは、活性領域２２側から、ゲートバスライン２０、ソースバスライン１６の順に位置している。このため、ソースバスライン１６から第２方向に延伸するソースフィンガー１０は、ゲートバスライン２０と交差することとなる。

ソースフィンガー１０とゲートバスライン２０とが交差する領域において、ソースフィンガー１０に第１エアブリッジ２４が設けられている。図２のように、第１エアブリッジ２４の幅Ｗ１は、例えば８μｍであり、長さＬ１は、例えば３０μｍである。第１エアブリッジ２４は、ゲートバスライン２０との間に空隙を有して、ゲートバスライン２０を跨いでいる。これにより、ソースフィンガー１０とゲートバスライン２０との接触を回避できると共に、ソースフィンガー１０とゲートバスライン２０との間に例えば絶縁膜を設けて接触を回避させる場合に比べて、ソースフィンガー１０とゲートバスライン２０との間の容量（即ち、ソース−ゲート間容量）を低減できる。また、図１のように、最も外側に位置するソースフィンガー１０はゲートバスライン２０と交差していないが、後述する第２エアブリッジ２６とゲートバスライン２０及びゲートフィンガー１４との間にある程度の間隔を生じさせるために、第１エアブリッジ２４を設けている。

隣接する第１エアブリッジ２４それぞれの間には、一端が隣接する第１エアブリッジ２４の一方で支持され、他端が他方で支持される第２エアブリッジ２６が設けられている。第１エアブリッジ２４および第２エアブリッジ２６は、レジストを利用したリフトオフにより同時に形成される。第２エアブリッジ２６は、第１エアブリッジ２４の延在方向（第２方向）における第１エアブリッジ２４の中央部で支持されている。即ち、第２エアブリッジ２６は、第１エアブリッジ２４の延在方向における中央部同士を接続している。図２のように、第２エアブリッジ２６の幅Ｗ２は、例えば８μｍであり、長さＬ２は、例えば１８μｍである。複数の第２エアブリッジ２６によって、複数のソースフィンガー１０それぞれに設けられた第１エアブリッジ２４が全て互いに接続している。第２エアブリッジ２６の端部が第１エアブリッジ２４に支持されていることで、第２エアブリッジ２６は、ゲートバスライン２０やゲートフィンガー１４との間に空隙を有して設けられている。即ち、第２エアブリッジ２６は、隣接する第１エアブリッジ２４の間を接続し、半導体層との間には空隙が設けられている。これにより、第２エアブリッジ２６とゲートバスライン２０及びゲートフィンガー１４との接触を回避できると共に、第２エアブリッジ２６とゲートバスライン２０及びゲートフィンガー１４との間の容量（即ち、ソース−ゲート間容量）を低減できる。

ソースフィンガー１０は、活性領域２２に半導体層に接して設けられたオーミック電極であるソース電極３６を有する。ドレインフィンガー１２は、活性領域２２に半導体層に接して設けられたオーミック電極であるドレイン電極４４を有する。なお、ソースフィンガー１０の詳細については後述する。

ソースバスライン１６の第１方向における両端部分２８は、ソースパッドとして機能する。ドレインバスライン１８の第１方向における中央部であって、活性領域２２と反対側に引き出された部分３０はドレインパッドとして機能する。ゲートバスライン２０の第１方向における中央部であって、活性領域２２と反対側にソースバスライン１６と交差して引き出された部分３２はゲートパッドとして機能する。ソースバスライン１６とゲートバスライン２０とが交差する領域には、ソースバスライン１６にエアブリッジ２５が設けられている。

図３は、図１のＡ−Ａ間の断面模式図の例である。なお、半導体層３４下の半絶縁性基板については、図示を省略する。図３のように、例えばＧａＡｓ基板等の半絶縁性基板上に順次積層されたＧａＡｓ電子走行層とＡｌＧａＡｓ電子供給層とからなる半導体層３４上に、第１方向に延在するソースバスライン１６と第１方向に延在するゲートバスライン２０とが設けられている。ソースバスライン１６からは第２方向にソースフィンガー１０が延伸していて、ソースフィンガー１０とゲートバスライン２０とは交差している。ソースフィンガー１０とゲートバスライン２０とが交差する領域において、ソースフィンガー１０に第１エアブリッジ２４が設けられている。第１エアブリッジ２４は、ゲートバスライン２０との間に空隙を有して跨ぐように設けられており、これにより、ソースフィンガー１０とゲートバスライン２０との接触を回避できると共に、ソース−ゲート間容量を低減できる。

ソースフィンガー１０は、半導体層３４の活性領域２２に設けられたソース電極３６と、ソース電極３６上に設けられた下層配線層３８と、ソースバスライン１６から下層配線層３８上に延伸した上層配線層４０と、で構成される。第１エアブリッジ２４は、上層配線層４０で形成されている。つまり、ソースフィンガー１０は、半導体層３４の活性領域２２においてはオーミック電極であるソース電極３６上に下層配線層３８と上層配線層４０とが設けられていると共に、第１エアブリッジ２４は下層配線層３８と上層配線層４０のうちの上層配線層４０のみで形成されている。また、隣接する第１エアブリッジ２４の間に設けられた第２エアブリッジ２６も上層配線層４０のみで形成されている。つまり、第１エアブリッジ２４と第２エアブリッジ２６とは同時に形成されており、厚さは共に同じである。ソース電極３６は、半導体層３４側から例えばＡｕＧｅ、Ｎｉ、Ａｕが順に積層されており、厚さは例えば０．２μｍである。下層配線層３８は、ソース電極３６側から例えばＴｉＷ、Ａｕが順に積層されており、厚さは例えば３μｍである。上層配線層４０は、下層配線層３８側から例えばＴｉＷ、Ａｕが順に積層されており、厚さは例えば１．２μｍである。

ソースバスライン１６は、下層配線層３８と、下層配線層３８上に設けられた上層配線層４０と、で構成される。ゲートバスライン２０は、ゲート配線層４２と、ゲート配線層４２上に設けられた下層配線層３８と、で構成される。ゲート配線層４２は、半導体層３４側から例えばＷＳｉ、Ａｕが順次積層されており、厚さは例えば０．５μｍである。また、ゲートバスライン２０から第２方向に延伸するゲートフィンガー１４は、ゲート配線層４２だけで構成されている。また、ソース電極３６とゲート配線層４２とは、別工程で形成される。ソースバスライン１６の下層配線層３８とゲートバスライン２０のゲート配線層４２は、半導体層３４と接して設けられている。下層配線層３８およびゲート配線層４２が接して設けられた半導体層３４の領域は、ボロンがイオン注入された高抵抗領域である。

ソースフィンガー１０、ソースバスライン１６、及びゲートバスライン２０それぞれに含まれる下層配線層３８は同時に形成され、厚さは同じである。ソースフィンガー１０、ソースバスライン１６、及び第２エアブリッジ２６それぞれに含まれる上層配線層４０は同時に形成され、厚さは同じである。

ここで、実施例１に係る半導体装置の効果を説明するための比較対象となる比較例１に係る半導体装置について説明する。図４は、比較例１に係る半導体装置の上面模式図の例である。図４のように、比較例１に係る半導体装置は、第２エアブリッジ２６が設けられていない。その他の構成については、実施例１に係る半導体装置と同じであり、図１から図３に示しているため、ここでは説明を省略する。

次に、実施例１に係る半導体装置と比較例１に係る半導体装置について、製造完了時点での第１エアブリッジ２４の潰れ発生率について測定をした。潰れ発生率の測定は、１チップに１８０個の第１エアブリッジ２４が含まれるチップを作製し、製造完了時点で第１エアブリッジ２４が１個でも潰れているチップを潰れ発生チップとして、チップ単位で潰れ発生率を測定した。表１は、潰れ発生率の測定結果である。表１のように、比較例１に係る半導体装置では、潰れ発生率は４６．２％であるのに対し、実施例１に係る半導体装置では、潰れ発生率が１６．０％と改善している。このように、実施例１に係る半導体装置が、比較例１に係る半導体装置に比べて、潰れ発生率を改善できた理由を以下に説明する。

比較例１に係る半導体装置では、第１エアブリッジ２４に外部から力が加わった場合、図４に示す矢印のように、力は、第１エアブリッジ２４の延在方向に分散されるだけである。一方、実施例１に係る半導体装置では、第１エアブリッジ２４に外部から力が加わった場合、図１に示す矢印のように、力は、第１エアブリッジ２４の延在方向に加えて、第２エアブリッジ２６の延在方向にも分散される。このように、第１エアブリッジ２４に外部から力が加わった場合に、実施例１に係る半導体装置では、比較例１に係る半導体装置に比べて、力が分散され易くなり、強度が向上し、潰れ発生率が改善できたと考えられる。

以上説明してきたように、実施例１に係る半導体装置によれば、図１及び図３のように、半導体層３４上に、複数のソースフィンガー１０、複数のドレインフィンガー１２、及び複数のゲートフィンガー１４が設けられている。複数のソースフィンガー１０は、互いに並列に配置されている。複数のドレインフィンガー１２は、複数のソースフィンガー１０と交互に配置されている。複数のゲートフィンガー１４は、ソースフィンガー１０とドレインフィンガー１２との間にそれぞれ配置されている。複数のソースフィンガー１０には、ソースフィンガー１０とゲートバスライン２０とが交差する領域に、ゲートバスライン２０との間に空隙を有して跨ぐ複数の第１エアブリッジ２４が設けられている。そして、複数の第１エアブリッジ２４同士の間を接続し、半導体層３４との間に空隙を有する第２エアブリッジ２６が設けられている。このような構造により、上述したように、第１エアブリッジ２４に外部から力が加わった場合に、力が分散され易くなり、第１エアブリッジ２４の強度を向上させることができる。よって、第１エアブリッジ２４の潰れ発生率を改善することができる。

図１のように、第２エアブリッジ２６は、隣接する第１エアブリッジ２４それぞれの間に設けられている場合が好ましい。この場合、第１エアブリッジ２４に外部から加わった力がより分散され易くなり、第１エアブリッジ２４の強度をより向上させることができる。なお、第２エアブリッジ２６が隣接する第１エアブリッジ２４それぞれの間に設けられている場合に限られず、１つの第１エアブリッジ２４に少なくとも１つの第２エアブリッジ２６が接続されている場合であればよい。

図１のように、第２エアブリッジ２６は、第１エアブリッジ２４の延在方向における第１エアブリッジ２４の中央部で支持されている場合が好ましい。即ち、第２エアブリッジ２６は、第１エアブリッジ２４の延在方向における中央部同士を接続する場合が好ましい。第１エアブリッジ２４は、その延在方向における中央部で強度が弱くなることから、この位置に第２エアブリッジ２６を接続させて、外部から加わった力を分散させることで、第１エアブリッジ２４の強度をより向上させることができる。なお、第２エアブリッジ２６が、第１エアブリッジ２４の延在方向における中央部からずれた部分同士を接続する場合でもよい。また、複数の第２エアブリッジ２６のうち一部は、第１エアブリッジ２４の延在方向における中央部同士を接続し、残りは中央部からずれた部分同士を接続する場合でもよい。また、隣接する第１エアブリッジ２４の１つの間に、第２エアブリッジ２６が２つや３つ等、複数設けられている場合でもよい。これらの場合でも、第１エアブリッジ２４に外部から加わった力が分散され易くなり、第１エアブリッジ２４の強度を向上させる効果は得られる。

図３のように、第１エアブリッジ２４が設けられたソースフィンガー１０は、半導体層３４の活性領域２２においては、オーミック電極であるソース電極３６上に下層配線層３８と上層配線層４０とが設けられると共に、第１エアブリッジ２４は、下層配線層３８と上層配線層４０のうち、上層配線層４０のみで形成され、ゲートバスライン２０は、ゲート配線層４２とゲート配線層４２上に設けられた下層配線層３８とからなる場合が好ましい。この場合、ゲートバスライン２０は、ゲート配線層４２と下層配線層３８とで構成されるため、ゲート配線層４２のみで構成される場合に比べて、抵抗を下げることができる。また、このようにゲートバスライン２０が、ゲート配線層４２と下層配線層３８とで構成される場合、図３のように、第１エアブリッジ２４は上層配線層４０で形成されることとなる。この場合、ゲートバスライン２０の抵抗を下げるために下層配線層３８の厚さを厚くすると、アスペクト比等の製造上の点から、上層配線層４０の厚さが薄くなることがある。例えば、上層配線層４０の厚さは下層配線層３８の厚さよりも薄くなる場合がある。上層配線層４０が薄くなると、第１エアブリッジ２４の強度が弱くなる。したがって、このような場合に、図１のように、第１エアブリッジ２４の強度を向上させるために、第２エアブリッジ２６を設ける構造を採用することが有効である。

図５は、半導体層３４の活性領域２２に設けられた配線層と第１エアブリッジ２４を形成する配線層とが同じ配線層からなる場合の断面模式図の例である。図５のように、半導体層３４上に、第１方向に延在するソースバスライン１６と第１方向に延在するゲートバスライン２０とが設けられ、ソースバスライン１６からは第２方向にソースフィンガー１０が延伸している。ソースフィンガー１０は、半導体層３４の活性領域２２に設けられたソース電極３６と、ソースバスライン１６からソース電極３６上に延伸した配線層４６と、で構成される。第１エアブリッジ２４は、配線層４６で形成されている。つまり、ソースフィンガー１０は、半導体層３４の活性領域２２においてはオーミック電極であるソース電極３６上に配線層４６が設けられていると共に、第１エアブリッジ２４は配線層４６のみで形成されている。活性領域２２に設けられた配線層４６と第１エアブリッジ２４を形成する配線層４６とは同時に形成されるため、それぞれの厚さは同じである。ソース電極３６は、半導体層３４側から例えばＡｕＧｅ、Ｎｉ、Ａｕが順に積層されており、厚さは例えば０．２μｍである。配線層４６は、ソース電極３６側から例えばＴｉＷ、Ａｕが順に積層されており、厚さは例えば３μｍである。

ソースバスライン１６は、配線層４６で構成される。ゲートバスライン２０は、ゲート配線層で構成される。ゲート配線層は、半導体層３４側から例えばＷＳｉ、Ａｕが順次積層されており、厚さは例えば０．５μｍである。また、ゲートバスライン２０から第２方向に延伸するゲートフィンガー１４も、ゲート配線層で構成される。

図５のように、第１エアブリッジ２４が設けられたソースフィンガー１０は、半導体層３４の活性領域２２においては、オーミック電極であるソース電極３６上に配線層４６が設けられていると共に、第１エアブリッジ２４は配線層４６のみで形成され、第１エアブリッジ２４は、ソース電極３６上に設けられた配線層４６と同じ厚みとなる構造にすることができる。この場合、ソース電極３６上に設けられた配線層４６と第１エアブリッジ２４とを、同一プロセスで形成することができ、製造工程が簡易となる。また、この場合でも、第１エアブリッジ２４が外部からの力により潰れる場合があるため、図１のように、第２エアブリッジ２６を設けて、第１エアブリッジ２４の強度を向上させることが好ましい。

実施例１では、第１エアブリッジ２４の幅が８μｍで、長さが３０μｍで、厚さが１．２μｍで、厚さと幅の積に対する長さの比（厚み×幅／長さ）が０．３２である場合を例に示したが、これに限られる訳ではない。例えば、第１エアブリッジ２４の幅が３μｍで、長さが５〜１５μｍで、厚さが１μｍの場合でもよい。この場合、第１エアブリッジ２４の厚さと幅の積に対する長さの比は、０．２〜０．６となる。本発明者の知見により、第１エアブリッジ２４の厚さと幅の積に対する長さの比は、０．１〜０．６の範囲が好ましく、０．２〜０．５の範囲がより好ましい。０．１〜０．６の範囲が好ましい理由は、０．６より大きい場合は第１エアブリッジ２４の強度が増すが、０．１〜０．６の範囲内では、第１エアブリッジ２４の強度が弱く潰れ易いためである。また、０．１は、第１エアブリッジ２４において、幅の最小値が３μｍ、厚さの最小値が１μｍ、長さの最大値が３０μｍとした場合の値に対応したものである。したがって、第１エアブリッジ２４の厚さと幅の積に対する長さの比が０．１〜０．６の場合、図１のように、第１エアブリッジ２４の強度を向上させるために、第２エアブリッジ２６を設ける構造を採用することが有効である。

実施例１では、ソースフィンガー１０とゲートバスライン２０とが交差し、ソースフィンガー１０に第１エアブリッジ２４が設けられている場合を例に示したが、これに限られる訳ではない。ソースフィンガー１０とドレインバスライン１８とが交差し、ソースフィンガー１０に第１エアブリッジ２４が設けられている場合でもよい。また、ドレインフィンガー１２とソースバスライン１６又はゲートバスライン２０とが交差し、ドレインフィンガー１２に第１エアブリッジ２４が設けられている場合でもよい。さらに、ゲートフィンガー１４とソースバスライン１６又はドレインバスライン１８とが交差し、ゲートフィンガー１４に第１エアブリッジ２４が設けられている場合でもよい。つまり、第１エアブリッジ２４は、ソースフィンガー１０、ドレインフィンガー１２、及びゲートフィンガー１４のいずれかに設けられ、ソースバスライン１６、ドレインバスライン１８、及びゲートバスライン２０のうち、第１エアブリッジ２４が設けられているフィンガー以外のいずれかのフィンガーを共通に接続するバスラインとの間に空隙を有して跨ぐように設けられていればよい。

第１エアブリッジ２４がドレインフィンガー１２に設けられている場合、図３と同様に、ドレインフィンガー１２は、半導体層３４の活性領域２２においてはオーミック電極であるドレイン電極４４上に下層配線層３８と上層配線層４０とが設けられると共に、第１エアブリッジ２４は上層配線層４０のみで形成され、ゲートバスライン２０は、ゲート配線層４２とその上に設けられた下層配線層３８とからなる場合が好ましい。これにより、上述したように、ゲートバスライン２０の抵抗を下げることができると共に、強度が弱くなる場合がある第１エアブリッジ２４の強度を向上させることができる。また、図５と同様に、ドレインフィンガー１２は、半導体層３４の活性領域２２においてはオーミック電極であるドレイン電極４４上に配線層４６が設けられていると共に、第１エアブリッジ２４は配線層４６のみで形成されてもよい。この場合、第１エアブリッジ２４は、ドレイン電極４４上に設けられた配線層４６と同じ厚さになる。

図１のように、ソースバスライン１６とドレインバスライン１８とゲートバスライン２０とは同じ方向（第１方向）に延在している場合を例に示したが、これに限られず、異なる方向に延在している場合でもよい。また、複数のソースフィンガー１０は、互いに第２方向に平行に延伸している場合を例に示したが、これに限られず、異なる方向に延伸している場合でもよい。同様に、複数のドレインフィンガー１２及び複数のゲートフィンガー１４も、互いに平行に延伸している場合に限られず、異なる方向に延伸している場合でもよい。ソースフィンガー１０とドレインフィンガー１２とゲートフィンガー１４とは、互いに平行となるように配置されている場合が好ましい。

また、半導体層３４は、ＧａＡｓ電子走行層とＡｌＧａＡｓ電子供給層とからなる場合を例に示したが、これに限られる訳ではない。半導体層３４は、ＧａＮ電子走行層とＡｌＧａＮ電子供給層とからなる場合でもよい。また、その他に、半導体層３４は、ＧａＡｓ、ＩｎＡｓ、ＡｌＡｓ、ＩｎＧａＡｓ、ＡｌＧａＡｓ、ＩｎＡｌＧａＡｓ等の砒素を含むＩＩＩ−Ｖ族化合物半導体を有する場合や、ＧａＮ、ＩｎＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮ等の窒素を含むＩＩＩ−Ｖ族化合物半導体を有する場合でもよい。

図６は、実施例２に係る半導体装置の上面模式図の例である。なお、フィンガーの本数は図６で図示されている本数に限られる訳ではなく、複数本設けられていればよい。図６のように、実施例２に係る半導体装置は、複数のソースフィンガー１０のうち、第１方向において最も外側に位置するソースフィンガー１０ａの外側に、一端がソースフィンガー１０ａに設けられた第１エアブリッジ２４で支持され、他端が半導体層３４上に設けられた固定部５０で支持される第３エアブリッジ４８が設けられている。つまり、第３エアブリッジ４８は、固定部５０と最も外側に位置する第１エアブリッジ２４との間を接続している。第３エアブリッジ４８の一端は、第１エアブリッジ２４の延在方向における第１エアブリッジ２４の中央部で支持されている。即ち、第３エアブリッジ４８は、最も外側に位置する第１エアブリッジ２４の中央部に接続している。固定部５０は、ソースバスライン１６と一体に設けられている。つまり、固定部５０は、ソースバスライン１６と同時に形成され、下層配線層３８と上層配線層４０とで構成される。第３エアブリッジ４８は、第２エアブリッジ２６と同様に、上層配線層４０で形成される。つまり、第１エアブリッジ２４と第２エアブリッジ２６と第３エアブリッジ４８とは、レジストを利用したリフトオフにより同時に形成され、厚さは同じとなる。その他の構成については、実施例１と同じであり、図１から図３に示しているので、ここでは説明を省略する。

実施例１に係る半導体装置では、図１のように、第１エアブリッジ２４に外部から力が加わった場合、力は、第１エアブリッジ２４の延在方向と第２エアブリッジ２６の延在方向に分散される。この場合、第１方向において最も外側に位置する第１エアブリッジ２４よりも内側に位置する第１エアブリッジ２４では、力が４方向に分散されるのに対し、最も外側に位置する第１エアブリッジ２４では、力が３方向にしか分散されない。このため、最も外側に位置する第１エアブリッジ２４は、それよりも内側に位置する第１エアブリッジ２４よりも潰れ易くなってしまう。

これに対して、実施例２に係る半導体装置によれば、図６のように、第１方向において最も外側に位置する第１エアブリッジ２４の外側に設けられた固定部５０と、最も外側に位置する第１エアブリッジ２４と、の間が第３エアブリッジ４８によって接続されている。第３エアブリッジ４８が接続されたことで、第１方向において最も外側に位置する第１エアブリッジ２４に外部から力が加わった場合でも、力を４方向に分散させることができる。つまり、第１方向において最も外側に位置する第１エアブリッジ２４の強度を、それよりも内側に位置する第１エアブリッジ２４の強度と同等に向上させることができる。よって、複数の第１エアブリッジ２４全体の強度をより向上させることができる。

図６のように、第３エアブリッジ４８は、第１エアブリッジ２４の延在方向における中央部と接続されている場合が好ましい。第１エアブリッジ２４は中央部における強度が弱いことから、第３エアブリッジ４８を最も外側に位置する第１エアブリッジ２４の中央部に接続させることで、最も外側に位置する第１エアブリッジ２４の強度をより向上させることができる。なお、第３エアブリッジ４８が、第１エアブリッジ２４の延在方向における中央部からずれた部分に接続されている場合でもよい。この場合でも、最も外側に位置する第１エアブリッジ２４の強度を、それよりも内側に位置する第１エアブリッジ２４の強度と同等に向上させる効果は得られる。また、最も外側に位置する第１エアブリッジ２４の１つに、２つや３つ等の複数の第３エアブリッジ４８が接続されている場合でもよい。

実施例２に係る半導体装置では、固定部５０は、ソースバスライン１６と一体構造で、ソースバスライン１６と同じく下層配線層３８と上層配線層４０とで構成される場合を例に示したが、これに限られる訳ではない。固定部５０は、ソースバスライン１６に接続していない場合や、ソースバスライン１６とは異なる層構造、材料等で形成されている場合でもよい。固定部５０は、第３エアブリッジ４８を半導体層３４に固定できるよう、半導体層３４上に設けられている場合であればよい。

第３エアブリッジ４８の幅は、第２エアブリッジ２６の幅と同じである場合が好ましい。また、第３エアブリッジ４８の長さは、第１エアブリッジ２４に外部から加わった力を分散させて第１エアブリッジ２４の強度を向上させるべく、第１エアブリッジ２４の長さの半分程度である場合が好ましい。

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１０ ソースフィンガー
１２ ドレインフィンガー
１４ ゲートフィンガー
１６ ソースバスライン
１８ ドレインバスライン
２０ ゲートバスライン
２２ 活性領域
２４ 第１エアブリッジ
２６ 第２エアブリッジ
３４ 半導体層
３６ ソース電極
３８ 下層配線層
４０ 上層配線層
４２ ゲート配線層
４４ ドレイン電極
４６ 配線層
４８ 第３エアブリッジ
５０ 固定部

Claims (8)

1. 半導体層上に設けられ、互いに並列に配置された複数のソースフィンガーと、
   前記半導体層上に設けられ、前記複数のソースフィンガーと交互に配置された複数のドレインフィンガーと、
   前記半導体層上に設けられ、前記ソースフィンガーと前記ドレインフィンガーとの間にそれぞれ配置された複数のゲートフィンガーと、
   前記複数のゲートフィンガー同士、前記複数のソースフィンガー同士、および前記複数のドレインフィンガー同士のいずれかを共通に接続するバスラインと、
   前記複数のソースフィンガー、前記複数のドレインフィンガー、および前記複数のゲートフィンガーのいずれかに設けられ、前記バスライン上を跨いで前記半導体層との間に第１空隙を有する複数の第１エアブリッジと、
   前記第１空隙上の前記第１エアブリッジに接続することで隣接する前記複数の第１エアブリッジ同士の間を接続し、前記半導体層との間に第２空隙を有する第２エアブリッジと、を備えることを特徴とする半導体装置。
2. 前記第２エアブリッジは、前記第１エアブリッジの延在方向における中央部同士を接続してなることを特徴とする請求項１記載の半導体装置。
3. 前記複数のソースフィンガー、前記複数のドレインフィンガー、および前記複数のゲートフィンガーのうち最も外側に位置するフィンガーの外側に設けられた固定部と、
   前記固定部と前記複数の第１エアブリッジのうち最も外側に位置する第１エアブリッジとの間を接続する第３エアブリッジと、を備えることを特徴とする請求項１または２記載の半導体装置。
4. 前記第３エアブリッジは、前記最も外側に位置する第１エアブリッジの中央部に接続されてなることを特徴とする請求項３記載の半導体装置。
5. 前記第１エアブリッジの厚さと幅の積に対する長さの比は、０．１〜０．６であることを特徴とする請求項１から４のいずれか一項記載の半導体装置。
6. 前記複数の第１エアブリッジは、前記複数のソースフィンガーあるいは前記複数のドレインフィンガーのいずれかに設けられ、
   前記複数の第１エアブリッジが設けられた前記複数のソースフィンガーあるいは前記複数のドレインフィンガーは、前記半導体層の活性領域においては、オーミック電極上に下層配線層と上層配線層とを備えた構造を有し、
   前記複数の第１エアブリッジは、前記下層配線層と前記上層配線層のうち、前記上層配線層のみで形成され、
   前記複数のゲートフィンガー同士を接続するゲートバスラインは、ゲート配線層と前記下層配線層とで構成されてなることを特徴とする請求項１から５のいずれか一項記載の半導体装置。
7. 前記複数の第１エアブリッジは、前記複数のソースフィンガーあるいは前記複数のドレインフィンガーのいずれかに設けられ、
   前記複数の第１エアブリッジが設けられた前記複数のソースフィンガーあるいは前記複数のドレインフィンガーは、前記半導体層の活性領域において、オーミック電極上に配線層を備えた構造を有し、
   前記第１エアブリッジは、前記配線層と同じ厚みを有することを特徴とする請求項１から５のいずれか一項記載の半導体装置。
8. 前記第２エアブリッジは、前記バスラインを覆うように設けられていることを特徴とする請求項１から７のいずれか一項記載の半導体装置。

Images