JP5723082B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5723082B2 JP5723082B2 JP2008169482A JP2008169482A JP5723082B2 JP 5723082 B2 JP5723082 B2 JP 5723082B2 JP 2008169482 A JP2008169482 A JP 2008169482A JP 2008169482 A JP2008169482 A JP 2008169482A JP 5723082 B2 JP5723082 B2 JP 5723082B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride film
- dielectric constant
- film
- low dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
先ず、第1の実施形態について説明する。図1は、第1の実施形態に係るGaN系HEMT(半導体装置)の構造を示す断面図である。
次に、第2の実施形態について説明する。図3は、第2の実施形態に係るGaN系HEMT(半導体装置)の構造を示す断面図である。
次に、第3の実施形態について説明する。図5は、第3の実施形態に係るGaN系HEMT(半導体装置)の構造を示す断面図である。
次に、第4の実施形態について説明する。図7は、第4の実施形態に係るGaN系HEMT(半導体装置)の構造を示す断面図である。第1の実施形態がショットキーゲート型のトランジスタであるのに対し、本実施形態はMIS(metal insulator semiconductor)ゲート型のトランジスタである。即ち、図7に示すように、シリコン窒化膜10に開口部10aが形成されておらず、ゲート電極6は化合物半導体領域2に接していない。他の構成は第1の実施形態と同様である。
次に、第5の実施形態について説明する。図9は、第5の実施形態に係るGaN系HEMT(半導体装置)の構造を示す断面図である。第2の実施形態がショットキーゲート型のトランジスタであるのに対し、本実施形態はMISゲート型のトランジスタである。即ち、図9に示すように、シリコン窒化膜10に開口部10aが形成されておらず、ゲート電極6は化合物半導体領域2に接していない。他の構成は第2の実施形態と同様である。
次に、第6の実施形態について説明する。図10は、第6の実施形態に係るGaN系HEMT(半導体装置)の構造を示す断面図である。第3の実施形態がショットキーゲート型のトランジスタであるのに対し、本実施形態はMISゲート型のトランジスタである。即ち、図10に示すように、シリコン窒化膜10に開口部10aが形成されておらず、ゲート電極6は化合物半導体領域2に接していない。他の構成は第2の実施形態と同様である。
次に、第7の実施形態について説明する。図11は、第7の実施形態に係るGaN系HEMT(半導体装置)の構造を示す断面図である。本実施形態には、ゲート電極6に代えてマッシュルーム型のゲート電極6aが設けられている。他の構成は第1の実施形態と同様である。
次に、第8の実施形態について説明する。図13は、第8の実施形態に係るGaN系HEMT(半導体装置)の構造を示す断面図である。本実施形態には、ゲート電極6に代えてマッシュルーム型のゲート電極6aが設けられている。他の構成は第2の実施形態と同様である。
次に、第9の実施形態について説明する。図14は、第9の実施形態に係るGaN系HEMT(半導体装置)の構造を示す断面図である。本実施形態には、ゲート電極6に代えてマッシュルーム型のゲート電極6aが設けられている。他の構成は第3の実施形態と同様である。
次に、第10の実施形態について説明する。図19は、第10の実施形態に係るInP系HEMT(半導体装置)の構造を示す断面図である。
2:化合物半導体領域
2e:リセス
3:素子分離領域
4:ソース電極
5:ドレイン電極
6、6a:ゲート電極
10、12:シリコン窒化膜
10a:開口部
11、13:低誘電率膜
14、15:配線
41:InP基板
42:化合物半導体領域
30:メサエッチング領域
Claims (5)
- 化合物半導体領域と、
前記化合物半導体領域上に形成されたソース電極及びドレイン電極と、
前記化合物半導体領域、前記ソース電極及び前記ドレイン電極を覆う第1のシリコン窒化膜と、
前記ソース電極と前記ドレイン電極との間の位置において前記第1のシリコン窒化膜に形成された開口部を介して前記化合物半導体領域と接するように、または前記第1のシリコン窒化膜と接するように、前記化合物半導体領域上に形成されたゲート電極と、
前記ソース電極及び前記ドレイン電極の間の領域において、前記ゲート電極を覆う低誘電率膜と、
前記第1のシリコン窒化膜上に形成され、前記低誘電率膜の上面及び側面を覆う第2のシリコン窒化膜と、
前記第2のシリコン窒化膜上に形成された低誘電率の耐湿性膜と、
を有し、
前記低誘電率膜の比誘電率は、前記第1のシリコン窒化膜、前記第2のシリコン窒化膜、及び前記耐湿性膜の比誘電率のいずれよりも低く、
前記低誘電率膜が前記ソース電極及び前記ドレイン電極から離間し、
前記第1のシリコン窒化膜と前記化合物半導体領域との間に空洞が存在せず、
前記第1のシリコン窒化膜は、平面視で前記ゲート電極と前記ドレイン電極との間の領域において、前記低誘電率膜の下で前記化合物半導体領域を覆い、前記第2のシリコン窒化膜と連続することを特徴とする半導体装置。 - 前記ゲート電極は、前記ドレイン電極よりも前記ソース電極に近い位置に設けられていることを特徴とする請求項1に記載の半導体装置。
- 前記ソース電極に接続され、前記耐湿性膜上において前記ゲート電極の上方まで延びる配線を有することを特徴とする請求項1又は2に記載の半導体装置。
- 前記耐湿性膜は、有機物を含有することを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置。
- 化合物半導体領域上に、ソース電極及びドレイン電極を形成する工程と、
前記化合物半導体領域、前記ソース電極及び前記ドレイン電極を覆う第1のシリコン窒化膜を形成する工程と、
前記ソース電極と前記ドレイン電極との間の位置において前記第1のシリコン窒化膜に形成された開口部を介して前記化合物半導体領域と接するように、または前記第1のシリコン窒化膜と接するように、前記化合物半導体領域上にゲート電極を形成する工程と、
前記ソース電極及び前記ドレイン電極の間の領域において、前記ゲート電極を覆う低誘電率膜を形成する工程と、
前記第1のシリコン窒化膜上に、前記低誘電率膜の上面及び側面を覆う第2のシリコン窒化膜を形成する工程と、
前記第2のシリコン窒化膜上に低誘電率の耐湿性膜を形成する工程と、
を有し、
前記低誘電率膜の比誘電率は、前記第1のシリコン窒化膜、前記第2のシリコン窒化膜、及び前記耐湿性膜の比誘電率のいずれよりも低く、
前記低誘電率膜が前記ソース電極及び前記ドレイン電極から離間し、
前記第1のシリコン窒化膜と前記化合物半導体領域との間に空洞が存在せず、
前記第1のシリコン窒化膜は、平面視で前記ゲート電極と前記ドレイン電極との間の領域において、前記低誘電率膜の下で前記化合物半導体領域を覆い、前記第2のシリコン窒化膜と連続することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008169482A JP5723082B2 (ja) | 2008-06-27 | 2008-06-27 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008169482A JP5723082B2 (ja) | 2008-06-27 | 2008-06-27 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010010489A JP2010010489A (ja) | 2010-01-14 |
JP5723082B2 true JP5723082B2 (ja) | 2015-05-27 |
Family
ID=41590606
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008169482A Active JP5723082B2 (ja) | 2008-06-27 | 2008-06-27 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5723082B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2011118099A1 (ja) * | 2010-03-26 | 2013-07-04 | 日本電気株式会社 | 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置 |
US8921894B2 (en) | 2010-03-26 | 2014-12-30 | Nec Corporation | Field effect transistor, method for producing the same, and electronic device |
JP5776217B2 (ja) * | 2011-02-24 | 2015-09-09 | 富士通株式会社 | 化合物半導体装置 |
JP6065393B2 (ja) * | 2012-03-14 | 2017-01-25 | 富士通株式会社 | 半導体装置及びその製造方法 |
JP2016085999A (ja) * | 2013-02-21 | 2016-05-19 | シャープ株式会社 | 窒化物半導体装置 |
JP6268725B2 (ja) | 2013-03-18 | 2018-01-31 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
JP6206096B2 (ja) | 2013-10-31 | 2017-10-04 | 富士通株式会社 | 半導体装置の製造方法 |
JP2016063167A (ja) | 2014-09-19 | 2016-04-25 | 株式会社東芝 | 半導体装置 |
JP6540361B2 (ja) | 2015-08-18 | 2019-07-10 | 富士通株式会社 | 半導体装置及びその製造方法 |
JP6767741B2 (ja) * | 2015-10-08 | 2020-10-14 | ローム株式会社 | 窒化物半導体装置およびその製造方法 |
JP6540461B2 (ja) * | 2015-10-30 | 2019-07-10 | 富士通株式会社 | 半導体装置及び半導体装置の製造方法 |
CN112385033A (zh) * | 2018-07-12 | 2021-02-19 | 三菱电机株式会社 | 半导体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03286563A (ja) * | 1990-04-03 | 1991-12-17 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPH05335343A (ja) * | 1992-05-27 | 1993-12-17 | Sony Corp | 電界効果トランジスタ |
JPH1065067A (ja) * | 1996-08-22 | 1998-03-06 | Toshiba Corp | 半導体装置及びその製造方法 |
JP3111985B2 (ja) * | 1998-06-16 | 2000-11-27 | 日本電気株式会社 | 電界効果型トランジスタ |
JP2005158938A (ja) * | 2003-11-25 | 2005-06-16 | Seiko Epson Corp | 半導体装置の設計方法及びその製造方法 |
JP2007059613A (ja) * | 2005-08-24 | 2007-03-08 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
-
2008
- 2008-06-27 JP JP2008169482A patent/JP5723082B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010010489A (ja) | 2010-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5723082B2 (ja) | 半導体装置及びその製造方法 | |
JP5200936B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
JP5531432B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP5531434B2 (ja) | 化合物半導体装置及びその製造方法 | |
KR100620393B1 (ko) | 전계효과 트랜지스터 및 그의 제조 방법 | |
US10074729B2 (en) | Forming highly conductive source/drain contacts in III-Nitride transistors | |
US9966463B2 (en) | Semiconductor device and method for producing same having multilayer wiring structure with contact hole having hydrophobic film formed on side surface of the contact hole | |
TWI533452B (zh) | 化合物半導體裝置及其製造方法 | |
JP2011082216A (ja) | 化合物半導体装置及びその製造方法 | |
JP2008288289A (ja) | 電界効果トランジスタとその製造方法 | |
US7585779B2 (en) | Fabrication method of semiconductor device | |
JP2014072391A (ja) | 化合物半導体装置及びその製造方法 | |
JP5202877B2 (ja) | 半導体装置の製造方法 | |
JP5673501B2 (ja) | 化合物半導体装置 | |
TW202022951A (zh) | 半導體裝置及其製造方法 | |
JP5487590B2 (ja) | 半導体装置及びその製造方法 | |
JP2019114581A (ja) | 化合物半導体装置及びその製造方法 | |
JP5789959B2 (ja) | 化合物半導体装置及びその製造方法 | |
KR20090104646A (ko) | 반도체 장치 | |
JP2010278150A (ja) | 化合物半導体装置及びその製造方法 | |
JP2014060427A (ja) | 半導体装置及びその製造方法 | |
JP2009239230A (ja) | 半導体装置及びその製造方法 | |
JP2017085051A (ja) | 化合物半導体装置及びその製造方法 | |
JP2005159244A (ja) | 半導体装置 | |
JP6540361B2 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130305 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130416 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130806 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131004 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140430 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140512 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20140606 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150223 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150327 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5723082 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |