JP5717502B2 - 半導体チップ用保持具及びその使用方法 - Google Patents

半導体チップ用保持具及びその使用方法 Download PDF

Info

Publication number
JP5717502B2
JP5717502B2 JP2011076014A JP2011076014A JP5717502B2 JP 5717502 B2 JP5717502 B2 JP 5717502B2 JP 2011076014 A JP2011076014 A JP 2011076014A JP 2011076014 A JP2011076014 A JP 2011076014A JP 5717502 B2 JP5717502 B2 JP 5717502B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
adhesive
support substrate
semiconductor
holding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2011076014A
Other languages
English (en)
Other versions
JP2012209522A (ja
Inventor
田中 清文
清文 田中
細野 則義
則義 細野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Polymer Co Ltd
Original Assignee
Shin Etsu Polymer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Polymer Co Ltd filed Critical Shin Etsu Polymer Co Ltd
Priority to JP2011076014A priority Critical patent/JP5717502B2/ja
Publication of JP2012209522A publication Critical patent/JP2012209522A/ja
Application granted granted Critical
Publication of JP5717502B2 publication Critical patent/JP5717502B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

本発明は、半導体の製造工程で半導体チップの積層や搬送等に使用される半導体チップ用保持具及びその使用方法に関するものである。
近年、半導体の製造工程では、三次元LSI(大規模集積回路)の量産化に対応するため、半導体の三次元積層化技術が重視されている。この半導体の三次元積層化技術には、(1)半導体ウェーハ同士を直接ハンダ等により張り合わせて接合するウェハオンウェハ方式、(2)半導体ウェーハや半導体チップ上に良品の半導体チップを一個ずつハンダ等で接合するチップオンウェハ方式がある(特許文献1、2、3、4参照)。
(1)のウェハオンウェハ方式の場合には、優れた生産性が期待できるという特徴がある。また、(2)のチップオンウェハ方式は、製品率を向上させることができるという利点がある。
特開2005−203657号公報 特開2008−153499号公報 特開2008−91696号公報 特開2004−273899号公報
しかしながら、(1)のウェハオンウェハ方式の場合には、生産性に優れるものの、半導体ウェーハ内に不良品が増大すると、複数枚の半導体ウェーハの張り合わせや積層に伴い、急激な製品率の低下を招くので、現実的ではなく、コストの削減を図ることもできないという問題がある。
これに対し、(2)のチップオンウェハ方式の場合には、急激な製品率の低下を防止することができるものの、生産性に劣るという問題がある。例えば、一枚の半導体ウェーハに500個の半導体チップが接合される場合、(1)のウェハオンウェハ方式では、一回の接合作業で完了するのに対し、(2)のチップオンウェハ方式では、接合作業を500回繰り返す必要があるので、生産性の向上が期待できない。
係る問題に対処するため、ウェハボンダを使用して生産性を改善する一括チップオンウェハ方式が提唱されている。しかしながら、この方式には、専用のチップ保持具が必要となるが、現在そのようなチップ保持具は全く存在しないので、採用することができず、現実性に乏しいという問題がある。
本発明は上記に鑑みなされたもので、生産性の向上と製品率の低下防止を図ることができ、しかも、製造コストを削減することのできる半導体チップ用保持具及びその使用方法を提供することを目的としている。
本発明においては上記課題を解決するため、支持基板に粘着保持層を積層し、この粘着保持層に、半導体ウェーハに一括して接合される複数の半導体チップを着脱自在に保持させる保持具であって、
支持基板を半導体ウェーハと略同サイズに形成し、支持基板の厚さ方向に、半導体チップの減圧による位置決めに利用可能な複数の作業孔を穿孔して各作業孔の幅を半導体チップよりも小さくし、
粘着保持層に可撓性を付与してその一部を支持基板に対する接着領域とし、粘着保持層の残部を支持基板に接着しない非接着領域とし、この非接着領域と支持基板との間に、支持基板の作業孔に連通する隙間を区画形成し、非接着領域の表面に半導体チップ用の複数の保持部を形成して各保持部を半導体チップよりも大きく区画するとともに、この保持部の略中央を支持基板の作業孔に対向させ、
支持基板の作業孔から隙間の空気を外部に排気することにより、粘着保持層の非接着領域の保持部を支持基板に密接させるようにしたことを特徴としている。
なお、支持基板と粘着保持層の接着領域とを両面粘着テープにより接着し、支持基板と粘着保持層の非接着領域との間に、支持基板の作業孔に連通する隙間を区画形成することができる。
また、粘着保持層の複数の保持部を、半導体ウェーハに並べて接合される複数の半導体チップの配列に対応するよう配列することも可能である。
さらに、本発明においては上記課題を解決するため、請求項1又は2記載の半導体チップ用保持具の使用方法であって、
支持基板の複数の作業孔を利用して減圧することにより、支持基板と粘着保持層の非接着領域との隙間の空気を外部に排気するとともに、支持基板に粘着保持層の各保持部を撓ませて密接し、複数の保持部に半導体チップを保持させ、半導体ウェーハと半導体チップ用保持具とを少なくとも加圧することにより、半導体ウェーハに複数の半導体チップを一括して接合し、その後、半導体ウェーハと半導体チップ用保持具とを引き離して各半導体チップから粘着保持層の保持部を剥離することを特徴としている。
ここで、特許請求の範囲における支持基板は、半導体ウェーハと同サイズか、あるいは半導体ウェーハとおおよそ同じサイズであることが好ましい。半導体ウェーハには、少なくともφ200、300、450mmのシリコンウェーハ等からなる半導体ウェーハが含まれる。また、粘着保持層は、対向する支持基板の対向面の全面を被覆しても良いが、支持基板の対向面の周縁部等を除く面を被覆しても良い。この粘着保持層は、単層構造でも良いし、多層構造とすることもできる。
作業孔は、半導体チップよりも狭い幅であれば、円形、矩形、多角形等の形状を特に問うものではなく、気体の排気やピンの出し入れ等の作業に利用することができる。さらに、本発明に係る半導体チップ用保持具は、複数の半導体チップが接合される半導体ウェーハに加圧されたり、場合によっては加熱される事態が予想されるので、耐加圧性や耐熱性を有することが好ましい。さらに、搬送の便宜を図る観点から、トップオープンボックスタイプやフロントオープンボックスタイプ(例えば、FOSB等)の基板収納容器に収納可能であることが望ましい。
本発明によれば、半導体チップ用保持具を使用して複数の半導体チップを保持し、この複数の半導体チップを半導体ウェーハに接合する場合には、先ず、支持基板に粘着保持層の複数の保持部を密接し、この複数の保持部に半導体チップを粘着保持させる。この際、支持基板の作業孔を利用して支持基板と粘着保持層との間の気体を外部に排気すれば、支持基板に粘着保持層の複数の保持部を簡単に密接することができる。このように支持基板に粘着保持層の保持部が密接するので、粘着保持層が半導体チップの粘着により厚さ方向に撓んだり、伸びることが少ない。
粘着保持層の複数の保持部に半導体チップを保持させたら、半導体ウェーハと半導体チップ用保持具とを少なくとも加圧することにより、半導体ウェーハに複数の半導体チップを一括して接合した後、各半導体チップから粘着保持層の保持部を剥離すれば、複数の半導体チップを半導体ウェーハに接合することができる。この際、半導体チップ用保持具の支持基板が半導体ウェーハと略同サイズの大きさなので、半導体ウェーハと半導体チップ用保持具とを容易に位置合わせすることができる。
本発明によれば、生産性の向上と製品率の低下防止を図ることができ、しかも、製造コストを削減することができるという効果がある。また、支持基板の作業孔の幅が半導体チップよりも小さいので、保持部に保持された半導体チップのエッジ等を突き出しピン等により突いたり、損傷させるおそれが少ない。また、支持基板の作業孔が保持部の略中央に対向するので、突き出しピン等により半導体チップの偏った端部ではなく、略中央を突くことができ、半導体チップと粘着保持層の保持部とを適切に剥離することができる。
また、支持基板に粘着保持層の保持部が僅かに凹んで密接するので、粘着保持層が半導体チップの粘着により厚さ方向に撓んだり、伸びることが少ない。これにより、半導体チップの位置ずれを防止することができるので、複数の保持部に半導体チップを高精度に整列保持することができる。さらに、半導体ウェーハから半導体チップ用保持具を引き剥がせば、接合した半導体チップと粘着保持層の保持部とを簡単に分離することができるので、歩留まりと生産性の両立とを図ることが可能になる。
さらに、請求項2記載の発明によれば、複数の保持部の配列が半導体ウェーハに並べて接合される複数の半導体チップの配列と対応するので、半導体ウェーハに複数の半導体チップを一度にまとめて接合することが可能となる。
本発明に係る半導体チップ用保持具の実施形態を模式的に示す平面説明図である。 本発明に係る半導体チップ用保持具及びその使用方法の実施形態を模式的に示す断面説明図である。
以下、図面を参照して本発明の実施形態を説明すると、本実施形態における半導体チップ用保持具は、図1や図2に示すように、支持基板1に変形可能な粘着保持層10を積層し、この粘着保持層10に、半導体ウェーハに接合される複数の半導体チップ2を保持させる保持具であり、支持基板1に、半導体チップ2用の作業孔3を穿孔し、粘着保持層10の一部を接着領域11とするとともに、粘着保持層10の残部を非接着領域13とし、この非接着領域13に半導体チップ2用の複数の保持部15を形成するようにしている。
支持基板1は、複数の半導体チップ2が並べてパターン実装される半導体ウェーハ(図示せず)と同サイズの半導体ウェーハ、あるいはこの半導体ウェーハと略同サイズの平坦なガラス基板等により平面円形に形成され、好ましくは基板収納容器の容器本体内に相対向する複数の支持片を介して収納される。各半導体チップ2は、粘着保持層10の保持部15よりもやや小さい平面略矩形に形成され、シリコンウェーハ等からなる半導体ウェーハのパターン面に250℃程度の高温の環境下でハンダ等により接合される。
支持基板1は、半導体チップ2が粘着保持層10に保持された状態で半導体ウェーハに加圧してハンダ接合されたり、場合により加熱接合されるので、耐加圧性や少なくとも250℃程度の耐熱性を有することが好ましい。
支持基板1の厚さ方向には図1や図2に示すように、複数の作業孔3が貫通して穿孔され、各作業孔3が粘着保持層10に保持された半導体チップ2の減圧による位置決めや突き出しピン20による突き上げ剥離に利用される。各作業孔3は、半導体チップ2よりも小さい円形の縮径に穿孔される。これは、作業孔3が半導体チップ2よりも大きい拡径の場合には、半導体チップ2の剥離時に半導体チップ2のエッジ等を突き出しピン20が粘着保持層10を介して突き上げ、損傷させるおそれがあるからである。
粘着保持層10は、所定の材料を使用して支持基板1の全表面を覆う可撓性の平面円形に形成され、支持基板1の平坦な表面に部分的に接着固定されており、半導体ウェーハに並べて接合される複数の半導体チップ2を着脱自在に粘着保持するよう機能する。この粘着保持層10の材料としては、例えば自己粘着性を有するポリオレフィン系エラストマーやウレタンゴム、耐熱性に優れるシリコーン系やフッ素系のエラストマー等が使用される。粘着保持層10は、粘着性を有しないフィルムの表面にアクリル系の粘着剤等が塗布して積層された薄膜構造でも良い。
粘着保持層10には、好ましくは柔軟性と大きな延伸性とが付与される。これは、粘着保持層10が柔軟性や延伸性を有しない場合には、粘着保持層10に粘着保持された半導体チップ2の剥離が困難になるおそれがあるからである。
粘着保持層10は、その狭い一部が支持基板1の表面に対する接着領域11とされるとともに、広い残部が支持基板1の表面に接着しない非接着領域13とされ、この非接着領域13に半導体チップ2用の複数の保持部15が所定のパターンで配列形成される。接着領域11は、例えば支持基板1の作業孔3に干渉しない粘着保持層10の周縁部と複数の保持部15の間からなり、裏面が支持基板1の表面に接着される。この接着領域11の接着は、図2に示すように、例えばリング形や線条の両面粘着テープ12の接着等により実現される。
但し、支持基板1の表面と粘着保持層10の接着領域裏面との接着は、両面粘着テープ12による接着に限定されるものではない。例えば、支持基板1の表面に粘着保持層10をその自己粘着性を利用して積層接着することもできる。また、支持基板1表面の接着領域11に対応する箇所に接着剤や粘着剤をディスペンサ等で塗布したり、あるいはスクリーン印刷し、その後、支持基板1の表面に粘着保持層10を積層して接着することもできる。
ここで使用する接着剤や粘着剤としては、特に限定されるものではないが、例えばアクリル系、ウレタン系、エポキシ系、シリコーンゴムやスチレンゴム、フッ素ゴム等からなるゴム系のタイプがあげられる。但し、250℃程度で溶融するハンダバンプで半導体チップ2を接合する場合には、ハンダの溶融温度まで均一に加熱することが必要になるので、エポキシ系、シリコーンゴム系、フッ素系の耐熱性を有する接着剤や粘着剤を使用することが好ましい。
粘着保持層10の非接着領域13は、図2に示すように、支持基板1の表面に裏面が粘着しないよう非粘着処理され、支持基板1の表面に両面粘着テープ12分の僅かな隙間14をおいて対向しており、この隙間14が支持基板1の作業孔3に連通する。また、複数の保持部15は、半導体ウェーハのパターン面に並べて接合される複数の半導体チップ2の配列に対応するよう、非接着領域13表面のXY方向に両面粘着テープ12分の間隔をおいて配列される。
各保持部15は、半導体チップ2を安定した姿勢で確実に粘着保持することができるよう、半導体チップ2の周縁部よりも大きい平面矩形に区画され、中央が支持基板1の作業孔3に隙間14をおいて対向する。このような保持部15は、支持基板1の作業孔3から空気が外部に排気(図2の矢印参照)されることにより、断面略U字形に僅かに凹んで支持基板1の表面に密接することとなる。
なお、粘着保持層10については、粘着保持層10の弾性変形領域内において、使用温度領域における線膨張分よりも予め大きく延伸した状態で支持基板1の表面に部分的に接着固定することができる。このようにすれば、使用温度領域の高温下で粘着保持層10が伸びた場合にも、保持部15で粘着保持層10が撓むのを防ぐことができ、保持部15における半導体チップ2の位置ずれを有効に防止することができる。
上記構成において、半導体チップ用保持具を使用して複数の半導体チップ2を粘着保持し、この複数の半導体チップ2を半導体ウェーハに接合する場合には、先ず、図示しないバキューム装置を備えた吸着テーブル上に半導体チップ用保持具を配置し、支持基板1の複数の作業孔3を利用して減圧することにより、支持基板1の表面と粘着保持層10の非接着領域13との隙間14の空気を外部に排気するとともに、支持基板1に粘着保持層10の各保持部15を撓ませて密接し、粘着保持層10の複数の保持部15に選別した良品の半導体チップ2を順次粘着保持させる。
この際、支持基板1の表面に粘着保持層10の保持部15が僅かに凹んで密接するので、粘着保持層10が半導体チップ2の粘着により厚さ方向に撓んだり、伸びることがない。これにより、半導体チップ2の位置ずれを防止することができるので、複数の保持部15に半導体チップ2を高精度に整列保持することができる。複数の保持部15に半導体チップ2を整列保持したら、バキューム装置を停止して粘着保持層10を元の非接触、非密接の状態に復帰可能とする。
粘着保持層10の複数の保持部15に半導体チップ2をそれぞれ粘着保持させたら、半導体ウェーハのパターン面にハンダを塗布し、高温の環境下で半導体ウェーハに半導体チップ用保持具を重ねて少なくとも加圧することにより、半導体ウェーハのパターン面に複数の半導体チップ2を一括してハンダ接合し、その後、半導体ウェーハから半導体チップ用保持具を引き離して各半導体チップ2から粘着保持層10の保持部15を剥離すれば、複数の半導体チップ2を半導体ウェーハに完全に接合することができる。
この際、半導体チップ用保持具の支持基板1が半導体ウェーハと略同サイズの大きさなので、半導体ウェーハと半導体チップ用保持具とを容易に位置合わせすることが可能となる。また、複数の保持部15の配列が半導体ウェーハに並べて接合される複数の半導体チップ2の配列と整合するので、複数の半導体チップ2を一回の作業でハンダ接合することが可能となる。また、半導体ウェーハから半導体チップ用保持具を引き離すと、粘着保持層10がある程度伸びるので、半導体チップ2の周縁部から粘着保持層10の保持部15を容易に剥離することができ、半導体チップ2の接合を破壊することがない。
なお、半導体チップ2から粘着保持層10の保持部15を容易に剥離することができない場合には、支持基板1の作業孔3に突き出しピン20を下方等から挿入して保持部15の裏面に圧接し、半導体チップ2を保持部15を介して突き上げれば良い。こうすれば、支持基板1の作業孔3が保持部15の中央に対向するので、半導体チップ2裏面の略中央を突き上げることができ、半導体チップ2と粘着保持層10の保持部15とを確実に剥離することが可能となる。
上記構成によれば、半導体ウェーハ上に良品の半導体チップ2を一個ずつ接合するのではなく、半導体ウェーハのパターン面に複数の半導体チップ2をまとめてハンダ接合するので、生産性の向上が大いに期待できる。また、粘着保持層10の複数の保持部15に選別した良品の半導体チップ2を粘着保持させるので、製品率の低下を招くことが全くなく、大幅なコスト削減を図ることもできる。さらに、半導体ウェーハから半導体チップ用保持具を引き剥がせば、ハンダ接合した半導体チップ2と粘着保持層10の保持部15とを簡単に分離することができ、歩留まりと生産性の両立とを図ることができる。
なお、上記実施形態では支持基板1に複数の作業孔3を穿孔したが、何らこれに限定されるものではない。例えば、粘着保持層10の複数の保持部15に作業孔3をそれぞれ穿孔し、この粘着保持層10の複数の作業孔3を利用することにより、支持基板1の表面と粘着保持層10の非接着領域13との隙間14の空気を外部に排気し、支持基板1に粘着保持層10の各保持部15を密接しても良い。
また、上記実施形態の粘着保持層10には、表面に適当な粘着性を確保したり、必要な物性や耐熱性等を得るため、各種の処理を施すことができる。例えば、化学エッチング法やガスによるエッチング法とレジスト印刷法との組み合わせにより、粘着保持層10の任意の部分を粘着性にしたり、非粘着性にすることができる。
本発明に係る半導体チップ用保持具及びその使用方法は、半導体の製造分野で使用することができる。
1 支持基板
2 半導体チップ
3 作業孔
10 粘着保持層
11 接着領域
12 両面粘着テープ
13 非接着領域
14 隙間
15 保持部
20 突き出しピン

Claims (3)

  1. 支持基板に粘着保持層を積層し、この粘着保持層に、半導体ウェーハに一括して接合される複数の半導体チップを着脱自在に保持させる半導体チップ用保持具であって、
    支持基板を半導体ウェーハと略同サイズに形成し、支持基板の厚さ方向に、半導体チップの減圧による位置決めに利用可能な複数の作業孔を穿孔して各作業孔の幅を半導体チップよりも小さくし、
    粘着保持層に可撓性を付与してその一部を支持基板に対する接着領域とし、粘着保持層の残部を支持基板に接着しない非接着領域とし、この非接着領域と支持基板との間に、支持基板の作業孔に連通する隙間を区画形成し、非接着領域の表面に半導体チップ用の複数の保持部を形成して各保持部を半導体チップよりも大きく区画するとともに、この保持部の略中央を支持基板の作業孔に対向させ、
    支持基板の作業孔から隙間の空気を外部に排気することにより、粘着保持層の非接着領域の保持部を支持基板に密接させるようにしたことを特徴とする半導体チップ用保持具。
  2. 粘着保持層の複数の保持部を、半導体ウェーハに並べて接合される複数の半導体チップの配列に対応するよう配列した請求項1記載の半導体チップ用保持具。
  3. 請求項1又は2記載の半導体チップ用保持具の使用方法であって、支持基板の複数の作業孔を利用して減圧することにより、支持基板と粘着保持層の非接着領域との隙間の空気を外部に排気するとともに、支持基板に粘着保持層の各保持部を撓ませて密接し、複数の保持部に半導体チップを保持させ、半導体ウェーハと半導体チップ用保持具とを少なくとも加圧することにより、半導体ウェーハに複数の半導体チップを一括して接合し、その後、半導体ウェーハと半導体チップ用保持具とを引き離して各半導体チップから粘着保持層の保持部を剥離することを特徴とする半導体チップ用保持具の使用方法。
JP2011076014A 2011-03-30 2011-03-30 半導体チップ用保持具及びその使用方法 Expired - Fee Related JP5717502B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011076014A JP5717502B2 (ja) 2011-03-30 2011-03-30 半導体チップ用保持具及びその使用方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011076014A JP5717502B2 (ja) 2011-03-30 2011-03-30 半導体チップ用保持具及びその使用方法

Publications (2)

Publication Number Publication Date
JP2012209522A JP2012209522A (ja) 2012-10-25
JP5717502B2 true JP5717502B2 (ja) 2015-05-13

Family

ID=47188998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011076014A Expired - Fee Related JP5717502B2 (ja) 2011-03-30 2011-03-30 半導体チップ用保持具及びその使用方法

Country Status (1)

Country Link
JP (1) JP5717502B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6291334B2 (ja) * 2014-04-22 2018-03-14 株式会社ディスコ 被加工物の加工方法
WO2016006058A1 (ja) * 2014-07-09 2016-01-14 信越ポリマー株式会社 薄板の保持治具

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4403631B2 (ja) * 2000-04-24 2010-01-27 ソニー株式会社 チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法
JP2004273899A (ja) * 2003-03-11 2004-09-30 Sony Corp ウェーハ保持用治具、同治具を用いた半導体製造装置
JP2005026346A (ja) * 2003-06-30 2005-01-27 Nikon Corp 半導体チップの積層方法
JP4383274B2 (ja) * 2004-06-30 2009-12-16 Necエレクトロニクス株式会社 半導体装置および半導体ウエハの製造方法
JP2008091696A (ja) * 2006-10-03 2008-04-17 Seiko Instruments Inc 半導体チップトレイ
JP5318615B2 (ja) * 2009-03-06 2013-10-16 信越ポリマー株式会社 電子部品保持具及び電子部品の剥離方法

Also Published As

Publication number Publication date
JP2012209522A (ja) 2012-10-25

Similar Documents

Publication Publication Date Title
TW202333198A (zh) 接合薄基板的方法
JP4985513B2 (ja) 電子部品の剥離方法及び剥離装置
JP4879702B2 (ja) ダイソート用シートおよび接着剤層を有するチップの移送方法
KR100759687B1 (ko) 기판의 박판화 방법 및 회로소자의 제조방법
KR20030028391A (ko) 접착성 테이프의 박리 기구, 접착성 테이프의 박리 장치,접착성 테이프의 박리 방법, 반도체 칩의 픽업 장치,반도체 칩의 픽업 방법, 반도체 장치의 제조 방법 및반도체 장치의 제조 장치
TW200539302A (en) Peeling device for chip detachment
US20120168089A1 (en) Tool for picking a planar object from a supply station
JP6983775B2 (ja) 半導体装置の製造方法
JP2011040744A (ja) 半導体チップ付着装置、及び半導体チップ付着方法
JP2012033737A (ja) 半導体ウェーハの取り扱い方法
JP2002076096A (ja) 半導体素子のピックアップ方法
EP1489655B1 (en) Pick and place assembly for transporting a film
JP4812131B2 (ja) 基板貼り合わせ装置
JP2008103390A (ja) 半導体装置の製造方法
JP5717502B2 (ja) 半導体チップ用保持具及びその使用方法
JP2007165351A (ja) ダイボンディング方法
JP5679950B2 (ja) 電子部品保持具
TWI475606B (zh) 非均勻真空分佈晶粒附著尖端
JP2007149832A (ja) ダイボンディング方法
JP2016032061A (ja) 半導体装置の製造方法
JP2005209829A (ja) 半導体ウェハ固定方法及び装置、並びに半導体ウェハが固定された構造体
JP2006173190A (ja) 半導体装置の製造方法及びicチップ配列用支持材
WO2010052760A1 (ja) チップ剥離方法、半導体装置の製造方法、及びチップ剥離装置
JP5795272B2 (ja) セラミックス素子の製造方法
JP2007214320A (ja) 半導体チップの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140729

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150317

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150317

R150 Certificate of patent or registration of utility model

Ref document number: 5717502

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees