JP2008103390A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】半導体装置の信頼性の向上を図る。
【解決手段】ダイボンディング工程において、平坦な吸着面９ａと吸着力を発生させる内部電極とを有し、かつ吸着面９ａの大きさ≧半導体チップ１の主面１ａの大きさの関係である静電吸着コレット９を用いて半導体チップ１をピックアップすることにより、半導体チップ１の被吸着面全面を押さえて吸着保持することができ、ダイシングテープ１２から剥離する際に半導体チップ１の外周部が撓むことを防止できる。これにより、ピックアップ時の半導体チップ１のワレ、欠け等のダメージの発生を防止することができ、半導体装置の信頼性の向上を図ることができる。
【選択図】図３

Description

本発明は、半導体製造技術に関し、特に、ダイシング後の薄膜チップのピックアップに適用して有効な技術に関する。

静電吸着力を用いて半導体チップ又は絶縁フィルムなどの把持対象物を吸着把持する把持装置を備えたダイボンディング装置である。この把持装置としては、ベース部材の一面に正の電圧が印加される電極面積と負の電圧が印加される電極面積とが等しい一対の電極要素から構成された電極が絶縁材料に埋設されて固定されている静電吸着装置を有する技術がある（例えば、特許文献１参照）。
特開２００６−１５６５５０号公報

近年の半導体装置（半導体パッケージ）の薄型化、高機能化、多機能化及び大容量メモリ化の要求に伴い、半導体装置内に搭載される半導体チップも薄膜チップ化及び多段積層化（３次元実装化）の方向に技術が進んでいる。その中で、例えば、厚さが１００μｍ以下に薄膜チップ化されると、半導体チップの強度（抗折強度、剛性）が低下し、反りが大きくなる。したがって、半導体チップにワレや欠け等のダメージを付与せずにハンドリングする技術が必要となってくる。

例えば、半導体装置の組み立てにおけるダイボンド工程では、ダイシング工程により複数の半導体チップに個片化された半導体ウェハがダイシングテープに貼り付けられ、更にダイシングテープの下方側を真空吸着した状態で、チップ位置認識用カメラ（以下、カメラと言う）３３によりそれぞれの半導体チップを認識し、位置の補正を行っている。その後、ダイシングテープの下方側から針や治具（突き上げ駒）等で突き上げて半導体チップの外周部をダイシングテープから剥離する。一方、チップ上方からはチップサイズより小さいピックアップ用のコレットが降下し、チップ表面を真空吸着して保持する。針や治具の突き上げ動作に同期してコレットも上昇し、これによって半導体チップをダイシングテープから完全に剥離してピックアップ完了となる。このとき、コレットの面積がチップサイズよりも小さいものを使用する理由としては、チップサイズよりコレットの面積が大きいと、ピックアップする対象の半導体チップの隣（周囲）に位置する半導体チップまで、コレットで吸着保持してしまう可能性があるためである。

しかしながら、半導体チップが、例えば、１００μｍ以下に薄膜化されていると、半導体チップをピックアップする際に、図１８の比較例に示すように、コレット３０がチップ全面を完全に吸着保持できていないため、チップ自身が剥離する際に撓みを生じる。すなわち、薄膜化された半導体チップ３１は強度が低いために反り易く、半導体チップ３１の平面サイズよりも小さいコレット３０で真空吸着を行うと、半導体チップ３１の外周部はコレット３０により真空吸着されない状態となる。コレット３０に直接保持されていない半導体チップ３１の外周部は、ダイシングテープ３２との接着力が勝ることから、半導体チップ３１の外周部がダイシングテープ３２から完全に剥離しきれない。この結果、半導体チップ３１がダイシングテープ３２に追従して撓んでしまう。そして、薄膜化された半導体チップ３１は強度が低いため、半導体チップ３１はワレ、欠けなどの問題が発生する。

また、半導体チップ３１が反っていると、図１９の比較例に示すように、ダイシングテープ３２は半導体チップ３１の反りに追従し、平坦性が低下してしまう。このような状態で、ダイボンダのカメラ３３で半導体チップ３１を認識した際に、半導体チップ３１の認識位置の精度のばらつきが大きくなってピックアップ前の位置認識精度が低下し、その結果、ダイボンド位置精度が低下するという問題が起こる。

なお、前記特許文献１（特開２００６−１５６５５０号公報）に開示されている技術では、コレットの保持面の大きさが半導体チップより小さいため、チップ全面を保持することができず、薄膜チップをピックアップする際には半導体チップに撓みが生じて、その結果、ワレ、欠けの発生に至る。

本発明の目的は、半導体装置の信頼性の向上を図ることができる技術を提供することにある。

また、本発明の目的は、半導体装置の組み立て性の向上を図ることができる技術を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。

すなわち、本発明は、平坦な吸着面と内部電極とを有し、かつ吸着面の大きさ≧半導体チップの被吸着面の大きさである静電吸着コレットを準備する工程と、静電吸着コレットの内部電極に電圧を印加して吸着力を発生させ、静電吸着コレットの吸着面を半導体チップの被吸着面に接触させて、ダイシング済みの半導体ウェハから静電吸着によって半導体チップの被吸着面全面を吸着保持してピックアップする工程とを有するものである。

また、本発明は、半導体ウェハの裏面側からレーザを照射して個片化する工程と、ダイシングテープを引き伸ばしてチップ間隔を広げる工程と、静電吸着テーブルの内部電極に電圧を印加して吸着力を発生させて静電吸着テーブル上で半導体ウェハの裏面全面を吸着保持する工程と、静電吸着テーブルの吸着力より大きな吸着力を吸着コレットから付与して個々の半導体チップをピックアップする工程とを有するものである。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。

平坦な吸着面と吸着力を発生させる内部電極とを有し、かつ吸着面の大きさ≧半導体チップの被吸着面の大きさの関係である静電吸着コレットを用いて半導体チップをピックアップすることにより、チップの被吸着面全面を押さえて吸着保持することができ、ダイシングテープから剥離する際に半導体チップの外周部が撓むことを防止できる。その結果、ピックアップ時の半導体チップのワレ、欠け等のダメージの発生を防止することができ、半導体装置の信頼性の向上を図ることができる。

また、ダイシング済みの個々の半導体チップを静電吸着テーブル上にダイシングテープごとマウントし、その後、ダイシングテープを剥離して半導体チップをピックアップすることにより、チップ裏面全面に対してチップサイズより大きな領域を静電吸着テーブル上で吸着保持した状態でピックアップするため、チップ反りを矯正した状態でダイボンダによりチップ主面をカメラ認識する際の位置精度を向上させることができる。その結果、ダイボンドの位置精度を向上することができ、半導体装置の組み立て性の向上を図ることができる。

以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。

さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。

また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
図１は本発明の実施の形態１の半導体装置の組み立てにおけるチップピックアップ状態の一例を示す基本概念図、図２は本発明の実施の形態１の半導体装置の組み立てにおけるチップピックアップ時の突き上げ前の構造の一例を示す部分断面図、図３は図２に示すチップピックアップ時の突き上げ後の構造の一例を示す部分断面図である。また、図４は本発明の実施の形態１の半導体装置の組み立てにおけるチップピックアップ時のピックアップ前の構造の一例を示す断面図、図５は図４に示すチップピックアップ時のピックアップ後の構造の一例を示す断面図、図６は本発明の実施の形態１の半導体装置の組み立てにおけるダイボンディング時の構造の一例を示す断面図である。さらに、図７は本発明の実施の形態１の半導体装置の組み立てにおけるダイボンディング時のチップ積層状態の一例を示す断面図、図８は本発明の実施の形態１の半導体装置の組み立てにおけるワイヤボンディング時の構造の一例を示す断面図、図９は本発明の実施の形態１の半導体装置の組み立てにおける樹脂モールディング時の構造の一例を示す断面図である。また、図１０は本発明の実施の形態１の半導体装置の組み立てにおけるボール付け時の構造の一例を示す断面図、図１１は本発明の実施の形態１の半導体装置の組み立てにおける変形例の静電吸着コレットの内部電極の配列を示す平面図である。

本実施の形態１は、半導体装置の組み立てにおいて、半導体ウェハをダイシングして個片化した後のチップピックアップ工程を主に説明するものである。

図１は本実施の形態１のチップピックアップ工程で用いられる静電吸着（静電チャック）方式の原理を示すものであり、ダイシングによって個片化された半導体チップ１を静電吸着コレット９によってピックアップするものである。静電吸着コレット９は、その内部に内部電極（チャックセル）９ｂを有し、コレット本体と半導体チップ１の間に電圧（陽極又は陰極）を印加し、両者の間に発生した力によって半導体チップ１を吸着するものである。すなわち、ｎ型の半導体ウエハから個片化された半導体チップ１を吸着する場合は、静電吸着コレット９の内部電極９ｂに陽極（プラス）の電圧を印加することで、半導体チップ１を吸着保持するものである。

そこで、本実施の形態１の静電吸着コレット９は、半導体チップ１を静電吸着で保持可能な平坦な吸着面９ａと、電解を形成して吸着力を発生させる内部電極９ｂとを備えており、さらに、［吸着面９ａの大きさ］≧［半導体チップ１の主面（被吸着面）１ａの大きさ］の関係となっている。すなわち、静電吸着コレット９の先端の吸着面９ａの大きさは、半導体チップ１の被吸着面である主面１ａと同等か、あるいは主面１ａより大きく形成されている。さらに、吸着面９ａは、半導体チップ１を吸着保持した際に、半導体チップ１が反らないような平坦度を有している。このように静電吸着コレット９の吸着面９ａが平坦面であり、かつ半導体チップ１の被吸着面と同等かそれより大きいため、静電吸着コレット９で半導体チップ１を吸着保持した際には、半導体チップ１の主面（または裏面）全面を保持することができる。

したがって、半導体チップ１の主面（または裏面）全面を吸着保持することができるため、比較的反り易い薄膜化された（例えば、厚さ１００μｍ以下）薄型チップをピックアップする場合に非常に有効である。

このように本実施の形態１の半導体装置の組み立てでは、チップピックアップ工程において、前記した静電吸着コレット９を用い、その内部電極９ｂに電圧を印加して吸着力を発生させ、さらに静電吸着コレット９の吸着面９ａを半導体チップ１の主面（被吸着面）１ａに接触させる。これにより、突き上げ台（テーブル）１０上に配置されたダイシング済みの半導体ウェハ５（図４参照）から、静電吸着コレット９の平坦な吸着面９ａによって半導体チップ１の主面全面を吸着保持した状態でピックアップすることができる。

次に、前記静電吸着コレット９を用いた本実施の形態１の半導体装置の組み立ての一例を説明する。ここでは、図２〜図１０を用いて、半導体装置の薄型化、高機能化、多機能化及び大容量メモリ化の要求に伴って、薄膜化された半導体チップが多段積層される構造の半導体装置（図１０に示すチップ積層型の半導体パッケージ７）を組み立てる場合を一例として説明する。

まず、ダイシングテープ１２に貼り付けられた状態でダイシング（個片化）及びエキスパンドが行われた図４に示す半導体ウェハ５を、ピックアップステージ１３（突き上げ台１０）上に配置し、その後、図５に示すように半導体チップ１を上方にピックアップする。

ピックアップ工程では、まず、図２に示すように、突き上げ台１０（ピックアップステージ１３）上に配置された半導体チップ１に対して、その上方から静電吸着コレット９を下降させ、かつその内部電極９ｂに電圧を印加して吸着力を発生させた静電吸着コレット９の吸着面９ａを半導体チップ１の主面（被吸着面）１ａに接触させる。

その際、静電吸着コレット９の平坦な吸着面９ａは、半導体チップ１の主面１ａと同等もしくは主面１ａより大きいため、半導体チップ１の主面１ａ全面を静電吸着コレット９の吸着面９ａで吸着保持することができる。なお、半導体チップ１は、例えば、厚さ１００μｍ以下に薄膜化された薄型のものである。

その後、図３に示すように、突き上げ台１０の内部に配置され、かつ半導体チップ１の下部に配置されている突き上げ駒１１を徐々に上昇させて、突き上げ駒１１によって半導体チップ１を上方に突き上げる。その際、静電吸着コレット９の平坦な吸着面９ａが、半導体チップ１の外周部を含む主面１ａ全面を確実に吸着保持しているため、半導体チップ１の裏面１ｂにおいて、半導体チップ１がダイシングテープ１２に追従することなく、半導体チップ１の裏面１ｂの外周部から中心に向けて徐々にダイシングテープ１２を剥離させることができる。

これにより、ダイシングテープ１２を剥離しても半導体チップ１の主面１ａ全面が静電吸着コレット９の吸着面９ａに吸着保持された状態を維持できるため、半導体チップ１の外周部が撓むことを防止できる。

その結果、ピックアップ時の半導体チップ１のワレ、欠け等のダメージの発生を防止することができ、これにより、半導体装置（半導体パッケージ７）の信頼性の向上を図ることができる。さらに、半導体チップ１のワレ、欠け等のダメージの発生を防止することができるため、半導体チップ１の歩留りを向上させることができる。

半導体チップ１をダイシングテープ１２から全て剥離した後、図５に示すように静電吸着コレット９によって半導体チップ１を吸着保持した状態でダイボンディング工程に移る。

ダイボンディング工程では、図６に示すように、まず、ダイボンドステージ１４上に配置されたパッケージ基板（配線基板）３の主面３ａ上に、静電吸着コレット９によって吸着保持された第１の半導体チップ（半導体チップ１）１５を移送し、その後、第１の半導体チップ１５をその主面（被吸着面）１５ａを上に向けた状態でフィルム状接着剤２を介してパッケージ基板３上に搭載する。これにより、第１の半導体チップ１５は、その裏面１５ｂがパッケージ基板３の主面３ａとフィルム状接着剤２を介して接合される。

その後、図７に示すように、第１の半導体チップ１５の主面１５ａ上に、静電吸着コレット９によってピックアップされ、かつ吸着保持された第１の半導体チップ１５より小さな第２の半導体チップ（半導体チップ１）１６を移送し、その後、第２の半導体チップ１６をその主面（被吸着面）１６ａを上に向けた状態でフィルム状接着剤２を介して第１の半導体チップ１５上に搭載する。これにより、第２の半導体チップ１６は、その裏面１６ｂが第１の半導体チップ１５の主面１５ａとフィルム状接着剤２を介して接合される。すなわち、第１の半導体チップ１５上に第２の半導体チップ１６が積層される。

その後、ワイヤボンディング工程において、図８に示すように、ワイヤボンドステージ１７上で、第１の半導体チップ１５のパッド（表面電極）１５ｃとパッケージ基板３のボンディング用端子３ｃとを、及び第２の半導体チップ１６のパッド（表面電極）１６ｃとパッケージ基板３のボンディング用端子３ｃとを、それぞれ金線等のワイヤ４によって電気的に接続する。

その後、樹脂モールド工程において、図９に示すように、第１の半導体チップ１５及び第２の半導体チップ１６や、複数のワイヤ４を封止用樹脂によって樹脂封止し、樹脂体６を形成する。

さらに、ボール付け工程において、図１０に示すように、パッケージ基板３の裏面３ｂに半導体パッケージ７の外部端子となる複数の半田ボール８を接合する。

これにより、チップ積層型の半導体パッケージ７の組み立て完了となる。

次に、本実施の形態１の変形例について説明する。

図１１は静電吸着コレット９の変形例を示すものであり、静電吸着コレット９の内部に小さな複数の内部電極（チャックセル）９ｂが設けられ、これらの内部電極９ｂが、例えば、格子状に配置されている。これにより、例えば、チップサイズに応じて必要な部分の内部電極９ｂのみに電圧を印加することで、限られた領域のみの吸着のＯＮ／ＯＦＦを行ったり、もしくは吸着力の強弱制御を行ったりすることが可能である。

すなわち、小型の内部電極９ｂを複数配置しておき、これらの内部電極９ｂをブロック単位（例えば、半導体ウェハ５の領域ごと）に分けて電圧制御することで、吸着可能な領域を種々変えることが可能である。これにより、１つの静電吸着コレット９で、複数の品種の半導体チップ１のピックアップを行うことができる。また、半導体チップ１の大きさに応じてその領域の内部電極９ｂのみに電圧を印加してその領域のみ吸着力を発生させることも可能である。例えば、チップサイズに応じた領域のみに電気回路的に静電チャックによる吸着が可能な領域を任意に設定できるようにし、品種切り換え等によるチップサイズ変更にも同じ静電吸着コレット９で対応することができる。

したがって、品種切り換え時の段取り替えの手間、時間の短縮及び省略、さらにコレット製作費用の削減を図ることができる。

また、レーザダイシングによってダイシングが行われた場合、隣接するチップ間の隙間がほとんど得られないため、静電吸着コレット９によってピックアップする際に隣接するチップもいっしょにピックアップしてしまう可能性があるが、小型の内部電極９ｂを複数配置しておくことで、外周付近のピックアップしない隣接するチップに対応する内部電極９ｂには電圧を印加しないようにして吸着力を発生させないようにする。その結果、隣接するチップをピックアップしてしまうような誤ピックアップを防止することができる。

（実施の形態２）
図１２は本発明の実施の形態２の半導体装置の組み立てにおける静電吸着コレットの構造の一例を示す断面図、図１３は図１２に示す静電吸着コレットに取り付けられる絶縁体の構造の一例を示す平面図、図１４は本発明の実施の形態２の半導体装置の組み立てにおけるチップピックアップ状態の一例を示す基本概念図である。

本実施の形態２の半導体装置の製造方法は、図１２に示すように、吸着面９ａに薄い絶縁体１８が貼り付けられた静電吸着コレット９を用いるものである。吸着面９ａに絶縁体１８が貼り付けられたことで、静電吸着コレット９において絶縁体１８が配置された領域の吸着力を弱めることができる。

絶縁体１８は、例えば、有機系材料、一例としてポリイミド等によって形成されている。さらに、絶縁体１８は、図１３に示すように、枠状に形成されている。すなわち、静電吸着コレット９の吸着面９ａの周縁部に沿って枠状に絶縁体１８が貼り付けられ、その内側の開口部に半導体チップ１を配置して吸着面９ａによって吸着保持する。

なお、絶縁体１８の厚さは、図１２に示すように、半導体チップ１より薄くなければならない。これにより、図１４に示すように、ピックアップする半導体チップ１に隣接して配置されたチップの上方に絶縁体１８を配置することができ、この領域での吸着力を弱くして隣接する半導体チップ１のピックアップを阻止することができる。

また、チップサイズに応じて絶縁体１８を着脱することにより、対応可能なチップサイズ領域を拡大して品種交換を容易にすることができる。

このように本実施の形態２では、吸着が必要なチップサイズに応じた領域の範囲外の部分に絶縁体１８を貼り付けることにより、チップサイズの範囲外の部分の静電吸着力を弱く、もしくは無くすことができ、これによって実施の形態１と同様に、品種切り換え等によるチップサイズ変更にも同じ静電吸着コレット９で対応することができる。

その結果、品種切り換え時の段取り替えの手間、時間の短縮及び省略、さらにコレット製作費用の削減を図ることができる。

（実施の形態３）
図１５は本発明の実施の形態３の半導体装置の組み立てにおける静電吸着テーブルによるチップ保持状態の一例を示す基本概念図、図１６は本発明の実施の形態３の半導体装置の組み立てにおけるレーザダイシングからテープ剥離までの組み立ての一例を示す断面図、図１７は本発明の実施の形態３の半導体装置の組み立てにおける変形例の静電吸着テーブルの内部電極の配列を示す平面図である。

本実施の形態３は、主に、ダイシング工程からダイボンディング工程のチップピックアップまでを説明するものであり、その際、静電吸着（静電チャック）を利用してチップピックアップを行う。すなわち、図１５に示すように、チップピックアップを行う際に、ダイシング後の半導体ウェハ５を静電吸着テーブル１９上で静電吸着によって保持し、この状態でチップピックアップを行う。

静電吸着テーブル１９は、テーブル本体と半導体ウェハ５の間に電圧を印加し、両者の間に発生した力によって半導体ウェハ５を吸着保持するものである。

そこで、静電吸着テーブル１９は、ダイシング後の半導体ウェハ５（半導体チップ１）を静電吸着で保持可能な平坦な支持面１９ａと、電解を形成して吸着力を発生させる内部電極１９ｂとを備えている。なお、静電吸着テーブル１９の支持面１９ａは、半導体ウェハ５の裏面５ｂ（半導体チップ１の裏面１ｂ）を静電吸着によって保持した際に、半導体ウェハ５（各半導体チップ１）が反らないような平坦度を有している。これにより、静電吸着テーブル１９で半導体ウェハ５を吸着保持した際には、半導体ウェハ５の裏面５ｂ（半導体チップ１の裏面１ｂ）全面を吸着保持することができる。

したがって、本実施の形態３では、ダイシング済みの個々の半導体チップ１を静電吸着テーブル１９上にダイシングテープ１２ごとマウントし、マウント後、ダイシングテープ１２を剥離して半導体チップ１をピックアップすることにより、静電吸着によってチップ裏面全面に対してチップサイズより大きな領域を静電吸着テーブル１９の支持面１９ａで吸着保持することができる。さらに、この状態でチップピックアップを行うため、チップ反りを矯正した状態でダイボンダによりチップ主面をカメラ認識する際の位置精度を向上させることができる。

その結果、ダイボンドの位置精度を向上することができ、半導体装置（半導体パッケージ７）の組み立て性の向上を図ることができる。

すなわち、静電吸着テーブル１９の支持面１９ａの静電吸着によるチップ裏面全面の保持でチップ反りを矯正することができ、これにより、チップ表面を平らにできるため、ダイボンダでチップ位置をカメラ認識し、位置補正する際の精度を向上させることができ、その結果、ダイボンドした後の位置精度も向上させることができる。

次に、図１５及び図１６を用いて本実施の形態３の静電吸着テーブル１９と、実施の形態１の静電吸着コレット９を用いてチップピックアップを行う場合を、レーザダイシングを一例として取り上げて説明する。

図１６に示すように、まず、レーザダイシングを行う。ここでは、半導体ウェハ５の主面５ａをダイシングテープ１２に固定し、その後、この状態で、半導体ウェハ５の裏面５ｂ側からレーザ２０を照射して破砕層２１を形成し、これにより個片化を行う。

その後、図１６のエキスパンドを行う。ここでは、ダイシングテープ１２を外周から引き伸ばしてチップ間隔を広げる。

その後、図１６の反転・マウント・剥離に示すように、ダイシングテープ１２を引き伸ばした状態で半導体ウェハ５の表裏を反転し、さらに、静電吸着テーブル１９の支持面１９ａ上に主面１ａ（テープ側）を上に向けて配置し、その後、静電吸着テーブル１９の内部電極１９ｂに電圧を印加することで吸着力を発生させて個々の半導体チップ１を静電吸着テーブル１９上でチップ裏面全面を吸着保持する。さらに、吸着保持した状態でダイシングテープ１２を剥離する。

その後、個々の半導体チップ１を静電吸着テーブル１９で吸着保持した状態でチップピックアップを行う。ここでは、図２及び図３に示すように、半導体チップ１を吸着保持可能な平坦な吸着面９ａと吸着力を形成する複数の内部電極９ｂとを有し、かつ［吸着面９ａの大きさ］≧［半導体チップ１の主面（被吸着面）１ａの大きさ］の関係である静電吸着コレット９を用いて、ダイシング済みの半導体ウェハ５から静電吸着によって半導体チップ１をピックアップする。

その際、静電吸着コレット９の内部電極９ｂに電圧を印加して吸着力を発生させる際に、静電吸着コレット９に印加する電圧の大きさを静電吸着テーブル１９に印加する電圧より大きくすることで、静電吸着コレット９の内部電極９ｂによる電界を静電吸着テーブル１９の内部電極１９ｂによる電界より大きくする。これにより、静電吸着テーブル１９の吸着力より大きな吸着力を静電吸着コレット９から付与して個々の半導体チップ１をピックアップする。

すなわち、静電吸着コレット９の吸着力を静電吸着テーブル１９の吸着力より大きくし、これにより、静電吸着コレット９によって半導体チップ１を吸着してピックアップを行う。

このように静電吸着テーブル１９によって吸着保持された個々の半導体チップ１を、静電吸着コレット９によって吸着してピックアップすることにより、平坦面から平坦面に半導体チップ１を受け渡すことができ、チップ反りに伴うチップ損傷を低減することができる。

また、チップピックアップする際にピックアップ針やピックアップ治具を用いて半導体チップ１を下方から突き上げる動作を無くすことができるため、チップワレやチップ欠け等のチップ損傷を低減することができる。

次に、本実施の形態３の変形例について説明する。

図１７は、静電吸着テーブル１９の変形例を示すものであり、静電吸着テーブル１９の内部に小さな複数の内部電極（チャックセル）１９ｂが設けられ、これらの内部電極１９ｂが、例えば、格子状に配置されている。これにより、例えば、チップサイズに応じて必要な部分の内部電極１９ｂのみに電圧を印加することで、限られた領域のみの吸着のＯＮ／ＯＦＦを行ったり、もしくは吸着力の強弱制御を行ったりすることが可能である。

すなわち、複数の内部電極１９ｂをブロック単位（例えば、半導体ウェハ５の領域ごと）に分けて電圧制御することで、吸着可能な領域を種々変えることが可能である。

このように小型の内部電極１９ｂを複数設けて分割配置し、所望の内部電極１９ｂへの電圧の印加を停止して吸着を解除したり、電圧を下げて吸着力を弱めたりすることにより、ピックアップしたい半導体チップ１のみを、チップ反りを矯正しつつ、チップワレやチップ欠けを防止してピックアップすることができる。

なお、半導体チップ１の数と同じ数の小型の内部電極１９ｂを半導体チップ１と１対１の対応にして配置することにより、半導体ウェハ内の良品チップ／不良品チップデータをリンク関連付けることで、ピックアップしてはいけない不良チップを誤ってピックアップし、ダイボンドしてしまう危険性を無くすことができる。

すなわち、不良チップの電圧を予め高くして吸着力を大きくしておくことにより、誤って不良チップをピックアップすることを防止できる。

なお、チップピックアップ時に静電吸着テーブル１９の吸着を解除する際には、上から静電吸着コレット９が下降して半導体チップ１に接触した後に、内部電極１９ｂへの電圧の印加を停止して吸着を解除することにより、静電吸着テーブル１９側の吸着が解除された時点では半導体チップ１は静電吸着コレット９によって押さえつけられているため、チップ反りを防止することができる。

以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

例えば、前記実施の形態１では、半導体パッケージ７として、薄膜チップが積層された半導体装置を一例として取り上げたが、前記半導体装置は、静電吸着コレット９を用いてピックアップされて組み立てられるものであれば薄膜チップ以外のチップを有する半導体装置であってもよい。

さらに、前記実施の形態１では、半導体パッケージ７の組み立てとして、個別基板の場合を図示したが、ＭＡＰ（Mold Array Package）対応の多数個取り基板を用いて組み立てる場合であってもよい。

本発明は、薄型半導体チップのピックアップ処理を有する電子装置の組み立てに好適である。

本発明の実施の形態１の半導体装置の組み立てにおけるチップピックアップ状態の一例を示す基本概念図である。 本発明の実施の形態１の半導体装置の組み立てにおけるチップピックアップ時の突き上げ前の構造の一例を示す部分断面図である。 図２に示すチップピックアップ時の突き上げ後の構造の一例を示す部分断面図である。 本発明の実施の形態１の半導体装置の組み立てにおけるチップピックアップ時のピックアップ前の構造の一例を示す断面図である。 図４に示すチップピックアップ時のピックアップ後の構造の一例を示す断面図である。 本発明の実施の形態１の半導体装置の組み立てにおけるダイボンディング時の構造の一例を示す断面図である。 本発明の実施の形態１の半導体装置の組み立てにおけるダイボンディング時のチップ積層状態の一例を示す断面図である。 本発明の実施の形態１の半導体装置の組み立てにおけるワイヤボンディング時の構造の一例を示す断面図である。 本発明の実施の形態１の半導体装置の組み立てにおける樹脂モールディング時の構造の一例を示す断面図である。 本発明の実施の形態１の半導体装置の組み立てにおけるボール付け時の構造の一例を示す断面図である。 本発明の実施の形態１の半導体装置の組み立てにおける変形例の静電吸着コレットの内部電極の配列を示す平面図である。 本発明の実施の形態２の半導体装置の組み立てにおける静電吸着コレットの構造の一例を示す断面図である。 図１２に示す静電吸着コレットに取り付けられる絶縁体の構造の一例を示す平面図である。 本発明の実施の形態２の半導体装置の組み立てにおけるチップピックアップ状態の一例を示す基本概念図である。 本発明の実施の形態３の半導体装置の組み立てにおける静電吸着テーブルによるチップ保持状態の一例を示す基本概念図である。 本発明の実施の形態３の半導体装置の組み立てにおけるレーザダイシングからテープ剥離までの組み立ての一例を示す断面図である。 本発明の実施の形態３の半導体装置の組み立てにおける変形例の静電吸着テーブルの内部電極の配列を示す平面図である。 比較例のチップピックアップ状態を示す断面図である。 比較例のダイボンディング時の半導体チップの位置認識状態を示す断面図と斜視図である。

符号の説明

１ 半導体チップ
１ａ 主面（被吸着面）
１ｂ 裏面
２ フィルム状接着剤
３ パッケージ基板（配線基板）
３ａ 主面
３ｂ 裏面
３ｃ ボンディング用端子
４ ワイヤ
５ 半導体ウェハ
５ａ 主面
５ｂ 裏面
６ 樹脂体
７ 半導体パッケージ（半導体装置）
８ 半田ボール
９ 静電吸着コレット
９ａ 吸着面
９ｂ 内部電極
１０ 突き上げ台
１１ 突き上げ駒
１２ ダイシングテープ
１３ ピックアップステージ
１４ ダイボンドステージ
１５ 第１の半導体チップ
１５ａ 主面（被吸着面）
１５ｂ 裏面
１５ｃ パッド
１６ 第２の半導体チップ
１６ａ 主面（被吸着面）
１６ｂ 裏面
１６ｃ パッド
１７ ワイヤボンドステージ
１８ 絶縁体
１９ 静電吸着テーブル
１９ａ 支持面
１９ｂ 内部電極
２０ レーザ
２１ 破砕層
３０ コレット
３１ 半導体チップ
３２ ダイシングテープ
３３ カメラ

Claims (16)

1. （ａ）半導体チップを吸着保持可能な平坦な吸着面と吸着力を発生させる内部電極とを有し、かつ前記吸着面の大きさ≧前記半導体チップの被吸着面の大きさの関係である静電吸着コレットを準備する工程と、
   （ｂ）前記静電吸着コレットの内部電極に電圧を印加して吸着力を発生させ、前記静電吸着コレットの吸着面を前記半導体チップの被吸着面に接触させて、テーブル上に配置されたダイシング済みの半導体ウェハから静電吸着によって前記半導体チップの被吸着面全面を吸着保持してピックアップする工程とを有することを特徴とする半導体装置の製造方法。
2. （ａ）半導体チップを吸着保持可能な平坦な吸着面と、吸着力を発生させ、かつ格子状に配置された複数の内部電極とを有し、さらに前記吸着面の大きさ≧前記半導体チップの被吸着面の大きさの関係である静電吸着コレットを準備する工程と、
   （ｂ）前記複数の内部電極のうち前記半導体チップの大きさに応じてその領域の前記内部電極のみに電圧を印加して吸着力を発生させ、前記静電吸着コレットの吸着面を前記半導体チップの被吸着面に接触させて、テーブル上に配置されたダイシング済みの半導体ウェハから静電吸着によって前記半導体チップの被吸着面全面を吸着保持してピックアップする工程とを有することを特徴とする半導体装置の製造方法。
3. 請求項２記載の半導体装置の製造方法において、前記ダイシングは、レーザを照射して個片化するダイシングであることを特徴とする半導体装置の製造方法。
4. 請求項２記載の半導体装置の製造方法において、前記格子状に配置された複数の内部電極を、前記半導体ウェハの領域ごとに分けて電圧制御することを特徴とする半導体装置の製造方法。
5. （ａ）半導体チップを吸着保持可能な平坦な吸着面と吸着力を発生させる内部電極とを有し、かつ前記吸着面の大きさ≧前記半導体チップの被吸着面の大きさの関係であり、さらに前記吸着面に枠状の絶縁体が貼り付けられた静電吸着コレットを準備する工程と、
   （ｂ）前記静電吸着コレットの内部電極に電圧を印加して吸着力を発生させ、前記半導体チップを前記絶縁体の内側に配置し、かつ前記静電吸着コレットの吸着面を前記半導体チップの被吸着面に接触させて、テーブル上に配置されたダイシング済みの半導体ウェハから静電吸着によって前記半導体チップの被吸着面全面を吸着保持してピックアップする工程とを有することを特徴とする半導体装置の製造方法。
6. 請求項５記載の半導体装置の製造方法において、前記絶縁体は有機系材料によって形成されていることを特徴とする半導体装置の製造方法。
7. 請求項５記載の半導体装置の製造方法において、前記絶縁体はポリイミドによって形成されていることを特徴とする半導体装置の製造方法。
8. 請求項５記載の半導体装置の製造方法において、前記絶縁体の枠状の内側の領域で前記半導体チップを保持することを特徴とする半導体装置の製造方法。
9. 請求項５記載の半導体装置の製造方法において、前記絶縁体の厚さは、前記半導体チップの厚さより薄いことを特徴とする半導体装置の製造方法。
10. （ａ）半導体ウェハの主面をダイシングテープに固定した状態で、前記半導体ウェハの裏面側からレーザを照射して個片化する工程と、
    （ｂ）前記ダイシングテープを外周から引き伸ばしてチップ間隔を広げる工程と、
    （ｃ）前記ダイシングテープを引き伸ばした状態で半導体チップの表裏を反転し、前記静電吸着テーブルの内部電極に電圧を印加して吸着力を発生させて個々の半導体チップを各々の主面を上に向けて前記静電吸着テーブル上で前記半導体ウェハの裏面全面を吸着保持する工程と、
    （ｄ）前記静電吸着テーブルの吸着力より大きな吸着力を吸着コレットから付与して、前記静電吸着テーブル上に配置された前記個々の半導体チップをピックアップする工程とを有することを特徴とする半導体装置の製造方法。
11. 請求項１０記載の半導体装置の製造方法において、前記吸着コレットは静電吸着コレットであり、前記（ｄ）工程で、前記静電吸着コレットの内部電極に電圧を印加して吸着力を発生させる際に、前記静電吸着コレットに印加する電圧の大きさを前記静電吸着テーブルに印加する電圧より大きくすることで、前記静電吸着テーブルの吸着力より大きな吸着力を前記静電吸着コレットから付与して前記個々の半導体チップをピックアップすることを特徴とする半導体装置の製造方法。
12. （ａ）ダイシングによる個片化済みの半導体ウェハを吸着保持可能な支持面と、吸着力を発生させ、かつ格子状に配置された複数の内部電極とを有する静電吸着テーブルを準備する工程と、
    （ｂ）前記複数の内部電極に電圧を印加して吸着力を発生させて前記半導体ウェハの裏面全面を前記静電吸着テーブルの支持面上で吸着保持する工程と、
    （ｃ）前記複数の内部電極のうち所望の内部電極への電圧の印加を停止し、吸着が解除された箇所の半導体チップをピックアップする工程とを有することを特徴とする半導体装置の製造方法。
13. 請求項１２記載の半導体装置の製造方法において、前記ピックアップ時に吸着を解除する際には、上から吸着コレットが下降して所望の半導体チップに接触した後に、内部電極への電圧の印加を停止して吸着を解除することを特徴とする半導体装置の製造方法。
14. 請求項１２記載の半導体装置の製造方法において、前記格子状に配置された複数の内部電極を、前記半導体ウェハの領域ごとに分けて電圧制御することを特徴とする半導体装置の製造方法。
15. （ａ）半導体ウェハの主面をダイシングテープに固定した状態で、前記半導体ウェハの裏面側からレーザを照射して個片化する工程と、
    （ｂ）前記ダイシングテープを外周から引き伸ばしてチップ間隔を広げる工程と、
    （ｃ）前記ダイシングテープを引き伸ばした状態で反転し、静電吸着テーブルに主面を上に向けて配置し、前記静電吸着テーブルの内部電極に電圧を印加して吸着力を発生させて個々の半導体チップを前記静電吸着テーブル上でチップ裏面全面を吸着保持する工程と、
    （ｄ）半導体チップを吸着保持可能な平坦な吸着面と吸着力を形成する複数の内部電極とを有し、かつ前記吸着面の大きさ≧前記半導体チップの被吸着面の大きさの関係である静電吸着コレットを用いて、ダイシング済みの半導体ウェハから静電吸着によって半導体チップの被吸着面全面を吸着保持してピックアップする工程とを有することを特徴とする半導体装置の製造方法。
16. 請求項１５記載の半導体装置の製造方法において、前記静電吸着コレットに印加する電圧の大きさを前記静電吸着テーブルに印加する電圧より大きくすることで、前記静電吸着テーブルの吸着力より大きな吸着力を前記静電吸着コレットから付与して個々の半導体チップをピックアップすることを特徴とする半導体装置の製造方法。

Images