JP5693395B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP5693395B2 JP5693395B2 JP2011136859A JP2011136859A JP5693395B2 JP 5693395 B2 JP5693395 B2 JP 5693395B2 JP 2011136859 A JP2011136859 A JP 2011136859A JP 2011136859 A JP2011136859 A JP 2011136859A JP 5693395 B2 JP5693395 B2 JP 5693395B2
- Authority
- JP
- Japan
- Prior art keywords
- metal base
- base plate
- semiconductor device
- insulating substrate
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 71
- 229910052751 metal Inorganic materials 0.000 claims description 135
- 239000002184 metal Substances 0.000 claims description 135
- 239000000758 substrate Substances 0.000 claims description 59
- 239000004519 grease Substances 0.000 description 27
- 239000011347 resin Substances 0.000 description 17
- 229920005989 resin Polymers 0.000 description 17
- 229910052782 aluminium Inorganic materials 0.000 description 13
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 13
- 230000017525 heat dissipation Effects 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 8
- 229910052802 copper Inorganic materials 0.000 description 8
- 239000010949 copper Substances 0.000 description 8
- 230000005855 radiation Effects 0.000 description 4
- 238000005336 cracking Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229920001296 polysiloxane Polymers 0.000 description 3
- 238000012937 correction Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000003754 machining Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
本発明は、半導体装置に関し、特に電力用半導体素子により電流を制御する電力用半導体装置に関するものであり、より詳しくは、電力用半導体素子を搭載したセラミック絶縁基板が金属ベース板に固定される電力用の半導体装置に関する。 The present invention relates to a semiconductor device, and more particularly to a power semiconductor device that controls a current using a power semiconductor element, and more particularly, a power in which a ceramic insulating substrate on which a power semiconductor element is mounted is fixed to a metal base plate. The present invention relates to a semiconductor device.
従来の電力用半導体装置は、以下のような構成を有する。即ち、電力用半導体素子であるIGBT(絶縁ゲート型バイポーラトランジスタ)やFWDI(還流ダイオード)は、窒化アルミニウムなどのセラミック材料に銅パターンを貼り付けてなる絶縁基板に搭載されている。この絶縁基板は、放熱板として銅やアルミニウムなどの高熱伝導材料からなる金属ベース板に、はんだ付けなどで固定される。さらに、この金属ベース板は、放熱グリースを介してアルミニウム製のヒートシンクにネジ止めにより固定され、ヒートシンクからIGBTやFWDIで発生した熱が外部へ放出される。 A conventional power semiconductor device has the following configuration. That is, IGBTs (insulated gate bipolar transistors) and FWDIs (reflux diodes), which are power semiconductor elements, are mounted on an insulating substrate formed by attaching a copper pattern to a ceramic material such as aluminum nitride. This insulating substrate is fixed by soldering or the like to a metal base plate made of a high heat conductive material such as copper or aluminum as a heat sink. Further, the metal base plate is fixed to an aluminum heat sink via a heat dissipating grease by screwing, and heat generated by the IGBT or FWDI is released from the heat sink to the outside.
このような従来の電力用半導体装置において、金属ベース板をヒートシンクにネジ止めする際、金属ベース板が反っていたり、ヒートシンクが反っていたりすると、ネジ止めによって過大な締め付け力が作用することで、金属ベース板に固定された絶縁基板が割れるという問題があり、金属ベース板及びヒートシンクの平面度を厳しく規定する必要があった。 In such a conventional power semiconductor device, when the metal base plate is screwed to the heat sink, if the metal base plate is warped or the heat sink is warped, an excessive tightening force acts by screwing, There is a problem that the insulating substrate fixed to the metal base plate breaks, and it is necessary to strictly define the flatness of the metal base plate and the heat sink.
また、このような問題を回避するため、金属ベース板におけるネジ止め用の各貫通穴の周囲に溝を形成し、ネジ止めの際に生じる応力をこの溝部に集中させることで、絶縁基板の割れを防止する構造が提案されている(例えば特許文献1)。 In order to avoid such problems, a groove is formed around each through hole for screwing in the metal base plate, and stress generated during screwing is concentrated in the groove, thereby cracking the insulating substrate. A structure for preventing the above has been proposed (for example, Patent Document 1).
特許文献1に開示されるような、ネジ止め用の各貫通穴の周囲に溝を形成した金属ベース板を用いた構造では、絶縁基板に作用する応力は緩和されるものの、金属ベース板として比較的柔らかいアルミニウム材を用いた場合や、比較的薄い金属ベース板を用いた場合には、溝部で金属ベース板自体が撓んでしまう。その結果、金属ベース板とヒートシンクとの間に介在させる放熱グリースが厚くなり、金属ベース板とヒートシンクとの接触熱抵抗が大きくなる傾向にあった。昨今、電力用半導体素子の発熱密度が増加しており、放熱グリース部分での熱抵抗を低減する必要があることから、放熱グリースが厚くなりやすい構造は、避けねばならない。 In a structure using a metal base plate in which grooves are formed around each through hole for screwing as disclosed in Patent Document 1, although the stress acting on the insulating substrate is relieved, it is compared as a metal base plate. When a relatively soft aluminum material is used or when a relatively thin metal base plate is used, the metal base plate itself bends at the groove. As a result, the heat dissipating grease interposed between the metal base plate and the heat sink becomes thick, and the contact thermal resistance between the metal base plate and the heat sink tends to increase. Recently, the heat generation density of power semiconductor elements is increasing, and it is necessary to reduce the thermal resistance in the heat dissipating grease portion. Therefore, a structure in which the heat dissipating grease tends to be thick must be avoided.
本発明は、絶縁基板の割れを防止し、かつ従来に比べて放熱性を向上させた半導体装置を提供することを目的とする。 An object of this invention is to provide the semiconductor device which prevented the crack of the insulated substrate and improved heat dissipation compared with the past.
上記目的を達成するため、本発明は以下のように構成する。
即ち、本発明の一態様における半導体装置は、ネジ止めされる方形状の金属製ベース板の第1主面には、発熱性の半導体素子を実装した絶縁基板が接合される半導体装置であって、上記金属製ベース板は、ネジ止め用貫通穴と、溝とを備え、ネジ止め用貫通穴は、金属製ベース板の対向する二辺にそれぞれ隣接して設けられ、第1主面を含み金属製ベース板を貫通する穴であり、溝は、凹状であり、第1主面における絶縁基板以外の空き領域において、一方のネジ止め用貫通穴と絶縁基板との間に設けられ、金属製ベース板の対向する二辺に沿った絶縁基板の一辺に沿って延在する、ことを特徴とする。
In order to achieve the above object, the present invention is configured as follows.
That is, a semiconductor device according to one embodiment of the present invention is a semiconductor device in which an insulating substrate on which a heat-generating semiconductor element is mounted is bonded to a first main surface of a square metal base plate to be screwed. The metal base plate includes a screwing through hole and a groove, and the screwing through hole is provided adjacent to two opposite sides of the metal base plate and includes a first main surface. It is a hole that penetrates the metal base plate, the groove is concave, and is provided between one screwing through hole and the insulating substrate in an empty area other than the insulating substrate on the first main surface. The base plate extends along one side of the insulating substrate along two opposite sides of the base plate.
本発明の一態様における半導体装置によれば、金属製ベース板に設けたネジ止め用貫通穴の一方と絶縁基板との間に溝を設けたことから、金属製ベース板がネジ止めされるときに撓んでしまう場合でも、金属製ベース板は溝部分を中心にして撓むことができる。この溝は、絶縁基板以外の領域に位置し絶縁基板の一辺に沿って延在することから、金属製ベース板が撓んだ場合でも絶縁基板の割れを防止することができ、かつ、金属製ベース板がネジ止めされる際に、グリースを金属製ベース板における一方向、つまり溝の延在方向に対して直角又はほぼ直角な方向へ流動させることができる。さらに、金属製ベース板が溝部分に対応して撓むことで、溝に対応する部分でグリース厚を相対的に厚くし絶縁基板に対応する部分でグリース厚を相対的に薄くすることができる。したがって、金属製ベース板の放熱性を向上させることができる。 According to the semiconductor device of one aspect of the present invention, since the groove is provided between one of the screwing through holes provided in the metal base plate and the insulating substrate, the metal base plate is screwed. Even when the metal base plate is bent, the metal base plate can be bent around the groove portion. Since the groove is located in a region other than the insulating substrate and extends along one side of the insulating substrate, the insulating substrate can be prevented from cracking even when the metal base plate is bent, and the metal When the base plate is screwed, the grease can flow in one direction in the metal base plate, that is, in a direction perpendicular or nearly perpendicular to the extending direction of the groove. Furthermore, since the metal base plate bends corresponding to the groove portion, the grease thickness can be relatively increased at the portion corresponding to the groove, and the grease thickness can be relatively decreased at the portion corresponding to the insulating substrate. . Therefore, the heat dissipation of the metal base plate can be improved.
また、金属製ベース板に溝が形成されていることで、金属製ベース板に絶縁基板を接合するときや、金属製ベース板に樹脂ケースを設けるときに、溝をその目印に使用することもできる。よって、作業の視認性を向上させ、作業時間を短縮し、また作業ミスを削減することも可能となる。 In addition, since the groove is formed in the metal base plate, the groove can be used as a mark when an insulating substrate is joined to the metal base plate or a resin case is provided on the metal base plate. it can. Therefore, the visibility of the work can be improved, the work time can be shortened, and work mistakes can be reduced.
本発明の実施形態である半導体装置、特に電力用半導体装置について、図を参照しながら以下に説明する。尚、各図において、同一又は同様の構成部分については同じ符号を付している。また、以下に説明するように、本発明の実施形態における半導体装置の構造は放熱性に優れることから、特に電力用半導体装置に有効である。しかしながら、電力用半導体装置に限定することなく、本発明は、一般的に半導体装置に適用することが可能である。 A semiconductor device according to an embodiment of the present invention, particularly a power semiconductor device, will be described below with reference to the drawings. In each figure, the same or similar components are denoted by the same reference numerals. Further, as will be described below, the structure of the semiconductor device according to the embodiment of the present invention is excellent in heat dissipation, and thus is particularly effective for a power semiconductor device. However, the present invention is generally applicable to a semiconductor device without being limited to a power semiconductor device.
実施の形態1.
図1には、本発明の実施の形態1にかかる電力用半導体装置110の断面図が示されている。電力用半導体装置110は、ネジ止めされる方形状の金属製ベース板に、発熱性の半導体装置を実装した絶縁基板を接合した半導体装置であり、その基本的構成部分としては、金属製ベース板100、絶縁基板2、半導体装置(下記のIGBT5、FWDI6が相当)を有する。また、図2は、絶縁基板2を接合した金属製ベース板100における下記溝102の位置関係を示した平面図である。
Embodiment 1 FIG.
FIG. 1 is a sectional view of a
金属製ベース板100は、方形状の金属製の板材からなり、放熱部材に相当する下記のヒートシンク11にネジ止めされる部材である。本実施の形態1では、金属製ベース板100は、30mm×100mm×厚さ3mmの長方形でアルミニウム製の板材であり、金属製ベース板100の第1主面100aには、絶縁基板2が接合される。以下で説明するように本実施の形態1の電力用半導体装置110は高放熱性を達成する観点から、金属製ベース板100は、本実施形態1におけるように長方形状が好ましいが、これに限定するものではなく、方形状であればよく例えば正方形であってもよい。
The
また、金属製ベース板100は、2つのネジ止め用貫通穴101a,101b(総称して「101」と記す場合もある)、及び、本実施形態1の電力用半導体装置110において特徴的構成の一つである溝102を有する。溝102については、以下で詳しく説明する。
Further, the
また、金属製ベース板100がアルミニウム製のヒートシンク11にネジ止めされた後、金属製ベース板100の外周縁部分には、枠状の樹脂ケース3が接着される。樹脂ケース3の上端部分には、外部電極4が固定されている。
Further, after the
絶縁基板2は、本実施の形態1では窒化アルミニウム(AlN)からなり、その上下面には銅パターン2aが貼付されている。金属製ベース板100の第1主面100aに対して、絶縁基板2の下面の銅パターン2aが、はんだ13にてはんだ付けされ、絶縁基板2は、金属製ベース板100の第1主面100aに接合される。一方、絶縁基板2の上面の銅パターン2aには、電力用半導体素子であるIGBT5及びFWDI6における各裏面電極がはんだ付けされる。
IGBT5及びFWDI6における各表面電極には、アルミニウムワイヤ7が超音波ワイヤボンディングにより接合され、アルミニウムワイヤ7は、樹脂ケース3の外部電極4に接続される。また、絶縁基板2の上面の銅パターン2aと外部電極4ともアルミニウムワイヤ7で接続される。
An
さらに、アルミニウムワイヤ7によるボンディングの終了後、樹脂ケース3の内側には、シリコーンゲル8が充填され、金属製ベース板100の第1主面100a上の絶縁基板2、IGBT5、FWDI6、アルミニウムワイヤ7等がシリコーンゲル8にて封止され、絶縁の確保及び異物の侵入防止がなされる。さらにシリコーンゲル8の表面は、蓋9で覆われる。
Further, after the bonding with the
このように構成される電力用半導体装置110では、IGBT5及びFWDI6で発生する熱を外部へ放熱する必要があるため、第1主面100aに対向する金属製ベース板100の第2主面とヒートシンク11との間には放熱グリース10が塗布され、金属製ベース板100に設けたネジ止め部である貫通穴101にネジ12を挿通して、金属製ベース板100とヒートシンク11とはネジ止めされる。よって、電力用半導体装置110の動作中では、IGBT5及びFWDI6で発生した熱は、ヒートシンク11より外部へ放散される。尚、樹脂ケース3にもネジ止め用の穴を設けて、樹脂ケース3とともに金属製ベース板100をヒートシンク11にネジ止めする構成を採ることもできる。
In the
次に、金属製ベース板100における、2つのネジ止め用貫通穴101及び第1主面100aに形成した溝102について説明する。
各ネジ止め用貫通穴101a,101bは、金属製ベース板100において対向する二辺100b,100c(図2)にそれぞれ隣接して一つずつ形成され、第1主面100aを含み金属製ベース板100を貫通している。本実施形態1では、対向する二辺100b,100cは、長方形状の金属製ベース板100における短辺に対応する。
Next, the two screwing through holes 101 and the
Each of the screwing through
溝102は、金属製ベース板100の第1主面100aにおける絶縁基板2以外の空き領域100dにおいて、一方のネジ止め用貫通穴101aと絶縁基板2との間に位置する凹状の溝であり、金属製ベース板100の対向する二辺100b、100cに沿って配置される、絶縁基板2の一辺2bに沿って平行で一直線状に延在する。このような溝102は、例えばV字形状、U字形状等の形状を有し、V字形状は例えばプレス加工にて、U字形状は例えばエッチング加工にて形成可能である。また、本実施形態1では、溝102は、1本であるが、空き領域100dに複数本が互いに隣接して平行に形成されてもよい。また、本実施形態1では、溝102は、金属製ベース板100の外形をプレス加工で打ち抜く前に、機械加工によって形成される。また、図1に示すように本実施形態1では、溝102は、第1主面100aに形成しているが、第1主面100aに対向する、金属製ベース板100の第2主面において溝102と同位置に形成しても良い。
The
溝102の設置理由、及びその位置の選定理由について説明する。
上述したように特許文献1には、金属ベース板の四隅に配置されるそれぞれのネジ止め用貫通穴の周囲に溝を形成することが開示されている。このように溝を配置することにより、金属ベース板を放熱フィンにネジ止めする際、ネジ止め用の全ての貫通穴の周囲が溝によって撓むことが可能となり、絶縁基板へ作用する応力は緩和される。しかしながら、金属ベース板と放熱フィンとの間に塗布した放熱グリースは、金属ベース板の四隅で囲い込まれる形態となる。よって、金属ベース板の四隅における各ネジ止め用貫通穴の周囲に溝を形成する構成は、金属ベース板の面外への放熱グリースの流動を阻害し、その結果、絶縁基板に対応する箇所において放熱グリースが厚くなりやすく、放熱性の低下を招来する。
The reason for installing the
As described above, Patent Document 1 discloses that grooves are formed around the through holes for screwing arranged at the four corners of the metal base plate. By arranging the grooves in this way, when screwing the metal base plate to the heat radiating fin, the periphery of all the screw holes can be bent by the grooves, and the stress acting on the insulating substrate is relieved. Is done. However, the heat dissipating grease applied between the metal base plate and the heat dissipating fins is surrounded by the four corners of the metal base plate. Therefore, the structure in which the grooves are formed around the screwing through holes at the four corners of the metal base plate obstructs the flow of the heat dissipating grease to the outside of the surface of the metal base plate. Heat dissipation grease tends to be thick, resulting in a decrease in heat dissipation.
このような問題を解決するために、本実施形態1の電力用半導体装置110は、上述のように、一方のネジ止め用貫通穴101aと絶縁基板2との間に、絶縁基板2の一辺2bに沿って平行で一直線状で一箇所に溝102を設けた。
溝102を設けることで、従来と同様に、金属製ベース板100をヒートシンク11にネジ止めする際に生じる応力を溝102に集中させることができ、絶縁基板2の割れを防止することができる。
In order to solve such a problem, the
By providing the
さらに、溝102を設けた構成において、溝102を形成した近傍の貫通穴101aからネジ止めを行うことで、対向する貫通穴101bをネジ止めする際には、金属製ベース板100の長辺100eが延在する方向100fへ放熱グリース10を流動させることが可能となる。このとき、溝102に対応して金属製ベース板100が撓んだ場合には、溝102を中心とした撓み厚さ分まで、放熱グリース10が流動可能である。このように放熱グリース10が厚くなる部分が絶縁基板2の外側となる。その結果、絶縁基板2に対応する箇所では、放熱グリース10は相対的に薄くなり熱伝達の抵抗が小さくなることから、従来に比べて放熱性が向上する。
Further, in the configuration in which the
図3を参照して説明すると、放熱グリース10の厚みは、発熱するIGBT5及びFWDI6が搭載された絶縁基板2の領域外に形成した溝102の直下部分における厚みが相対的に厚くなり、絶縁基板2に対応した部分では相対的に薄くなる。よって、IGBT5及びFWDI6の実質的な熱抵抗を低減することが可能となり、放熱性に優れた電力用半導体装置110を提供することが可能となる。また、余分な冷却装置が不要となることから、省エネルギーにも寄与する。
Referring to FIG. 3, the thickness of the
尚、樹脂ケース3は、金属製ベース板100に樹脂接着されており、かつ樹脂ケース3自体も靭性を有するため、金属製ベース板100の変形に追従することができ、問題は生じない。
Since the
また、溝102は、以下のような効果も生じさせる。
即ち、溝102を設けることにより、金属製ベース板100は、その長辺100eの垂直2等分線を対称軸としたときに非対称な形状となる。この形状にすることによって、絶縁基板2を金属製ベース板100にはんだ付けする際、及び、樹脂ケース3を金属製ベース板100に接着する際に、溝102は取り付け方向を決定する目印となる。よって、はんだ付け際にジグが必要な場合等において、視認性が向上するため、作業性及び生産性が向上する。特に、金属製ベース板100への樹脂ケース3の接着では、その方向を間違えると修正も困難であることから、作業ミスの軽減による生産性の向上を図ることができる。よって、電力用半導体装置110の構成は、製品の歩留まりの向上にも寄与する。
Moreover, the groove |
That is, by providing the
金属製ベース板100の材質として、本実施の形態1ではアルミニウムを例に採ったが、銅を用いることもできる。銅は、一般的にアルミニウムに比べると硬いことから、上述した溝102を有する構造がより有効となる。
また、溝102の加工方法としては、機械加工の他、エッチングによっても形成することが可能である。
また、絶縁基板2に関して、本実施の形態1でははんだ付けしているが、ろう付けなど一体化されていても同様の効果が発揮される。
As the material of the
Moreover, as a processing method of the groove |
Further, the insulating
実施の形態2.
図2に示すように、実施の形態1では、電力用半導体装置110が一つである構成について説明した。本実施の形態2では、複数の電力用半導体装置を設けた構成について説明を行う。
As shown in FIG. 2, in the first embodiment, the configuration in which there is one
図4は、本発明の実施の形態2における電力用半導体装置110−2における金属製ベース板100及び絶縁基板2の配置を示した平面図であり、図4では、金属製ベース板100を含む図2に示す構成を3つ配列した構成を示している。3つの、金属製ベース板100及び絶縁基板2の構成は、図1を参照して説明した構成と同じであるので、ここでの説明は省略する。
FIG. 4 is a plan view showing the arrangement of the
電力用半導体装置110−2では、それぞれの金属製ベース板100における短辺に相当する辺100b、100cが一直線となるようにして3つの金属製ベース板100を配列している。よって、溝102は、3つの金属製ベース板100を通して一直線又はほぼ一直線に延在する。
In the power semiconductor device 110-2, the three
このように配列された3つの金属製ベース板100に対して、これら全てをカバーするように一つの樹脂ケース3が設置され、電力用半導体装置110−2を構成する。また、3つの金属製ベース板100に対して、これらを載置するように一つのヒートシンク11が設けられる。
One
例えば、特許文献1に開示されるような金属ベース板を複数配列して電力用半導体装置を構成した場合、実施の形態1でも説明したように、金属ベース板を放熱フィンにネジ止めする際、複数の金属ベース板の内、内側に配置された金属ベース板側へ放熱グリースが流動する。よって、内側の金属ベース板の直下での放熱グリースが厚くなりやすく、熱抵抗が大きくなりやすい。 For example, when a power semiconductor device is configured by arranging a plurality of metal base plates as disclosed in Patent Document 1, as described in the first embodiment, when the metal base plate is screwed to the radiation fin, Of the plurality of metal base plates, the heat dissipating grease flows toward the metal base plate disposed inside. Therefore, the heat dissipating grease immediately below the inner metal base plate tends to be thick and the thermal resistance tends to increase.
そこで、図4に示す本実施の形態2における電力用半導体装置110−2のように、一方のネジ止め用貫通穴101aと絶縁基板2との間に、絶縁基板2の一辺2bに沿って平行で一直線状で一箇所に溝102を設ける。この結果、本実施の形態2における電力用半導体装置110−2においても、実施の形態1における電力用半導体装置110が奏する効果と同一の効果を奏することができる。即ち、金属製ベース板100をネジ止めする際、放熱グリース10を金属製ベース板100の長辺100eの方向100fに流動させ、絶縁基板2に対応する箇所で放熱グリース10の厚みを相対的に薄くすることが可能となる。よって、放熱性に優れた電力用半導体装置110−2を提供することが可能となる。また、溝102を目印に用いることもでき、視認性の向上により作業性及び生産性が向上する。
Therefore, as in the power semiconductor device 110-2 in the second embodiment shown in FIG. 4, parallel to the one
実施の形態3.
本実施の形態3における電力用半導体装置においても複数の電力用半導体装置を設けた構成を有する。図5に示すように、本実施の形態3における電力用半導体装置110−3と、実施の形態2における電力用半導体装置110−2との相違点は、絶縁基板2を接合した金属製ベース板100の数が相違する他に、絶縁基板2を接合した一つの金属製ベース板100において、その四隅部分にネジ止め用貫通穴101a、101bを配置した点で相違する。即ち、一つの金属製ベース板100において、一方の短辺に相当する辺100bの近傍で、金属製ベース板100における2つの角部のそれぞれには、ネジ止め用貫通穴101aが形成され、他方の短辺に相当する辺100cの近傍で、金属製ベース板100における2つの角部のそれぞれには、ネジ止め用貫通穴101bが形成される。
The power semiconductor device according to the third embodiment also has a configuration in which a plurality of power semiconductor devices are provided. As shown in FIG. 5, the difference between power semiconductor device 110-3 in the third embodiment and power semiconductor device 110-2 in the second embodiment is that a metal base plate to which insulating
また、本実施の形態3では、絶縁基板2を接合した一つの金属製ベース板100の大きさは、60mm×130mm×厚さ3mmのアルミニウムであり、短辺に相当する辺100b、100cが一直線となるようにして5つの金属製ベース板100を配列している。よって、溝102は、5つの金属製ベース板100を通して一直線又はほぼ一直線に延在する。尚、それぞれの、絶縁基板2を接合した金属製ベース板100における構成は、実施の形態1で説明したものに同じであり、ここでの説明は省略する。
In the third embodiment, the size of one
このように配列された5つの金属製ベース板100に対して、これら全てをカバーするように一つの樹脂ケース3が設置され、電力用半導体装置110−3を構成する。また、5つの金属製ベース板100に対して、これらを載置するように一つのヒートシンク11が設けられる。
One
一般的に、一つの金属ベース板の面積が大きくなると、短辺側の各1点のみでは、ヒートシンクに対して金属ベース板を十分に固定することができず、例えば図5に示すように、金属ベース板の角部4ヶ所にそれぞれネジ止め用の貫通穴を設けてネジ止めすることが多い。このような構成では、ネジの位置が金属ベース板の長辺100eの近傍となるため、ネジ止めを行う際の、放熱グリースの流動が長辺方向100fではなく、対角方向となる。一方、実施の形態2の説明で述べた通り、中央部に配置される金属ベース板では、放熱グリースが金属ベース板の短辺方向に流動した場合には、隣接する金属ベース板からの流入により、放熱グリースが厚くなってしまう。
Generally, when the area of one metal base plate is increased, the metal base plate cannot be sufficiently fixed to the heat sink at only one point on the short side, for example, as shown in FIG. In many cases, screw holes are provided at the four corners of the metal base plate for screwing. In such a configuration, the position of the screw is in the vicinity of the
そこで、図5に示す本実施の形態3における電力用半導体装置110−3のように、各金属製ベース板100において、その短辺に相当する辺100bに隣接して2つのネジ止め用貫通穴101aを設け、かつこれらのネジ止め用貫通穴101aと絶縁基板2との間に溝102を設けて、それぞれの金属製ベース板100を通して溝102を一直線状に配置した。
Therefore, as in the power semiconductor device 110-3 in the third embodiment shown in FIG. 5, in each
このように構成することで、各金属製ベース板100では、その四隅でネジ止めする構造であっても、上述した実施の形態1の場合と同様に、溝102を形成した近傍の貫通穴101aからネジ止めすることで、金属製ベース板100の長辺100eが延在する方向100fに放熱グリース10を流動させることが可能となる。その結果、絶縁基板2に対応する箇所では放熱グリース10が薄くなり、熱伝達の抵抗が小さくなるので放熱性が向上する。また、絶縁基板2への応力の軽減を図ることもできる。
By configuring in this way, in each
一方、並列設置する金属製ベース板100の数が多くなると、ネジ止めする数が増加し、金属製ベース板100をヒートシンク11に固定するための作業量が増加する。そこで、図6に示す電力用半導体装置110−4のように、ネジ止め用貫通穴101a、101bを、それぞれの金属製ベース板100において、方向100fにおける長辺100e上の両端部に位置させて、隣接する金属製ベース板100同士で半分ずつ共有するように配置することもできる。つまり、それぞれの金属製ベース板100では、ネジ止め用貫通穴101a、101bは、半円状の切欠きとなり、半円状の切欠きは、金属製ベース板100の長辺100e同士が対向して隣接することで、ネジ止め用貫通穴101a、101bとして機能する。
On the other hand, when the number of
このように構成することで、電力用半導体装置110−4では、電力用半導体装置110−3に比べてネジ止めする数をほぼ半分とすることができ、作業工程を削減することが可能となる。 With this configuration, in the power semiconductor device 110-4, the number of screws can be almost halved compared to the power semiconductor device 110-3, and the number of work steps can be reduced. .
また、電力用半導体装置110−3、110−4においても、実施の形態1,2で述べたように、溝102を目印として用いることも可能であり、樹脂ケース3を接着するときの金属製ベース板100の方向視認性が向上し、作業性及び生産性を向上させることができる。特に、電力用半導体装置110−3、110−4のように、金属製ベース板100の数が増えると、樹脂ケース3の接着工程における作業ミスが発生した場合には、その修正作業は非常に煩雑となる。よって、溝102を用いた視認性の向上による作業性の向上は、重要なポイントになり、電力用半導体装置110−3、110−4では、溝102は非常に有効な手段となる。
Also, in the power semiconductor devices 110-3 and 110-4, as described in the first and second embodiments, it is possible to use the
2 絶縁基板、3 樹脂ケース、5 IGBT、6 FWDI、
10 放熱グリース、11 ヒートシンク、
100 金属製ベース板、100a 第1主面、100b、100c 辺、
100d 空き領域、
101a,101b ネジ止め用貫通穴、102 溝、
110 電力用半導体装置、110−2〜110−4 電力用半導体装置。
2 Insulating substrate, 3 Resin case, 5 IGBT, 6 FWDI,
10 Thermal grease, 11 Heat sink,
100 metal base plate, 100a first main surface, 100b, 100c sides,
100d free space,
101a, 101b Screw-through hole, 102 groove,
110 power semiconductor device, 110-2 to 110-4 power semiconductor device.
Claims (4)
上記金属製ベース板は、ネジ止め用貫通穴と、溝とを備え、
ネジ止め用貫通穴は、金属製ベース板の対向する二辺にそれぞれ隣接して設けられ、第1主面を含み金属製ベース板を貫通する穴であり、
溝は、凹状であり、第1主面における絶縁基板以外の空き領域において、いずれか一方のネジ止め用貫通穴と絶縁基板との間のみに設けられ、金属製ベース板の対向する二辺に沿った絶縁基板の一辺に沿って延在する、
ことを特徴とする半導体装置。 A first main surface of a square metal base plate to be screwed is a semiconductor device to which an insulating substrate mounted with a heat-generating semiconductor element is bonded,
The metal base plate includes a screwing through hole and a groove,
The screwing through hole is provided adjacent to each of two opposing sides of the metal base plate, and includes the first main surface and penetrates the metal base plate.
The groove is concave and is provided only between any one of the screw-through holes and the insulating substrate in the empty area other than the insulating substrate on the first main surface, and on the two opposite sides of the metal base plate. Extending along one side of the insulating substrate along,
A semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011136859A JP5693395B2 (en) | 2011-06-21 | 2011-06-21 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011136859A JP5693395B2 (en) | 2011-06-21 | 2011-06-21 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013004880A JP2013004880A (en) | 2013-01-07 |
JP5693395B2 true JP5693395B2 (en) | 2015-04-01 |
Family
ID=47673087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011136859A Active JP5693395B2 (en) | 2011-06-21 | 2011-06-21 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5693395B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018195717A (en) | 2017-05-17 | 2018-12-06 | 富士電機株式会社 | Semiconductor module, semiconductor module base plate and semiconductor device manufacturing method |
US11107962B2 (en) * | 2018-12-18 | 2021-08-31 | Soulnano Limited | UV LED array with power interconnect and heat sink |
JP7262334B2 (en) * | 2019-07-23 | 2023-04-21 | 三菱電機株式会社 | semiconductor equipment |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63188952U (en) * | 1987-05-27 | 1988-12-05 | ||
JP2007329236A (en) * | 2006-06-07 | 2007-12-20 | Toyota Industries Corp | Semiconductor device |
-
2011
- 2011-06-21 JP JP2011136859A patent/JP5693395B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2013004880A (en) | 2013-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7047895B2 (en) | Semiconductor device | |
US11232991B2 (en) | Semiconductor apparatus | |
JP2005123233A (en) | Cooling structure of semiconductor device | |
JP7040032B2 (en) | Semiconductor device | |
JP6160698B2 (en) | Semiconductor device | |
JP6742538B2 (en) | Semiconductor device | |
US11195775B2 (en) | Semiconductor module, semiconductor device, and manufacturing method of semiconductor module | |
JP6048238B2 (en) | Electronic equipment | |
JP4367376B2 (en) | Power semiconductor device | |
JP7237647B2 (en) | Circuit boards and electronic devices | |
JP5693395B2 (en) | Semiconductor device | |
JP4046623B2 (en) | Power semiconductor module and fixing method thereof | |
CN107611111B (en) | Semiconductor module and power conversion device | |
JP2019083292A (en) | Semiconductor device | |
JP2015122453A (en) | Power module | |
JP2015185835A (en) | Semiconductor device and manufacturing method of the same | |
TWI660471B (en) | Chip package | |
US10658253B2 (en) | Semiconductor device including a warped printed circuit board disposed in a case and method of manufacturing same | |
WO2019181198A1 (en) | Semiconductor device | |
JP2005150596A (en) | Semiconductor device and its manufacturing method | |
JP5987634B2 (en) | Power semiconductor module | |
JP6080929B2 (en) | Semiconductor module | |
JP4992302B2 (en) | Power semiconductor module | |
JP6320347B2 (en) | Semiconductor device | |
JP5971015B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131007 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141027 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141104 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141211 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150203 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5693395 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |