JP5692179B2 - システムｌｓｉ及びプログラム消去方法 - Google Patents

システムｌｓｉ及びプログラム消去方法 Download PDF

Info

Publication number
JP5692179B2
JP5692179B2 JP2012163356A JP2012163356A JP5692179B2 JP 5692179 B2 JP5692179 B2 JP 5692179B2 JP 2012163356 A JP2012163356 A JP 2012163356A JP 2012163356 A JP2012163356 A JP 2012163356A JP 5692179 B2 JP5692179 B2 JP 5692179B2
Authority
JP
Japan
Prior art keywords
program
system lsi
erase
short
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012163356A
Other languages
English (en)
Other versions
JP2014021946A (ja
Inventor
祥 間仁田
祥 間仁田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2012163356A priority Critical patent/JP5692179B2/ja
Priority to US13/919,892 priority patent/US9372639B2/en
Priority to CN201310305849.5A priority patent/CN103577770B/zh
Publication of JP2014021946A publication Critical patent/JP2014021946A/ja
Application granted granted Critical
Publication of JP5692179B2 publication Critical patent/JP5692179B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/10—Protecting distributed programs or content, e.g. vending or licensing of copyrighted material ; Digital rights management [DRM]
    • G06F21/12—Protecting executable software
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2143—Clearing memory, e.g. to prevent the data from being stolen

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Software Systems (AREA)
  • Computer Security & Cryptography (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Technology Law (AREA)
  • Storage Device Security (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

本発明は、論理回路、ＣＰＵ、及びＣＰＵのプログラムを記憶したプログラムメモリを一つの半導体に集積したシステムＬＳＩにおいて、システムＬＳＩ内部に記憶されているプログラムの不正コピーを防止する技術に関する。
近年、論理回路、ＣＰＵ、及びＣＰＵのプログラムを記憶したプログラムメモリを一つの半導体に集積したシステムＬＳＩ（ＡＳＩＣ、ＦＰＧＡ）の開発が盛んである。
システムＬＳＩはそれを組み込んだ電子機器の核であり、これらのシステムＬＳＩを分解解析する技術は日々進歩している。
しかしながら、このようなＬＳＩの解析技術の進歩を悪用してＬＳＩの回路をデッドコピーしたシステムも近年多々見受けられるようになってきており、ＬＳＩの模倣品対策として、ＬＳＩの解析デッドコピーを防止する為のＦＰＧＡ技術が提案されている（例えば、特許文献１参照）。
この先行技術においては、ＦＰＧＡと、ユーザ回路データおよび起動キー符号列を記憶したＲＯＭと、予め起動キー情報が組み込まれたユーザ専用ゲートアレイとを備え、ゲートアレイは起動キー符号列から導き出された情報との起動キー情報とが一致した場合には、ユーザ回路データをＦＰＧＡにブートさせている。つまり、正しい起動キー情報を備えたユーザ専用ゲートアレイを保有する者のみがシステムの動作を許されるが、そうでない者にはシステムは動作しない。
特許第４１９１１７０号公報
しかし、この先行技術においては、ＬＳＩの解析デッドコピーを防止する為に、ＦＰＧＡとは別の専用ゲートアレイを別途用意しなければならず、製品コストがアップするという問題がある。
また、専用ゲートアレイの内部を解析され、専用ゲートアレイを模倣されれば、このＬＳＩシステムのデッドコピーが実現できてしまうという課題がある。
本発明は、前記従来の課題を解決するために、論理回路、ＣＰＵ、及びＣＰＵのプログラムを記憶したプログラムメモリを一つの半導体に集積したシステムＬＳＩにおいて、システムＬＳＩ内部に記憶されているプログラムの不正コピーを防止する技術を提供することを目的とする。
請求項１に記載の発明は、論理回路、ＣＰＵ（中央演算処理装置）、及び前記ＣＰＵのプログラムを記憶したプログラムメモリを単一の半導体に集積したシステムＬＳＩであって、プログラム消去の実行を制御する入力部を備え、前記入力部の電位がグランド以外の電位であるときには前記プログラムメモリに記憶された内容の消去動作を実行しない一方、前記入力部の電位がグランドであると、前記プログラムメモリに記憶された内容の消去動作を実行するように構成されているプログラム消去手段と、一方の端子は、当該システムＬＳＩの内部でＶＤＤ電位とされており、他方の端子は当該システムＬＳＩ内部でグランドと前記プログラム消去手段の入力部に接続されている前記プログラム消去手段の実行を制御する少なくとも２個のプログラム消去トリガー端子と、当該システムＬＳＩをプリント配線板にマウントするために行うリフローによって溶断する特性を備えた前記２個のプログラム消去トリガー端子を当該システムＬＳＩの内部において短絡させるショートバーと、を備え、当該システムＬＳＩの製造時や、プログラム書き込み治具での前記プログラムメモリヘのプログラム書き込み時には、前記２個のプログラム消去トリガー端子を当該システムＬＳＩの内部において前記ショートバーにより短絡させることにより、前記プログラム消去回路を動作させないようにし、当該システムＬＳＩをプリント配線板にマウントするために行うリフロー時に、ショートバーを溶断し、当該システムＬＳＩ内部において前記２個のプログラム消去トリガー端子をオープンとするが、当該システムＬＳＩを搭載する前記プリント配線板に前記２個のプログラム消去トリガー端子を短絡させるパターンを作成しておくことより、当該システムＬＳＩが前記プリント配線板にマウントされた後の前記２個のプログラム消去トリガー端子の短絡を確保して、前記プログラム消去回路を動作させないようにし、当該システムＬＳＩを前記プリント配線板から離脱させると、前記２個のプログラム消去トリガー端子の短絡が解除されてオープンとなることによって、前記プログラム消去回路が消去動作を実行して前記プログラムメモリに記憶された内容を消去する、ことを特徴とするシステムＬＳＩを提供する。
請求項２に記載の発明は、前記２個のプログラム消去トリガー端子の内の１個に、前記システムＬＳＩの内部に配置された積分回路が組み込まれている、ことを特徴とするシステムＬＳＩを提供する。
請求項３に記載の発明は、前記システムＬＳＩが、ＢＧＡ（ボールグリッドアレイ）パッケージの形態で実装されている、ことを特徴とするシステムＬＳＩを提供する。
請求項４に記載の発明は、前記２個のプログラム消去トリガー端子が、前記ＢＧＡパッケージの２列目の端子で囲まれた範囲よりも内側の領域に配置された端子に設定されている、ことを特徴とするシステムＬＳＩを提供する。
請求項５に記載の発明は、論理回路、ＣＰＵ（中央演算処理装置）、及び前記ＣＰＵのプログラムを記憶したプログラムメモリを単一の半導体に集積したシステムＬＳＩにおいて、前記プログラムメモリに記憶された内容を消去するプログラム消去方法であって、前記システムＬＳＩは、プログラム消去の実行を制御する入力部を備え、前記入力部の電位がグランド以外の電位であるときには前記プログラムメモリに記憶された内容の消去動作を実行しない一方、前記入力部の電位がグランドであると、前記プログラムメモリに記憶された内容の消去動作を実行するように構成されているプログラム消去手段と、一方の端子は、当該システムＬＳＩの内部でＶＤＤ電位とされており、他方の端子は当該システムＬＳＩ内部でグランドと前記プログラム消去手段の入力部に接続されている前記プログラム消去手段の実行を制御する少なくとも２個のプログラム消去トリガー端子と、
当該システムＬＳＩをプリント配線板にマウントするために行うリフローによって溶断する特性を備えた前記２個のプログラム消去トリガー端子を当該システムＬＳＩの内部において短絡させるショートバーと、を備え、当該システムＬＳＩの製造時や、プログラム書き込み治具での前記プログラムメモリヘのプログラム書き込み時には、前記２個のプログラム消去トリガー端子をシステムＬＳＩの内部において前記ショートバーにより短絡させることにより、前記プログラム消去回路を動作させないようにし、当該システムＬＳＩをプリント配線板にマウントするために行うリフロー時に、ショートバーを溶断し、当該システムＬＳＩ内部において前記２個のプログラム消去トリガー端子をオープンとするが、当該システムＬＳＩを搭載する前記プリント配線板に前記２個のプログラム消去トリガー端子を短絡させるパターンを作成しておくことより、当該システムＬＳＩが前記プリント配線板にマウントされた後の前記２個のプログラム消去トリガー端子の短絡を確保して、前記プログラム消去回路を動作させないようにし、当該システムＬＳＩを前記プリント配線板から離脱させると、前記２個のプログラム消去トリガー端子の短絡が解除されてオープンとなることによって、前記プログラム消去回路が消去動作を実行して前記プログラムメモリに記憶された内容を消去する、ことを特徴とするプログラム消去方法を提供する。
論理回路、ＣＰＵ、及び前記ＣＰＵのプログラムを記憶したプログラムメモリを一つの半導体に集積したシステムＬＳＩにおいて、システムＬＳＩ内部のプログラムの不正コピーを防止することができる。
本発明の実施形態１によるシステムＬＳＩのブロック図である。 本発明の実施形態１によるシステムＬＳＩの二つのプログラム消去トリガー端子の結線を示す図である。 本発明の実施形態１によるシステムＬＳＩの表層を示す図である。 本発明の実施形態１によるシステムＬＳＩをＰＣＢにマウントした図である。 本発明の実施形態１によるシステムＬＳＩの端子の配置図である。 本発明の実施形態１によるシステムＬＳＩの二つのプログラム消去トリガー端子の一つに、積分回路を組み込んだ図である。 本発明の実施形態２によるショートバーを示す図である。
（実施形態１）
以下、本発明の論理回路、ＣＰＵ、及びＣＰＵのプログラムを記憶したプログラムメモリを一つの半導体に集積したシステムＬＳＩにおいて、ＬＳＩ内部に記憶されているプログラムの不正コピーを防止する技術の実施の一形態について図面を参照して説明する。
ＬＳＩ内部のプログラムを解析するためには、当該ＬＳＩをＰＣＢより離脱させて専用の治具に入れるか、プロービングをする必要がある。その行為を防止する手段として、プログラムの強制消去が最適な手段であるが、そのトリガーをどのように与えるかが問題となる。そのトリガーをＢＧＡパッケージの所定端子の開放により与えるのが本発明の実施形態である。
図１は、本発明の一実施形態に係るシステムＬＳＩのブロック図である。
図１において、１は本発明によるシステムＬＳＩ、１０はハード・ワイヤードで構成された論理回路、２０はＣＰＵ、３０はＣＰＵ２０を動作させるプログラムを記憶した書き換え可能な不揮発性メモリによるプログラムメモリ、４０は所定のトリガーによってプログラムメモリ３０の内容を消去するプログラム消去回路、５０ａ、５０ｂはプログラム消去回路４０のトリガーとなるプログラム消去トリガー端子である。
ＣＰＵ２０は、プログラムメモリ３０に記憶されているプログラムに従って各種の演算処理や論理回路１０の制御等を行い、システムＬＳＩ１が組み込まれた電子機器の各種機能を実現する。
プログラム消去回路４０は、プログラム消去トリガー端子５０ａ、５０ｂの状態により、プログラムメモリ３０に記憶されているＣＰＵ２０を動作させるプログラムを消去する。消去の方法は、プログラムメモリ３０の全領域に対して強制的に「ＦＦ」もしくは「０」を書き込んでリセットしても、乱数を発生させてその発生した数値を書き込むことでプログラムを消去させてもよい。
図２は、システムＬＳＩ１の二つのプログラム消去トリガー端子５０ａ、５０ｂの結線を示す図である。
図２において、プログラム消去トリガー端子５０ａ、５０ｂはシステムＬＳＩ１の製造時においては、その内部でショートバー６０によって短絡されている。ショートバー６０の詳しい説明は後述する。
また、プログラム消去トリガー端子５０ａはシステムＬＳＩ１内部のＶＤＤに結線され、プログラム消去トリガー端子５０ｂはシステムＬＳＩ１内部のＧＮＤとプログラム消去回路４０の図示しない入力部に結線されている。
プログラム消去回路４０は、入力部の電位がＶＤＤの時は動作せず、入力部の電位がＧＮＤになるとプログラムメモリ３０の消去を実行する。そのため、プログラム消去トリガー端子５０ａと５０ｂがショートバー６０で短絡されている状態では、プログラム消去回路４０の入力部の電位はＶＤＤになっており、プログラム消去回路４０は動作しない。
図３は、システムＬＳＩ１の表層を示す図である。
本実施形態のシステムＬＳＩ１はＢＧＡパッケージで実装されている。このＢＧＡパッケージにおいて、プログラム消去トリガー端子５０ａ、５０ｂは半田ボールで実現されている。
システムＬＳＩ１の製造時や、プログラム書き込み治具でのプログラムメモリ３０へのプログラム書き込み時には、プログラム消去トリガー端子５０ａ、５０ｂは、ＬＳＩの内部で短絡しておく必要がある。その為にシステムＬＳＩ１の表層にショートバー６０を作製する。プログラム消去トリガー端子５０ａ、５０ｂの半田ボール下部のＵＢＭ（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌ）作成後に、プログラム消去トリガー端子５０ａ、５０ｂに向けてわずかなパターンを生成する。このパターンは半田ボールへの物理的な干渉を避け、それによるボイド等の不良を回避するためである。このパターンは最配線によるＡｕ配線をＵＢＭ作製時に同時作製する。そのパターン間に錫を印刷によって取り付けてショートバー６０にする。そのあとにポリイミドの保護層を塗布する。
また、このシステムＬＳＩ１を搭載するＰＣＢでは、プログラム消去トリガー端子５０ａ、５０ｂを短絡させるパターンを予め作成しておく。
このようにシステムＬＳＩ１の製造後は、プログラム消去トリガー端子５０ａと５０ｂがＬＳＩ内部でショートバー６０によって短絡されているので、システムＬＳＩ１をプログラム書き込み治具にセットして電源を供給しても、プログラム消去回路４０の入力部はＶＤＤ電位となり、上述したようにプログラム消去回路４０は動作せず、プログラムメモリ３０へのプログラム書き込みが行なえる。
製造後プログラム書き込みをされたシステムＬＳＩ１は、リフロー炉でＰＣＢ上にマウントされる。プログラム消去トリガー端子５０ａと５０ｂはシステムＬＳＩ１の内部で錫を印刷によって取り付けたショートバー６０によって短絡されているが、錫の融点は２３２℃で、リフロー温度は２４５℃〜２６５℃であるため、このリフロー炉でのマウントの際に、錫を印刷によって取り付けたショートバー６０はリフロー加熱で溶断し、プログラム消去トリガー端子５０ａと５０ｂは、ＬＳＩ内部ではオープンとなる。
しかしながら、上述したようにシステムＬＳＩ１を搭載するＰＣＢには、プログラム消去トリガー端子５０ａと５０ｂを短絡させるパターンが作成されているのでＰＣＢ上にマウントされた後は、ＰＣＢ上のパターンによりプログラム消去トリガー端子５０ａと５０ｂの短絡は確保され、システムＬＳＩ１を組み込んだ電子機器を動作させるために電源を供給してもプログラム消去回路４０は動作せず、この電子機器は正常に動作する（図４参照）。
今、この電子機器からシステムＬＳＩ１を解析目的でＰＣＢから離脱させると、プログラム消去トリガー端子５０ａと５０ｂの短絡は解除されオープンとなる。この状態で、ＬＳＩの解析目的でシステムＬＳＩ１を通電すると、プログラム消去トリガー端子５０ｂはＧＮＤと結線されているのでプログラム消去回路４０の入力部はＧＮＤ電位となり、プログラム消去回路４０は消去動作を実行してプログラムメモリ３０のプログラムが消去され、システムＬＳＩ１のプログラムの不正コピーを防止することができる。
図５は、システムＬＳＩ１の端子の配置図である。
図５に示すように、プログラム消去トリガー端子５０ａ、５０ｂはＰＣＢから離脱された後、外部から操作されないように、ＢＧＡパッケージの３列目より内側に配置することが好ましい。
また図５では、プログラム消去トリガー端子５０ａと５０ｂは隣り合った端子として配置されているが、離れた端子同士をシステムＬＳＩ１内でショートバー６０で短絡できれば、必ずしも隣り合った端子である必要はない。
さらに、図６に示すように、プログラム消去トリガー端子５０ｂにＲＣによる積分回路を組み込んでおけば、プログラム消去トリガー端子５０ａと５０ｂが軽度の接合不良をおこしても、プログラム消去回路４０が動作するのを防ぐことができる。
なお、本実施形態においては、システムＬＳＩ１の内部に作成するショートバー６０は錫を使用したが、半導体の品質保証には高温放置(１５０℃)やバーンイン(８０℃程度)があるので、２００℃〜２５０℃で溶融する金属であればよい。
（実施形態２）
実施形態１では、ショートバー６０をシステムＬＳＩ１内部の配線面上に作成したが、図７に示すようにパッケージ内で作成すれば、プログラム消去トリガー端子５０ａ、５０ｂの配置パターンを容易に変更でき、セキュリティ効果が上がる。
前記実施例で説明したように、本実施形態の論理回路、ＣＰＵ、及びＣＰＵのプログラムを記憶したプログラムメモリを一つの半導体に集積したシステムＬＳＩでは、プログラムメモリの内容を消去するプログラム消去手段と、プログラム消去手段の実行を制御する二つのプログラム消去トリガー端子と、を備え、システムＬＳＩをＰＣＢから離脱させた後に通電すると、プログラム消去手段がプログラムメモリを消去するようにしたので、システムＬＳＩ内部に記憶されているプログラムの不正コピーを防止することができる。
以下に、本出願の特許請求の範囲に記載された発明を付記する。
〔付記〕
＜請求項１＞
論理回路、ＣＰＵ、及び前記ＣＰＵのプログラムを記憶したプログラムメモリを一つの半導体に集積したシステムＬＳＩにおいて、
前記プログラムメモリの内容を消去するプログラム消去手段と、
前記プログラム消去手段の実行を制御する二つのプログラム消去トリガー端子と、を備え、
前記二つのプログラム消去トリガー端子の状態をトリガーとして、前記プログラム消去手段が前記プログラムメモリを消去することを特徴とするシステムＬＳＩ。
＜請求項２＞
前記二つのプログラム消去トリガー端子は、前記システムＬＳＩ内部においてお互いがショートバーで短絡されていることを特徴とする請求項１記載のシステムＬＳＩ。
＜請求項３＞
前記ショートバーは、前記システムＬＳＩをＰＣＢにマウントする際のリフローによって溶断することを特徴とする請求項１記載のシステムＬＳＩ。
＜請求項４＞
前記二つのプログラム消去トリガー端子の一つの端子は前記システムＬＳＩ内部でＶＤＤに接続され、もう一方の端子は前記システムＬＳＩ内部でＧＮＤと前記プログラム消去手段に接続されていることを特徴とする請求項１記載のシステムＬＳＩ。
＜請求項５＞
前記プログラム消去手段は、プログラム消去の実行を制御する入力部を備え、
前記入力部がＶＤＤ電位の時はプログラム消去動作を行なわず、前記入力部がＧＮＤ電位になった時にプログラム消去操作を実行することを特徴とする請求項１記載のシステムＬＳＩ。
＜請求項６＞
前記入力部は、前記二つのプログラム消去トリガー端子の一つと接続されていることを特徴とする請求項５記載のシステムＬＳＩ。
＜請求項７＞
前記二つのプログラム消去トリガー端子の一つは、前記システムＬＳＩ内部において積分回路を組み込んでいることを特徴とする請求項１記載のシステムＬＳＩ。
＜請求項８＞
前記システムＬＳＩは、ＢＧＡパッケージで実装されていることを特徴とする請求項１記載のシステムＬＳＩ。
＜請求項９＞
前記二つのプログラム消去トリガー端子は、ＢＧＡパッケージの３列目より内側の端子に配置されていることを特徴とする請求項８記載のシステムＬＳＩ。
１ システムＬＳＩ
１０ 論理回路
２０ ＣＰＵ
３０ プログラムメモリ
４０ プログラム消去回路
５０ａ プログラム消去トリガー端子
５０ｂ プログラム消去トリガー端子
６０ ショートバー

Claims (5)

  1. 論理回路、ＣＰＵ（中央演算処理装置）、及び前記ＣＰＵのプログラムを記憶したプログラムメモリを単一の半導体に集積したシステムＬＳＩであって、
    プログラム消去の実行を制御する入力部を備え、前記入力部の電位がグランド以外の電位であるときには前記プログラムメモリに記憶された内容の消去動作を実行しない一方、前記入力部の電位がグランドであると、前記プログラムメモリに記憶された内容の消去動作を実行するように構成されているプログラム消去手段と、
    一方の端子は、当該システムＬＳＩの内部でＶＤＤ電位とされており、他方の端子は当該システムＬＳＩ内部でグランドと前記プログラム消去手段の入力部に接続されている前記プログラム消去手段の実行を制御する少なくとも２個のプログラム消去トリガー端子と、
    当該システムＬＳＩをプリント配線板にマウントするために行うリフローによって溶断する特性を備えた前記２個のプログラム消去トリガー端子を当該システムＬＳＩの内部において短絡させるショートバーと、を備え、
    当該システムＬＳＩの製造時や、プログラム書き込み治具での前記プログラムメモリヘのプログラム書き込み時には、前記２個のプログラム消去トリガー端子を当該システムＬＳＩの内部において前記ショートバーにより短絡させることにより、前記プログラム消去回路を動作させないようにし、
    当該システムＬＳＩをプリント配線板にマウントするために行うリフロー時に、ショートバーを溶断し、当該システムＬＳＩ内部において前記２個のプログラム消去トリガー端子をオープンとするが、当該システムＬＳＩを搭載する前記プリント配線板に前記２個のプログラム消去トリガー端子を短絡させるパターンを作成しておくことより、当該システムＬＳＩが前記プリント配線板にマウントされた後の前記２個のプログラム消去トリガー端子の短絡を確保して、前記プログラム消去回路を動作させないようにし、
    当該システムＬＳＩを前記プリント配線板から離脱させると、前記２個のプログラム消去トリガー端子の短絡が解除されてオープンとなることによって、前記プログラム消去回路が消去動作を実行して前記プログラムメモリに記憶された内容を消去する、ことを特徴とするシステムＬＳＩ。
  2. 前記２個のプログラム消去トリガー端子の内の１個に、前記システムＬＳＩの内部に配置された積分回路が組み込まれている、ことを特徴とする請求項１記載のシステムＬＳＩ。
  3. 前記システムＬＳＩは、ＢＧＡ（ボールグリッドアレイ）パッケージの形態で実装されている、ことを特徴とする請求項１記載のシステムＬＳＩ。
  4. 前記２個のプログラム消去トリガー端子は、ＢＧＡパッケージの２列目の端子で囲まれた範囲よりも内側の領域に配置された端子に設定されている、ことを特徴とする請求項３記載のシステムＬＳＩ。
  5. 論理回路、ＣＰＵ（中央演算処理装置）、及び前記ＣＰＵのプログラムを記憶したプログラムメモリを単一の半導体に集積したシステムＬＳＩにおいて、前記プログラムメモリに記憶された内容を消去するプログラム消去方法であって、
    前記システムＬＳＩは、
    プログラム消去の実行を制御する入力部を備え、前記入力部の電位がグランド以外の電位であるときには前記プログラムメモリに記憶された内容の消去動作を実行しない一方、前記入力部の電位がグランドであると、前記プログラムメモリに記憶された内容の消去動作を実行するように構成されているプログラム消去手段と、
    一方の端子は、当該システムＬＳＩの内部でＶＤＤ電位とされており、他方の端子は当該システムＬＳＩ内部でグランドと前記プログラム消去手段の入力部に接続されている前記プログラム消去手段の実行を制御する少なくとも２個のプログラム消去トリガー端子と、
    当該システムＬＳＩをプリント配線板にマウントするために行うリフローによって溶断する特性を備えた前記２個のプログラム消去トリガー端子を当該システムＬＳＩの内部において短絡させるショートバーと、を備え、
    当該システムＬＳＩの製造時や、プログラム書き込み治具での前記プログラムメモリヘのプログラム書き込み時には、前記２個のプログラム消去トリガー端子をシステムＬＳＩの内部において前記ショートバーにより短絡させることにより、前記プログラム消去回路を動作させないようにし、
    当該システムＬＳＩをプリント配線板にマウントするために行うリフロー時に、ショートバーを溶断し、当該システムＬＳＩ内部において前記２個のプログラム消去トリガー端子をオープンとするが、当該システムＬＳＩを搭載する前記プリント配線板に前記２個のプログラム消去トリガー端子を短絡させるパターンを作成しておくことより、当該システムＬＳＩが前記プリント配線板にマウントされた後の前記２個のプログラム消去トリガー端子の短絡を確保して、前記プログラム消去回路を動作させないようにし、
    当該システムＬＳＩを前記プリント配線板から離脱させると、前記２個のプログラム消去トリガー端子の短絡が解除されてオープンとなることによって、前記プログラム消去回路が消去動作を実行して前記プログラムメモリに記憶された内容を消去する、ことを特徴とするプログラム消去方法。
JP2012163356A 2012-07-24 2012-07-24 システムｌｓｉ及びプログラム消去方法 Expired - Fee Related JP5692179B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012163356A JP5692179B2 (ja) 2012-07-24 2012-07-24 システムｌｓｉ及びプログラム消去方法
US13/919,892 US9372639B2 (en) 2012-07-24 2013-06-17 System LSI capable of erasing internally stored program and program erasing method
CN201310305849.5A CN103577770B (zh) 2012-07-24 2013-07-19 ***lsi

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012163356A JP5692179B2 (ja) 2012-07-24 2012-07-24 システムｌｓｉ及びプログラム消去方法

Publications (2)

Publication Number Publication Date
JP2014021946A JP2014021946A (ja) 2014-02-03
JP5692179B2 true JP5692179B2 (ja) 2015-04-01

Family

ID=49996100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012163356A Expired - Fee Related JP5692179B2 (ja) 2012-07-24 2012-07-24 システムｌｓｉ及びプログラム消去方法

Country Status (3)

Country Link
US (1) US9372639B2 (ja)
JP (1) JP5692179B2 (ja)
CN (1) CN103577770B (ja)

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3761892A (en) * 1971-07-19 1973-09-25 R Bosnyak Electronic locking system
JPS5827915B2 (ja) * 1978-07-28 1983-06-13 富士通株式会社 リセット回路
US4783763A (en) * 1985-12-23 1988-11-08 North American Philips Corp., Signetics Division Field-programmable device with buffer between programmable circuit
US5497462A (en) * 1988-07-20 1996-03-05 Siemens Aktiengesellschaft Method and circuit for protecting circuit configurations having an electrically programmable non-volatile memory
US4933898A (en) * 1989-01-12 1990-06-12 General Instrument Corporation Secure integrated circuit chip with conductive shield
JPH0667985A (ja) * 1992-08-17 1994-03-11 Mitsubishi Electric Corp 半導体装置
JPH0728772A (ja) * 1993-06-25 1995-01-31 Hitachi Ltd マイクロコンピュータ
US5485105A (en) * 1994-08-01 1996-01-16 Texas Instruments Inc. Apparatus and method for programming field programmable arrays
US6159836A (en) * 1994-09-16 2000-12-12 Stmicroelectronics, Inc. Method for forming programmable contact structure
JPH08115267A (ja) * 1994-10-19 1996-05-07 Tech Res & Dev Inst Of Japan Def Agency 情報秘匿機構
KR0169412B1 (ko) * 1995-10-16 1999-02-01 김광호 불휘발성 반도체 메모리 장치
EP0786778B1 (en) * 1996-01-24 2003-11-12 STMicroelectronics S.r.l. Method for erasing an electrically programmable and erasable non-volatile memory cell
JPH10229125A (ja) * 1997-02-14 1998-08-25 Nec Corp 半導体装置
US5822244A (en) * 1997-09-24 1998-10-13 Motorola, Inc. Method and apparatus for suspending a program/erase operation in a flash memory
JPH11126483A (ja) * 1997-10-20 1999-05-11 Fujitsu Ltd 省電力同期回路及びそれを有する半導体記憶装置
US6072233A (en) * 1998-05-04 2000-06-06 Micron Technology, Inc. Stackable ball grid array package
US6421757B1 (en) * 1998-09-30 2002-07-16 Conexant Systems, Inc Method and apparatus for controlling the programming and erasing of flash memory
JP3892612B2 (ja) * 1999-04-09 2007-03-14 株式会社東芝 半導体装置
US6208558B1 (en) * 1999-04-16 2001-03-27 Advanced Micro Devices, Inc. Acceleration circuit for fast programming and fast chip erase of non-volatile memory
US7752970B2 (en) * 2000-09-06 2010-07-13 Ps/Emc West, Llc Networked electronic ordnance system
JP2002323993A (ja) * 2001-04-25 2002-11-08 Nec Corp シングルチップマイクロコンピュータ並びにその試験方法及び試験プログラム
EP1302775A1 (en) * 2001-10-16 2003-04-16 Italtel s.p.a. A clock generation system for a prototyping apparatus
US6954084B2 (en) * 2002-02-11 2005-10-11 Seiko Epson Corporation Logic circuits using polycrystalline semiconductor thin film transistors
US6856137B2 (en) * 2002-02-19 2005-02-15 Bae Systems Controls Inc. Ground fault detection system and method
US20040245617A1 (en) * 2003-05-06 2004-12-09 Tessera, Inc. Dense multichip module
US7287115B2 (en) * 2003-10-30 2007-10-23 Kabushiki Kaisha Toshiba Multi-chip package type memory system
US7002219B1 (en) * 2003-12-09 2006-02-21 Xilinx, Inc. Electrical fuse for integrated circuits
JP4191170B2 (ja) * 2004-07-23 2008-12-03 Ｎｅｃエレクトロニクス株式会社 プログラム可能なゲートアレイのコピー防止方法及びシステム
US7212457B2 (en) * 2005-05-18 2007-05-01 Macronix International Co., Ltd. Method and apparatus for implementing high speed memory
US7447096B2 (en) * 2006-05-05 2008-11-04 Honeywell International Inc. Method for refreshing a non-volatile memory
US8020727B2 (en) * 2006-10-18 2011-09-20 Meritool Llc Powered dispensing tool and method for controlling same
US7570532B1 (en) * 2007-07-26 2009-08-04 Zilog, Inc. Overwriting memory cells using low instantaneous current
JP4836995B2 (ja) * 2008-06-18 2011-12-14 セイコーインスツル株式会社 集積回路モジュール
US8737141B2 (en) * 2010-07-07 2014-05-27 Stec, Inc. Apparatus and method for determining an operating condition of a memory cell based on cycle information
CN102446861B (zh) * 2010-10-11 2013-10-23 上海华虹Nec电子有限公司 利用选择性碳化硅外延来提升sonos擦写速度的方法
JP2012146033A (ja) * 2011-01-07 2012-08-02 Toshiba Corp メモリ装置
US8966319B2 (en) * 2011-02-22 2015-02-24 Apple Inc. Obtaining debug information from a flash memory device

Also Published As

Publication number Publication date
CN103577770B (zh) 2017-04-12
CN103577770A (zh) 2014-02-12
US9372639B2 (en) 2016-06-21
JP2014021946A (ja) 2014-02-03
US20140032870A1 (en) 2014-01-30

Similar Documents

Publication Publication Date Title
US9940425B2 (en) Method and apparatus for camouflaging a standard cell based integrated circuit with micro circuits and post processing
US11264990B2 (en) Physically unclonable camouflage structure and methods for fabricating same
US9685958B2 (en) Defense against counterfeiting using antifuses
US9355199B2 (en) Method and apparatus for camouflaging a standard cell based integrated circuit
ATE534132T1 (de) Programmierbare niederspannungs-efuse mit differenz-leseverfahren
CN101349997A (zh) 将数据写入芯片内存储器的方法及其***
US8195995B2 (en) Integrated circuit and method of protecting a circuit part of an integrated circuit
JP2006253187A (ja) 電源解析方法および電源解析を実行するプログラム
JP5692179B2 (ja) システムｌｓｉ及びプログラム消去方法
TWI505133B (zh) 積體電路設計保護裝置及其方法
JP2007035729A (ja) 半導体集積回路装置
US20090189298A1 (en) Bonding pad structure and debug method thereof
JP2009087988A (ja) 解析防止回路を具える半導体装置及び解析防止方法
JP5118718B2 (ja) 半導体集積回路および電子機器
JP2009276905A (ja) レイアウト検証装置、レイアウト検証方法、及びプログラム
JP2005136391A (ja) 回路基板、回路基板の設計支援装置及び方法、設計支援プログラム、及び設計支援プログラム記録媒体
JP6745614B2 (ja) 基板設計装置および基板設計プログラム
JP5148144B2 (ja) 配線配置方法
US9618566B2 (en) Systems and methods to prevent incorporation of a used integrated circuit chip into a product
Puschner et al. Security Analysis of IoT Devices: From the system level to the logic level
JP7240350B2 (ja) 演算装置及び演算方法
JP6537721B2 (ja) 制御基板、制御基板製造装置および制御基板の製造方法
Shenoy Implementation and Evaluation of SAT-based Attacks on Hybrid STT-CMOS Circuits for Reverse Engineering
Zarrinchian A chip activation protocol for preventing IC recycling
Joseph et al. Critical Area Analysis of IC layout for automotive application

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131101

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131101

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140701

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150119

R150 Certificate of patent or registration of utility model

Ref document number: 5692179

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees