JPH0667985A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0667985A JPH0667985A JP4238860A JP23886092A JPH0667985A JP H0667985 A JPH0667985 A JP H0667985A JP 4238860 A JP4238860 A JP 4238860A JP 23886092 A JP23886092 A JP 23886092A JP H0667985 A JPH0667985 A JP H0667985A
- Authority
- JP
- Japan
- Prior art keywords
- code
- memory
- protect
- time
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
Abstract
(57)【要約】
【目的】 半導体装置内のメモリの不正読み出しに対す
る防御機能を向上する。 【構成】 予め設定されたコードを持ち、該コードと外
部から入力されたプロテクト解除コードとが合致したと
き、プロテクト解除信号を出力するプロテクト装置３
と、上記プロテクト解除コードの入力によって時間測定
を開始する時間測定装置７とを備え、該時間測定装置７
により測定された時間が設定時間を経過すると、上記プ
ロテクト装置３による上記合致および不合致の判定結果
に拘らず、アンドゲートに、上記メモリ２からの情報の
外部への出力を禁止させる。
る防御機能を向上する。 【構成】 予め設定されたコードを持ち、該コードと外
部から入力されたプロテクト解除コードとが合致したと
き、プロテクト解除信号を出力するプロテクト装置３
と、上記プロテクト解除コードの入力によって時間測定
を開始する時間測定装置７とを備え、該時間測定装置７
により測定された時間が設定時間を経過すると、上記プ
ロテクト装置３による上記合致および不合致の判定結果
に拘らず、アンドゲートに、上記メモリ２からの情報の
外部への出力を禁止させる。
Description
【０００１】
【産業上の利用分野】この発明は、入力されたプロテク
ト解除コードが設定コードに一致するとき、メモリ内の
情報を出力可能にする半導体装置に関するものである。
ト解除コードが設定コードに一致するとき、メモリ内の
情報を出力可能にする半導体装置に関するものである。
【０００２】
【従来の技術】図２は従来の半導体装置を示すブロック
図であり、図において、１は半導体装置、２はＲＯＭ，
ＥＰＲＯＭ，ＥＥＰＲＯＭなどのメモリ、３は予め設定
されたコードを有するプロテクト装置、４は半導体スイ
ッチで、プロテクト装置３からのプロテクト解除信号に
よりゲートが開制御される。５ａ，５ｂは信号の入力ポ
ートおよび出力ポート、６ａ，６ｂ，６ｃ，６ｄは信号
線である。
図であり、図において、１は半導体装置、２はＲＯＭ，
ＥＰＲＯＭ，ＥＥＰＲＯＭなどのメモリ、３は予め設定
されたコードを有するプロテクト装置、４は半導体スイ
ッチで、プロテクト装置３からのプロテクト解除信号に
よりゲートが開制御される。５ａ，５ｂは信号の入力ポ
ートおよび出力ポート、６ａ，６ｂ，６ｃ，６ｄは信号
線である。
【０００３】次に動作について説明する。半導体装置１
は通常はシングルチップで動作しているが、モードを変
更することにより、外部からのアクセスも可能になる。
すなわち、外部からメモリ２の情報を読み出す場合に
は、入力ポート５ａより信号線６ａを介してプロテクト
解除コードをプロテクト装置３に入力し、これが予め設
定されたコードと合致すれば、信号線６ｂ上の信号がア
クティブになる。
は通常はシングルチップで動作しているが、モードを変
更することにより、外部からのアクセスも可能になる。
すなわち、外部からメモリ２の情報を読み出す場合に
は、入力ポート５ａより信号線６ａを介してプロテクト
解除コードをプロテクト装置３に入力し、これが予め設
定されたコードと合致すれば、信号線６ｂ上の信号がア
クティブになる。
【０００４】このため、半導体スイッチ４が開かれて、
メモリ２の内容が信号線６ｃ，６ｄを介して出力ポート
５ｂより出力される。もし、上記プロテクトが解除され
なければ、半導体スイッチ４は閉じたままで、信号線６
ｃから信号線６ｄへのメモリ２内の信号は出力が阻止さ
れ、外部へメモリ２の内容が出力されることはない。
メモリ２の内容が信号線６ｃ，６ｄを介して出力ポート
５ｂより出力される。もし、上記プロテクトが解除され
なければ、半導体スイッチ４は閉じたままで、信号線６
ｃから信号線６ｄへのメモリ２内の信号は出力が阻止さ
れ、外部へメモリ２の内容が出力されることはない。
【０００５】
【発明が解決しようとする課題】従来の半導体装置は以
上のように構成されているので、仮に、複数回のパスワ
ードを連続的に入力した場合には、偶然に予め設定され
たコードと合致し、プロテクト装置３によるプロテクト
解除が可能になる場合があり、メモリ２内の情報が外部
へ出力されてしまうなどの問題点があった。
上のように構成されているので、仮に、複数回のパスワ
ードを連続的に入力した場合には、偶然に予め設定され
たコードと合致し、プロテクト装置３によるプロテクト
解除が可能になる場合があり、メモリ２内の情報が外部
へ出力されてしまうなどの問題点があった。
【０００６】この発明は上記のような問題点を解消する
ためになされたもので、もし、誤ったプロテクト解除コ
ード入力があった場合に、一定時間以内に正しいプロテ
クト解除コードの入力がなければ、メモリ内の情報を外
部へ出力することを禁止できる半導体装置を得ることを
目的とする。
ためになされたもので、もし、誤ったプロテクト解除コ
ード入力があった場合に、一定時間以内に正しいプロテ
クト解除コードの入力がなければ、メモリ内の情報を外
部へ出力することを禁止できる半導体装置を得ることを
目的とする。
【０００７】
【課題を解決するための手段】この発明に係る半導体装
置は、情報を記憶しているメモリと、予め設定されたコ
ードを持ち、該コードと外部から入力されたプロテクト
解除コードとが合致したとき、プロテクト解除信号を出
力するプロテクト装置と、上記プロテクト解除コードの
入力によって時間測定を開始する時間測定装置とを備
え、該時間測定装置により測定された時間が設定時間を
経過すると、上記プロテクト装置による上記合致および
不合致の判定結果に拘らず、アンドゲートに、上記メモ
リからの情報の外部への出力を禁止させるようにしたも
のである。
置は、情報を記憶しているメモリと、予め設定されたコ
ードを持ち、該コードと外部から入力されたプロテクト
解除コードとが合致したとき、プロテクト解除信号を出
力するプロテクト装置と、上記プロテクト解除コードの
入力によって時間測定を開始する時間測定装置とを備
え、該時間測定装置により測定された時間が設定時間を
経過すると、上記プロテクト装置による上記合致および
不合致の判定結果に拘らず、アンドゲートに、上記メモ
リからの情報の外部への出力を禁止させるようにしたも
のである。
【０００８】
【作用】この発明における半導体装置は、プロテクト解
除コードの入力後所定時間を経過すると、アンドゲート
によって、プロテクト装置の出力いかんに拘らず、メモ
リからの情報の出力を阻止する。
除コードの入力後所定時間を経過すると、アンドゲート
によって、プロテクト装置の出力いかんに拘らず、メモ
リからの情報の出力を阻止する。
【０００９】
実施例１．以下、この発明の一実施例を図について説明
する。図１において、符号１〜６については、図２に示
したものと同様であるため、その重複する説明を省略す
る。７は予め設定された時間を測定する時間測定装置と
してのタイマで、信号線６ａへの外部入力によりセット
され、信号線６ｂへのプロテクト装置３の出力信号によ
りリセットされる。
する。図１において、符号１〜６については、図２に示
したものと同様であるため、その重複する説明を省略す
る。７は予め設定された時間を測定する時間測定装置と
してのタイマで、信号線６ａへの外部入力によりセット
され、信号線６ｂへのプロテクト装置３の出力信号によ
りリセットされる。
【００１０】また、上記時間測定を終了した場合は、タ
イマ７の出力信号は信号線６ｅにおいて“Ｌ”→“Ｈ”
に立ち上がる。８はアンドゲートで、タイマ７の出力信
号の立ち上がりにより、プロテクト３の出力信号の出力
を禁止し、信号線６ｆ上の信号が“Ｌ”の状態に固定さ
れるようにしてある。
イマ７の出力信号は信号線６ｅにおいて“Ｌ”→“Ｈ”
に立ち上がる。８はアンドゲートで、タイマ７の出力信
号の立ち上がりにより、プロテクト３の出力信号の出力
を禁止し、信号線６ｆ上の信号が“Ｌ”の状態に固定さ
れるようにしてある。
【００１１】次に動作について説明する。半導体装置１
は、通常、シングルチップで動作しているが、モードを
変更することにより、外部からのアクセスも可能にな
る。いま、外部よりメモリ２の情報を読み出す場合に
は、入力ポート５ａよりプロテクト解除コードを入力
し、メモリ２の内容を出力ポート５ｂより出力する。
は、通常、シングルチップで動作しているが、モードを
変更することにより、外部からのアクセスも可能にな
る。いま、外部よりメモリ２の情報を読み出す場合に
は、入力ポート５ａよりプロテクト解除コードを入力
し、メモリ２の内容を出力ポート５ｂより出力する。
【００１２】すなわち、上記入力ポート５ａからプロテ
クト解除コードが入力されると、タイマ７は時間測定を
開始する。もし、このプロテクト解除コードが予め設定
されたコードと合致していれば、プロテクト装置３の出
力信号は“Ｈ”になり、このときタイマ７の出力レベル
は未だ“Ｌ”であるため半導体スイッチ４が開かれ、信
号線６ｂ，６ｃを介して出力ポート５ｂへメモリ２の内
容が出力される。また、この時、プロテクト装置３の出
力によりタイマ７はリセットされる。
クト解除コードが入力されると、タイマ７は時間測定を
開始する。もし、このプロテクト解除コードが予め設定
されたコードと合致していれば、プロテクト装置３の出
力信号は“Ｈ”になり、このときタイマ７の出力レベル
は未だ“Ｌ”であるため半導体スイッチ４が開かれ、信
号線６ｂ，６ｃを介して出力ポート５ｂへメモリ２の内
容が出力される。また、この時、プロテクト装置３の出
力によりタイマ７はリセットされる。
【００１３】一方、入力ポート５ａから誤入力があった
場合には、再度、この入力ポート５ａからのプロテクト
解除コードの入力が要求されるが、タイマ７は時間測定
を実行し続け、ある一定の時間が経過すると、タイマ７
の出力が“Ｈ”に立ち上がり、それ以後、プロテクト解
除コードが上記の予め設定されたコードに合致して、プ
ロテクト装置３の出力信号が“Ｈ”になっても、半導体
スイッチ４は閉じたままとなり、従ってメモリ２内の情
報は外部へ出力されることはない。
場合には、再度、この入力ポート５ａからのプロテクト
解除コードの入力が要求されるが、タイマ７は時間測定
を実行し続け、ある一定の時間が経過すると、タイマ７
の出力が“Ｈ”に立ち上がり、それ以後、プロテクト解
除コードが上記の予め設定されたコードに合致して、プ
ロテクト装置３の出力信号が“Ｈ”になっても、半導体
スイッチ４は閉じたままとなり、従ってメモリ２内の情
報は外部へ出力されることはない。
【００１４】実施例２．なお、上記の実施例では時間測
定装置としてタイマ７を用いた場合について説明した
が、容量と抵抗からなる積分回路を用いてもよく、上記
実施例と同様の効果を奏する。
定装置としてタイマ７を用いた場合について説明した
が、容量と抵抗からなる積分回路を用いてもよく、上記
実施例と同様の効果を奏する。
【００１５】
【発明の効果】以上のように、この発明によれば、情報
を記憶しているメモリと、予め設定されたコードを持
ち、該コードと外部から入力されたプロテクト解除コー
ドとが合致したとき、プロテクト解除信号を出力するプ
ロテクト装置と、上記プロテクト解除コードの入力によ
って時間測定を開始する時間測定装置とを備え、該時間
測定装置により測定された時間が設定時間を経過する
と、上記プロテクト装置による上記合致および不合致の
判定結果に拘らず、アンドゲートに、上記メモリからの
情報の外部への出力を禁止させるように構成したので、
上記メモリ内の情報を、プロテクトの不正解除によって
出力されるのをさらに確実に防止でき、これを簡単な回
路構成でローコストに実現できるものが得られる効果が
ある。
を記憶しているメモリと、予め設定されたコードを持
ち、該コードと外部から入力されたプロテクト解除コー
ドとが合致したとき、プロテクト解除信号を出力するプ
ロテクト装置と、上記プロテクト解除コードの入力によ
って時間測定を開始する時間測定装置とを備え、該時間
測定装置により測定された時間が設定時間を経過する
と、上記プロテクト装置による上記合致および不合致の
判定結果に拘らず、アンドゲートに、上記メモリからの
情報の外部への出力を禁止させるように構成したので、
上記メモリ内の情報を、プロテクトの不正解除によって
出力されるのをさらに確実に防止でき、これを簡単な回
路構成でローコストに実現できるものが得られる効果が
ある。
【図１】この発明の一実施例による半導体装置を示すブ
ロック図である。
ロック図である。
【図２】従来の半導体装置を示すブロック図である。
２ メモリ ３ プロテクト装置 ７ タイマ（時間測定装置） ８ アンドゲート
Claims (1)
- 【請求項１】 情報を記憶しているメモリと、予め設定
されたコードを持ち、該コードと外部から入力されたプ
ロテクト解除コードとが合致したとき、プロテクト解除
信号を出力するプロテクト装置と、上記プロテクト解除
コードの入力によって時間測定を開始する時間測定装置
と、該時間測定装置により測定された時間が設定時間を
経過すると、上記プロテクト装置による上記合致および
不合致の判定結果に拘らず、上記メモリからの情報の外
部への出力を禁止するアンドゲートとを備えた半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4238860A JPH0667985A (ja) | 1992-08-17 | 1992-08-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4238860A JPH0667985A (ja) | 1992-08-17 | 1992-08-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0667985A true JPH0667985A (ja) | 1994-03-11 |
Family
ID=17036339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4238860A Pending JPH0667985A (ja) | 1992-08-17 | 1992-08-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0667985A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014021946A (ja) * | 2012-07-24 | 2014-02-03 | Casio Comput Co Ltd | システムｌｓｉ及びプログラム消去方法 |
-
1992
- 1992-08-17 JP JP4238860A patent/JPH0667985A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014021946A (ja) * | 2012-07-24 | 2014-02-03 | Casio Comput Co Ltd | システムｌｓｉ及びプログラム消去方法 |
| US9372639B2 (en) | 2012-07-24 | 2016-06-21 | Casio Computer Co., Ltd. | System LSI capable of erasing internally stored program and program erasing method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940005784B1 (ko) | 보안회로 | |
| US5465349A (en) | System for monitoring abnormal integrated circuit operating conditions and causing selective microprocessor interrupts | |
| US4523271A (en) | Software protection method and apparatus | |
| US5237616A (en) | Secure computer system having privileged and unprivileged memories | |
| US20050033969A1 (en) | Secure execution architecture | |
| FR2627609A1 (fr) | Dispositif electronique portatif | |
| JPS6237419B2 (ja) | ||
| JPH06500189A (ja) | 不正使用から集積回路を保護する方法 | |
| JPH0628264A (ja) | 半導体記憶装置及びそのアクセス方法 | |
| KR0146067B1 (ko) | 롬 데이타 보호방법 및 장치 | |
| KR960012024A (ko) | 불휘발성 반도체 기억 장치 | |
| JPH0667985A (ja) | 半導体装置 | |
| JP2000148594A (ja) | Ｒｏｍデータの読み出しプロテクト回路 | |
| US6222398B1 (en) | Voltage detecting circuit | |
| KR940009845A (ko) | 시큐리티회로 | |
| JPH02138635A (ja) | Ｅｐｒｏｍ内蔵マイクロコンピュータのプログラムデータ機密保護回路 | |
| JPS62194592A (ja) | Ｉｃカ−ド | |
| JPS63279341A (ja) | メモリ集積回路 | |
| JPH03257557A (ja) | マイクロコンピュータ | |
| JPS60245057A (ja) | １チツプマイクロコンピユ−タ | |
| JPH09146845A (ja) | 不揮発性半導体記憶装置の機密保護機構 | |
| JPH0373013B2 (ja) | ||
| JPH0744463A (ja) | Ｅｅｐｒｏｍ内蔵１チップマイクロコンピュータ | |
| JPH04205239A (ja) | ワンチップマイクロコンピュータ | |
| JPS58200345A (ja) | １チツプマイクロコンピユ−タ |