JPH0728772A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH0728772A JPH0728772A JP5154796A JP15479693A JPH0728772A JP H0728772 A JPH0728772 A JP H0728772A JP 5154796 A JP5154796 A JP 5154796A JP 15479693 A JP15479693 A JP 15479693A JP H0728772 A JPH0728772 A JP H0728772A
- Authority
- JP
- Japan
- Prior art keywords
- flash memory
- microcomputer
- processing unit
- central processing
- serial communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/102—External programming circuits, e.g. EPROM programmers; In-circuit programming or reprogramming; EPROM emulators
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
- G06F15/7814—Specially adapted for real time processing, e.g. comprising hardware timers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】 マイクロコンピュータをシステムに実装した
状態で、シリアルコミュニケーションを用い、転送元と
任意のボーレートでマイクロコンピュータの動作周波数
に関係なく送信できるマイクロコンピュータを提供す
る。 【構成】 単一の半導体チップ上に、中央処理装置が処
理すべき情報を電気的な消去、書き込みによって書き換
え可能な不揮発性メモリを備えたマイクロコンピュータ
であって、中央処理装置1、フラッシュメモリ2、タイ
マ3、シリアルコミュニケーションインタフェース4、
ランダムアクセスメモリ5、入出力装置6、デコーダ7
などから構成され、外部のホスト8に接続されている。
そして、フラッシュメモリ2の書き換えを行う場合に、
ホスト8の通信データのLOW期間が測定され、このL
OW期間より計算して求められた値がシリアルコミュニ
ケーションインタフェース4のボーレートレジスタに自
動的に設定される。
状態で、シリアルコミュニケーションを用い、転送元と
任意のボーレートでマイクロコンピュータの動作周波数
に関係なく送信できるマイクロコンピュータを提供す
る。 【構成】 単一の半導体チップ上に、中央処理装置が処
理すべき情報を電気的な消去、書き込みによって書き換
え可能な不揮発性メモリを備えたマイクロコンピュータ
であって、中央処理装置1、フラッシュメモリ2、タイ
マ3、シリアルコミュニケーションインタフェース4、
ランダムアクセスメモリ5、入出力装置6、デコーダ7
などから構成され、外部のホスト8に接続されている。
そして、フラッシュメモリ2の書き換えを行う場合に、
ホスト8の通信データのLOW期間が測定され、このL
OW期間より計算して求められた値がシリアルコミュニ
ケーションインタフェース4のボーレートレジスタに自
動的に設定される。
Description
【0001】
【産業上の利用分野】本発明は、マイクロコンピュータ
に関し、特に電気的な消去、書き込みによって情報を書
き換え可能な不揮発性のフラッシュメモリを備えたマイ
クロコンピュータに適用して有効な技術に関する。
に関し、特に電気的な消去、書き込みによって情報を書
き換え可能な不揮発性のフラッシュメモリを備えたマイ
クロコンピュータに適用して有効な技術に関する。
【0002】
【従来の技術】たとえば、情報の書き換え可能な不揮発
性メモリとしてのEPROMにおいては、紫外線により
記憶情報の消去を行うものであるために、それを実装シ
ステムから取り外さなければ情報の書き換えを行うこと
ができない。
性メモリとしてのEPROMにおいては、紫外線により
記憶情報の消去を行うものであるために、それを実装シ
ステムから取り外さなければ情報の書き換えを行うこと
ができない。
【0003】これに対して、フラッシュメモリ、EEP
ROMを搭載したマイクロコンピュータでは、電気的に
消去、書き込みを行うことができるので、それをシステ
ムに実装した状態において情報の書き換えを行うことが
できる。
ROMを搭載したマイクロコンピュータでは、電気的に
消去、書き込みを行うことができるので、それをシステ
ムに実装した状態において情報の書き換えを行うことが
できる。
【0004】たとえば、その書き換えの一つの手段であ
るシリアルコミュニケーションにおいては、このシリア
ルコミュニケーションのボーレートが固定で、マイクロ
コンピュータの動作周波数によってボーレートを決める
レジスタに値が設定されるようになっている。
るシリアルコミュニケーションにおいては、このシリア
ルコミュニケーションのボーレートが固定で、マイクロ
コンピュータの動作周波数によってボーレートを決める
レジスタに値が設定されるようになっている。
【0005】
【発明が解決しようとする課題】ところが、前記のよう
な従来技術においては、マイクロコンピュータの内蔵シ
リアルコミュニケーションを用いて外部のホストと通信
を行う場合、予めホストが転送するボーレートを決めて
おき、そのボーレートに合うように内蔵シリアルコミュ
ニケーションのレジスタを設定する必要があり、さらに
このレジスタの設定は、マイクロコンピュータの動作周
波数によって設定し直す必要がある。
な従来技術においては、マイクロコンピュータの内蔵シ
リアルコミュニケーションを用いて外部のホストと通信
を行う場合、予めホストが転送するボーレートを決めて
おき、そのボーレートに合うように内蔵シリアルコミュ
ニケーションのレジスタを設定する必要があり、さらに
このレジスタの設定は、マイクロコンピュータの動作周
波数によって設定し直す必要がある。
【0006】従って、従来のシリアルコミュニケーショ
ンによる外部通信においては、外部のホストが転送する
ボーレートと、マイクロコンピュータの動作周波数とに
応じてレジスタの値をその都度変えなければならないと
いう欠点がある。
ンによる外部通信においては、外部のホストが転送する
ボーレートと、マイクロコンピュータの動作周波数とに
応じてレジスタの値をその都度変えなければならないと
いう欠点がある。
【0007】そこで、本発明の目的は、マイクロコンピ
ュータをシステムに実装した状態で、転送元と送信する
シリアルコミュニケーションのボーレートに自動的に設
定し、任意のボーレートでマイクロコンピュータの動作
周波数に関係なく送信することができるマイクロコンピ
ュータを提供することにある。
ュータをシステムに実装した状態で、転送元と送信する
シリアルコミュニケーションのボーレートに自動的に設
定し、任意のボーレートでマイクロコンピュータの動作
周波数に関係なく送信することができるマイクロコンピ
ュータを提供することにある。
【0008】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0009】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【0010】すなわち、本発明のマイクロコンピュータ
は、単一の半導体チップ上に、少なくとも中央処理装置
と、この中央処理装置が処理すべき情報を電気的な消
去、書き込みによって書き換え可能な不揮発性のフラッ
シュメモリとを備えたマイクロコンピュータであって、
フラッシュメモリに対する書き換えをシリアルコミュニ
ケーションを用いて書き換える動作モードを備え、この
シリアルコミュニケーションのボーレートを転送元のボ
ーレートに自動的に合わせ込むものである。
は、単一の半導体チップ上に、少なくとも中央処理装置
と、この中央処理装置が処理すべき情報を電気的な消
去、書き込みによって書き換え可能な不揮発性のフラッ
シュメモリとを備えたマイクロコンピュータであって、
フラッシュメモリに対する書き換えをシリアルコミュニ
ケーションを用いて書き換える動作モードを備え、この
シリアルコミュニケーションのボーレートを転送元のボ
ーレートに自動的に合わせ込むものである。
【0011】この場合に、前記動作モードにおいて、フ
ラッシュメモリの書き換えおよびシリアルコミュニケー
ションの制御を行うのは中央処理装置であり、この中央
処理装置を制御するプログラムをフラッシュメモリまた
はマスクROMが保有するようにしたものである。
ラッシュメモリの書き換えおよびシリアルコミュニケー
ションの制御を行うのは中央処理装置であり、この中央
処理装置を制御するプログラムをフラッシュメモリまた
はマスクROMが保有するようにしたものである。
【0012】また、前記中央処理装置を制御するプログ
ラムは、転送元からのシリアルデータのLOWまたはH
IGHの期間を中央処理装置が測定する測定処理と、測
定したLOWまたはHIGHの期間より転送元のボーレ
ートを計算する計算処理と、計算により求めたボーレー
トをシリアルコミュニケーションに設定する設定処理
と、転送元よりプログラムおよびデータを受信する受信
処理とを含むようにしたものである。
ラムは、転送元からのシリアルデータのLOWまたはH
IGHの期間を中央処理装置が測定する測定処理と、測
定したLOWまたはHIGHの期間より転送元のボーレ
ートを計算する計算処理と、計算により求めたボーレー
トをシリアルコミュニケーションに設定する設定処理
と、転送元よりプログラムおよびデータを受信する受信
処理とを含むようにしたものである。
【0013】さらに、前記中央処理装置を制御するプロ
グラムは、フラッシュメモリまたはマスクROMが保有
しており、この制御プログラムが実行されるのは動作モ
ードのリセットで実行され、制御プログラムを保有して
いるエリア以外から命令を取り込むとこのエリアは選択
されないようにしたものである。
グラムは、フラッシュメモリまたはマスクROMが保有
しており、この制御プログラムが実行されるのは動作モ
ードのリセットで実行され、制御プログラムを保有して
いるエリア以外から命令を取り込むとこのエリアは選択
されないようにしたものである。
【0014】また、前記動作モードを起動すると、制御
プログラムを保有しているエリア以外のフラッシュメモ
リのデータを確認し、既に書き込まれたデータがあれば
この制御プログラムを保有しているエリア以外を消去す
るようにしたものである。
プログラムを保有しているエリア以外のフラッシュメモ
リのデータを確認し、既に書き込まれたデータがあれば
この制御プログラムを保有しているエリア以外を消去す
るようにしたものである。
【0015】
【作用】前記したマイクロコンピュータによれば、中央
処理装置を制御するプログラムに、測定処理、計算処
理、設定処理および受信処理が含まれることにより、フ
ラッシュメモリに対する書き換えを行う場合に、この制
御プログラムをフラッシュメモリに対する書き換えを行
う動作モードのリセットにより実行させ、転送元と送信
するシリアルコミュニケーションのボーレートに測定、
計算および設定処理により自動的に設定し、転送元から
の受信処理において、測定・計算された任意のボーレー
トでマイクロコンピュータの動作周波数に関係なく、プ
ログラムおよびデータを受信することができる。
処理装置を制御するプログラムに、測定処理、計算処
理、設定処理および受信処理が含まれることにより、フ
ラッシュメモリに対する書き換えを行う場合に、この制
御プログラムをフラッシュメモリに対する書き換えを行
う動作モードのリセットにより実行させ、転送元と送信
するシリアルコミュニケーションのボーレートに測定、
計算および設定処理により自動的に設定し、転送元から
の受信処理において、測定・計算された任意のボーレー
トでマイクロコンピュータの動作周波数に関係なく、プ
ログラムおよびデータを受信することができる。
【0016】すなわち、マイクロコンピュータは、たと
えば転送元の外部のホストとあるボーレートで通信を行
う場合、その通信データのLOWまたはHIGHの期間
を測定し、そのLOWまたはHIGHの期間より計算し
て求めた値を内蔵シリアルコミュニケーションのボーレ
ートのレジスタを設定することにより、外部のホストと
同じボーレートで通信を行うことができる。
えば転送元の外部のホストとあるボーレートで通信を行
う場合、その通信データのLOWまたはHIGHの期間
を測定し、そのLOWまたはHIGHの期間より計算し
て求めた値を内蔵シリアルコミュニケーションのボーレ
ートのレジスタを設定することにより、外部のホストと
同じボーレートで通信を行うことができる。
【0017】また、この制御プログラムは、フラッシュ
メモリの一部またはマスクROMに格納しておき、フラ
ッシュメモリに対する書き換えをシリアルコミュニケー
ションを用いて行う動作モードに端子設定することによ
り、これを容易に実行させることができる。
メモリの一部またはマスクROMに格納しておき、フラ
ッシュメモリに対する書き換えをシリアルコミュニケー
ションを用いて行う動作モードに端子設定することによ
り、これを容易に実行させることができる。
【0018】さらに、制御プログラムの保有エリア以外
から命令を取り込んだ場合には、この制御プログラムの
保有エリアは選択されないようにし、またこのエリア以
外に既に書き込まれたデータがあるときには、この制御
プログラムを保有しているエリア以外を消去することに
より、フラッシュメモリのデータを保護し、情報の機密
保護を図ることができる。
から命令を取り込んだ場合には、この制御プログラムの
保有エリアは選択されないようにし、またこのエリア以
外に既に書き込まれたデータがあるときには、この制御
プログラムを保有しているエリア以外を消去することに
より、フラッシュメモリのデータを保護し、情報の機密
保護を図ることができる。
【0019】これにより、マイクロコンピュータをシス
テムに実装した状態で、シリアルコミュニケーションを
用いて、転送元と任意のボーレートでマイクロコンピュ
ータの動作周波数に関係なく送信ができ、内蔵するフラ
ッシュメモリの書き換えを容易に行うことができる。
テムに実装した状態で、シリアルコミュニケーションを
用いて、転送元と任意のボーレートでマイクロコンピュ
ータの動作周波数に関係なく送信ができ、内蔵するフラ
ッシュメモリの書き換えを容易に行うことができる。
【0020】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
に説明する。
【0021】図1は本発明の一実施例であるマイクロコ
ンピュータと、外部のホストとシリアルコミュニケーシ
ョンを用いて送信するシステムを示すブロック図、図2
は本実施例において、全面フラッシュメモリを採用した
場合のフラッシュメモリのエリア構成を示す説明図、図
3および図4はフラッシュメモリを書き換える動作モー
ドを用いた処理手順を示すフローチャート、図5はホス
トが送信するデータのLOW期間を測定する測定処理
と、この測定したLOW期間よりホストのボーレートを
計算する計算処理を示す説明図である。
ンピュータと、外部のホストとシリアルコミュニケーシ
ョンを用いて送信するシステムを示すブロック図、図2
は本実施例において、全面フラッシュメモリを採用した
場合のフラッシュメモリのエリア構成を示す説明図、図
3および図4はフラッシュメモリを書き換える動作モー
ドを用いた処理手順を示すフローチャート、図5はホス
トが送信するデータのLOW期間を測定する測定処理
と、この測定したLOW期間よりホストのボーレートを
計算する計算処理を示す説明図である。
【0022】まず、図1により本実施例のマイクロコン
ピュータの構成を説明する。
ピュータの構成を説明する。
【0023】本実施例のマイクロコンピュータは、たと
えば単一の半導体チップ上に、中央処理装置が処理すべ
き情報を電気的な消去、書き込みによって書き換え可能
な不揮発性メモリを備えたマイクロコンピュータとさ
れ、中央処理装置(CPU)1、フラッシュメモリ2、
タイマ3、シリアルコミュニケーションインタフェース
(SCI)4、ランダムアクセスメモリ(RAM)5、
入出力装置(I/O)6、デコーダ7などから構成さ
れ、たとえば外部のパーソナルコンピュータなどのホス
ト(HOST:転送元)8にシリアルコミュニケーショ
ンインタフェース4を通じて接続されている。
えば単一の半導体チップ上に、中央処理装置が処理すべ
き情報を電気的な消去、書き込みによって書き換え可能
な不揮発性メモリを備えたマイクロコンピュータとさ
れ、中央処理装置(CPU)1、フラッシュメモリ2、
タイマ3、シリアルコミュニケーションインタフェース
(SCI)4、ランダムアクセスメモリ(RAM)5、
入出力装置(I/O)6、デコーダ7などから構成さ
れ、たとえば外部のパーソナルコンピュータなどのホス
ト(HOST:転送元)8にシリアルコミュニケーショ
ンインタフェース4を通じて接続されている。
【0024】中央処理装置1は、プログラムに基づいて
データの送受信などを制御するものであり、特にフラッ
シュメモリ2に対する書き換えをシリアルコミュニケー
ションを用いて行う動作モードにおいて、フラッシュメ
モリ2の書き換えおよびシリアルコミュニケーションの
制御などが行われるようになっている。
データの送受信などを制御するものであり、特にフラッ
シュメモリ2に対する書き換えをシリアルコミュニケー
ションを用いて行う動作モードにおいて、フラッシュメ
モリ2の書き換えおよびシリアルコミュニケーションの
制御などが行われるようになっている。
【0025】フラッシュメモリ2は、電気的な消去・書
き込みによって情報の書き換えが可能な全面フラッシュ
メモリを採用したものであり、特に図2のように中央処
理装置1を制御する制御プログラムなどがテストエリア
に格納され、マイクロコンピュータがシステムに実装さ
れている状態で、中央処理装置1または汎用PROMラ
イタのような外部記憶装置の制御に基づいて、その記憶
情報が書き換えられるようになっている。
き込みによって情報の書き換えが可能な全面フラッシュ
メモリを採用したものであり、特に図2のように中央処
理装置1を制御する制御プログラムなどがテストエリア
に格納され、マイクロコンピュータがシステムに実装さ
れている状態で、中央処理装置1または汎用PROMラ
イタのような外部記憶装置の制御に基づいて、その記憶
情報が書き換えられるようになっている。
【0026】また、このフラッシュメモリ2に格納され
る制御プログラムは、動作モードのリセットで実行さ
れ、そして制御プログラムを保有しているエリア以外か
ら命令が取り込まれた場合にはこのエリアが選択されな
いようになっており、さらに動作モードの起動におい
て、制御プログラムを保有しているエリア以外のデータ
が確認され、既に書き込まれたデータがあればこの制御
プログラムを保有しているテストエリア以外のデータが
消去されるようになっている。
る制御プログラムは、動作モードのリセットで実行さ
れ、そして制御プログラムを保有しているエリア以外か
ら命令が取り込まれた場合にはこのエリアが選択されな
いようになっており、さらに動作モードの起動におい
て、制御プログラムを保有しているエリア以外のデータ
が確認され、既に書き込まれたデータがあればこの制御
プログラムを保有しているテストエリア以外のデータが
消去されるようになっている。
【0027】タイマ3は、たとえばハードウェアタイマ
とされ、シリアルコミュニケーションインタフェース4
の受信端子(RXD)にインプットキャプチャの端子を
割り付けておき、このインプットキャプチャ機能により
ホスト8との通信データのLOW期間が測定されるよう
になっている。
とされ、シリアルコミュニケーションインタフェース4
の受信端子(RXD)にインプットキャプチャの端子を
割り付けておき、このインプットキャプチャ機能により
ホスト8との通信データのLOW期間が測定されるよう
になっている。
【0028】シリアルコミュニケーションインタフェー
ス4は、外部に接続されるホスト8とのインタフェース
をシリアルコミュニケーションを用いて行うものであ
り、このシリアルコミュニケーションのボーレートがホ
スト8のボーレートに自動的に設定され、ベリファイデ
ータの送信が送信端子(TXD)を通じて行われるよう
になっている。
ス4は、外部に接続されるホスト8とのインタフェース
をシリアルコミュニケーションを用いて行うものであ
り、このシリアルコミュニケーションのボーレートがホ
スト8のボーレートに自動的に設定され、ベリファイデ
ータの送信が送信端子(TXD)を通じて行われるよう
になっている。
【0029】ランダムアクセスメモリ5は、たとえばフ
ラッシュメモリ2からのデータ転送を受けてその情報を
一時的に保持することができ、書き換えのための作業領
域またはデータバッファ領域として利用されるようにな
っている。
ラッシュメモリ2からのデータ転送を受けてその情報を
一時的に保持することができ、書き換えのための作業領
域またはデータバッファ領域として利用されるようにな
っている。
【0030】入出力装置6は、外部装置とのデータのイ
ンタフェースを司るものであり、たとえば汎用PROM
ライタなどの外部装置が接続されて情報の書き込みなど
が行われるようになっている。
ンタフェースを司るものであり、たとえば汎用PROM
ライタなどの外部装置が接続されて情報の書き込みなど
が行われるようになっている。
【0031】デコーダ7は、モード端子(MD0〜MD
2)9から入力される動作モード信号を解読し、たとえ
ばモード端子(MD0)9を通じてフラッシュメモリ2
に対する書き換えを行う動作モードが指示されているか
否かを判定し、この動作モードの場合にはフラッシュメ
モリ2の書き換えおよびシリアルコミュニケーションの
制御が中央処理装置1により制御されるようになってい
る。
2)9から入力される動作モード信号を解読し、たとえ
ばモード端子(MD0)9を通じてフラッシュメモリ2
に対する書き換えを行う動作モードが指示されているか
否かを判定し、この動作モードの場合にはフラッシュメ
モリ2の書き換えおよびシリアルコミュニケーションの
制御が中央処理装置1により制御されるようになってい
る。
【0032】次に、本実施例の作用について、図3およ
び図4の動作フローに基づいて説明する。
び図4の動作フローに基づいて説明する。
【0033】まず、マイクロコンピュータをブートプロ
グラムモードに端子設定し、この端子の設定で動作モー
ドの指示が出ると、中央処理装置1はリセットスタート
によりフラッシュメモリ2に格納された制御プログラム
を実行する(ステップ301)。
グラムモードに端子設定し、この端子の設定で動作モー
ドの指示が出ると、中央処理装置1はリセットスタート
によりフラッシュメモリ2に格納された制御プログラム
を実行する(ステップ301)。
【0034】さらに、制御プログラムが起動されると、
外部のホスト8から所定のビットレートでデータが連続
送信され(ステップ302)、中央処理装置1はタイマ
3のインプットキャプチャ機能でホスト8が送信するデ
ータのLOW期間を測定する(ステップ303:測定処
理)。この場合に、RXD端子にタイマ3のインプット
キャプチャの端子を割り付けておく。
外部のホスト8から所定のビットレートでデータが連続
送信され(ステップ302)、中央処理装置1はタイマ
3のインプットキャプチャ機能でホスト8が送信するデ
ータのLOW期間を測定する(ステップ303:測定処
理)。この場合に、RXD端子にタイマ3のインプット
キャプチャの端子を割り付けておく。
【0035】そして、データのLOW期間の測定値より
シリアルコミュニケーションインタフェース4のビット
レートレジスタに設定する値を計算する(ステップ30
4:計算処理)。この計算処理は中央処理装置1で行
い、求めた値をシリアルコミュニケーションインタフェ
ース4に設定する(ステップ304:設定処理)。
シリアルコミュニケーションインタフェース4のビット
レートレジスタに設定する値を計算する(ステップ30
4:計算処理)。この計算処理は中央処理装置1で行
い、求めた値をシリアルコミュニケーションインタフェ
ース4に設定する(ステップ304:設定処理)。
【0036】この測定および計算は、たとえば図5に示
すように、9ビット分のLOW期間を測定し、この期間
サイクルを時間に換算する式(1)が得られ、たとえば
マイクロコンピュータのビットレートの値を定義する式
(2)との関係から計算することができる。
すように、9ビット分のLOW期間を測定し、この期間
サイクルを時間に換算する式(1)が得られ、たとえば
マイクロコンピュータのビットレートの値を定義する式
(2)との関係から計算することができる。
【0037】すなわち、このLOW期間サイクルを時間
に換算した式(1)と、マイクロコンピュータのビット
レートを定義する式(2)により、ホスト8のボーレー
トと同じ値に設定するために、シリアルコミュニケーシ
ョンインタフェース4のビットレートレジスタの値をL
OW期間サイクルより式(3)のようにして求められ
る。
に換算した式(1)と、マイクロコンピュータのビット
レートを定義する式(2)により、ホスト8のボーレー
トと同じ値に設定するために、シリアルコミュニケーシ
ョンインタフェース4のビットレートレジスタの値をL
OW期間サイクルより式(3)のようにして求められ
る。
【0038】この計算結果より、ビットレートレジスタ
に設定する値は、マイクロコンピュータの動作周波数、
ホスト8が転送するボーレートに関係なく、ホスト8が
送信するデータのLOW期間の測定より一義的に求める
ことができる。
に設定する値は、マイクロコンピュータの動作周波数、
ホスト8が転送するボーレートに関係なく、ホスト8が
送信するデータのLOW期間の測定より一義的に求める
ことができる。
【0039】続いて、ホスト8が転送するボーレートと
同じボーレートに調整が終わると、マイクロコンピュー
タは調整終了の合図をホスト8に送信し(ステップ30
5)、この調整終了の合図をホスト8は正常に受信した
ことを確認する(ステップ306)。
同じボーレートに調整が終わると、マイクロコンピュー
タは調整終了の合図をホスト8に送信し(ステップ30
5)、この調整終了の合図をホスト8は正常に受信した
ことを確認する(ステップ306)。
【0040】さらに、ホスト8は、次に転送するユーザ
のプログラムのバイト数を送信し、以降は順次、ユーザ
の設定したプログラムを送信する。
のプログラムのバイト数を送信し、以降は順次、ユーザ
の設定したプログラムを送信する。
【0041】このとき、マイクロコンピュータは、ホス
ト8が送信するユーザプログラムを受信し(ステップ3
07:受信処理)、さらにランダムアクセスメモリ5に
転送する(ステップ401)。そして、転送する残りバ
イト数を計算し(ステップ402)、ユーザプログラム
の転送が終了するまで繰り返して行う(ステップ40
3)。
ト8が送信するユーザプログラムを受信し(ステップ3
07:受信処理)、さらにランダムアクセスメモリ5に
転送する(ステップ401)。そして、転送する残りバ
イト数を計算し(ステップ402)、ユーザプログラム
の転送が終了するまで繰り返して行う(ステップ40
3)。
【0042】そして、転送したユーザプログラムを実行
する前に、フラッシュメモリ2に書き込まれたデータが
存在するか否かを確認し(ステップ404)、既にデー
タが書き込まれている場合には(ステップ405)、全
メモリブロックのデータを消去する(ステップ40
6)。これにより、フラッシュメモリ2のデータの機密
保護を図ることができる。
する前に、フラッシュメモリ2に書き込まれたデータが
存在するか否かを確認し(ステップ404)、既にデー
タが書き込まれている場合には(ステップ405)、全
メモリブロックのデータを消去する(ステップ40
6)。これにより、フラッシュメモリ2のデータの機密
保護を図ることができる。
【0043】一方、データが書き込まれていない場合に
は、ランダムアクセスメモリ5のエリアに分岐し、ラン
ダムアクセスメモリ5内に転送されたユーザプログラム
を実行する(ステップ407)。これにより、フラッシ
ュメモリ2の書き換えを行うことができる。
は、ランダムアクセスメモリ5のエリアに分岐し、ラン
ダムアクセスメモリ5内に転送されたユーザプログラム
を実行する(ステップ407)。これにより、フラッシ
ュメモリ2の書き換えを行うことができる。
【0044】従って、本実施例のマイクロコンピュータ
によれば、ホスト8の通信データのLOW期間を測定
し、このLOW期間より計算して求めた値をシリアルコ
ミュニケーションインタフェース4のボーレートレジス
タに自動的に設定することができるので、ホスト8と任
意のボーレートで、かつマイクロコンピュータの動作周
波数に関係なく、ホスト8と同じボーレートで通信を行
うことができ、フラッシュメモリ2の書き換えを容易に
行うことができる。
によれば、ホスト8の通信データのLOW期間を測定
し、このLOW期間より計算して求めた値をシリアルコ
ミュニケーションインタフェース4のボーレートレジス
タに自動的に設定することができるので、ホスト8と任
意のボーレートで、かつマイクロコンピュータの動作周
波数に関係なく、ホスト8と同じボーレートで通信を行
うことができ、フラッシュメモリ2の書き換えを容易に
行うことができる。
【0045】また、フラッシュメモリ2において、制御
プログラムを保有しているエリア以外に既に書き込まれ
たデータがあるときには、このエリア以外を消去するこ
とにより、データの機密保護を図ることができる。
プログラムを保有しているエリア以外に既に書き込まれ
たデータがあるときには、このエリア以外を消去するこ
とにより、データの機密保護を図ることができる。
【0046】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【0047】たとえば、本実施例のマイクロコンピュー
タについては、タイマ3のインプットキャプチャ機能に
よりホスト8からの通信データのLOW期間を測定する
場合について説明したが、本発明は前記実施例に限定さ
れるものではなく、逆にデータのHIGH期間を測定す
ることによっても同様に、ホストと同じボーレートで通
信を行うためのビットレートを計算することができる。
タについては、タイマ3のインプットキャプチャ機能に
よりホスト8からの通信データのLOW期間を測定する
場合について説明したが、本発明は前記実施例に限定さ
れるものではなく、逆にデータのHIGH期間を測定す
ることによっても同様に、ホストと同じボーレートで通
信を行うためのビットレートを計算することができる。
【0048】また、このLOW期間を、ハードウェアに
よるタイマ3を用いて測定する場合について説明した
が、たとえばソフトウェアによるタイマ機能を用いても
同様に測定することができる。
よるタイマ3を用いて測定する場合について説明した
が、たとえばソフトウェアによるタイマ機能を用いても
同様に測定することができる。
【0049】さらに、本実施例においては、全面フラッ
シュメモリを採用したフラッシュメモリ2に制御プログ
ラムを格納する場合について説明したが、たとえば図1
に点線で示すようにマスクリードオンリメモリ(マスク
ROM)10を備え、このマスクリードオンリメモリ1
0には書き換えを要しないプログラムやデータを格納す
る場合などについても適用可能である。
シュメモリを採用したフラッシュメモリ2に制御プログ
ラムを格納する場合について説明したが、たとえば図1
に点線で示すようにマスクリードオンリメモリ(マスク
ROM)10を備え、このマスクリードオンリメモリ1
0には書き換えを要しないプログラムやデータを格納す
る場合などについても適用可能である。
【0050】特に、本発明は、単一の半導体チップ上
に、少なくとも中央処理装置と、この中央処理装置が処
理すべき情報を電気的な消去、書き込みによって書き換
え可能な不揮発性のフラッシュメモリとを備えたマイク
ロコンピュータについて広く適用可能である。
に、少なくとも中央処理装置と、この中央処理装置が処
理すべき情報を電気的な消去、書き込みによって書き換
え可能な不揮発性のフラッシュメモリとを備えたマイク
ロコンピュータについて広く適用可能である。
【0051】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
【0052】(1).中央処理装置を制御するプログラム
は、転送元からのシリアルデータのLOWまたはHIG
Hの期間を測定する測定処理と、測定したLOWまたは
HIGHの期間より転送元のボーレートを計算する計算
処理と、計算により求めたボーレートをシリアルコミュ
ニケーションに設定する設定処理と、転送元よりプログ
ラムおよびデータを受信する受信処理とを含むことによ
り、この制御プログラムをフラッシュメモリに対する書
き換えを行う動作モードのリセットにより実行させ、転
送元と送信するシリアルコミュニケーションのボーレー
トに自動的に設定することができるので、転送元のボー
レートと同じボーレートで、かつマイクロコンピュータ
の動作周波数に関係なく、プログラムおよびデータの受
信が可能となる。
は、転送元からのシリアルデータのLOWまたはHIG
Hの期間を測定する測定処理と、測定したLOWまたは
HIGHの期間より転送元のボーレートを計算する計算
処理と、計算により求めたボーレートをシリアルコミュ
ニケーションに設定する設定処理と、転送元よりプログ
ラムおよびデータを受信する受信処理とを含むことによ
り、この制御プログラムをフラッシュメモリに対する書
き換えを行う動作モードのリセットにより実行させ、転
送元と送信するシリアルコミュニケーションのボーレー
トに自動的に設定することができるので、転送元のボー
レートと同じボーレートで、かつマイクロコンピュータ
の動作周波数に関係なく、プログラムおよびデータの受
信が可能となる。
【0053】(2).制御プログラムを保有しているエリア
以外から命令を取り込んだ場合に、この制御プログラム
の保有エリアは選択されないようにし、また制御プログ
ラムを保有しているエリア以外のフラッシュメモリのデ
ータを確認し、既に書き込まれたデータがあるときに
は、この制御プログラムを保有しているエリア以外を消
去することにより、フラッシュメモリのデータを保護す
ることができるので、情報の機密保護が可能となる。
以外から命令を取り込んだ場合に、この制御プログラム
の保有エリアは選択されないようにし、また制御プログ
ラムを保有しているエリア以外のフラッシュメモリのデ
ータを確認し、既に書き込まれたデータがあるときに
は、この制御プログラムを保有しているエリア以外を消
去することにより、フラッシュメモリのデータを保護す
ることができるので、情報の機密保護が可能となる。
【0054】(3).前記(1) により、マイクロコンピュー
タをシステムに実装した状態で、シリアルコミュニケー
ションを用いて送信ができるので、内蔵するフラッシュ
メモリの書き換えが容易に可能となる。
タをシステムに実装した状態で、シリアルコミュニケー
ションを用いて送信ができるので、内蔵するフラッシュ
メモリの書き換えが容易に可能となる。
【0055】(4).前記(1) により、少量多品種生産への
対応、システム毎の最適化、および出荷後のバージョン
アップメンテナンスへの対応が可能となる。
対応、システム毎の最適化、および出荷後のバージョン
アップメンテナンスへの対応が可能となる。
【図1】本発明の一実施例であるマイクロコンピュータ
と、外部のホストとシリアルコミュニケーションを用い
て送信するシステムを示すブロック図である。
と、外部のホストとシリアルコミュニケーションを用い
て送信するシステムを示すブロック図である。
【図2】本実施例において、全面フラッシュメモリを採
用した場合のフラッシュメモリのエリア構成を示す説明
図である。
用した場合のフラッシュメモリのエリア構成を示す説明
図である。
【図3】本実施例において、フラッシュメモリを書き換
える動作モードを用いた処理手順を示すフローチャート
である。
える動作モードを用いた処理手順を示すフローチャート
である。
【図4】本実施例において、図3に続くフラッシュメモ
リを書き換える動作モードを用いた処理手順を示すフロ
ーチャートである。
リを書き換える動作モードを用いた処理手順を示すフロ
ーチャートである。
【図5】本実施例において、ホストが送信するデータの
LOW期間を測定する測定処理と、この測定したLOW
期間よりホストのボーレートを計算する計算処理を示す
説明図である。
LOW期間を測定する測定処理と、この測定したLOW
期間よりホストのボーレートを計算する計算処理を示す
説明図である。
1 中央処理装置 2 フラッシュメモリ 3 タイマ 4 シリアルコミュニケーションインタフェース 5 ランダムアクセスメモリ 6 入出力装置 7 デコーダ 8 ホスト(転送元) 9 モード端子 10 マスクリードオンリメモリ
Claims (5)
- 【請求項1】 単一の半導体チップ上に、少なくとも中
央処理装置と、該中央処理装置が処理すべき情報を電気
的な消去、書き込みによって書き換え可能な不揮発性の
フラッシュメモリとを備えたマイクロコンピュータであ
って、前記フラッシュメモリに対する書き換えをシリア
ルコミュニケーションを用いて書き換える動作モードを
備え、該シリアルコミュニケーションのボーレートを転
送元のボーレートに自動的に合わせ込むことを特徴とす
るマイクロコンピュータ。 - 【請求項2】 前記動作モードにおいて、前記フラッシ
ュメモリの書き換えおよび前記シリアルコミュニケーシ
ョンの制御を行うのは前記中央処理装置であり、該中央
処理装置を制御するプログラムを前記フラッシュメモリ
またはマスクROMが保有することを特徴とする請求項
1記載のマイクロコンピュータ。 - 【請求項3】 前記中央処理装置を制御するプログラム
は、前記転送元からのシリアルデータのLOWまたはH
IGHの期間を前記中央処理装置が測定する測定処理
と、該測定したLOWまたはHIGHの期間より前記転
送元のボーレートを計算する計算処理と、該計算により
求めたボーレートを前記シリアルコミュニケーションに
設定する設定処理と、前記転送元よりプログラムおよび
データを受信する受信処理とを含むことを特徴とする請
求項2記載のマイクロコンピュータ。 - 【請求項4】 前記中央処理装置を制御するプログラム
は、前記フラッシュメモリまたはマスクROMが保有し
ており、該制御プログラムが実行されるのは前記動作モ
ードのリセットで実行され、該制御プログラムを保有し
ているエリア以外から命令を取り込むと該エリアは選択
されないことを特徴とする請求項3記載のマイクロコン
ピュータ。 - 【請求項5】 前記動作モードを起動すると、前記制御
プログラムを保有しているエリア以外の前記フラッシュ
メモリのデータを確認し、既に書き込まれたデータがあ
れば該制御プログラムを保有しているエリア以外を消去
することを特徴とする請求項4記載のマイクロコンピュ
ータ。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5154796A JPH0728772A (ja) | 1993-06-25 | 1993-06-25 | マイクロコンピュータ |
KR1019940013827A KR100334173B1 (ko) | 1993-06-25 | 1994-06-18 | 마이크로컴퓨터 |
US08/603,211 US6006304A (en) | 1993-06-25 | 1996-02-20 | Apparatus and method for calculating an erasure time for data stored in a flash memory |
US09/461,400 US6202123B1 (en) | 1993-06-25 | 1999-12-15 | Microcomputer |
US09/480,155 US6434659B1 (en) | 1993-06-25 | 2000-01-10 | Microcomputer having a non-volatile semiconductor memory having a first block storing a program and a second block for storing data which is selectively erased under predetermined conditions if data is found written in that block |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP5154796A JPH0728772A (ja) | 1993-06-25 | 1993-06-25 | マイクロコンピュータ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0728772A true JPH0728772A (ja) | 1995-01-31 |
Family
ID=15592084
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP5154796A Pending JPH0728772A (ja) | 1993-06-25 | 1993-06-25 | マイクロコンピュータ |
Country Status (3)
Country | Link |
---|---|
US (2) | US6202123B1 (ja) |
JP (1) | JPH0728772A (ja) |
KR (1) | KR100334173B1 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6378034B1 (en) | 1998-10-09 | 2002-04-23 | Nec Corporation | Microcomputer with flash EEPROM having automatic communication mode determining function |
JP2002297563A (ja) * | 2001-03-30 | 2002-10-11 | Hitachi Ltd | マイクロコンピュータ及びデータ処理装置 |
JP2010170579A (ja) * | 2010-04-19 | 2010-08-05 | Renesas Technology Corp | データ処理装置 |
JP2011028844A (ja) * | 2002-10-02 | 2011-02-10 | Mitsubishi Electric Corp | 電気機器、romライタ及び不揮発性メモリへの書込み方法 |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6275911B1 (en) * | 1996-09-20 | 2001-08-14 | Denso Corporation | Memory writing device for an electronic device |
US6718407B2 (en) * | 1999-09-30 | 2004-04-06 | Intel Corporation | Multiplexer selecting one of input/output data from a low pin count interface and a program information to update a firmware device from a communication interface |
JP3785299B2 (ja) * | 2000-03-16 | 2006-06-14 | 本田技研工業株式会社 | 車両制御装置のためのメモリ書き換えシステム |
KR100415086B1 (ko) * | 2001-06-28 | 2004-01-13 | 주식회사 하이닉스반도체 | 플래쉬 메모리를 내장한 마이크로 콘트롤러 장치 및 그제어 방법 |
CN100442259C (zh) * | 2002-10-18 | 2008-12-10 | Nxp股份有限公司 | 处理输入比特的数据处理设备 |
JP2005038382A (ja) * | 2003-06-26 | 2005-02-10 | Sanyo Electric Co Ltd | 制御装置及びデータ書き込み方法 |
JP2005071560A (ja) * | 2003-08-01 | 2005-03-17 | Sanyo Electric Co Ltd | 制御装置及びデータ書き込み方法 |
US7159068B2 (en) * | 2003-12-22 | 2007-01-02 | Phison Electronics Corp. | Method of optimizing performance of a flash memory |
DE602006006029D1 (de) * | 2006-04-12 | 2009-05-14 | St Microelectronics Srl | Spaltendekodierungssystem für mit Niederspannungstransistoren implementierte Halbleiterspeichervorrichtungen |
JP5692179B2 (ja) * | 2012-07-24 | 2015-04-01 | カシオ計算機株式会社 | システムlsi及びプログラム消去方法 |
WO2016069011A1 (en) * | 2014-10-31 | 2016-05-06 | Hewlett Packard Enterprise Development Lp | Management controller |
KR20200106733A (ko) * | 2019-03-05 | 2020-09-15 | 에스케이하이닉스 주식회사 | 반도체장치 및 반도체시스템 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3747074A (en) | 1972-03-17 | 1973-07-17 | Comteu | Method of and apparatus for baud rate detection |
US3775751A (en) | 1972-03-17 | 1973-11-27 | D Anderson | Method of and apparatus for baud rate detection |
JPS57103546A (en) | 1980-12-18 | 1982-06-28 | Nec Corp | Baud rate setting system |
US4404651A (en) | 1981-03-09 | 1983-09-13 | Allen-Bradley Company | Programmable controller for using coded I/O data technique |
JPS63206852A (ja) | 1987-02-24 | 1988-08-26 | Hitachi Maxell Ltd | シングルチツプlsi |
US5259000A (en) | 1987-08-26 | 1993-11-02 | Hitachi, Ltd. | Modulator-demodulator apparatus and system |
US5053990A (en) | 1988-02-17 | 1991-10-01 | Intel Corporation | Program/erase selection for flash memory |
US5040111A (en) | 1988-04-11 | 1991-08-13 | At&T Bell Laboratories | Personal computer based non-interactive monitoring of communication links |
US5195130A (en) * | 1988-05-05 | 1993-03-16 | Transaction Technology, Inc. | Computer and telephone apparatus with user friendly computer interface and enhanced integrity features |
JPH0216846A (ja) | 1988-07-05 | 1990-01-19 | Omron Tateisi Electron Co | ボーレート設定方法 |
KR930003282Y1 (ko) * | 1989-10-13 | 1993-06-07 | 대우전자 주식회사 | 물탱크의 수위 지시장치 |
JPH03147431A (ja) | 1989-11-02 | 1991-06-24 | Toshiba Corp | 選択呼出受信機およびそのメッセージ消去方法 |
JPH03229955A (ja) | 1990-02-01 | 1991-10-11 | Hitachi Ltd | マイクロコンピュータ制御装置 |
JPH04114289A (ja) * | 1990-09-04 | 1992-04-15 | Mitsubishi Electric Corp | マイクロコンピュータ集積回路装置のデータ書換え回路 |
JPH04145566A (ja) | 1990-10-05 | 1992-05-19 | Nec Corp | シリアル転送回路 |
GB2251324B (en) * | 1990-12-31 | 1995-05-10 | Intel Corp | File structure for a non-volatile semiconductor memory |
US5551033A (en) | 1991-05-17 | 1996-08-27 | Zenith Data Systems Corporation | Apparatus for maintaining one interrupt mask register in conformity with another in a manner invisible to an executing program |
US5245572A (en) * | 1991-07-30 | 1993-09-14 | Intel Corporation | Floating gate nonvolatile memory with reading while writing capability |
US5687345A (en) | 1992-03-17 | 1997-11-11 | Hitachi, Ltd. | Microcomputer having CPU and built-in flash memory that is rewritable under control of the CPU analyzing a command supplied from an external device |
TW231343B (ja) | 1992-03-17 | 1994-10-01 | Hitachi Seisakusyo Kk | |
US5375222A (en) | 1992-03-31 | 1994-12-20 | Intel Corporation | Flash memory card with a ready/busy mask register |
TW234228B (ja) | 1992-05-28 | 1994-11-11 | Motorola Inc | |
US5339279A (en) | 1993-05-07 | 1994-08-16 | Motorola, Inc. | Block erasable flash EEPROM apparatus and method thereof |
US5537654A (en) * | 1993-05-20 | 1996-07-16 | At&T Corp. | System for PCMCIA peripheral to execute instructions from shared memory where the system reset signal causes switching between modes of operation by alerting the starting address |
JP3229955B2 (ja) | 1993-09-27 | 2001-11-19 | 経済産業省産業技術総合研究所長 | 油膜厚さ測定装置 |
US5561632A (en) * | 1994-01-26 | 1996-10-01 | Sony Corporation | Nonvolatile semiconductor flash memory |
-
1993
- 1993-06-25 JP JP5154796A patent/JPH0728772A/ja active Pending
-
1994
- 1994-06-18 KR KR1019940013827A patent/KR100334173B1/ko not_active IP Right Cessation
-
1999
- 1999-12-15 US US09/461,400 patent/US6202123B1/en not_active Expired - Lifetime
-
2000
- 2000-01-10 US US09/480,155 patent/US6434659B1/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6378034B1 (en) | 1998-10-09 | 2002-04-23 | Nec Corporation | Microcomputer with flash EEPROM having automatic communication mode determining function |
JP2002297563A (ja) * | 2001-03-30 | 2002-10-11 | Hitachi Ltd | マイクロコンピュータ及びデータ処理装置 |
JP2011028844A (ja) * | 2002-10-02 | 2011-02-10 | Mitsubishi Electric Corp | 電気機器、romライタ及び不揮発性メモリへの書込み方法 |
JP2010170579A (ja) * | 2010-04-19 | 2010-08-05 | Renesas Technology Corp | データ処理装置 |
Also Published As
Publication number | Publication date |
---|---|
KR950001492A (ko) | 1995-01-03 |
US6434659B1 (en) | 2002-08-13 |
US6202123B1 (en) | 2001-03-13 |
KR100334173B1 (ko) | 2002-10-11 |
US20020087781A1 (en) | 2002-07-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0728772A (ja) | マイクロコンピュータ | |
KR101507194B1 (ko) | 직렬 인터페이스 nand | |
JP2724046B2 (ja) | Icメモリカードシステム | |
US5495593A (en) | Microcontroller device having remotely programmable EPROM and method for programming | |
US4535455A (en) | Correction and monitoring of transient errors in a memory system | |
US11016917B2 (en) | Data storage system and method for multiple communication protocols and direct memory access | |
JPH02235156A (ja) | 情報処理装置 | |
WO2006059772A2 (en) | Memory system, memory system controller, and a data processing method in a host apparatus | |
CN107301068A (zh) | 一种单片机上的一对多无线程序升级***及方法 | |
US5802268A (en) | Digital processor with embedded eeprom memory | |
US5878257A (en) | Self-booting mechanism to allow dynamic system configuration and diagnostic | |
EP0370529A3 (en) | Microcomputer having eeprom | |
US6006304A (en) | Apparatus and method for calculating an erasure time for data stored in a flash memory | |
US6766408B2 (en) | Semiconductor integrated circuit and method for writing into non-volatile memory using a program received by external communication | |
US5430853A (en) | Update of control parameters of a direct memory access system without use of associated processor | |
US10732894B2 (en) | Method of writing in a non-volatile memory device and corresponding non-volatile memory device | |
JP2003337759A (ja) | フラッシュメモリ制御装置 | |
CN113778931A (zh) | 通过io模拟实现smi协议的方法、***、终端及存储介质 | |
JP4793798B2 (ja) | マイクロコンピュータ | |
US20070192645A1 (en) | Battery management system chip and data-accessing method of the same | |
US20080082704A1 (en) | Data processing apparatus for data transmission and reception and data transfer method for data transfer system including the data processing apparatus | |
JP2002024081A (ja) | 半導体集積回路装置 | |
JPH03130996A (ja) | Eepromの初期設定方式 | |
JP2002082819A (ja) | 半導体集積回路装置 | |
JP3650072B2 (ja) | データ記憶装置およびこれを用いたデータ伝送システム |