JP2017028165A - 表示装置および撮像装置 - Google Patents

表示装置および撮像装置 Download PDF

Info

Publication number
JP2017028165A
JP2017028165A JP2015147044A JP2015147044A JP2017028165A JP 2017028165 A JP2017028165 A JP 2017028165A JP 2015147044 A JP2015147044 A JP 2015147044A JP 2015147044 A JP2015147044 A JP 2015147044A JP 2017028165 A JP2017028165 A JP 2017028165A
Authority
JP
Japan
Prior art keywords
semiconductor layer
electrode
thin film
insulating film
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015147044A
Other languages
English (en)
Inventor
真央 勝原
Mao Katsuhara
真央 勝原
僚 佐々木
Ryo Sasaki
僚 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2015147044A priority Critical patent/JP2017028165A/ja
Priority to PCT/JP2016/070574 priority patent/WO2017018203A1/ja
Publication of JP2017028165A publication Critical patent/JP2017028165A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】ＴＦＴの特性変動を抑制して信頼性を向上させることが可能な表示装置および撮像装置を提供する。【解決手段】この表示装置は、複数の画素と、画素毎に設けられた薄膜トランジスタ１０とを備え、薄膜トランジスタ１０は、第１電極１２と、第１電極１２に絶縁膜１３を介して対向配置されると共に有機半導体を含む半導体層１４Ａと、半導体層１４Ａに電気的に接続された第２電極１５ａ、１５ｂと、半導体層１４Ａと離隔して配置されると共に、有機半導体から構成された光吸収層１４Ｂとを有することによって、入射光による閾値変動を抑制できる。【選択図】図１

Description

本開示は、例えば有機薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を備えた表示装置および撮像装置に関する。
表示装置のバックプレーンあるいは撮像装置のセンサーアレイなどに用いられるＴＦＴでは、トランジスタ特性を安定に保つことが重要である。特に、閾値電圧が変化すると、表示やセンシングといった機能に大きな影響を及ぼすことから、閾値電圧の変化を最小限にとどめることが求められる。一方で、高い柔軟性をもち、フレキシブルなデバイスへの応用が期待されるＴＦＴとして、有機半導体を用いたＴＦＴ（有機ＴＦＴ）の開発がなされている。有機ＴＦＴは、溶剤に可溶であり、塗布および印刷などの低コストのプロセスにより形成可能である。
ところが、有機ＴＦＴを表示装置のバックプレーン等に用いた場合、自発光素子から生じた光、バックライトからの照明光あるいは外光などが半導体層（活性層）に入射することがあり、これに起因して閾値電圧の変動が生じる。そこで、バックプレーン内に、メタルあるいはブラックレジストを利用して遮光層を形成する手法が提案されている（特許文献１）。
特開２００２−１０８２５０号公報
しかしながら、上記特許文献１の手法では、バックプレーンに入射した光が、バックプレーン内で反射され、この反射光が半導体層に到達することで、ＴＦＴの閾値を変動させてしまう。また、遮光層を形成するために、別途材料を要すると共に、プロセス工程数が増え、コストも増す。製造プロセスの追加やコスト増大を招くことなく、トランジスタ特性の変動を抑制して、信頼性を向上させることが可能な構造の実現が望まれている。
本開示はかかる問題点に鑑みてなされたもので、その目的は、ＴＦＴの特性変動を抑制して信頼性を向上させることが可能な表示装置および撮像装置を提供することにある。
本開示の第１の表示装置は、複数の画素と、画素毎に設けられた薄膜トランジスタとを備え、薄膜トランジスタは、第１電極と、第１電極に絶縁膜を介して対向配置されると共に有機半導体を含む半導体層と、半導体層に電気的に接続された第２電極と、半導体層と離隔して配置されると共に、有機半導体から構成された光吸収層とを有するものである。
本開示の第１の表示装置では、薄膜トランジスタの半導体層と離隔して、有機半導体から構成された光吸収層が配置されている。これにより、画素からの発光光、バックライトからの照明光あるいは外光などが薄膜トランジスタに入射した場合にも、この入射光は光吸収層によって吸収され、半導体層へ到達することが抑制される。
本開示の第２の表示装置は、複数の画素と、画素毎に設けられた薄膜トランジスタとを備え、薄膜トランジスタは、第１電極と、第１電極と対向配置されると共に有機半導体を含む半導体層と、第１電極と半導体層との間に形成された絶縁膜と、半導体層に電気的に接続された第２電極とを有し、絶縁膜は、局所的に厚みの小さな薄膜部分を含むものである。
本開示の第２の表示装置では、薄膜トランジスタの半導体層と第１電極との間に形成された絶縁膜が、局所的に厚みの小さな薄膜部分を含む。これにより、画素からの発光光、バックライトからの照明光あるいは外光などが薄膜トランジスタに入射した場合にも、この入射光が絶縁膜を導波路として半導体層へ到達することが抑制される。
本開示の第１の撮像装置は、複数の画素と、画素毎に設けられた薄膜トランジスタとを備え、薄膜トランジスタは、第１電極と、第１電極に絶縁膜を介して対向配置されると共に有機半導体を含む半導体層と、半導体層に電気的に接続された第２電極と、半導体層と離隔して配置されると共に、有機半導体から構成された光吸収層とを有するものである。
本開示の第１の撮像装置では、薄膜トランジスタの半導体層と離隔して、有機半導体から構成された光吸収層が配置されている。これにより、受光光の一部などが薄膜トランジスタに入射した場合にも、この入射光は光吸収層によって吸収され、半導体層へ到達することが抑制される。
本開示の第２の撮像装置は、複数の画素と、画素毎に設けられた薄膜トランジスタとを備え、薄膜トランジスタは、第１電極と、第１電極と対向配置されると共に有機半導体を含む半導体層と、第１電極と半導体層との間に形成された絶縁膜と、半導体層に電気的に接続された第２電極とを有し、絶縁膜は、局所的に厚みの小さな薄膜部分を含むものである。
本開示の第２の撮像装置では、薄膜トランジスタの半導体層と第１電極との間に形成された絶縁膜が、局所的に厚みの小さな薄膜部分を含む。これにより、受光光の一部などが薄膜トランジスタに入射した場合にも、この入射光が絶縁膜を導波路として半導体層へ到達することが抑制される。
本開示の第１の表示装置では、薄膜トランジスタの半導体層と離隔して、有機半導体から構成された光吸収層を配置したことにより、薄膜トランジスタに光が入射した場合にも、この入射光の半導体層への到達を抑制することができる。有機半導体を含む半導体層では、光入射によって閾値変動などを生じ得るが、上記のような光吸収層が配置されることで、入射光による閾値変動を抑制することができる。よって、ＴＦＴの特性変動を抑制して信頼性を向上させることが可能となる。
本開示の第２の表示装置では、薄膜トランジスタの半導体層と第１電極との間に形成された絶縁膜が、局所的に厚みの小さな薄膜部分を含むことにより、薄膜トランジスタに光が入射した場合にも、この入射光の半導体層への到達を抑制することができる。有機半導体を含む半導体層では、光入射によって閾値変動などを生じ得るが、絶縁膜が上記のような薄膜部分を含むことにより、入射光による閾値変動を抑制することができる。よって、ＴＦＴの特性変動を抑制して信頼性を向上させることが可能となる。
本開示の第１の撮像装置では、薄膜トランジスタの半導体層と離隔して、有機半導体から構成された光吸収層を配置したことにより、薄膜トランジスタに光が入射した場合にも、この入射光の半導体層への到達を抑制することができる。有機半導体を含む半導体層では、光入射によって閾値変動などを生じ得るが、上記のような光吸収層が配置されることで、入射光による閾値変動を抑制することができる。よって、ＴＦＴの特性変動を抑制して信頼性を向上させることが可能となる。
本開示の第２の撮像装置では、薄膜トランジスタの半導体層と第１電極との間に形成された絶縁膜が、局所的に厚みの小さな薄膜部分を含むことにより、薄膜トランジスタに光が入射した場合にも、この入射光の半導体層への到達を抑制することができる。有機半導体を含む半導体層では、光入射によって閾値変動などを生じ得るが、絶縁膜が上記のような薄膜部分を含むことにより、入射光による閾値変動を抑制することができる。よって、ＴＦＴの特性変動を抑制して信頼性を向上させることが可能となる。
尚、上記内容は本開示の一例である。本開示の効果は、上述したものに限らず、他の異なる効果であってもよいし、更に他の効果を含んでいてもよい。
本開示の第１の実施の形態に係る素子基板の要部構成を表す断面図である。 図１に示した素子基板の要部構成を表す平面図である。 図１に示した素子基板の製造方法を説明するための断面図である。 図３Ａに続く工程を表す断面図である。 図３Ｂに続く工程を表す断面図である。 図３Ｃに続く工程を表す断面図である。 図３Ｄに続く工程を表す断面図である。 図３Ｅに続く工程を表す断面図である。 図３Ｆに続く工程を表す断面図である。 図２Ｅに続く工程を表す断面図である。 比較例に係る素子基板の要部構成と光入射について表す断面模式図である。 図１に示した素子基板の要部構成と光入射について表す断面模式図である。 本開示の第２の実施の形態に係る素子基板の要部構成を表す断面図である。 図７に示した素子基板の製造方法を説明するための断面図である。 図８Ａに続く工程を表す断面図である。 図８Ｂに続く工程を表す断面図である。 図８Ｃに続く工程を表す断面図である。 図８Ｄに続く工程を表す断面図である。 図９Ａに続く工程を表す断面図である。 変形例１に係る素子基板の要部構成を表す断面図である。 変形例２−１に係る素子基板の要部構成を表す断面図である。 変形例２−２に係る素子基板の要部構成を表す断面図である。 変形例２−３に係る素子基板の要部構成を表す断面図である。 変形例２−４に係る素子基板の要部構成を表す断面図である。 変形例２−５に係る素子基板の要部構成を表す断面図である。 変形例２−６に係る素子基板の要部構成を表す断面図である。 変形例３−１に係る素子基板の要部構成を表す断面図である。 変形例３−２に係る素子基板の要部構成を表す断面図である。 変形例３−３に係る素子基板の要部構成を表す断面図である。 上記実施の形態等の素子基板を用いた表示装置の全体構成を表す機能ブロック図である。 上記実施の形態等の素子基板を用いた撮像装置の全体構成を表す機能ブロック図である。
以下、本開示における実施形態について図面を参照して詳細に説明する。尚、説明は以下の順序で行う。
１．第１の実施の形態（有機ＴＦＴの半導体層と離隔して、有機半導体からなる光吸収層を設けた素子基板の例）
２．第２の実施の形態（有機ＴＦＴのゲート絶縁膜に、薄膜部分を設けた素子基板の例）
３．変形例１（光吸収層と薄膜部分との両方をもつ素子基板の例）
４．変形例２−１〜２−６（保護膜の他の例および保護膜を形成しない場合の例）
５．変形例３−１〜３−３（有機ＴＦＴの他の素子構造例）
６．適用例（素子基板を備えた表示装置および撮像装置の例）
＜第１の実施の形態＞
［構成］
図１は、本開示の第１の実施の形態に係る素子基板（素子基板１Ａ）の概略構成を表す断面図である。素子基板１Ａは、例えば表示駆動用のバックプレーンあるいは撮像装置のセンサーアレイ等に用いられる回路基板である。表示装置および撮像装置の全体構成については後述する。この素子基板１Ａでは、例えば複数のＴＦＴ１０および配線層等の回路要素が多層にわたって形成され、集積化されている。図１では、素子基板１Ａの一部である１つのＴＦＴ１０とその近傍の領域のみを示している。
ＴＦＴ１０は、例えばいわゆるボトムゲート型およびトップコンタクト構造を有する有機ＴＦＴである。ＴＦＴ１０は、基板１１上の選択的な領域に第１電極（ゲート電極）１２を有しており、この第１電極１２上には、第１絶縁膜（ゲート絶縁膜）１３を挟んで半導体層１４Ａが設けられている。半導体層１４Ａは、第１絶縁膜１３上において、第１電極１２と対向する選択的な領域にパターン形成されている。この半導体層１４Ａ上には、一対の第２電極（ソース電極およびドレイン電極）１５ａ，１５ｂが半導体層１４Ａと電気的に接続されて配設されている。
基板１１は、例えばポリイミド（ＰＩ），ポリエチレンテレフタレート（ＰＥＴ），ポリエーテルサルフォン（ＰＥＳ），ポリエチレンナフタレート（ＰＥＮ），ポリカーボネート（ＰＣ），液晶ポリマーなどのフレキシブルなプラスチックシートからなる。あるいは、基板１１には、表面に絶縁処理が施されたステンレス（ＳＵＳ），アルミニウム（Ａｌ），銅（Ｃｕ）等のフレキシブルな金属シートが用いられてもよい。但し、基板１１は、このようなフレキシブル性を発揮し得るものの他にも、ガラス基板等のリジット性を有するものであってもよい。
第１電極１２は、ＴＦＴ１０に印加されるゲート電圧（Ｖｇ）によって半導体層１４Ａ中のキャリア密度を制御すると共に、電位を供給する配線としての機能を有するものである。この第１電極１２は、例えばアルミニウム（Ａｌ），チタン（Ｔｉ），白金（Ｐｔ），金（Ａｕ），パラジウム（Ｐｄ），クロム（Ｃｒ），ニッケル（Ｎｉ），モリブデン（Ｍｏ），ニオブ（Ｎｂ），ネオジム（Ｎｄ），ルビジウム（Ｒｂ），ロジウム（Ｒｈ），銀（Ａｇ），タンタル（Ｔａ），タングステン（Ｗ），銅、インジウム（Ｉｎ）および錫（Ｓｎ）のうちの１種からなる単層膜、もしくはこれらのうちの２種以上からなる積層膜から構成されている。一例としては、第１電極１２は、アルミニウム（膜厚５０ｎｍ）とモリブデン（膜厚３０ｎｍ）との積層膜から構成されている。
第１絶縁膜１３は、有機絶縁膜または無機絶縁膜を含んで構成されている。有機絶縁膜としては、例えばポリビニルフェノール（ＰＶＰ），ジアリルフタレート，ポリイミド，ポリメタクリル酸メチル，ポリビニルアルコール（ＰＶＡ），ポリエステル，ポリエチレン，ポリカーボネート，ポリアミド，ポリアミドイミド，ポリエーテルイミド，ポリシロキサン，ポリメタクリルアミド，ポリウレタン，ポリブタジエン，ポリスチレン，ポリ塩化ビニル，ニトリルゴム，アクリルゴム，ブチルゴム，シリコーン樹脂，エポキシ樹脂，フェノール樹脂，メラミン樹脂，ウレア樹脂，ノボラック樹脂，フッ素系樹脂などのうちの１種よりなる単層膜、またはそれらのうちの２種以上よりなる混合膜もしくは積層膜である。
無機絶縁膜としては、例えばＳｉＮx（窒化シリコン）、ＳｉＯx（酸化シリコン）あるいはＳｉＯxＮy（酸窒化シリコン）が挙げられる。あるいは、アルミニウム（Ａｌ）、ジルコニウム、ハフニウム（Ｚｒ）およびチタン（Ｔｉ）等の、酸化物またはシリケイト化合物などが用いられてもよい。これらの絶縁膜の形成方法としては化学的気相成長法やスパッタリング法等の真空プロセスを用いることができるが、ゾルゲル法等を用いた塗布形成も可能である。
この第１絶縁膜１３の厚みは、特に限定されないが、例えば２００ｎｍ以上１０００ｎｍ以下である。
半導体層１４Ａは、ゲート電圧の印加によりチャネルを形成するものであり、例えば次のような有機半導体を含んで構成されている。有機半導体としては、例えば、ポリピロールおよびポリピロール置換体、ポリチオフェンおよびポリチオフェン置換体、ポリイソチアナフテンなどのイソチアナフテン類、ポリチェニレンビニレンなどのチェニレンビニレン類、ポリ（ｐ−フェニレンビニレン）などのポリ（ｐ−フェニレンビニレン）類、ポリアニリンおよびポリアニリン置換体、ポリアセチレン類、ポリジアセチレン類、ポリアズレン類、ポリピレン類、ポリカルバゾール類、ポリセレノフェン類、ポリフラン類、ポリ（ｐ−フェニレン）類、ポリインドール類、ポリピリダジン類、ポリビニルカルバゾール，ポリフエニレンスルフィド，ポリビニレンスルフィドなどのポリマーおよび多環縮合体、上述した材料中のポリマーと同じ繰返し単位を有するオリゴマー類、ナフタセン，ペンタセン，ヘキサセン，ヘプタセン，ジベンゾペンタセン，テトラベンゾペンタセン，ピレン，ジベンゾピレン，クリセン，ペリレン，コロネン，テリレン，オバレン，クオテリレンおよびサーカムアントラセンなどのアセン類、およびアセン類の誘導体などが挙げられる。アセン類の誘導体としては、例えば、アセン類の炭素の一部をＮ，Ｓ，Ｏなどの原子またはカルボニル基などの官能基に置換したもの（トリフェノジオキサジン、トリフェノジチアジン、ヘキサセン−６，１５−キノン，ペリキサンテノキサンテンなど）、またはアセン類の水素を他の官能基で置換したものが挙げられる。
また、この他にも、ジナフトチエノチオフェンに代表されるチオフェン／セレノフェン環とベンゼン環の縮合多環系化合物とその誘導体、金属フタロシアニン類、テトラチアフルバレンとその誘導体、テトラチアペンタレンとのその誘導体、ナフタレンテトラカルボン酸ジイミド類およびアントラセンテトラカルボン酸ジイミド類などの縮合環テトラカルボン酸ジイミド類、Ｃ６０，Ｃ７０，Ｃ７６，Ｃ７８，Ｃ８４等フラーレン類とその誘導体、ＳＷＮＴなどのカーボンナノチューブ、メロシアニン色素類およびヘミシアニン色素類などの色素とこれらの誘導体等が挙げられる。ナフタレンテトラカルボン酸ジイミド類としては、例えば、ナフタレン１，４，５，８−テトラカルボン酸ジイミド、Ｎ，Ｎ' −ビス（４−トリフルオロメチルベンジル）ナフタレン１，４，５，８−テトラカルボン酸ジイミド、Ｎ，Ｎ' −ビス（１Ｈ，１Ｈ−ペルフルオロオクチル）、Ｎ，Ｎ' −ビス（１Ｈ，１Ｈ−ペルフルオロブチル）およびＮ，Ｎ' −ジオクチルナフタレン１，４，５，８−テトラカルボン酸ジイミド誘導体、またはナフタレン２，３，６，７テトラカルボン酸ジイミドなどが挙げられる。アントラセンテトラカルボン酸ジイミド類としては、例えば、アントラセン２，３，６，７−テトラカルボン酸ジイミドなどが挙げられる。
第２電極１５ａ，１５ｂは、ソース電極またはドレイン電極として機能するものである。これらの第２電極１５ａ，１５ｂの構成材料としては、上記第１電極１２において列挙したものと同様のものが挙げられる。これらの第２電極１５ａ，１５ｂはそれぞれ、半導体層１４Ａに電気的に接続されると共に、半導体層１４Ａ上において互いに電気的に分離した状態で（離隔して）配設されている。
ＴＦＴ１０では、半導体層１４Ａ上に保護膜１６が設けられている。この保護膜１６は、半導体層１４Ａの上面のうち第２電極１５ａ，１５ｂから露出した部分と、後述の光吸収層１４Ｂとを覆うように形成されている。
このＴＦＴ１０の上には、層間絶縁膜として第２絶縁膜１７が形成されている。第２絶縁膜１７上には、第２電極１５ａに電気的に接続された第３電極１８が形成されている。第３電極１８は、例えば素子基板１Ａが表示駆動用のバックプレーンとして用いられる場合には、例えば画素毎に設けられる画素電極として機能するものである。第３電極１８の構成材料としては、上記第１電極１２において列挙したものと同様のものが挙げられる。第２絶縁膜１７としては、上記第１絶縁膜１３において列挙したものと同様の材料を用いることができる。
本実施の形態では、上記のようなＴＦＴ１０において、半導体層１４Ａと離隔して、有機半導体から構成された光吸収層１４Ｂが形成されている。光吸収層１４Ｂは、例えば、半導体層１４Ａの構成材料として例示した上記有機半導体のいずれかの材料から構成されている。但し、光吸収層１４Ｂは、図１に示したように、望ましくは、半導体層１４Ａと同一材料から構成されると共に、半導体層１４Ａと同一層内に形成されている。また、半導体層１４Ａと光吸収層１４Ｂとの厚みも略同一となる。後述する製造プロセスにおいて、半導体層１４Ａおよび光吸収層１４Ｂの成膜およびパターニングを一括して行うことができ、工程数の増大や材料追加によるコスト増大等を抑制することができる。
この光吸収層１４Ｂは、半導体層１４Ａと同層において、第２電極１５ａ，１５ｂと非重畳の領域に形成されている。換言すると、光吸収層１４Ｂは、第２電極１５ａ，１５ｂの直下の領域には形成されていない。図２に、ＴＦＴ１０と、光吸収層１４Ｂとの平面構成について模式的に示す。このように、ＴＦＴ１０では、第２電極１５ｂが、例えば信号線などの配線に電気的に接続され、第２電極１５ａが第３電極１８（図２には図示せず）に電気的に接続されている。このような構成において、光吸収層１４Ｂは、平面視的に、第２電極１５ａ，１５ｂの非形成領域を覆うように形成されている。
［製造方法］
図３Ａ〜図４Ｂは、素子基板１Ａ（ＴＦＴ１０）の製造方法を説明するための断面図である。素子基板１Ａは、例えば次のようにして製造することができる。
まず、図３Ａに示したように、基板１１上の選択的な領域に第１電極１２を形成する。具体的には、まず、基板１１上の全面に、上述した導電膜材料（例えば厚み５０ｎｍのアルミニウムと厚み３０ｎｍのモリブデンとの積層膜）を、例えばスパッタ法により成膜する。この後、例えばフォトリソグラフィ法を用いたウェットエッチングにより、所定の形状にパターニングする。
続いて、図３Ｂに示したように、基板１１上に第１絶縁膜１３を形成する。具体的には、基板１１上の全面にわたって、例えばスピンコート法により、上述した材料（例えばシリコーン樹脂）を成膜した後、加熱して硬化させる。尚、第１絶縁膜１３（有機絶縁膜）の成膜手法としては、スピンコート法の他にも、例えば、エアドクタコーター法、ブレードコーター法、ロッドコーター法、ナイフコーター法、スクイズコーター法、リバースロールコーター法、トランスファーロールコーター法、グラビアコーター法、キスコーター法、キャストコーター法、スプレーコーター法、スリットオリフィスコーター法、カレンダーコーター法、浸漬法等の塗布法が挙げられる。あるいは、第１絶縁膜１３として無機絶縁膜を形成する場合には、例えば化学的気相成長法や蒸着重合法等の真空プロセスが用いられるのが一般的ではあるが、ゾルゲル法などの塗布法が用いられても構わない。
次いで、第１絶縁膜１３上に半導体層１４Ａおよび光吸収層１４Ｂを、例えば無機レジスト膜（無機レジスト膜２１０）を用いてパターン形成する。具体的には、まず、図３Ｃに示したように、基板１１の全面にわたって、上述したような有機半導体、例えば膜厚２０ｎｍのＤＮＴＴ（dinaphtho[2,3-b:2',3'-f]thieno[3,2-b]thiophene：ジナフトチエノチオフェン）を、例えば真空蒸着法により成膜する。続いて、半導体層１４上に、金属材料からなる無機レジスト膜２１０をパターン形成する。無機レジスト膜２１０は、半導体層１４Ａと光吸収層１４Ｂとの形成領域に形成する。この後、例えばフォトリソグラフィ法を用いたエッチングにより、半導体層１４をパターニングすることにより、半導体層１４Ａおよび光吸収層１４Ｂを一括形成する。換言すると、ゲート電極１２に対向する領域だけでなく、第２電極１５ａ，１５ｂの非形成領域にも半導体層１４を残存させる。このように、無機レジスト膜を用いたパターニングを行うことで、低コストで、微細なパターニングが可能となる。
半導体層１４Ａおよび光吸収層１４Ｂを形成した後、図３Ｄに示したように、無機レジスト膜２１０を除去する。但し、無機レジスト膜２１０は、除去せずに残してもよい。無機レジスト膜２１０をチャネルとなる半導体層１４Ａ以外の部分にも形成することにより、無機レジスト膜２１０を遮光膜として機能させることができる。半導体層１４Ａのパターニングと同時に、無機レジスト膜２１０による遮光層を形成することが可能である。
続いて、図３Ｅに示したように、第２電極１５ａ，１５ｂを形成する。具体的には、まず、基板１１上の全面にわたって、上述した導電膜材料（例えば、第１電極１２と同一材料）を、例えばスパッタ法により成膜した後、例えばフォトリソグラフィ法を用いたウェットエッチングにより、所定の形状にパターニングする。
続いて、図３Ｆに示したように、上述した材料等からなる保護膜１６をパターン形成する。この際、保護膜１６を、半導体層１４Ａだけでなく、光吸収層１４Ｂをも覆うように形成する。このようにして、ＴＦＴ１０を形成することができる。
次いで、図４Ａに示したように、形成したＴＦＴ１０上に第２絶縁膜１７を形成する。具体的には、基板１１上の全面にわたって、例えばスピンコート法により、上述したような絶縁材料を成膜した後、加熱して硬化させる。この後、例えばフォトリソグラフィ法を用いたエッチングにより、第２絶縁膜１７をパターニングする。この際、第２絶縁膜１７のうちの第２電極１５ａに対向する部分に貫通孔１７ａを形成する。
最後に、図４Ｂに示したように、第３電極１８を、貫通孔１７ａを埋め込みようにパターン形成する。これにより、図１に示した素子基板１Ａを完成する。
［効果］
本実施の形態の素子基板１Ａでは、例えばＴＦＴ１０において、第１電極１２に所定の電位が供給されると、半導体層１４Ａに電界が生じ（チャネルが形成され）、第２電極１５ａ，１５ｂ間が導通する。例えば、素子基板１Ａが表示駆動用のバックプレーンを成す場合には、例えば第２電極１５ｂに印加された信号電圧等が、第３電極１８に供給され、表示駆動がなされる。
本実施の形態の素子基板１Ａでは、半導体層１４Ａに有機半導体が用いられている。このような有機半導体を用いたＴＦＴ１０では、外部から光（可視光）が入射すると、トランジスタ特性が変動することがある。詳細には、有機半導体は、可視光に対する吸収を持ち、光照射によって励起されたキャリア（フォトキャリア）が発生して閾値電圧を変化させる。
例えば、このような素子基板１Ａを表示装置のバックプレーンとして用いた場合、次のような光が入射することがある。即ち、第３電極１８上に、有機電界発光素子などの自発光素子を備える場合には、そのような自発光素子からの発光光がＴＦＴ１０に入射する。あるいは、第３電極１８上に液晶表示素子などの表示素子を備える場合には、バックライトからの照明光がＴＦＴ１０に入射する。また、第３電極１８上に電気泳動表示素子などを備える場合には、外光（太陽光や照明光など）がＴＦＴ１０に入射することがある。更には、素子基板１Ａが、撮像装置のセンサーアレイに用いられた場合には、受光光の一部がＴＦＴ１０に入射する。
図５に、本実施の形態の比較例に係るＴＦＴ（ＴＦＴ１００）の要部の断面構成について示す。比較例に係るＴＦＴ１００では、基板１０１上に、第１電極１０２、第１絶縁膜１０３、半導体層１０４および第２電極１０５ａ，１０５ｂがこの順に設けられている。このようなＴＦＴ１００では、例えば第２電極１０５ａ，１０５ｂの非形成領域を通じて、外部から光Ｌが入射し、半導体層１０４へ到達し、上述したような特性変動を引き起してしまう。
これに対し、本実施の形態の素子基板１Ａでは、ＴＦＴ１０の半導体層１４Ａと離隔して、有機半導体よりなる光吸収層１４Ｂが設けられている。これにより、外部から光ＬがＴＦＴ１０に入射した場合にも、この光Ｌは光吸収層１４Ｂによって吸収され、半導体層１４Ａへ到達することが抑制される（半導体層１４Ａへ到達する光量が低減する）。
一方で、半導体層１４Ａが基板１１の全面に存在すると、電極間のリークが生じ、正常な回路の駆動が困難となる。また、有機半導体膜は、他の層（電極層や絶縁層）と密着性が低く、特に微細な金属配線の直下に存在すると機械的な信頼性が低下してしまう。光吸収層１４Ｂが、半導体層１４Ａと離隔して、かつ第２電極１５ａ，１５ｂと非重畳の領域に形成されていることにより、そのような電極間のリークの発生や機械的な信頼性の低下を抑制することができる。
また、光吸収層１４Ｂが、第２電極１５ａ，１５ｂの非形成領域を覆うように形成されることで、上記のようなリークの発生や機械的な信頼性の低下を抑制しつつ、半導体層１４Ａへの到達光量をより効果的に低減することができる。
加えて、光吸収層１４Ｂが、半導体層１４Ａと同一材料から構成されると共に、同一層に形成されることにより、製造プロセスにおいて、光吸収層１４Ｂと半導体層１４Ａとを同一の成膜工程およびパターニング工程を経て形成可能である（一括して形成可能である）。また、遮光のために新たな材料を用意する必要もない。つまり、工程数およびコストの増大を招くことなく、光吸収層１４Ｂを形成し、ＴＦＴ１０の特性変動を抑制することが可能である。
以上説明したように、本実施の形態では、ＴＦＴ１０において、半導体層１４Ａと離隔して、有機半導体から構成された光吸収層１４Ｂを配置したことにより、ＴＦＴ１０に光が入射した場合にも、この入射光の半導体層１４Ａへの到達を抑制することができる。有機半導体を含む半導体層１４Ａでは、光入射によって閾値変動などを生じ得るが、光吸収層１４Ｂが配置されることで、入射光による閾値変動を抑制することができる。よって、ＴＦＴ１０の特性変動を抑制して信頼性を向上させることが可能となる。
次に、上記実施の形態の他の実施の形態および変形例について説明する。尚、以下では、上記実施の形態と同様の構成要素については同一の符号を付し、適宜その説明を省略する。
＜第２の実施の形態＞
［構成］
図７は、本開示の第２の実施の形態に係る素子基板（素子基板１Ｂ）の概略構成を表す断面図である。素子基板１Ｂは、上記第１の実施の形態の素子基板１Ａと同様、例えば表示駆動用のバックプレーンまたは撮像装置のセンサーアレイ等に用いられる回路基板であり、例えば複数のＴＦＴおよび配線層等の回路要素が多層にわたって形成され、集積化されている。図７では、素子基板１Ｂの一部である１つのＴＦＴ１０とその近傍の領域のみを示している。
ＴＦＴ１０は、上記第１の実施の形態でも述べたように、例えばいわゆるボトムゲート型およびトップコンタクト構造を有する有機ＴＦＴであり、基板１１上に、第１電極１２、第１絶縁膜（第１絶縁膜１３Ａ）を挟んで半導体層１４Ａを有している。半導体層１４Ａ上には、一対の第２電極１５ａ，１５ｂが半導体層１４Ａと電気的に接続されて配設されている。また、半導体層１４Ａ上には、保護膜１６が形成されている。但し、本実施の形態では、保護膜１６が、少なくとも、半導体層１４Ａのうちの第２電極１５ａ，１５ｂから露出した領域を覆っていればよい。このＴＦＴ１０の上には、第２絶縁膜１７が形成され、第２絶縁膜１７上には、第２電極１５ａに電気的に接続された第３電極１８が形成されている。
本実施の形態では、上記第１の実施の形態と異なり、第１絶縁膜１３Ａが局所的に厚みの小さな薄膜部分１３Ａ１を含んでいる。第１絶縁膜１３Ａは、第１電極１２と半導体層１４Ａとの間に設けられると共に、複数の画素に共通して形成されるか、または画素毎に分離されて形成されている。この第１絶縁膜１３Ａは、上記第１の実施の形態の第１絶縁膜１３の構成材料として列挙した有機絶縁膜または無機絶縁膜と同様の材料から構成されている。
薄膜部分１３Ａ１は、例えば画素内において、１つのＴＦＴ１０に対して少なくとも１箇所に設けられている。具体的には、薄膜部分１３Ａ１は、半導体層１４Ａと非重畳で、かつ半導体層１４Ａに隣接して（平面視的に隣接して）設けられている。望ましくは、本実施の形態のように、薄膜部分１３Ａ１は、半導体層１４Ａを挟んで両側に設けられている。平面視では、薄膜部分１３Ａ１は、半導体層１４Ａを囲んで（半導体層１４Ａの外周に沿って）設けられている。また、薄膜部分１３Ａ１とその他の部分（半導体層１４Ａに対向する部分）との境界付近には、図示したように階段状の段差が形成されていることが望ましい。但し、その境界付近では、なだらかに厚みが変化してもよいし、順テーパ形状あるいは逆テーパ形状を有していても構わない。
この薄膜部分１３Ａ１の厚みｔ２は、例えば５０ｎｍ以上９００ｎｍ以下である。また、薄膜部分１３Ａ１の幅ｄは、例えば２μｍ以上５０μｍ以下である。また、厚みｔ１と厚みｔ２との差（ｔ１−ｔ２）は、例えば２００ｎｍ以下であることが望ましい。第１絶縁膜１３上に形成する各層における平坦性を確保すると共に、電極パターンあるいは電気容量を均一に形成し易くなるためである。
［製造方法］
図８Ａ〜図９Ｂは、素子基板１Ｂの製造方法を説明するための図である。素子基板１Ｂは、例えば次のようにして製造することができる。
まず、図８Ａに示したように、上記第１の実施の形態と同様にして、基板１１上に第１電極１２および第１絶縁膜１３Ａを形成する。続いて、第１絶縁膜１３Ａ上に、上記第１の実施の形態と同様にして、半導体層１４を成膜した後、無機レジスト膜２１１ａ，２１１ｂをパターン形成する。このとき、無機レジスト膜２１１ａは、半導体層１４Ａの形成領域に形成され、無機レジスト膜２１１ｂは、半導体層１４Ａから間隔（幅ｄ相当の間隔）をおいて、形成される。
この後、図８Ｂに示したように、例えばフォトリソグラフィ法を用いたエッチングにより、半導体層１４をパターニングすることにより、半導体層１４Ａを形成する。尚、無機レジスト膜２１１ａの形成箇所に対応して、半導体層１４Ａが形成されると同時に、無機レジスト膜２１１ｂの形成箇所にも、半導体層１４が残存する。この際のエッチング条件を調整することにより、半導体層１４Ａの下に形成された第１絶縁膜１３Ａの表面側の一部をもエッチングする。これにより、第１絶縁膜１３Ａのうちの例えば半導体層１４Ａに隣接する領域に、薄膜部分１３Ａ１を形成することができる。
半導体層１４Ａおよび薄膜部分１３Ａ１を形成した後、無機レジスト膜２１１ａ，２１１ｂを除去する。但し、無機レジスト膜２１１ａ，２１１ｂは、除去せずに残してもよい。無機レジスト膜２１１ｂを残すことで、無機レジスト膜２１１ｂを遮光膜として機能させることができる。半導体層１４Ａのパターニングと同時に、無機レジスト膜２１１ｂによる遮光層を形成することが可能である。
続いて、図８Ｃに示したように、第２電極１５ａ，１５ｂを形成する。具体的には、まず、基板１１上の全面にわたって、上述した導電膜材料（例えば、第１電極１２と同一材料）を、例えばスパッタ法により成膜した後、例えばフォトリソグラフィ法を用いたウェットエッチングにより、所定の形状にパターニングする。
続いて、図８Ｄに示したように、上述した材料等からなる保護膜１６をパターン形成する。このようにして、ＴＦＴ１０を形成することができる。
次いで、図９Ａに示したように、上記第１の実施の形態と同様にして、ＴＦＴ１０上に第２絶縁膜１７を形成する。また、第２絶縁膜１７のうちの第２電極１５ａに対向する部分には、貫通孔１７ａを形成する。
最後に、図９Ｂに示したように、第３電極１８を、貫通孔１７ａを埋め込みようにパターン形成する。これにより、図７に示した素子基板１Ｂを完成する。
［効果］
本実施の形態の素子基板１Ｂでは、例えばＴＦＴ１０において、第１電極１２に所定の電位が供給されると、半導体層１４Ａに電界が生じ（チャネルが形成され）、第２電極１５ａ，１５ｂ間が導通する。例えば、素子基板１Ａが表示駆動用のバックプレーンを成す場合には、例えば第２電極１５ｂに印加された信号電圧等が、第３電極１８に供給され、表示駆動がなされる。
本実施の形態の素子基板１Ｂにおいても、上記第１の実施の形態と同様、半導体層１４Ａに有機半導体が用いられている。このような有機半導体を用いたＴＦＴ１０では、外部から光（可視光）が入射すると、閾値電圧などのトランジスタ特性が変動することがある。
ここで、本実施の形態の素子基板１Ｂでは、第１絶縁膜１３Ａに、局所的に厚みの小さな薄膜部分１３Ａ１が設けられている。これにより、外部から光がＴＦＴ１０に入射した場合にも、この光が第１絶縁膜１３Ａを導波路として半導体層１４Ａへ到達することが抑制される（半導体層１４Ａへ到達する光量が低減する）。
また、薄膜部分１３Ａ１が、半導体層１４Ａと非重畳で、かつ隣接して設けられることにより、製造プロセスにおいて、半導体層１４Ａのパターニング工程においてエッチング条件を調整することによって、薄膜部分１３Ａ１を形成可能である。また、遮光のために新たな材料を用意する必要もない。つまり、工程数およびコストの増大を招くことなく、薄膜部分１３Ａ１を形成し、ＴＦＴ１０の特性変動を抑制することが可能である。
加えて、薄膜部分１３Ａ１が、半導体層１４Ａを挟んで両側に（平面視では、半導体層１４の外周に沿って）設けられることで、半導体層１４Ａへの到達光量をより効果的に低減することができる。
以上説明したように、本実施の形態では、ＴＦＴ１０において、第１絶縁膜１３Ａが、局所的に厚みの小さな薄膜部分１３Ａ１を有することで、ＴＦＴ１０に光が入射した場合にも、この入射光の半導体層１４Ａへの到達を抑制することができる。有機半導体を含む半導体層１４Ａでは、光入射によって閾値変動などを生じ得るが、光吸収層１４Ａが配置されることで、入射光による閾値変動を抑制することができる。よって、ＴＦＴ１０の特性変動を抑制して信頼性を向上させることが可能となる。
＜変形例１＞
図１０は、変形例１に係る素子基板（素子基板１Ｃ）の要部構成を表したものである。本変形例の素子基板１Ｃでは、上記第１の実施の形態において説明した光吸収層１４Ｂと、上記第２の実施の形態において説明した薄膜部分１３Ａ１との両方が設けられている。
本変形例のように、半導体層１４Ａと離隔して、有機半導体から構成された光吸収層１４Ｂが設けられると共に、第１絶縁膜１３Ａが局所的に厚みの小さな薄膜部分１３Ａ１を有していてもよい。即ち、半導体層１４Ａと光吸収層１４Ｂとの間に、薄膜部分１３Ａ１が配置されている。このような場合であっても、上記第１および第２の実施の形態と同等またはそれ以上の効果を得ることができる。
＜変形例２−１〜２−６＞
図１１Ａおよび１１Ｂは、変形例２−１，２−２に係る素子基板の要部構成を表したものである。上記第１の実施の形態では、保護膜１６を半導体層１４Ａおよび光吸収層１４Ｂに対向する選択的な領域に形成したが、この保護膜１６の形成箇所は特に限定されない。例えば、図１１Ａに示したように、保護膜１６は、素子基板の全体を覆うように形成されていてもよい。また、図１１Ｂに示したように、保護膜１６が形成されていない構成であっても構わない。保護膜１６は、必要に応じて設けられていればよい。
図１２Ａおよび１２Ｂは、変形例２−３，２−４に係る素子基板の要部構成を表したものである。上記第２の実施の形態では、保護膜１６を半導体層１４Ａに対向する選択的な領域に形成したが、この保護膜１６の形成箇所は特に限定されない。例えば、図１２Ａに示したように、保護膜１６は、素子基板の全体を覆うように形成されていてもよい。また、図１２Ｂに示したように、保護膜１６が形成されていない構成であっても構わない。保護膜１６は、必要に応じて設けられていればよい。
図１３Ａおよび１３Ｂは、変形例２−５，２−６に係る素子基板の要部構成を表したものである。このように、上記変形例１において説明した素子基板の構成においても、保護膜１６の形成箇所は特に限定されない。例えば、図１３Ａに示したように、保護膜１６は、素子基板の全体を覆うように形成されていてもよい。また、図１３Ｂに示したように、保護膜１６が形成されていない構成であっても構わない。保護膜１６は、必要に応じて設けられていればよい。
＜変形例３−１〜３−３＞
図１４Ａ〜１４Ｃは、変形例３−１〜３−３に係る素子基板の要部構成を表したものである。上記実施の形態等では、ＴＦＴ１０の素子構造として、ボトムゲート型およびトップコンタクト構造のものを例示したが、本開示の薄膜トランジスタは、その他の素子構造のものにも適用可能である。例えば、ボトムゲート型およびボトムコンタクト構造をもつＴＦＴ１０Ａ（図１４Ａ）、トップゲート型およびトップコンタクト構造をもつＴＦＴ１０Ｂ（図１４Ｂ）、あるいはトップゲート型およびボトムコンタクト構造を持つＴＦＴ１０Ｃ（図１４Ｃ）にも適用可能である。
＜適用例＞
上記実施の形態等で説明した素子基板１Ａ（素子基板１Ｂ，１Ｃ等も同様）は、表示装置１に使用されるバックプレーンとして好適に用いられる。尚、表示装置１としては、例えば有機ＥＬ表示装置、ＬＥＤディスプレイ、液晶表示装置、電子ペーパーディスプレイ等が挙げられる。図１５に、表示装置１の機能ブロック構成例について模式的に示す。
この表示装置１は、基板１１上の表示領域Ｓに、複数の画素ＰＸＬを含む画素駆動回路１４０を有すると共に、表示領域Ｓの周辺には、映像表示用のドライバである信号線駆動回路１２０および走査線駆動回路１３０を有している。
画素駆動回路１４０は、例えばアクティブマトリクス方式により駆動される駆動回路である。この画素駆動回路１４０では、列方向に沿って信号線１２０Ａ、行方向に沿って走査線１３０Ａがそれぞれ複数配置されている。各信号線１２０Ａと各走査線１３０Ａとの交差部が、各画素ＰＸＬに対応している。各信号線１２０Ａは、信号線駆動回路１２０に接続され、この信号線駆動回路１２０から信号線１２０Ａを介して各画素ＰＸＬに画像信号が供給されるようになっている。各走査線１３０Ａは走査線駆動回路１３０に接続され、この走査線駆動回路１３０から走査線１３０Ａを介して各画素ＰＸＬに走査信号が順次供給されるようになっている。この画素ＰＸＬ内に、例えば、有機電界発光素子およびＬＥＤ（Light Emitting Diode：発光ダイオード）等の発光素子、または電気泳動表示素子および液晶表示素子等の表示素子と、上記実施の形態等のＴＦＴ１０とが配置されている。表示装置１では、素子基板１Ａ，１Ｂ，１Ｃ等を備えることにより、ＴＦＴの特性変動を抑制して、信頼性を向上させることが可能である。
あるいは、上記実施の形態等で説明した素子基板１Ａ（素子基板１Ｂ，１Ｃ等も同様）は、撮像装置２に使用されるセンサーアレイに好適に用いられる。尚、撮像装置２としては、例えばＣＭＯＳイメージセンサ等の固体撮像装置が挙げられる。図１６に、撮像装置２の機能ブロック構成例について模式的に示す。
この撮像装置２は、例えば、撮像エリアとして複数の画素Ｐを含む画素部２ａと、行走査部２３１、水平選択部２３３、列走査部２３４およびシステム制御部２３２を含む回路部２３０とを有している。
回路部２３０は、画素部２ａと同一の基板上に形成されていてもよいし、あるいは基板上に回路部２３０と画素部２ａとが積層されていてもよい。行走査部２３１は、シフトレジスタやアドレスデコーダ等によって構成され、画素部２ａの各画素Ｐを、例えば行単位で駆動する画素駆動部である。行走査部２３１によって選択走査された画素行の各画素Ｐから出力された信号は、垂直信号線Ｌsigの各々を通して水平選択部２３３に供給される。水平選択部２３３は、垂直信号線Ｌsigごとに設けられたアンプや水平選択スイッチ等によって構成されている。列走査部２３４は、シフトレジスタやアドレスデコーダ等によって構成され、水平選択部２３３の各水平選択スイッチを走査しつつ順番に駆動するものである。この列走査部２３４による選択走査により、垂直信号線Ｌsigの各々を通じて各画素の出力信号が順番に水平信号線２３５に出力され、水平信号線２３５を介して外部へ出力される。
システム制御部２３２は、外部から与えられるクロックや、動作モードを指令するデータなどを受け取り、また、撮像装置２の内部情報などのデータを出力するものである。システム制御部２３２はさらに、各種のタイミング信号を生成するタイミングジェネレータを有し、このタイミングジェネレータで生成された各種のタイミング信号を基に行走査部２３１、水平選択部２３３および列走査部２３４などの駆動制御を行う。
画素部２ａは、例えば行列状に２次元配置された複数の画素Ｐを有している。この画素Ｐには、例えば画素行ごとに画素駆動線Ｌread（行選択線およびリセット制御線など）が配置され、画素列ごとに垂直信号線Ｌsigが配置されている。画素駆動線Ｌreadは、画素からの信号読み出しのための駆動信号を供給するものである。画素駆動線Ｌreadの一端は、行走査部２３１の各行に対応した出力端に接続されている。画素部２ａに形成された各画素Ｐ内に、上記実施の形態等のＴＦＴ１０が配置されている。撮像装置２では、素子基板１Ａ，１Ｂ，１Ｃ等を備えることにより、ＴＦＴの特性変動を抑制して、信頼性を向上させることが可能である。
以上、実施の形態、変形例および適用例を挙げて説明したが、本開示内容はこれらの実施の形態等に限定されず、種々の変形が可能である。例えば、上記実施の形態等において説明した各層以外にも図示しない他の層や膜を備えていてもよい。
また、上記実施の形態等において説明した効果は一例であり、他の効果であってもよいし、更に他の効果を含んでいてもよい。
尚、本開示は、以下のような構成であってもよい。
（１）
複数の画素と、前記画素毎に設けられた薄膜トランジスタとを備え、
前記薄膜トランジスタは、
第１電極と、
前記第１電極に絶縁膜を介して対向配置されると共に有機半導体を含む半導体層と、
前記半導体層に電気的に接続された第２電極と、
前記半導体層と離隔して配置されると共に、有機半導体から構成された光吸収層と
を有する
表示装置。
（２）
前記光吸収層は、前記半導体層と同一材料から構成されている
上記（１）に記載の表示装置。
（３）
前記光吸収層は、前記半導体層と同一層に形成されている
上記（１）または（２）に記載の表示装置。
（４）
前記光吸収層は、前記第２電極と非重畳の領域に形成されている
上記（１）〜（３）のいずれか１つに記載の表示装置。
（５）
前記光吸収層は、前記画素内において、平面視的に前記第２電極の非形成領域を覆って形成されている
上記（４）に記載の表示装置。
（６）
前記絶縁膜は、局所的に厚みの小さな薄膜部分を有する
上記（１）〜（５）のいずれか１つに記載の表示装置。
（７）
前記薄膜部分は、前記半導体層と前記光吸収層との間に設けられている
上記（６）に記載の表示装置。
（８）
複数の画素と、前記画素毎に設けられた薄膜トランジスタとを備え、
前記薄膜トランジスタは、
第１電極と、
前記第１電極と対向配置されると共に有機半導体を含む半導体層と、
前記第１電極と前記半導体層との間に形成された絶縁膜と、
前記半導体層に電気的に接続された第２電極と
を有し、
前記絶縁膜は、局所的に厚みの小さな薄膜部分を含む
表示装置。
（９）
前記薄膜部分は、前記半導体層と非重畳で、かつ前記半導体層に平面視的に隣接して設けられている
上記（８）に記載の表示装置。
（１０）
前記薄膜部分は、前記半導体層の外周に沿って形成されている
上記（９）に記載の表示装置。
（１１）
複数の画素と、前記画素毎に設けられた薄膜トランジスタとを備え、
前記薄膜トランジスタは、
第１電極と、
前記第１電極に絶縁膜を介して対向配置されると共に有機半導体を含む半導体層と、
前記半導体層に電気的に接続された第２電極と、
前記半導体層と離隔して配置されると共に、有機半導体から構成された光吸収層と
を有する
撮像装置。
（１２）
複数の画素と、前記画素毎に設けられた薄膜トランジスタとを備え、
前記薄膜トランジスタは、
第１電極と、
前記第１電極と対向配置されると共に有機半導体を含む半導体層と、
前記第１電極と前記半導体層との間に形成された絶縁膜と、
前記半導体層に電気的に接続された第２電極と
を有し、
前記絶縁膜は、局所的に厚みの小さな薄膜部分を含む
撮像装置。
１Ａ，１Ｂ，１Ｃ…素子基板、１１…基板、１０，１０Ａ，１０Ｂ，１０Ｃ…ＴＦＴ、１２…第１電極、１３，１３Ａ…第１絶縁膜、１３Ａ１…薄膜部分、１４Ａ…半導体層、１４Ｂ…光吸収層、１５ａ，１５ｂ…第２電極、１６…保護膜、１７…第２絶縁膜、１７ａ…貫通孔、１８…第３電極、１…表示装置、２…撮像装置。

Claims (12)

  1. 複数の画素と、前記画素毎に設けられた薄膜トランジスタとを備え、
    前記薄膜トランジスタは、
    第１電極と、
    前記第１電極に絶縁膜を介して対向配置されると共に有機半導体を含む半導体層と、
    前記半導体層に電気的に接続された第２電極と、
    前記半導体層と離隔して配置されると共に、有機半導体から構成された光吸収層と
    を有する
    表示装置。
  2. 前記光吸収層は、前記半導体層と同一材料から構成されている
    請求項１に記載の表示装置。
  3. 前記光吸収層は、前記半導体層と同一層に形成されている
    請求項１に記載の表示装置。
  4. 前記光吸収層は、前記第２電極と非重畳の領域に形成されている
    請求項１に記載の表示装置。
  5. 前記光吸収層は、前記画素内において、平面視的に前記第２電極の非形成領域を覆って形成されている
    請求項４に記載の表示装置。
  6. 前記絶縁膜は、局所的に厚みの小さな薄膜部分を有する
    請求項１に記載の表示装置。
  7. 前記薄膜部分は、前記半導体層と前記光吸収層との間に設けられている
    請求項６に記載の表示装置。
  8. 複数の画素と、前記画素毎に設けられた薄膜トランジスタとを備え、
    前記薄膜トランジスタは、
    第１電極と、
    前記第１電極と対向配置されると共に有機半導体を含む半導体層と、
    前記第１電極と前記半導体層との間に形成された絶縁膜と、
    前記半導体層に電気的に接続された第２電極と
    を有し、
    前記絶縁膜は、局所的に厚みの小さな薄膜部分を含む
    表示装置。
  9. 前記薄膜部分は、前記半導体層と非重畳で、かつ前記半導体層に平面視的に隣接して設けられている
    請求項８に記載の表示装置。
  10. 前記薄膜部分は、前記半導体層の外周に沿って形成されている
    請求項９に記載の表示装置。
  11. 複数の画素と、前記画素毎に設けられた薄膜トランジスタとを備え、
    前記薄膜トランジスタは、
    第１電極と、
    前記第１電極に絶縁膜を介して対向配置されると共に有機半導体を含む半導体層と、
    前記半導体層に電気的に接続された第２電極と、
    前記半導体層と離隔して配置されると共に、有機半導体から構成された光吸収層と
    を有する
    撮像装置。
  12. 複数の画素と、前記画素毎に設けられた薄膜トランジスタとを備え、
    前記薄膜トランジスタは、
    第１電極と、
    前記第１電極と対向配置されると共に有機半導体を含む半導体層と、
    前記第１電極と前記半導体層との間に形成された絶縁膜と、
    前記半導体層に電気的に接続された第２電極と
    を有し、
    前記絶縁膜は、局所的に厚みの小さな薄膜部分を含む
    撮像装置。
JP2015147044A 2015-07-24 2015-07-24 表示装置および撮像装置 Pending JP2017028165A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015147044A JP2017028165A (ja) 2015-07-24 2015-07-24 表示装置および撮像装置
PCT/JP2016/070574 WO2017018203A1 (ja) 2015-07-24 2016-07-12 表示装置および撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015147044A JP2017028165A (ja) 2015-07-24 2015-07-24 表示装置および撮像装置

Publications (1)

Publication Number Publication Date
JP2017028165A true JP2017028165A (ja) 2017-02-02

Family

ID=57885115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015147044A Pending JP2017028165A (ja) 2015-07-24 2015-07-24 表示装置および撮像装置

Country Status (2)

Country Link
JP (1) JP2017028165A (ja)
WO (1) WO2017018203A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6395974B1 (ja) * 2017-04-12 2018-09-26 三菱電機株式会社 薄膜トランジスタ基板及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002141509A (ja) * 2000-11-01 2002-05-17 Matsushita Electric Ind Co Ltd 薄膜トランジスタ及び液晶表示装置
KR101216688B1 (ko) * 2005-05-02 2012-12-31 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 액정 표시 장치
JP2007036006A (ja) * 2005-07-28 2007-02-08 Hitachi Ltd 有機薄膜トランジスタ及びその製造方法
JP2007103584A (ja) * 2005-10-03 2007-04-19 Ricoh Co Ltd トランジスタ素子、表示装置およびこれらの製造方法
JP2009063603A (ja) * 2007-09-04 2009-03-26 Epson Imaging Devices Corp 液晶表示装置及びその製造方法
JP5685933B2 (ja) * 2010-12-28 2015-03-18 大日本印刷株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2013229453A (ja) * 2012-04-26 2013-11-07 Sony Corp 半導体装置、表示装置及び半導体装置の製造方法
JP2014170829A (ja) * 2013-03-04 2014-09-18 Sony Corp 半導体装置およびその製造方法、並びに表示装置の製造方法および電子機器の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6395974B1 (ja) * 2017-04-12 2018-09-26 三菱電機株式会社 薄膜トランジスタ基板及びその製造方法

Also Published As

Publication number Publication date
WO2017018203A1 (ja) 2017-02-02

Similar Documents

Publication Publication Date Title
US8168983B2 (en) Semiconductor device, method for manufacturing semiconductor device, display device, and method for manufacturing display device
JP4946286B2 (ja) 薄膜トランジスタアレイ、それを用いた画像表示装置およびその駆動方法
JP5521270B2 (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
US7781759B2 (en) Display device and method for manufacturing the same
JP5369367B2 (ja) 薄膜トランジスタおよびその製造方法
JP4721972B2 (ja) 薄膜トランジスター基板と薄膜トランジスター基板の製造方法
US8168484B2 (en) Display device and manufacturing method thereof, and semiconductor device and manufacturing method thereof
JP2007134482A (ja) 薄膜トランジスタ装置およびその製造方法、並びに、それを使用した薄膜トランジスタアレイおよび薄膜トランジスタディスプレイ
JP2010251574A (ja) 薄膜トランジスタの製造方法および薄膜トランジスタ
JP2008147418A (ja) 薄膜トランジスタ装置、画像表示装置およびその製造方法
JP2007311377A (ja) 薄膜トランジスタの製造方法および薄膜トランジスタならびに表示装置
JP4638840B2 (ja) 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
JP2010267752A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器
JP2010003723A (ja) 薄膜トランジスタ及び薄膜トランジスタアレイ並びに画像表示装置
US20070114525A1 (en) Display device and manufacturing method
CN101587939A (zh) 有机薄膜晶体管与像素结构及其制作方法以及显示面板
US7719009B2 (en) Thin film transistor array panel and method of manufacture
JP2013062307A (ja) 薄膜トランジスタおよび電子機器
JP5292805B2 (ja) 薄膜トランジスタアレイ及びその製造方法
JP2011100831A (ja) 半導体装置及び半導体装置を用いた表示装置
KR101427707B1 (ko) 유기 박막 트랜지스터 기판 및 그의 제조 방법
JP5439723B2 (ja) 薄膜トランジスタ、マトリクス基板、電気泳動表示装置および電子機器
JP5103742B2 (ja) 薄膜トランジスタ装置及びその製造方法及び薄膜トランジスタアレイ及び薄膜トランジスタディスプレイ
WO2017018203A1 (ja) 表示装置および撮像装置
JP5262966B2 (ja) 表示装置および表示装置の製造方法