JP5678418B2 - 半導体装置 - Google Patents

Description

本発明は、温度検知素子を備えた半導体装置に関する。

半導体装置が動作することによって、半導体装置が発熱する場合がある。特に、大電流が流れるＩＧＢＴ等のパワー半導体装置では、この発熱量が大きくなる傾向がある。半導体装置による発熱を検知するために、半導体装置に温度センサが設置されることがある。例えば、特許文献１では、半導体基板の表面の中央部と端部に、温度検知素子としてダイオードを設置している。この半導体装置は、２箇所に設置したダイオードの温度を検知して、半導体装置の表面温度をより均一化するように、ゲート電圧等を制御する。

特開２００７−２３４８５０号公報

特許文献１の技術では、半導体装置の表面温度を均一化することのみを目的に温度検知素子を設置しているため、２つの温度検知素子は、ともに半導体基板の表面上に設置されている。しかしながら、半導体基板の内部で発熱が発生する場合（例えば、半導体基板を縦方向に電流が流れる縦型の半導体装置等の場合）には、半導体基板の表面よりも半導体基板の内部において温度上昇が起こり易い。特許文献１の技術では、半導体基板の発熱によって半導体基板の内部が高温となっていても、半導体基板の表面温度が上昇しないと、この発熱を検知することができない。また、半導体基板の表面上に設置された温度検知素子によって半導体装置の発熱を検知しても、半導体基板の深さ方向のどの位置で発熱しているかを判断することはできない。発熱の原因となった箇所の位置を知るためには、さらに断面観察等を行う必要がある。

本発明では、主活性領域が形成された半導体基板と、半導体基板の温度を検知する第１温度検知素子と、第１温度検知素子よりも半導体基板の深い位置の温度を検知する第２温度検知素子とを備える半導体装置を提供する。この半導体装置では、第１温度検知素子と第２温度検知素子は、半導体基板の表面の等温度領域に設けられている。

本発明によれば、第１温度検知素子と第２温度検知素子によって、半導体基板の深さが異なる２つの位置の温度を検知することができる。半導体基板の内部で発熱が発生した場合により温度が上昇し易い、半導体基板の内部での温度を検知することができるため、半導体基板内部での発熱を検知し易くなる。半導体基板の内部と表面側の温度が検知できるため、半導体基板において発熱している箇所の深さ方向の位置を推定することができる。

また、第２温度検知素子を配置する深さを発熱が予想される位置に配置することで、半導体基板の深さ方向の温度分布を検知することができるため、深さ方向の温度分布を知ることができる。

さらに、第１温度検知素子と第２温度検知素子は、半導体基板の表面の等温度領域に設けられているため、半導体基板の平面方向の温度分布による影響を小さくした状態で、半導体基板の深さ方向の温度分布を検知することができる。

第１温度検知素子と第２温度検知素子は、半導体基板の平面方向の位置が隣接していることが好ましい。このようにしても、半導体基板の平面方向の温度分布による影響を小さくした状態で、半導体基板の深さ方向の温度分布を検知することができる。

第１温度検知素子と第２温度検知素子は、半導体基板の平面方向の中央部となる位置に設置されていることが好ましい。半導体基板の平面方向の中央部は、端部に比べて半導体基板の発熱による温度上昇が発生し易い。このため、この中央部において、半導体基板の深さ方向の温度分布を測定すれば、検知感度が向上する。

第２温度検知素子は、半導体基板の表面から内部に向けて形成されており、その内壁面に絶縁膜が形成されているトレンチと、トレンチ内の底部に形成された第１導電型の第１半導体領域と、トレンチ内の底部に形成され、第１半導体領域と接する第２導電型の第２半導体領域と、第１半導体領域に接し、第２半導体領域に接しない第１電極と、第２半導体領域に接し、第１半導体領域に接しない第２電極と、第１電極と第２電極とを隔離する絶縁体とを備えることが好ましい。

本発明によれば、半導体基板の深さ方向の温度分布を検知することができるため、半導体装置の発熱を検知し易くなる。半導体基板の内部と表面側の温度が検知できるため、半導体基板において発熱している箇所の深さ方向の位置を推定することができる。

実施例１の半導体装置の平面図。 図１のＩＩ−ＩＩ線断面の拡大図。 図１のＩＩＩ−ＩＩＩ線断面におけるトレンチ底部の拡大図。 実施例１の半導体装置の通常動作時における半導体基板の深さ方向の温度分布の概念図。 実施例１の半導体装置の短絡発生時における半導体基板の深さ方向の温度分布の概念図。 実施例１の半導体装置の通常動作時と短絡発生時の深さ方向の温度差を比較する概念図。 変形例の半導体装置の平面図。 半導体基板の表面温度分布の概念図。 変形例の半導体装置の断面図。 変形例の半導体装置の断面図。 変形例の半導体装置の断面図。 変形例の半導体装置の断面図。 変形例の半導体装置の断面図。 変形例の温度検知素子の断面図。 変形例の温度検知素子の断面図。 変形例の温度検知素子の断面図。

以下に説明する実施例の主要な特徴を以下に列記する。
（特徴１）主活性領域には、縦型のＩＧＢＴが形成されている。
（特徴２）温度検知素子の少なくとも１つは、ＩＧＢＴのボディ領域近傍のドリフト領域の深さの温度を検知する位置に設けられている。

以下、本発明の実施例１について、図面を参照しながら説明する。図１は本実施例に係る半導体装置１００の平面図であり、図２は図１に示す半導体装置１００のＩＩ−ＩＩ線断面の拡大図であり、図３は図１に示す半導体装置１００のＩＩＩ−ＩＩＩ線断面におけるトレンチ底部の拡大図である。

図１に示すように、半導体装置１００は、主活性領域１と温度検知領域２とを含む半導体基板１０を備えている。温度検知領域２においては、第１温度検知素子３と、第２温度検知素子５が形成されている。半導体基板１０の主活性領域１には、縦型のＩＧＢＴが形成されている。

図１に示すように、第１温度検知素子３と第２温度検知素子５とは、半導体基板１０を平面視したときの中央部（平面方向の中央部）に設けられており、互いに隣接している。本実施例においては、第１温度検知素子３および第２温度検知素子５は、ともにダイオードである。半導体基板１０の表面の周縁部には、カソードパッド３２、５２、アノードパッド３４、５４が形成されている。

図２に示すように、半導体基板１０は、裏面側から順に、Ｐ^＋型のコレクタ領域１０１、Ｎ型のバッファ領域１０２、Ｎ⁻型のドリフト領域１０３、Ｐ型のボディ領域１０４が積層されている。

主活性領域１においては、ボディ領域１０４の表面に、Ｎ^＋型のエミッタ領域１０５と、Ｐ^＋型のボディコンタクト領域１０６とが形成されている。エミッタ領域１０５およびボディコンタクト領域１０６は、ボディ領域１０４によってドリフト領域１０３と隔離されている。半導体基板１０の表面側から、ボディ領域１０４を貫通し、ドリフト領域１０３に至るトレンチゲート１３０が設けられている。エミッタ領域１０５は、トレンチゲート１３０の側面と接している。トレンチゲート１３０のトレンチの内壁面にはゲート絶縁膜が形成されており、ゲート絶縁膜の内部にゲート電極が充填されている。トレンチゲート１３０の上面は、半導体基板１０の表面に形成された絶縁膜４１によって被覆されている。

図２に示すように、第１温度検知素子３は、その内壁面に絶縁膜が形成されているトレンチ３０１と、トレンチ３０１内の底部に形成されたＮ型の第１半導体領域３０３と、トレンチ３０１内の底部に形成され、第１半導体領域３０３と接するＰ型の第２半導体領域３０５とを備えている。第１半導体領域３０３はダイオードのカソード領域となり、第２半導体領域３０３はダイオードのアノード領域となる。

トレンチ３０１は、半導体基板１０の表面側からボディ領域１０４内にまで設けられており、ドリフト領域１０３には到達していない。トレンチ３０１内の第１半導体領域３０３および第２半導体領域３０５は、ボディ領域１０４内に位置している。これによって、第１温度検知素子３は、半導体基板１０の主活性領域１のボディ領域１０４の位置の温度を検知できる。

図２に示すように、第２温度検知素子５は、第１温度検知素子３よりも半導体基板１０の深い位置に形成されている。第２温度検知素子５は、半導体基板１０のボディ領域１０４側の表面から内部に向けて形成されている。第２温度検知素子５は、その内壁面に絶縁膜が形成されているトレンチ５０１と、トレンチ５０１内の底部に形成されたＮ型の第１半導体領域５０３と、トレンチ５０１内の底部に形成され、第１半導体領域５０３と接するＰ型の第２半導体領域５０５とを備えている。第１半導体領域５０３はダイオードのカソード領域となり、第２半導体領域５０３はダイオードのアノード領域となる。

トレンチ５０１は、半導体基板１０の表面側からボディ領域１０４を貫通し、ドリフト領域１０３に到達している。トレンチ５０１の底部は、主活性領域１のトレンチゲート１３０の底部と同じ深さであり、ボディ領域１０４近傍のドリフト領域１０３内に第１半導体領域５０３および第２半導体領域５０５が位置している。これによって、第２温度検知素子５は、半導体基板１０の主活性領域１の、ボディ領域１０４近傍のドリフト領域１０３の位置の温度を検知できる。すなわち、第２温度検知素子５は、第１温度検知素子３よりも、半導体基板１０の深い位置の温度を検知する。

第１温度検知素子３が設けられた半導体基板１０の表面には、絶縁膜４３が形成されており、第２温度検知素子５が設けられた半導体基板１０の表面には、絶縁膜４５が形成されている。

第２温度検知素子５のトレンチ５０１の底部の拡大図である図３を用いて、ダイオードを構成する第１半導体領域と第２半導体領域の構成について説明する。図３は、図２に示す断面と垂直な方向の断面の一部を示している。尚、第１温度検知素子３のトレンチ３０１の底部も、第２温度検知素子５と同様の構成である。

図３に示すように、トレンチ５０１の底部にはＮ型の第１半導体領域５０３、Ｐ型の第２半導体領域５０５が積層されており、その表面側には、第１電極５２３、第２電極５２５、絶縁体５０７が設けられている。第１半導体領域５０３はその一部が上方（第２半導体領域５０５側）に突出しており、その突出部において第１電極５２３と接している。第２半導体領域５０５は、第２電極５２５と接している。絶縁体５０７は、第１電極５２３と第２電極５２５とを隔離しており、第１電極５２３と第２半導体領域５２５とを隔離している。これによって、第１電極５２３は、第１半導体領域５０３にのみ接し、第２半導体領域５０５に接しない状態となる。第２電極５２５は、第２半導体領域５０５にのみ接し、第１半導体領域５０３に接しない状態となる。

第１電極５２３は、ダイオードのカソード領域となる第１半導体領域５０３と接するカソード電極である。図３に示す第１電極５２３と図１に示すカソードパッド５２は、図１に示す半導体基板１０の表面に形成された配線によって接続されている。第２電極５２５は、ダイオードのアノード領域となる第２半導体領域５０５と接するアノード電極である。図３に示す第２電極５２５と図１に示すアノードパッド５４は、図１に示す半導体基板１０の表面に形成された配線によって接続されている。

上記のとおり、本実施例では、半導体装置１００は、主活性領域１が形成された半導体基板１０と、半導体基板１０の温度を検知する第１温度検知素子３と、第１温度検知素子３よりも半導体基板１０の深い位置の温度を検知する第２温度検知素子５とを備えている。第１温度検知素子３と第２温度検知素子５によって、半導体基板１０の深さ方向に異なる２つの位置の温度を検知することができ、深さ方向の温度分布を把握することができる。

また、第１温度検知素子３と第２温度検知素子５は、半導体基板１０の表面上の位置が隣接している。すなわち、第１温度検知素子３と第２温度検知素子５は、平面方向に隣接した位置にある。このため、半導体基板１０の平面方向の温度分布による影響が殆ど無い状態で、半導体基板１０の深さ方向の温度分布を検知することができる。

また、第１温度検知素子３と第２温度検知素子５は、半導体基板１０を平面視したときの中央部（平面方向の中央部）となる位置に設置されている。半導体基板１０の平面方向の中央部は、端部に比べて半導体基板１０の発熱による温度上昇が発生し易い。このような温度上昇が発生し易い位置に第１温度検知素子３および第２温度検知素子５を設置すれば、検知感度が向上する。

また、第２温度検知素子５のトレンチ５０１の底部は、主活性領域１のトレンチゲート１３０の底部と同じ深さであるため、製造工程において、主活性領域１のトレンチゲート１３０と第２温度検知素子のトレンチ５０１を同時に形成することができる。半導体装置１００の製造工程を簡素化することが可能である。

図４は、通常動作時の半導体基板１０の平面方向の中央部における深さ方向の温度分布の一例を概念的に示す図である。図４に示すように、通常動作時には、半導体基板１０の温度は、その表面または裏面から深くなるにしたがって全体的に緩やかに上昇した状態となっている。半導体基板１０の深さ方向においては、ボディ領域１０４とドリフト領域１０３との境界近傍のドリフト領域１０３が最も温度が上昇し、この境界近傍において、深さ方向の温度が最高温度であるＴ_ｍａｘ１となる。

本実施例では、第１温度検知素子３は、半導体基板１０のボディ領域１０４内の温度を検知できる位置に設置されており、第２温度検知素子５は、半導体基板１０のボディ領域１０４とドリフト領域１０３との境界近傍のドリフト領域１０３の温度を検知できる位置に設置されている。半導体装置１００の製造時の検査工程において、半導体基板１０が発熱した場合に、第１温度検知素子３と第２温度検知素子５の検知値を知ることによって、その発熱が発生した位置を推定することができる。

例えば、第１温度検知素子３が検知する半導体基板１０の表面側の温度が通常よりも高く、第２温度検知素子５が検知する半導体基板１０の内部の温度が通常の状態であれば、半導体基板１０の表面側で異常な発熱が発生していると推定できる。また、第１温度検知素子３が検知する半導体基板１０の表面側の温度が通常の状態であり、第２温度検知素子５が検知する半導体基板１０の内部の温度が高い場合には、半導体基板１０の内部もしくは裏面側で異常な発熱が発生していると推定できる。

半導体装置１００の製造時の検査工程においても、第１温度検知素子３と第２温度検知素子５の検知値を知ることによって、その発熱が発生した位置を簡易に推定又は把握することができる。そして、この発熱が異常な発熱と認められる場合には、その後に製造される製品の製造工程にフィードバックすることができる。半導体装置１００の製造工程の効率向上、歩留まり向上に寄与することができる。

また、本実施例によれば、半導体装置１００の短絡の発生を簡易に調べることも可能である。図５は、短絡発生時の半導体基板１０の平面方向の中央部における深さ方向の温度分布の一例を概念的に示す図である。短絡発生時は、通常動作時と比較して、半導体基板１０に印加されるエネルギー密度が高い状態となる。このため、図５に示すように、半導体基板１０の深さ方向の温度分布は、局所的に急激な温度上昇が発生する状態となる。半導体基板１０の深さ方向においては、通常運転時と同様にボディ領域１０４とドリフト領域１０３の境界近傍のドリフト領域１０３の温度が最高温度となり、この温度はＴ_ｍａｘ２である。最高温度Ｔ_ｍａｘ２＞最高温度Ｔ_ｍａｘ１であり、最高温度Ｔ_ｍａｘ２となる位置の近傍において急激に温度が上昇する一方、半導体基板１０の表面側近傍、裏面側近傍では、通常動作時と同様の温度分布となる（図４、図５参照）。

本実施例では、通常動作時および短絡発生時に半導体基板１０の深さ方向の最高温度となる位置の温度を検知するために、ボディ領域１０４とドリフト領域１０３との境界近傍のドリフト領域１０３の位置に第２温度検知素子５を設置している。半導体基板１０の深さ方向の最高温度となる位置は、短絡発生時においても、温度上昇が起こり易い位置である。短絡時に温度上昇が起こり易い位置の温度を検知できるため、短絡時の温度上昇の検知感度を向上させることができる。尚、実験又はシミュレーションによって、最高温度となる位置を調べて、その位置に第２温度検知素子５を設置するようにしてもよい。

また、本実施例では、第２温度検知素子５よりも半導体基板１０の表面側の浅い位置の温度を検知できるように、第１温度検知素子３を設置している。図６は、図４に示す通常動作時と、図５に示す短絡発生時の第１温度検知素子３と第２温度検知素子５の検知値を概念的に示す図である。図６に示すように、通常動作時と比較して、短絡発生時には、第１温度検知素子３の検知値Ｔ１と第２温度検知素子５の検知値Ｔ２との差が大きくなる。このため、検知値Ｔ１と検知値Ｔ２との差を調べることによって、半導体装置１００の短絡発生を検知することができる。

従来、半導体装置には、温度検知素子とは別に、半導体装置の短絡を検知するための電流検知素子が設置されていた。本実施例の温度検知素子によれば、半導体装置の短絡を検知することもできるため、短絡を検知するために電流検知素子を設置する必要がなくなる。その結果、半導体装置の構造の簡素化、製造工程の簡素化に寄与することができる。

上記のとおり、本実施例によれば、半導体基板の内部で発熱が発生した場合に、この発熱を検知し易くなる。また、半導体基板の深さ方向の温度分布を検知することができるため、深さ方向の温度分布に基づいて、半導体基板において発熱している位置を推定することができる。断面観察等を行うことなく、発熱している位置を推定できるため、製造時の検査工程において発熱している位置を簡易に検知し、その後に製造される製品の製造工程にフィードバックすることが可能である。

尚、半導体装置に複数組の第１温度検知素子と第２温度検知素子が設けられていてもよい。例えば、図７に示すように、図１に示した一組の第１温度検知素子３と第２温度検知素子５以外に、一組の第１温度検知素子３ａと第２温度検知素子５ａ、一組の第１温度検知素子３ｂと第２温度検知素子５ｂが設けられていても良い。図７において、第１温度検知素子３、３ａ、３ｂは半導体基板の浅い位置の温度を検知し、第２温度検知素子５、５ａ，５ｂは、は半導体基板の深い位置の温度を検知する。第１電極３２、５２、３２ａ、５２ａ、３２ｂ、５２ｂはカソードパッドであり、第２電極３４、５４、３４ａ、５４ａ、３４ｂ、５４ｂはアノードパッドである。

また、一組の第１温度検知素子３と第２温度検知素子５は、半導体基板の平面方向の中央部以外に設置することもできる。この場合は、半導体基板の平面方向の温度分布が同じとなる位置に一組の第１温度検知素子３と第２温度検知素子５とを設置することが好ましい。例えば、図８に示すように、半導体基板の表面上の温度分布が中央部を中心とする楕円形状の等温線によって表される場合、同一の等温線（例えば等温線８）上に一組の第１温度検知素子３と第２温度検知素子５を設置することが好ましい。半導体基板１０の表面の等温度領域に一組の第１温度検知素子３と第２温度検知素子５を設置することによって、平面方向の温度分布による影響を小さくした状態で、半導体基板１０の深さ方向の温度分布を検知することができる。

また、図９に示すように、第１温度検知素子３が、主活性領域１に囲まれた状態で深いＰ^＋層６１の内部に設けられていてもよいし、図１０に示すように、第１温度検知素子３が半導体基板１０の周辺耐圧構造（ＦＬＲ）としての深いＰ^＋層６３の内部に形成されていてもよい。また、図１１に示すように、第１温度検知素子９３のトレンチの深さが主活性領域１のトレンチゲート１３０と同じ深さで、第２温度検知素子９５のトレンチの深さが主活性領域１のトレンチゲート１３０よりも深い位置まで形成されていてもよい。さらに、第２温度検知素子９５が、第２温度検知素子９５よりもさらに深いＰ^＋層６５の内部に形成されていてもよい。温度検知素子を深いＰ^＋層の内部に設置することによって、半導体装置の耐圧低下を抑制することができる。

また、温度検知素子は、上記の実施例１で説明したトレンチ型の温度検知素子でなくともよい。例えば、図１２に示すように、半導体基板１０の表面上に絶縁膜４７を設け、さらにその表面上に第１温度検知素子７を設置してもよい。また、図１３に示すように、深いＰ^＋層６１の表面に第１温度検知素子７を設置してもよい。温度検知素子を半導体基板の表面に設ける場合、温度検知素子の設置位置は半導体装置の耐圧低下に影響しない。

さらには、上述した各実施例では、半導体基板の深さが異なる２つの位置に温度検知素子を配置した例であったが、半導体基板の深さが異なる３つの位置又は３以上の位置に温度検知素子を配置するようにしてもよい。このように多段階に温度検知素子を配置することで、半導体基板の深さ方向の温度分布を精度よく推定することができる。

トレンチ型の温度検知素子のトレンチ底部の構成は、図３に示す構成に限定されない。例えば、図１４に示すように、Ｎ型の第１半導体領域５０３とＰ型の第２半導体領域５０５が隣接しており、同じ高さに形成されていてもよい。また、図１５、図１６に示すように、２組以上のダイオードが接続されていてもよい。図１５、図１６においては、第１電極５２３と接続するＮ型の第１半導体領域５０３は、Ｐ型の第４半導体領域５１５と第１のＰＮ接合を形成しており、第２電極５２５と接続するＰ型の第２半導体領域５０５は、Ｎ型の第３半導体領域５１３と第２のＰＮ接合を形成している。第３半導体領域５１５と第４半導体領域５１３は、第３電極５２７によって接続されている。絶縁膜５０７ａ、５０７ｂは、第１電極５２３、第２電極５２５、第３電極５２７を互いに隔離している。絶縁膜５５７は、第１のＰＮ接合と第２のＰＮ接合とを隔離している。これによって、第１のＰＮ接合による第１のダイオードと、第２のＰＮ接合による第２のダイオードとが第３電極５２７によって直列に接続された状態となる。

以上、本発明の実施例について詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。

本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

１ 主活性領域
２ 温度検知領域
３、３ａ、３ｂ、７、９３ 第１温度検知素子
５、５ａ、５ｂ、９５ 第２温度検知素子
８ 等温線
１０ 半導体基板
３２、３２ａ、３２ｂ、５２、５２ａ、５２ｂ カソードパッド
３４、３４ａ、３４ｂ、５４、５４ａ、５４ｂ アノードパッド
４１、４３、４５、４７ 絶縁膜
６１、６３、６５ Ｐ^＋層
１００ 半導体装置
１０１ コレクタ領域
１０２ バッファ領域
１０３ ドリフト領域
１０４ ボディ領域
１０５ エミッタ領域
１０６ ボディコンタクト領域
１３０ トレンチゲート
３０１、５０１ トレンチ
３０３、５０３ 第１半導体領域
３０５、５０５ 第２半導体領域
５０７、５０７ａ、５０７ｂ、５５７ 絶縁体
５１３ 第４半導体領域
５１５ 第３半導体領域
５２３ 第１電極
５２５ 第２電極
５２７ 第３電極

Claims (4)

1. 主活性領域が形成された半導体基板と、
   半導体基板の温度を検知する第１温度検知素子と、
   第１温度検知素子よりも半導体基板の深い位置の温度を検知する第２温度検知素子とを備え、
   第１温度検知素子と第２温度検知素子は、半導体基板の表面の等温度領域に設けられていることを特徴とする半導体装置。
2. 第１温度検知素子と第２温度検知素子は、半導体基板の平面方向の位置が隣接していることを特徴とする請求項１に記載の半導体装置。
3. 第１温度検知素子と第２温度検知素子は、半導体基板の平面方向の中央部となる位置に設置されていることを特徴とする請求項１または２に記載の半導体装置。
4. 第２温度検知素子は、
   半導体基板の表面から内部に向けて形成されており、その内壁面に絶縁膜が形成されているトレンチと、
   トレンチ内の底部に形成された第１導電型の第１半導体領域と、
   トレンチ内の底部に形成され、第１半導体領域と接する第２導電型の第２半導体領域と、
   第１半導体領域に接し、第２半導体領域に接しない第１電極と、
   第２半導体領域に接し、第１半導体領域に接しない第２電極と、
   第１電極と第２電極とを隔離する絶縁体と、
   を備えることを特徴とする請求項１〜３のいずれか一項に記載の半導体装置。
   

Images