JP7024891B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7024891B2
JP7024891B2 JP2020571008A JP2020571008A JP7024891B2 JP 7024891 B2 JP7024891 B2 JP 7024891B2 JP 2020571008 A JP2020571008 A JP 2020571008A JP 2020571008 A JP2020571008 A JP 2020571008A JP 7024891 B2 JP7024891 B2 JP 7024891B2
Authority
JP
Japan
Prior art keywords
well region
semiconductor substrate
region
top view
active
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020571008A
Other languages
English (en)
Other versions
JPWO2020162013A1 (ja
Inventor
智幸 小幡
崇一 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JPWO2020162013A1 publication Critical patent/JPWO2020162013A1/ja
Application granted granted Critical
Publication of JP7024891B2 publication Critical patent/JP7024891B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H01L27/0664—Vertical bipolar transistor in combination with diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置に関する。
従来、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等の素子が形成された半導体装置が知られている（例えば、特許文献１および２参照）。
特許文献１ 特開２０１７－５９６７２号公報
特許文献２ 特開２００４－５５８１２号公報
 解決しようとする課題
半導体装置は、耐量が高いほうが好ましい。
一般的開示
上記課題を解決するために、本発明の第１の態様においては、半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板に設けられた活性部を備えてよい。半導体装置は、半導体基板に設けられ、上面視において活性部を挟んで配置された第１ウェル領域および第２ウェル領域を備えてよい。半導体装置は、半導体基板に設けられ、上面視において活性部を囲んで配置された周辺ウェル領域を備えてよい。半導体装置は、半導体基板に設けられ、上面視において第１ウェル領域および第２ウェル領域との間に配置された中間ウェル領域を備えてよい。半導体装置は、第１ウェル領域の上方に配置された第１パッド、および、第２ウェル領域の上方に配置された第２パッドを備えてよい。半導体装置は、中間ウェル領域の上方に配置された温度センスダイオードを備えてよい。
第１ウェル領域および第２ウェル領域は、周辺ウェル領域よりも、活性部の中央側に突出していてよい。
半導体基板は、上面視において向かい合う第１端辺および第２端辺を有してよい。第１ウェル領域は、活性部と第１端辺との間に配置されてよい。第２ウェル領域は、活性部と第２端辺との間に配置されていてよい。
半導体装置は、第１パッドに接続されたゲートランナーを備えてよい。第１パッドは、第１端辺の中央に配置されていてよい。
ゲートランナーは、上面視において活性部を囲む活性周辺部を有してよい。ゲートランナーは、上面視において第１ウェル領域を囲む第１ウェル周辺部を有してよい。ゲートランナーは、上面視において第２ウェル領域を囲む第２ウェル周辺部を有してよい。
第１ウェル周辺部は、第１端辺の中央に配置されていてよい。第２ウェル周辺部は、第２端辺の中央に配置されていてよい。
中間ウェル領域は、上面視において第１ウェル領域から、第２ウェル領域まで設けられていてよい。
中間ウェル領域は、上面視において第１ウェル領域および第２ウェル領域を結ぶ方向と垂直な方向の幅が、他の部分よりも広い幅広部を有してよい。幅広部の上方に温度センスダイオードが配置されていてよい。
ゲートランナーは、上面視において温度センスダイオードを囲む環状部を有してよい。ゲートランナーは、第１ウェル領域から環状部まで設けられた第１延伸部を有してよい。ゲートランナーは、第２ウェル領域から環状部まで設けられた第２延伸部を有してよい。
本発明の第２の態様においては、半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板に設けられた活性部を備えてよい。半導体装置は、半導体基板に設けられ、上面視において活性部を横断して設けられたゲートランナーを備えてよい。半導体装置は、半導体基板の上方に配置された温度センスダイオードを備えてよい。ゲートランナーは、上面視において温度センスダイオードを囲む環状部を有してよい。ゲートランナーは、環状部の一つの端部から活性部の一つの端部まで延伸する第１延伸部を有してよい。ゲートランナーは、環状部の他の端部から活性部の他の端部まで延伸する第２延伸部を有してよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本発明の一つの実施形態に係る半導体装置１００の一例を示す上面図である。 半導体基板１０の上方に配置される温度センスダイオード１７８、エミッタ電極５２および各パッドを示す図である。 半導体装置１００の上面における、ゲートランナー４８の配置例を示す図である。 図３における領域Ａの拡大図である。 図４におけるｂ－ｂ断面の一例を示す図である。 図４におけるトランジスタ部７０およびダイオード部８０を部分的に拡大した上面図である。 図６におけるｃ－ｃ断面の一例を示す図である。 ゲートランナー４８の他の配置例を示す上面図である。 電流検出部１１０におけるＸＺ断面の一例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。また本明細書では、＋Ｚ軸方向から見ることを上面視と称する場合がある。
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。ただし、各ドーピング領域の導電型は、それぞれ逆の極性であってもよい。また、本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。
本明細書においてドーピング濃度とは、ドナーまたはアクセプタとして活性化した不純物の濃度を指す。本明細書において、ドナーおよびアクセプタの濃度差を、ドナーまたはアクセプタのうちの多い方の濃度とする場合がある。当該濃度差は、電圧－容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ）により計測されるキャリア濃度を、ドナーまたはアクセプタの濃度としてよい。また、ドナーまたはアクセプタの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナーまたはアクセプタの濃度としてよい。ドナーまたはアクセプタが存在する領域におけるドナーまたはアクセプタの濃度がほぼ均一な場合等においては、当該領域におけるドナーまたはアクセプタ濃度の平均値をドナーまたはアクセプタ濃度としてよい。
図１は、本発明の一つの実施形態に係る半導体装置１００の一例を示す上面図である。半導体装置１００は、半導体基板１０を備えている。半導体基板１０は、シリコンまたは化合物半導体等の半導体材料で形成された基板である。半導体基板１０は、上面視において端辺１０２を有する。本例の半導体基板１０は、上面視において互いに向かい合う２組の端辺１０２を有する。図１においては、互いに向かい合う１組の第１端辺１０２－１および第２端辺１０２－２を示している。図１においては、第１端辺１０２－１および第２端辺１０２－２と平行な方向をＹ軸方向、第１端辺１０２－１および第２端辺１０２－２と垂直な方向をＸ軸方向とする。
半導体基板１０には活性部１２０が設けられている。活性部１２０は、半導体装置１００をオン状態に制御した場合に半導体基板１０の上面と下面との間で、深さ方向に主電流が流れる領域である。したがって、図１中に斜線で示すウェル領域の内側の領域を活性部１２０としてよい。活性部１２０には、ＩＧＢＴ（絶縁ゲート型バイポーラトランジスタ）等のトランジスタ素子を含むトランジスタ部７０が設けられていてよい。活性部１２０は、ＦＷＤ（還流ダイオード）等のダイオード素子を含むダイオード部８０が設けられていてもよい。活性部１２０は、トランジスタ部７０およびダイオード部８０の少なくとも一方が設けられた領域であってよい。
図１においては、トランジスタ部７０が配置される領域には記号「Ｉ」を付し、ダイオード部８０が配置される領域には記号「Ｆ」を付している。トランジスタ部７０およびダイオード部８０は、Ｘ軸方向に交互に並んで配置されてよい。活性部１２０が上面視において分割されている場合、活性部１２０の各領域において、トランジスタ部７０およびダイオード部８０は、Ｘ軸方向に交互に並んで配置されてよい。
半導体基板１０には、Ｐ型のウェル領域が設けられている。ウェル領域は、後述するベース領域よりもドーピング濃度が高く、半導体基板１０の上面に接して形成されており、且つ、ベース領域の底部よりも深い位置まで形成されている領域である。当該深さは、半導体基板１０の上面を基準位置とした深さである。図１は、半導体基板１０の上面におけるウェル領域の配置例を示している。図１においては、ウェル領域に斜線のハッチングを付している。
ウェル領域は、比較的に高濃度のＰ型領域なので、電子電流が流れにくい。このため、ウェル領域が偏って配置されると、電子電流が流れにくい領域が偏ってしまう。本例の半導体装置１００は、上面視においてウェル領域をバランスよく配置することで、電子電流が流れにくい領域をバランスよく配置する。これにより、電子電流の偏りを抑制して、半導体装置１００の耐量を向上できる。
半導体装置１００は、第１ウェル領域１１１および第２ウェル領域１１２を有する。第１ウェル領域１１１および第２ウェル領域１１２は、予め定められた方向（図１ではＸ軸方向）において、活性部１２０を挟んで配置されている。２つのウェル領域が活性部１２０を挟むとは、上面視において２つのウェル領域を結ぶいずれかの直線が、活性部１２０を通過することを指す。
第１ウェル領域１１１は、第１端辺１０２－１の近傍に配置されてよい。つまり第１ウェル領域１１１と第１端辺１０２－１との距離は、第１ウェル領域１１１と第２端辺１０２－２との距離よりも小さい。第２ウェル領域１１２は、第２端辺１０２－２の近傍に配置されてよい。つまり第２ウェル領域１１２と第２端辺１０２－２との距離は、第２ウェル領域１１２と第１端辺１０２－１との距離よりも小さい。
本例の第１ウェル領域１１１は、Ｘ軸方向において、活性部１２０と、第１端辺１０２－１との間に配置されている。第１ウェル領域１１１と第１端辺１０２－１との間には、活性部１２０が設けられていない。つまり第１ウェル領域１１１は、活性部１２０のＸ軸方向における一つの端部と、第１端辺１０２－１との間に配置されている。活性部１２０は、第１端辺１０２－１と平行な辺を有してよい。第１ウェル領域１１１は、活性部１２０の当該辺から、活性部１２０の内側に向かって突出して設けられていてよい。
本例の第２ウェル領域１１２は、Ｘ軸方向において、活性部１２０と、第２端辺１０２－２との間に配置されている。第２ウェル領域１１２と第２端辺１０２－２との間には、活性部１２０が設けられていない。つまり第２ウェル領域１１２は、活性部１２０のＸ軸方向における端部と、第２端辺１０２－２との間に配置されている。活性部１２０は、第２端辺１０２－２と平行な辺を有してよい。第２ウェル領域１１２は、活性部１２０の当該辺から、活性部１２０の内側に向かって突出して設けられていてよい。
第１ウェル領域１１１は、Ｙ軸方向において、第１端辺１０２－１の中央位置Ｙｃを含む範囲に設けられてよい。第２ウェル領域１１２は、Ｙ軸方向において、第２端辺１０２－２の中央位置Ｙｃを含む範囲に設けられてよい。第１ウェル領域１１１は、Ｙ軸方向において活性部１２０に挟まれていてよい。第２ウェル領域１１２は、Ｙ軸方向において活性部１２０に挟まれていてよい。第２ウェル領域１１２は、第１ウェル領域１１１よりも、Ｙ軸方向において広い範囲に設けられてよい。
第２ウェル領域１１２は、上面視において所定の領域を囲んでいてもよい。本例の第２ウェル領域１１２は、半導体基板１０に設けられた電流検出部１１０を囲んでいる。電流検出部１１０は、トランジスタ部７０と同様の構造を有しているが、上面視における面積がトランジスタ部７０よりも小さい。電流検出部１１０には、トランジスタ部７０における主電流に比例した電流が流れる。
半導体装置１００は、上面視において活性部１２０を囲んで配置された周辺ウェル領域１１３を有する。周辺ウェル領域１１３は、半導体基板１０の各端辺と平行に設けられてよい。本例の周辺ウェル領域１１３は、上面視において、活性部１２０を囲む環状の領域である。周辺ウェル領域１１３は、半導体基板１０の各端辺と垂直な方向における幅が一定であってよい。
本例の第１ウェル領域１１１および第２ウェル領域１１２は、周辺ウェル領域１１３よりも、活性部１２０の中央Ａｃ側に突出している。活性部１２０の中央Ａｃとは、上面視における活性部１２０の幾何学的な重心である。他の例では、第１ウェル領域１１１および第２ウェル領域１１２の少なくとも一方は、周辺ウェル領域１１３と、半導体基板１０の端辺１０２との間に配置されていてもよい。この場合、第１ウェル領域１１１および第２ウェル領域１１２の少なくとも一方は、周辺ウェル領域１１３から、端辺１０２側に突出する。
半導体装置１００は、上面視において活性部１２０を分割する中間ウェル領域１１４を有する。中間ウェル領域１１４を含むウェル領域により、活性部１２０は２つ以上の領域に分割されてよい。中間ウェル領域１１４は、予め定められたウェル長手方向に長手を有している。本例の中間ウェル領域１１４は、ウェル長手方向に延伸して活性部１２０を横断する。図１におけるウェル長手方向はＸ軸方向である。
中間ウェル領域１１４は、第１ウェル領域１１１と、第２ウェル領域１１２との間に設けられている。中間ウェル領域１１４の長手方向の一端は第１ウェル領域１１１に接続され、他の一端は第２ウェル領域１１２に接続されてよい。中間ウェル領域１１４は、活性部１２０の中央Ａｃと重なる領域に設けられてよい。
後述するように、中間ウェル領域１１４の上方には、温度センスダイオードが配置される。温度センスダイオードを備える半導体装置において、第１ウェル領域１１１および第２ウェル領域１１２が活性部１２０を挟んで配置され、且つ、中間ウェル領域１１４が、第１ウェル領域１１１および第２ウェル領域１１２の間に配置されることで、上面視においてこれらのウェル領域を分散して配置することができる。従って、ウェル領域を偏らせずにバランスよく配置できる。このため、電流が局所的に集中することを抑制できる。
上述したように、第１ウェル領域１１１および第２ウェル領域１１２は、端辺１０２の中央位置Ｙｃを含む範囲に設けられることが好ましい。これにより、ウェル領域を更にバランスよく配置できる。
中間ウェル領域１１４は、上面視においてウェル長手方向と垂直な方向（本例ではＹ軸方向）の幅が、他の部分よりも広い幅広部１１５を有してよい。幅広部１１５も、第１ウェル領域１１１と、第２ウェル領域１１２との間に設けられている。幅広部１１５は、第１ウェル領域１１１と、第２ウェル領域１１２との間の中央に配置されてよい。幅広部１１５は、活性部１２０の中央Ａｃと重なる領域に設けられてよい。幅広部１１５は、中間ウェル領域１１４のウェル長手方向における中央を含む領域に配置されてもよい。温度センスダイオードは、幅広部１１５の上方に配置されている。これにより、温度センスダイオードを備える半導体装置において、ウェル領域をバランスよく配置できる。
図１において、第１の端辺１０２－１の中央位置Ｙｃと、第２の端辺１０２－２の中央位置Ｙｃとを結ぶ線を、直線１９２とする。本例の直線１９２は、半導体基板１０をＹ軸方向において２等分する直線である。第１ウェル領域１１１、第２ウェル領域１１２および中間ウェル領域１１４は、直線１９２の上方に設けられてよい。つまり第１ウェル領域１１１、第２ウェル領域１１２および中間ウェル領域１１４の各領域は、直線１９２と重なる部分を有する。これにより、温度センスダイオードを備える半導体装置において、ウェル領域をバランスよく配置できる。
半導体装置１００は、周辺ウェル領域１１３と、半導体基板１０の端辺１０２との間に、エッジ終端構造部を備えてもよい。エッジ終端構造部は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部は、例えば、活性部１２０を囲んで環状に設けられたガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。
図２は、半導体基板１０の上方に配置される温度センスダイオード１７８、エミッタ電極５２および各パッドを示す図である。本例の半導体装置１００は、ゲートパッド５０、電流検出パッド１７２、アノードパッド１７４およびカソードパッド１７６を有する。ゲートパッド５０は、第１ウェル領域１１１の上方に配置される第１パッドの一例である。電流検出パッド１７２、アノードパッド１７４およびカソードパッド１７６は、第２ウェル領域１１２の上方に配置される第２パッドの一例である。
図２においては、図１に示した各ウェル領域を破線で示している。温度センスダイオード１７８、エミッタ電極５２および各パッドは実線で示している。本例の温度センスダイオード１７８は、ポリシリコン等の半導体材料で形成されたＰＮ接合ダイオードである。
温度センスダイオード１７８は、幅広部１１５の上方に配置されている。つまり、温度センスダイオード１７８の少なくとも一部と、幅広部１１５の少なくとも一部とが重なっている。本例の温度センスダイオード１７８は、上面視における半分以上の領域が、幅広部１１５と重なっている。温度センスダイオード１７８は、全体が幅広部１１５と重なっていてもよい。
温度センスダイオード１７８のアノード領域およびカソード領域には、アノード配線１８０およびカソード配線１８２が接続されている。アノード配線１８０およびカソード配線１８２は、アルミニウム等の金属を含む配線である。アノード配線１８０およびカソード配線１８２は、中間ウェル領域１１４の上方に配置されている。温度センスダイオード１７８、アノード配線１８０およびカソード配線１８２と、半導体基板１０との間には絶縁膜が設けられている。
エミッタ電極５２および各パッドは、アルミニウム等の金属を含む電極である。エミッタ電極５２および各パッドと、半導体基板１０との間には絶縁膜が設けられている。エミッタ電極５２および各パッドと、半導体基板１０とは、当該絶縁膜に設けられたコンタクトホールを介して接続する。図２においては、絶縁膜およびコンタクトホールを省略している。
エミッタ電極５２は、活性部１２０の上方に配置されている。エミッタ電極５２は、上述したコンタクトホールを介して活性部１２０と接続されている。エミッタ電極５２の上面には、ワイヤまたはリードフレーム等が接続され、所定のエミッタ電圧が印加される。エミッタ電極５２および各パッドは、上面視において互いに分離して設けられている。各パッドの上面には、ワイヤ等が接続される。エミッタ電極５２は、活性部１２０－１および活性部１２０－２のそれぞれに対して設けられてよい。エミッタ電極５２は、活性部１２０－１および活性部１２０－２を接続するように設けられてもよい。なお、各ウェル領域の上方にも、エミッタ電極５２が部分的に配置されていてよい。
ゲートパッド５０には、所定のゲート電圧が印加される。ゲートパッド５０に印加されたゲート電圧は、後述するゲートランナー等によって、活性部１２０のトランジスタ部に供給される。ゲートパッド５０は、第１ウェル領域１１１の上方に配置されている。つまり、ゲートパッド５０の少なくとも一部と、第１ウェル領域１１１の少なくとも一部とが重なっている。本例のゲートパッド５０は、上面視における半分以上の領域が、第１ウェル領域１１１と重なっている。ゲートパッド５０は、全体が第１ウェル領域１１１と重なっていてもよい。
電流検出パッド１７２は、電流検出部１１０と接続されており、電流検出部１１０に流れる電流を検出する。アノードパッド１７４は、アノード配線１８０を介して温度センスダイオード１７８に接続されている。カソードパッド１７６は、カソード配線１８２を介して温度センスダイオード１７８に接続されている。電流検出パッド１７２、アノードパッド１７４およびカソードパッド１７６は、第２ウェル領域１１２の上方に配置されている。電流検出パッド１７２、アノードパッド１７４およびカソードパッド１７６の各パッドについて、パッドの少なくとも一部と、第２ウェル領域１１２の少なくとも一部とが重なっている。本例の電流検出パッド１７２、アノードパッド１７４およびカソードパッド１７６は、上面視における半分以上の領域が、第２ウェル領域１１２と重なっている。電流検出パッド１７２、アノードパッド１７４およびカソードパッド１７６は、全体が第２ウェル領域１１２と重なっていてもよい。
図３は、半導体装置１００の上面における、ゲートランナー４８の配置例を示す図である。図３においては、エミッタ電極５２、温度センスダイオード１７８および各パッドを実線で示し、ゲートランナー４８を破線で示している。図３では、各ウェル領域を省略している。
ゲートランナー４８は、不純物が添加されたポリシリコン、または、金属等の導電材料で形成された配線である。ゲートランナー４８は、半導体基板１０の上方に配置されている。ゲートランナー４８と半導体基板１０との間には、絶縁膜が設けられている。ゲートランナー４８は、ゲートパッド５０に接続されており、ゲートパッド５０に印加されたゲート電圧を、それぞれのトランジスタ部７０に供給する。ゲートランナー４８は、ウェル領域の上方に配置されてよい。
ゲートパッド５０は、第１の端辺１０２－１のＹ軸方向における中央位置Ｙｃに配置されている。つまりゲートパッド５０は、直線１９２と重なって配置されている。直線１９２は、ゲートパッド５０のＹ軸方向における中央を通過してよい。つまり、直線１９２で分割されるそれぞれの活性部１２０の間にゲートパッド５０が配置されてよい。図３においては、直線１９２で分割される２つの活性部１２０－１、１２０－２を示している。本例によれば、ゲートパッド５０と、トランジスタ部７０までのゲートランナー４８の長さを、２つの活性部１２０－１、１２０－２の間で均一化できる。
本例のゲートランナー４８は、上面視において活性部１２０を囲んで配置された活性周辺部４８－３を含む。活性周辺部４８－３は、上面視において、活性部１２０と半導体基板１０の各端辺１０２との間に配置されてよい。本例の活性周辺部４８－３は、図１に示した周辺ウェル領域１１３の上方に配置されている。活性周辺部４８－３は、半導体基板１０の各端辺１０２と平行な部分を有してよい。活性周辺部４８－３が囲む領域には、第１ウェル領域１１１、第２ウェル領域１１２および中間ウェル領域１１４が配置されていてよい。
第１端辺１０２－１に沿って配置された活性周辺部４８－３は、ゲートパッド５０と接続されている。ゲートパッド５０が、端辺１０２の中央に配置されているので、活性部１２０－１とゲートパッド５０とを接続する活性周辺部４８－３と、活性部１２０－２とゲートパッド５０とを接続する活性周辺部４８－３の長さを均一化できる。これにより、活性部１２０－１と活性部１２０－２の間において、ゲート電圧の振幅減衰および伝達遅延を均一化できる。このため、活性部１２０において、電流が局所的に集中することを抑制し、半導体装置１００の耐量を向上できる。
本例のゲートランナー４８は、上面視において第１ウェル領域１１１を囲んで配置された第１ウェル周辺部４８－１を含む。第１ウェル周辺部４８－１は、第１ウェル領域１１１の一部を囲んでいてもよい。本例の第１ウェル周辺部４８－１は、図１に示した第１ウェル領域１１１の上方に配置されている。第１ウェル周辺部４８－１は、第１ウェル領域１１１の各端辺と平行な部分を有してよい。第１ウェル周辺部４８－１は、上面視においてゲートパッド５０の少なくとも一部を囲んで配置されてよい。第１ウェル周辺部４８－１の少なくとも一部は、上面視において、ゲートパッド５０と、エミッタ電極５２（または活性部１２０）との間に配置されていてよい。
第１ウェル周辺部４８－１は、第１の端辺１０２－１の中央位置Ｙｃに配置されてよい。つまり直線１９２は、第１ウェル周辺部４８－１が囲む領域を通過する。本例によれば、第１ウェル周辺部４８－１の上面視における形状を、直線１９２に対してほぼ線対称の形状にできる。このため、直線１９２により２分割される活性部１２０－１、１２０－２の間において、ゲート電圧の振幅減衰および伝達遅延を均一化できる。
本例のゲートランナー４８は、上面視において第２ウェル領域１１２を囲んで配置された第２ウェル周辺部４８－２を含む。第２ウェル周辺部４８－２は、第２ウェル領域１１２の一部を囲んでいてもよい。本例の第２ウェル周辺部４８－２は、図１に示した第２ウェル領域１１２の上方に配置されている。第２ウェル周辺部４８－２は、第２ウェル領域１１２の各端辺と平行な部分を有してよい。第２ウェル周辺部４８－２は、上面視において電流検出パッド１７２、アノードパッド１７４およびカソードパッド１７６の少なくとも一部を囲んで配置されてよい。第２ウェル周辺部４８－２の少なくとも一部は、上面視において、電流検出パッド１７２と、エミッタ電極５２（または活性部１２０）との間に配置されていてよい。第２ウェル周辺部４８－２の少なくとも一部は、上面視において、アノードパッド１７４と、エミッタ電極５２（または活性部１２０）との間に配置されていてよい。第２ウェル周辺部４８－２の少なくとも一部は、上面視において、カソードパッド１７６と、エミッタ電極５２（または活性部１２０）との間に配置されていてよい。
第２ウェル周辺部４８－２は、第２の端辺１０２－２の中央位置Ｙｃに配置されてよい。つまり直線１９２は、第２ウェル周辺部４８－２が囲む領域を通過する。本例によれば、第２ウェル周辺部４８－２の上面視における形状を、直線１９２に対してほぼ線対称の形状にできる。このため、直線１９２により２分割される活性部１２０－１、１２０－２の間において、ゲート電圧の振幅減衰および伝達遅延を均一化できる。
本例のゲートランナー４８は、上面視において温度センスダイオード１７８を囲む環状部４８－５を含む。環状部４８－５は、温度センスダイオード１７８の一部を囲んでいてもよい。本例の環状部４８－５は、図１に示した幅広部１１５の上方に配置されている。環状部４８－５は、幅広部１１５の各端辺と平行な部分を有してよい。環状部４８－５の少なくとも一部は、上面視において、温度センスダイオード１７８と、エミッタ電極５２（または活性部１２０）との間に配置されていてよい。
環状部４８－５は、活性部１２０の中央Ａｃを囲むように配置されてよい。直線１９２は、環状部４８－５が囲む領域を通過してよい。本例によれば、環状部４８－５の上面視における形状を、直線１９２に対して線対称の形状に近似できる。このため、直線１９２により２分割される活性部１２０－１、１２０－２の間において、ゲート電圧の振幅減衰および伝達遅延を均一化できる。
本例のゲートランナー４８は、上面視において、第１ウェル領域１１１から環状部４８－５まで設けられた第１延伸部４８－４ａを有する。第１延伸部４８－４ａは、環状部４８－５の端部から、活性部１２０の端部まで延伸して設けられており、環状部４８－５と第１ウェル周辺部４８－１とを接続する。本例の第１延伸部４８－４ａは、図１に示した中間ウェル領域１１４の上方に配置されている。第１延伸部４８－４ａは、直線１９２と平行な部分を有してよい。第１延伸部４８－４ａは、直線１９２と重なって設けられてよい。
本例のゲートランナー４８は、上面視において、第２ウェル領域１１２から環状部４８－５まで設けられた第２延伸部４８－４ｂを有する。第２延伸部４８－４ｂは、環状部４８－５の端部から、活性部１２０の端部まで延伸して設けられており、環状部４８－５と第２ウェル周辺部４８－２とを接続する。第１延伸部４８－４ａと第２延伸部４８－４ｂは、環状部４８－５の異なる箇所に接続されている。本例の第１延伸部４８－４ａと第２延伸部４８－４ｂは、環状部４８－５のＸ軸方向の両端に接続されている。本例の第２延伸部４８－４ｂは、図１に示した中間ウェル領域１１４の上方に配置されている。第２延伸部４８－４ｂは、直線１９２と平行な部分を有してよい。第２延伸部４８－４ｂは、直線１９２と重なって設けられてよい。
第１延伸部４８－４ａ、第２延伸部４８－４ｂおよび環状部４８－５は、活性部１２０－１および活性部１２０－２の間をＸ軸方向に横断して配置されている。これにより、温度センスダイオード１７８を設けた構成において、活性部１２０－１と活性部１２０－２のそれぞれを、ゲートランナー４８で囲むことができる。このため、活性部１２０の各領域について、ゲートパッド５０からの配線距離が長くなることを抑制できる。従って、活性部１２０の各領域について、当該配線距離のバラツキを低減して、ゲート電圧の振幅減衰および伝達遅延を均一化できる。
図４は、図３における領域Ａの拡大図である。領域Ａは、ゲートランナー４８の環状部４８－５、温度センスダイオード１７８、トランジスタ部７０およびダイオード部８０を含む領域である。なお環状部４８－５以外のゲートランナー４８についても、トランジスタ部７０およびダイオード部８０に対する配置は、図４の例と同様である。
上述したように、本例の温度センスダイオード１７８は、上面視において環状部４８－５に囲まれている。環状部４８－５は、温度センスダイオード１７８とトランジスタ部７０との間、および、温度センスダイオード１７８とダイオード部８０との間に設けられている。中間ウェル領域１１４の幅広部１１５は、温度センスダイオード１７８の下方、および、環状部４８－５の下方に設けられている。幅広部１１５は、環状部４８－５よりも、活性部１２０側まで設けられていてよい。なお、幅広部１１５以外のウェル領域も、図４等において説明する幅広部１１５と同様の構造を有している。
本例の温度センスダイオード１７８は、Ｎ型のカソード領域１８６およびＰ型のアノード領域１８４によるＰＮ接合を複数有する。それぞれのＰＮ接合は、配線１８１により直列に接続されている。配線１８１は、例えば金属配線である。配線１８１により、いずれかのＰＮ接合のアノード領域１８４が、他のＰＮ接合のカソード領域１８６に接続されている。複数のＰＮ接合は、Ｘ軸方向に沿って配列されていてよい。少なくとも一つのＰＮ接合は、Ｙ軸方向においてダイオード部８０と対向する位置に設けられてよい。少なくとも一つのＰＮ接合は、Ｙ軸方向においてトランジスタ部７０と対向する位置に設けられてよい。
本例の半導体装置１００は、半導体基板１０の上面側の内部に設けられたゲートトレンチ部４０およびダミートレンチ部３０を備える。ゲートトレンチ部４０は、ゲートランナー４８と電気的に接続され、ダミートレンチ部３０は、エミッタ電極５２と電気的に接続される。トランジスタ部７０には、ゲートトレンチ部４０が設けられ、ダイオード部８０にはダミートレンチ部３０が設けられる。ダミートレンチ部３０は、トランジスタ部７０にも設けられてよい。ゲートトレンチ部４０およびダミートレンチ部３０は、半導体基板１０の上面において、予め定められた長手方向（図４ではＹ軸方向）に長手を有する。
本例のゲートトレンチ部４０は、ゲートランナー４８の環状部４８－５と重なる位置まで延伸して設けられ、環状部４８－５と接続されている。また、ダミートレンチ部３０は、Ｙ軸方向において、幅広部１１５と重ならない位置で終端していてよい。ダミートレンチ部３０は、幅広部１１５と重なる位置まで延伸して設けられてもよい。ダミートレンチ部３０は、幅広部１１５と重なる領域において、エミッタ電極５２と接続されていてよい。
図５は、図４におけるｂ－ｂ断面の一例を示す図である。ｂ－ｂ断面は、ダイオード部８０を含むＹＺ面である。本例においては、半導体基板１０の上面２１の上方に、温度センスダイオード１７８、ゲートランナー４８の環状部４８－５およびエミッタ電極５２が設けられている。半導体基板１０の上面２１と、温度センスダイオード１７８、環状部４８－５およびエミッタ電極５２との間には、層間絶縁膜３８が設けられている。層間絶縁膜３８は、熱酸化膜であってよく、ＢＰＳＧ等のガラスであってよく、他の絶縁膜であってもよい。また層間絶縁膜３８は、複数の絶縁膜が積層された膜であってもよい。
環状部４８－５は、温度センスダイオード１７８をＹ軸方向において挟んで配置されてよい。エミッタ電極５２は、温度センスダイオード１７８とは重ならない範囲に設けられている。ウェル領域の幅広部１１５は、環状部４８－５および温度センスダイオード１７８の下方に設けられている。温度センスダイオード１７８および環状部４８－５の上方には、ポリイミド等の保護膜１９０が設けられている。保護膜１９０は、エミッタ電極５２の一部を覆ってよい。保護膜１９０に覆われていないエミッタ電極５２の表面に、ワイヤ等の配線が接続される。
ダイオード部８０において、半導体基板１０の上面２１と接する領域には、Ｐ－型のベース領域１４が設けられている。ベース領域１４は、ダイオードのアノード領域として機能する。ベース領域１４は、ダイオード部８０から、幅広部１１５と接する位置まで設けられていてよい。幅広部１１５等のウェル領域は、半導体基板１０の上面２１から、ベース領域１４よりも深くまで形成されたＰ型の領域であって、且つ、ベース領域１４よりもドーピング濃度の高い領域である。
幅広部１１５およびベース領域１４の下方には、Ｎ－型のドリフト領域１８が設けられている。ドリフト領域１８は、トランジスタ部７０およびダイオード部８０において、キャリアが深さ方向に通過する領域である。ダイオード部８０において、半導体基板１０の下面２３と接する領域には、Ｎ＋型のカソード領域が設けられている。カソード領域は、上面視において、幅広部１１５等のウェル領域と離れて配置されていてよい。本例において、ダイオード部８０以外では、半導体基板１０の下面２３と接する領域はＰ＋型のコレクタ領域２２であってよい。また、ドリフト領域１８と、カソード領域およびコレクタ領域２２との間には、Ｎ型のバッファ領域２０が設けられてよい。カソード領域およびコレクタ領域２２の下方には、コレクタ電極２４が設けられてよい。
図６は、図４におけるトランジスタ部７０およびダイオード部８０を部分的に拡大した上面図である。図６は、ゲートランナー４８の環状部４８－５の近傍を拡大している。本例の半導体装置１００は、半導体基板１０の上面側の内部に設けられたゲートトレンチ部４０、ダミートレンチ部３０、幅広部１１５等のウェル領域、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。図６においては幅広部１１５の近傍を拡大しているが、第１ウェル領域１１１、第２ウェル領域１１２、周辺ウェル領域１１３および中間ウェル領域１１４の近傍においても、トランジスタ部７０およびダイオード部８０は同様の構造を有する。
図６においては、エミッタ電極５２が設けられる範囲を示している。本例のエミッタ電極５２は、環状部４８－５と重なる範囲に設けられているが、環状部４８－５と重なっていなくてもよい。エミッタ電極５２と、半導体基板１０の上面２１との間には層間絶縁膜が設けられるが、図６では省略している。本例の層間絶縁膜には、コンタクトホール５６およびコンタクトホール５４が、当該層間絶縁膜を貫通して設けられる。
エミッタ電極５２は、コンタクトホール５４を通って、半導体基板１０の上面２１におけるエミッタ領域１２、コンタクト領域１５およびベース領域１４と接触する。また、エミッタ電極５２は、コンタクトホール５６を通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２とダミー導電部との間には、不純物がドープされたポリシリコン等の、導電性を有する材料で形成された接続部２５が設けられてよい。接続部２５は、半導体基板の上面に設けられる。接続部２５と半導体基板との間には、熱酸化膜等の絶縁膜が設けられる。
環状部４８－５と半導体基板１０との間には、熱酸化膜等の絶縁膜が設けられる。環状部４８－５は、半導体基板１０の上面２１において、ゲートトレンチ部４０内のゲート導電部と接続される。環状部４８－５は、ダミートレンチ部３０内のダミー導電部とは接続されない。本例の環状部４８－５は、ゲートトレンチ部４０の先端部４１と重なって設けられる。先端部４１は、ゲートトレンチ部４０において、最も環状部４８－５に近い端部である。ゲートトレンチ部４０の先端部４１においてゲート導電部は半導体基板の上面に露出しており、環状部４８－５と接触する。
エミッタ電極５２は金属を含む材料で形成される。例えば、エミッタ電極５２の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金で形成される。エミッタ電極５２は、アルミニウム等で形成された領域の下層に、チタンやチタン化合物等で形成されたバリアメタルを有してよい。さらにコンタクトホール内において、バリアメタルとアルミニウム等に接するようにタングステン等を埋め込んで形成されたプラグを有してもよい。
１以上のゲートトレンチ部４０および１以上のダミートレンチ部３０は、トランジスタ部７０の領域において所定の配列方向に沿って所定の間隔で配列される。図６における配列方向はＸ軸方向である。トランジスタ部７０においては、配列方向に沿って１以上のゲートトレンチ部４０と、１以上のダミートレンチ部３０とが交互に設けられてよい。
本例のゲートトレンチ部４０は、配列方向と垂直な延伸方向に沿って延伸する２つの延伸部分３９（延伸方向に沿って直線状であるトレンチの部分）と、２つの延伸部分３９を接続する先端部４１を有してよい。図６における延伸方向はＹ軸方向である。先端部４１の少なくとも一部は曲線状に設けられることが好ましい。ゲートトレンチ部４０の２つの延伸部分３９において、延伸方向に沿った直線形状の端である端部どうしを先端部４１が接続することで、延伸部分３９の端部における電界集中を緩和できる。
本例のダミートレンチ部３０は、ゲートトレンチ部４０のそれぞれの延伸部分３９の間に設けられる。これらのダミートレンチ部３０は、延伸方向に延伸する直線形状を有してよい。
トランジスタ部７０において、ダイオード部８０と隣接する境界には、表面にエミッタ領域が設けられない中間領域９０を備えてよい。また、トランジスタ部７０において、中間領域９０に隣接する部分には、複数のダミートレンチ部３０が連続して配列されてよい。中間領域９０に隣接する部分に設けられるダミートレンチ部３０も、延伸部分２９と先端部３１とを有してよい。先端部３１および延伸部分２９は、先端部４１および延伸部分３９と同様の形状を有する。先端部３１を有するダミートレンチ部３０と、直線形状のダミートレンチ部３０の延伸方向における長さは同一であってよい。
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、幅広部１１５、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に設けられる。幅広部１１５は、コンタクトホール５４から離れて、所定の範囲で設けられる。また、本例では、幅広部１１５は、コンタクトホール５６から離れて、所定の範囲で設けられる。幅広部１１５の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０の延伸方向の端部は、幅広部１１５に設けられてよい。
各トレンチ部に挟まれたメサ部６０には、ベース領域１４が設けられる。メサ部とは、トレンチ部に挟まれた半導体基板１０の部分において、トレンチ部の最も深い底部よりも上面側の領域である。ベース領域１４は、幅広部１１５よりもドーピング濃度の低い第２導電型である。
メサ部６０のベース領域１４の上面には、ベース領域１４よりもドーピング濃度の高い第２導電型のコンタクト領域１５が設けられる。本例のコンタクト領域１５はＰ＋型である。幅広部１１５は、コンタクト領域１５のうち、トレンチ部の延伸方向で最も端に配置されたコンタクト領域１５から、環状部４８－５の方向に離れて設けられてよい。また、トランジスタ部７０においては、コンタクト領域１５の上面の一部に、半導体基板１０よりもドーピング濃度が高い第１導電型のエミッタ領域１２が選択的に設けられる。本例のエミッタ領域１２はＮ＋型である。
コンタクト領域１５およびエミッタ領域１２のそれぞれは、隣接する一方のトレンチ部から、他方のトレンチ部まで設けられる。トランジスタ部７０の１以上のコンタクト領域１５および１以上のエミッタ領域１２は、トレンチ部の延伸方向に沿って交互にメサ部６０の上面に露出するように設けられる。
他の例においては、トランジスタ部７０におけるメサ部６０には、コンタクト領域１５およびエミッタ領域１２が延伸方向に沿ってストライプ状に設けられていてもよい。例えばトレンチ部に隣接する領域にエミッタ領域１２が設けられ、エミッタ領域１２に挟まれた領域にコンタクト領域１５が設けられる。
ダイオード部８０のメサ部６０には、エミッタ領域１２が設けられていなくてよい。また、中間領域９０のメサ部６０には、トランジスタ部７０のメサ部６０よりも、広い面積に渡ってコンタクト領域１５が設けられる。
トランジスタ部７０において、コンタクトホール５４は、コンタクト領域１５およびエミッタ領域１２の各領域の上方に設けられる。コンタクトホール５４は、ベース領域１４および幅広部１１５に対応する領域には設けられない。ダイオード部８０において、コンタクトホール５４は、コンタクト領域１５およびベース領域１４の上方に設けられる。
ダイオード部８０において、半導体基板１０の下面２３と隣接する領域には、Ｎ＋型のカソード領域８２が設けられる。図６においては、カソード領域８２が設けられる領域を点線で示している。半導体基板１０の下面２３と隣接する領域においてカソード領域８２が設けられていない領域には、Ｐ＋型のコレクタ領域が設けられてよい。図６では、ダイオード部８０の一つのメサ部６０を示しているが、ダイオード部８０は、Ｘ軸方向において複数のメサ部６０を有してよい。
トランジスタ部７０の少なくとも一部の領域には、Ｎ＋型の蓄積領域１６が設けられる。図６においては、蓄積領域１６が設けられる領域を点線で示している。蓄積領域１６は、それぞれのメサ部６０において、エミッタ領域１２またはコンタクト領域１５よりも下方に設けられてよい。
図７は、図６におけるｃ－ｃ断面の一例を示す図である。ｃ－ｃ断面は、エミッタ領域１２を通過するＸＺ面である。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。エミッタ電極５２は、半導体基板１０および層間絶縁膜３８の上面に設けられる。
コレクタ電極２４は、半導体基板１０の下面２３に設けられる。エミッタ電極５２およびコレクタ電極２４は、金属等の導電材料で設けられる。本明細書において、エミッタ電極５２とコレクタ電極２４とを結ぶ方向を深さ方向と称する。
半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板１０はシリコン基板である。当該断面の半導体基板１０の上面２１側には、Ｐ－型のベース領域１４が設けられる。
当該断面において、トランジスタ部７０における半導体基板１０の上面２１側には、Ｎ＋型のエミッタ領域１２、Ｐ－型のベース領域１４およびＮ＋型の蓄積領域１６が、半導体基板１０の上面２１側から順番に設けられる。
当該断面において、ダイオード部８０における半導体基板１０の上面２１側には、Ｐ－型のベース領域１４が設けられている。本例のダイオード部８０には、蓄積領域１６が設けられていない。他の例では、ダイオード部８０にも蓄積領域１６が設けられてもよい。また、中間領域９０における半導体基板１０の上面２１には、コンタクト領域１５が設けられている。
トランジスタ部７０において、蓄積領域１６の下にはＮ－型のドリフト領域１８が設けられる。ドリフト領域１８とベース領域１４との間に、ドリフト領域１８よりも高濃度の蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減することができる。
本例の蓄積領域１６は、トランジスタ部７０の各メサ部６０に設けられる。蓄積領域１６は、各メサ部６０におけるベース領域１４の下面全体を覆うように設けられてよい。ダイオード部８０において、ベース領域１４の下面には、ドリフト領域１８が設けられる。トランジスタ部７０およびダイオード部８０の双方において、ドリフト領域１８の下にはＮ＋型のバッファ領域２０が設けられる。
バッファ領域２０は、ドリフト領域１８の下側に設けられる。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
トランジスタ部７０において、バッファ領域２０の下には、Ｐ＋型のコレクタ領域２２が設けられる。ダイオード部８０において、バッファ領域２０の下には、Ｎ＋型のカソード領域８２が設けられる。また、活性部１２０において、半導体基板１０の上面２１に対して、半導体基板１０の下面２３と垂直な方向にコレクタ領域２２を投影したときの投影領域であって、且つ、エミッタ領域１２およびコンタクト領域１５を含む所定の単位構成が規則的に配置された領域をトランジスタ部７０とする。
半導体基板１０の上面２１側には、１以上のゲートトレンチ部４０、および、１以上のダミートレンチ部３０が設けられる。各トレンチ部は、半導体基板１０の上面２１から、ベース領域１４を貫通して、ドリフト領域１８に到達するように設けられている。エミッタ領域１２、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらの領域も貫通して、ドリフト領域１８に到達している。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
ゲートトレンチ部４０は、半導体基板１０の上面２１側に設けられたゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチ部４０の内壁を覆って設けられる。ゲート絶縁膜４２は、ゲートトレンチ部４０の内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチ部４０の内部においてゲート絶縁膜４２よりも内側に設けられる。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４は、ゲート絶縁膜４２を挟んでベース領域１４と対向する領域を含む。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面２１において層間絶縁膜３８により覆われる。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチに接する界面の表層に電子の反転層によるチャネルが形成される。
ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０の上面２１側に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられる。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられる。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。
図８は、ゲートランナー４８の他の配置例を示す上面図である。本例のゲートランナー４８は、図１から図７において説明した例に対して、電流センサ周辺部４８－６を更に有する。電流センサ周辺部４８－６は、上面視において、電流検出部１１０を囲んで設けられている。電流センサ周辺部４８－６は、第２ウェル周辺部４８－２が囲む領域内に配置されていてよい。本例の第２ウェル周辺部４８－２は、Ｙ軸方向に伸びる２つの直線部を有している。電流センサ周辺部４８－６は、一方の直線部から、他方の直線部まで設けられていてよい。電流センサ周辺部４８－６のＹ軸方向における幅は、電流検出部１１０のＹ軸方向における幅よりも大きくてよい。
図９は、電流検出部１１０におけるＸＺ断面の一例を示す図である。電流検出部１１０は、第２ウェル領域１１２に囲まれている。本例の電流検出部１１０は、１つ以上のゲートトレンチ部４０と、１つ以上のメサ部６０を有する。
電流検出部１１０のゲートトレンチ部４０の構造は、トランジスタ部７０のゲートトレンチ部４０の構造と同一であってよい。電流検出部１１０のゲートトレンチ部４０は、電流センサ周辺部４８－６と接続されている。電流検出部１１０におけるゲートトレンチ部４０の単位面積当たりの密度は、トランジスタ部７０におけるゲートトレンチ部４０の単位面積当たりの密度よりも高くてよい。電流検出部１１０には、複数のゲートトレンチ部４０が設けられ、ダミートレンチ部３０が設けられていなくてもよい。
電流検出部１１０のメサ部６０は、トランジスタ部７０のメサ部６０と同一の構造を有してよい。電流検出部１１０のメサ部６０には、エミッタ領域１２およびベース領域１４が設けられている。これにより、電流検出部１１０は、トランジスタ部７０と同様の動作を行う。電流検出部１１０のメサ部６０には、蓄積領域１６が設けられていてよく、設けられていなくてもよい。
電流検出部１１０のメサ部６０は、電流検出パッド１７２と接続されている。電流検出パッド１７２は、電流センサ周辺部４８－６に設けられた貫通孔を通って、メサ部６０と接続してよい。電流検出部１１０のメサ部６０の上面は、トランジスタ部７０のメサ部６０の上面と同一の構造を有してよい。例えば電流検出部１１０のメサ部６０の上面には、エミッタ領域１２およびコンタクト領域１５が、Ｙ軸方向に沿って交互に配置されていてよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。
１０・・・半導体基板、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・上面、２２・・・コレクタ領域、２３・・・下面、２４・・・コレクタ電極、２５・・・接続部、２９・・・延伸部分、３０・・・ダミートレンチ部、３１・・・先端部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・延伸部分、４０・・・ゲートトレンチ部、４１・・・先端部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、４８・・・ゲートランナー、４８－１・・・第１ウェル周辺部、４８－２・・・第２ウェル周辺部、４８－３・・・活性周辺部、４８－４ａ・・・第１延伸部、４８－４ｂ・・・第２延伸部、４８－５・・・環状部、４８－６・・・電流センサ周辺部、５０・・・ゲートパッド、５２・・・エミッタ電極、５４・・・コンタクトホール、５６・・・コンタクトホール、６０・・・メサ部、７０・・・トランジスタ部、８０・・・ダイオード部、８２・・・カソード領域、９０・・・中間領域、１００・・・半導体装置、１０２・・・端辺、１１０・・・電流検出部、１１１・・・第１ウェル領域、１１２・・・第２ウェル領域、１１３・・・周辺ウェル領域、１１４・・・中間ウェル領域、１１５・・・幅広部、１２０・・・活性部、１７２・・・電流検出パッド、１７４・・・アノードパッド、１７６・・・カソードパッド、１７８・・・温度センスダイオード、１８０・・・アノード配線、１８１・・・配線、１８２・・・カソード配線、１８４・・・アノード領域、１８６・・・カソード領域、１９０・・・保護層、１９２・・・直線

Claims (12)

  1. 半導体基板と、
    前記半導体基板に設けられた活性部と、
    前記半導体基板に設けられ、上面視において前記活性部を挟んで配置された第１ウェル領域および第２ウェル領域と、
    前記半導体基板に設けられ、上面視において前記活性部を囲んで配置された周辺ウェル領域と、
    前記半導体基板に設けられ、上面視において前記第１ウェル領域および前記第２ウェル領域との間に配置された中間ウェル領域と、
    前記第１ウェル領域の上方に配置された第１パッド、および、前記第２ウェル領域の上方に配置された複数の第２パッドと、
    前記中間ウェル領域の上方に配置された温度センスダイオードと
    を備え、
    前記温度センスダイオードは、前記複数の第２パッドの内少なくとも１つの第２パッドと接続する半導体装置。
  2. 半導体基板と、
    前記半導体基板に設けられた活性部と、
    前記半導体基板に設けられ、上面視において前記活性部を挟んで配置された第１ウェル領域および第２ウェル領域と、
    前記半導体基板に設けられ、上面視において前記活性部を囲んで配置された周辺ウェル領域と、
    前記半導体基板に設けられ、上面視において前記第１ウェル領域および前記第２ウェル領域との間に配置され、上面視において前記第１ウェル領域から、前記第２ウェル領域まで設けられている中間ウェル領域と、
    前記第１ウェル領域の上方に配置された第１パッド、および、前記第２ウェル領域の上方に配置された第２パッドと、
    前記中間ウェル領域の上方に配置された温度センスダイオードと
    を備える半導体装置。
  3. 前記第１ウェル領域および前記第２ウェル領域は、前記周辺ウェル領域よりも、前記活性部の中央側に突出している
    請求項１または２に記載の半導体装置。
  4. 前記半導体基板は、上面視において向かい合う第１端辺および第２端辺を有し、
    前記第１ウェル領域は、前記活性部と前記第１端辺との間に配置され、
    前記第２ウェル領域は、前記活性部と前記第２端辺との間に配置されている
    請求項１から３のいずれか一項に記載の半導体装置。
  5. 前記第１パッドに接続されたゲートランナーを更に備え、
    前記第１パッドは、前記第１端辺の中央に配置されている
    請求項４に記載の半導体装置。
  6. 半導体基板と、
    前記半導体基板に設けられた活性部と、
    前記半導体基板に設けられ、上面視において前記活性部を挟んで配置された第１ウェル領域および第２ウェル領域と、
    前記半導体基板に設けられ、上面視において前記活性部を囲んで配置された周辺ウェル領域と、
    前記半導体基板に設けられ、上面視において前記第１ウェル領域および前記第２ウェル領域との間に配置された中間ウェル領域と、
    前記第１ウェル領域の上方に配置された第１パッド、および、前記第２ウェル領域の上方に配置された第２パッドと、
    前記中間ウェル領域の上方に配置された温度センスダイオードと、
    前記第１パッドに接続されたゲートランナーと
    を備え、
    前記半導体基板は、上面視において向かい合う第１端辺および第２端辺を有し、
    前記第１ウェル領域は、前記活性部と前記第１端辺との間に配置され、
    前記第２ウェル領域は、前記活性部と前記第２端辺との間に配置され、
    前記第１パッドは、前記第１端辺の中央に配置され、
    前記ゲートランナーは、
    上面視において前記活性部を囲む活性周辺部と、
    上面視において前記第１ウェル領域を囲む第１ウェル周辺部と、
    上面視において前記第２ウェル領域を囲む第２ウェル周辺部と
    を備える半導体装置。
  7. 前記第１ウェル周辺部は、前記第１端辺の中央に配置されており、
    前記第２ウェル周辺部は、前記第２端辺の中央に配置されている
    請求項６に記載の半導体装置。
  8. 前記中間ウェル領域は、上面視において前記第１ウェル領域から、前記第２ウェル領域まで設けられている
    請求項１または６に記載の半導体装置。
  9. 前記中間ウェル領域は、上面視において前記第１ウェル領域および前記第２ウェル領域を結ぶ方向と直交する方向の幅が、他の部分よりも広い幅広部を有し、
    前記幅広部の上方に前記温度センスダイオードが配置されている
    請求項２に記載の半導体装置。
  10. 半導体基板と、
    前記半導体基板に設けられた活性部と、
    前記半導体基板に設けられ、上面視において前記活性部を挟んで配置された第１ウェル領域および第２ウェル領域と、
    前記半導体基板に設けられ、上面視において前記活性部を囲んで配置された周辺ウェル領域と、
    前記半導体基板に設けられ、上面視において前記第１ウェル領域および前記第２ウェル領域との間に配置された中間ウェル領域と、
    前記第１ウェル領域の上方に配置された第１パッド、および、前記第２ウェル領域の上方に配置された第２パッドと、
    前記中間ウェル領域の上方に配置された温度センスダイオードと、
    前記第１パッドに接続されたゲートランナーと
    を備え、
    前記半導体基板は、上面視において向かい合う第１端辺および第２端辺を有し、
    前記第１ウェル領域は、前記活性部と前記第１端辺との間に配置され、
    前記第２ウェル領域は、前記活性部と前記第２端辺との間に配置され、
    前記第１パッドは、前記第１端辺の中央に配置され、
    前記ゲートランナーは、
    上面視において前記温度センスダイオードを囲む環状部と、
    前記第１ウェル領域から前記環状部まで設けられた第１延伸部と、
    前記第２ウェル領域から前記環状部まで設けられた第２延伸部と
    を有する半導体装置。
  11. 前記活性部でかつ前記半導体基板の上面に設けられたゲートトレンチ部およびダミートレンチ部を更に備え、
    前記中間ウェル領域は、上面視において前記第１ウェル領域および前記第２ウェル領域を結ぶ方向と直交する方向の幅が、他の部分よりも広い幅広部を有し、
    前記幅広部の上方に前記温度センスダイオードが配置されていて、
    前記ゲートトレンチ部は、前記環状部まで延伸して設けられ、前記環状部と接続し、
    前記ダミートレンチ部は、前記幅広部まで延伸して設けられない
    請求項１０に記載の半導体装置。
  12. 半導体基板と、
    前記半導体基板に設けられた活性部と、
    前記半導体基板に設けられ、上面視において前記活性部を横断して設けられたゲートランナーと、
    前記半導体基板の上方に配置された温度センスダイオードと
    を備え、
    前記ゲートランナーは、上面視において前記温度センスダイオードを囲む環状部と、
    前記環状部の一つの端部から前記活性部の一つの端部まで延伸する第１延伸部と、
    前記環状部の他の端部から前記活性部の他の端部まで延伸する第２延伸部と
    を備え、
    前記環状部は、前記活性部の中央を囲むように配置される半導体装置。
JP2020571008A 2019-02-07 2019-12-03 半導体装置 Active JP7024891B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019021007 2019-02-07
JP2019021007 2019-02-07
PCT/JP2019/047282 WO2020162013A1 (ja) 2019-02-07 2019-12-03 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2020162013A1 JPWO2020162013A1 (ja) 2021-09-09
JP7024891B2 true JP7024891B2 (ja) 2022-02-24

Family

ID=71947855

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020571008A Active JP7024891B2 (ja) 2019-02-07 2019-12-03 半導体装置

Country Status (5)

Country Link
US (1) US20210151429A1 (ja)
EP (1) EP3817039B1 (ja)
JP (1) JP7024891B2 (ja)
CN (1) CN112543993A (ja)
WO (1) WO2020162013A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020162012A1 (ja) * 2019-02-07 2020-08-13 富士電機株式会社 半導体装置および半導体モジュール
JP7167881B2 (ja) * 2019-08-27 2022-11-09 株式会社デンソー 半導体装置
WO2022080495A1 (ja) * 2020-10-16 2022-04-21 富士電機株式会社 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007287988A (ja) 2006-04-18 2007-11-01 Toyota Motor Corp 半導体装置
JP2014003095A (ja) 2012-06-15 2014-01-09 Denso Corp 半導体装置
WO2015198435A1 (ja) 2014-06-26 2015-12-30 三菱電機株式会社 半導体装置
JP2017079324A (ja) 2015-10-19 2017-04-27 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2018046187A (ja) 2016-09-15 2018-03-22 富士電機株式会社 半導体装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3204226B2 (ja) * 1985-11-29 2001-09-04 株式会社デンソー 半導体装置
JPH0252468A (ja) * 1988-08-17 1990-02-22 Mitsubishi Electric Corp 半導体装置
JP2004055812A (ja) 2002-07-19 2004-02-19 Renesas Technology Corp 半導体装置
JP2004363327A (ja) * 2003-06-04 2004-12-24 Fuji Electric Device Technology Co Ltd 半導体装置
JP5014646B2 (ja) * 2006-03-01 2012-08-29 三菱電機株式会社 半導体装置
JP2008235788A (ja) * 2007-03-23 2008-10-02 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
JP6197773B2 (ja) * 2014-09-29 2017-09-20 トヨタ自動車株式会社 半導体装置
US9972618B2 (en) * 2014-12-17 2018-05-15 Mitsubishi Electric Corporation Semiconductor device
JP6436791B2 (ja) * 2015-01-16 2018-12-12 エイブリック株式会社 半導体装置
JP6665457B2 (ja) 2015-09-16 2020-03-13 富士電機株式会社 半導体装置
JP6686398B2 (ja) * 2015-12-03 2020-04-22 富士電機株式会社 半導体装置
CN107086217B (zh) * 2016-02-16 2023-05-16 富士电机株式会社 半导体装置
JP6805776B2 (ja) * 2016-12-09 2020-12-23 富士電機株式会社 半導体装置
US10396189B2 (en) * 2017-05-30 2019-08-27 Fuji Electric Co., Ltd. Semiconductor device
CN111052323B (zh) * 2017-08-21 2023-06-20 株式会社电装 半导体装置及其制造方法
US11227947B2 (en) * 2017-11-30 2022-01-18 Sumitomo Electric Industries, Ltd. Insulated-gate transistor
US10818788B2 (en) * 2017-12-15 2020-10-27 Alpha And Omega Semiconductor (Cayman) Ltd. Schottky diode integrated into superjunction power MOSFETs

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007287988A (ja) 2006-04-18 2007-11-01 Toyota Motor Corp 半導体装置
JP2014003095A (ja) 2012-06-15 2014-01-09 Denso Corp 半導体装置
WO2015198435A1 (ja) 2014-06-26 2015-12-30 三菱電機株式会社 半導体装置
JP2017079324A (ja) 2015-10-19 2017-04-27 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2018046187A (ja) 2016-09-15 2018-03-22 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
US20210151429A1 (en) 2021-05-20
EP3817039B1 (en) 2022-11-23
EP3817039A1 (en) 2021-05-05
WO2020162013A1 (ja) 2020-08-13
CN112543993A (zh) 2021-03-23
JPWO2020162013A1 (ja) 2021-09-09
EP3817039A4 (en) 2021-12-08

Similar Documents

Publication Publication Date Title
US10396189B2 (en) Semiconductor device
JP7024891B2 (ja) 半導体装置
US11532738B2 (en) Semiconductor device
JP7091693B2 (ja) 半導体装置
JP7173172B2 (ja) 半導体装置および半導体モジュール
JP7207463B2 (ja) 半導体装置
US20230261095A1 (en) Semiconductor device
US20230268342A1 (en) Semiconductor device
JP6996621B2 (ja) 半導体装置
JP7231065B2 (ja) 半導体装置
JP7156495B2 (ja) 半導体装置
JP7272421B2 (ja) 半導体装置
WO2024135114A1 (ja) 半導体装置および半導体モジュール
JP7073773B2 (ja) 半導体装置
JP2023008088A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220124

R150 Certificate of patent or registration of utility model

Ref document number: 7024891

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150