JP5671269B2 - バス接続回路を備えた半導体装置及びそのバス接続方法 - Google Patents
バス接続回路を備えた半導体装置及びそのバス接続方法 Download PDFInfo
- Publication number
- JP5671269B2 JP5671269B2 JP2010143864A JP2010143864A JP5671269B2 JP 5671269 B2 JP5671269 B2 JP 5671269B2 JP 2010143864 A JP2010143864 A JP 2010143864A JP 2010143864 A JP2010143864 A JP 2010143864A JP 5671269 B2 JP5671269 B2 JP 5671269B2
- Authority
- JP
- Japan
- Prior art keywords
- pull
- voltage
- resistor
- bus line
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
- H03K19/00384—Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Description
11,21,51 MCU
12,22,52 I2C回路
13,1423,24,53,54 IOバッファ回路
25 インターフェース回路
55 制御回路
R1,R2,R3,R4 外部プルアップ抵抗
R11 内部プルアップ抵抗
R12 内部プルダウン抵抗
Claims (9)
- バスラインを介して外部装置と通信を行うためのバス接続回路を備えた半導体装置であって、
前記バスラインに接続される端子にプルアップ電圧を印加する第1の抵抗及び前記端子にプルダウン電圧を印加する第2の抵抗と、
前記バスラインに前記第2の抵抗を介して前記プルダウン電圧を印加し、前記プルダウン電圧の印加時の前記バスラインの電圧レベルに応じて前記バスラインにプルアップのための電圧を印加する第3の抵抗の接続があるか否かを判定する抵抗接続判定手段と、
前記抵抗接続判定手段によって前記バスラインへの前記第3の抵抗の接続がないと判定されたとき前記プルダウン電圧の印加を停止して前記バスラインに前記第1の抵抗を介して前記プルアップ電圧を印加し、前記抵抗接続判定手段によって前記バスラインへの前記第3の抵抗の接続があると判定されたとき前記プルダウン電圧の印加を停止するプルアップ電圧制御手段と、を備えることを特徴とする半導体装置。 - 前記抵抗接続判定手段は、前記バスラインの電圧レベルが前記プルダウン電圧に等しいとき前記バスラインへの前記第3の抵抗の接続がないと判定し、前記バスラインの電圧レベルが前記プルアップ電圧に等しいとき前記バスラインへの前記第3の抵抗の接続があると判定することを特徴とする請求項1記載の半導体装置。
- 前記第1の抵抗と第1のスイッチ素子との第1直列回路を有し、前記プルアップ電圧が第1直列回路を介して前記バスラインへの前記端子に印加されるプルアップ回路と、
前記第2の抵抗と第2のスイッチ素子との第2直列回路を有し、前記プルダウン電圧が第2直列回路を介して前記端子に印加されるプルダウン回路と、を更に備え、
前記抵抗接続判定手段は、前記第2スイッチ素子をオンさせることにより前記バスラインに前記第2の抵抗を介して前記プルダウン電圧を印加し、
前記プルアップ電圧制御手段は、前記第2スイッチ素子をオフさせることにより前記プルダウン電圧の印加を停止し、前記第1スイッチ素子をオンさせることにより前記バスラインに前記第1の抵抗を介して前記プルアップ電圧を印加することを特徴とする請求項1又は2記載の半導体装置。 - 前記抵抗接続判定手段及び前記プルアップ電圧制御手段は、MCU(マイクロコントロールユニット)とインターフェース回路とによって構成され、
前記MCUは
前記インターフェース回路に前記第2スイッチ素子をオンさせる第1ステップと、
前記インターフェース回路に前記端子の電圧レベルを前記MCUに供給させる第2ステップと、
前記電圧レベルに応じて前記バスラインへの前記第3の抵抗の接続があるか否かを判定する第3ステップと、
前記電圧レベルが前記プルダウン電圧に等しいとき前記インターフェース回路に前記第2スイッチ素子をオフさせかつ前記第1スイッチ素子をオンさせる第4ステップと、
前記電圧レベルが前記プルアップ電圧に等しいとき前記インターフェース回路に前記第2スイッチ素子をオフさせる第5ステップと、を順に実行することを特徴とする請求項3記載の半導体装置。 - 前記抵抗接続判定手段及び前記プルアップ電圧制御手段は、制御回路によって構成され、
前記制御回路は、クロック信号のパルスを初期値から計数するカウンタと、
前記カウンタの計数値が設定値に達するまで前記第2スイッチ素子をオンさせ、前記カウンタの計数値が前記設定値に達したとき前記第2スイッチ素子をオフさせるスイッチ素子制御回路と、
前記カウンタの計数値が前記設定値に達したとき前記電圧レベルが前記プルダウン電圧に等しいことを検出したならば前記第1スイッチ素子をオンさせる検出回路と、を備えることを特徴とする請求項3記載の半導体装置。 - 前記抵抗接続判定手段及び前記プルアップ電圧制御手段は、前記半導体装置への電源投入直後に動作することを特徴とする請求項1〜5のいずれか1記載の半導体装置。
- バスラインを介して外部装置と通信を行う半導体装置のバス接続方法であって、
前記バスラインに前記半導体装置内の第2の抵抗を介してプルダウン電圧を印加するプルダウン電圧印加ステップと、
前記プルダウン電圧の印加時の前記バスラインの電圧レベルに応じて前記バスラインへの第3の抵抗の接続があるか否かを判定する抵抗接続判定ステップと、
前記抵抗接続判定ステップにおいて前記バスラインへの前記第3の抵抗の接続がないと判定されたとき前記プルダウン電圧の印加を停止して前記バスラインに前記半導体装置内の第1の抵抗を介してプルアップ電圧を印加し、前記抵抗接続判定ステップにおいて前記バスラインへの前記第3の抵抗の接続があると判定されたとき前記プルダウン電圧の印加を停止するプルアップ電圧制御ステップと、を備えることを特徴とするバス接続方法。 - 前記抵抗接続判定ステップは、前記バスラインの電圧レベルが前記プルダウン電圧に等しいとき前記バスラインへの前記第3の抵抗の接続がないと判定し、前記バスラインの電圧レベルが前記プルアップ電圧に等しいとき前記バスラインへの前記第3の抵抗の接続があると判定することを特徴とする請求項7記載のバス接続方法。
- クロック信号のパルスを初期値から計数して計数値を生成するカウントステップを備え、
前記プルダウン電圧印加ステップは前記カウントステップの前記計数値が設定値に達するまで前記プルダウン電圧の印加を行い、
前記プルアップ電圧制御ステップは、前記カウントステップの前記計数値が設定値に達したときに前記抵抗接続判定ステップによって前記電圧レベルが前記プルダウン電圧に等しいことが検出されたならば、前記プルダウン電圧の印加を停止して前記バスラインに前記第1の抵抗を介して前記プルアップ電圧を印加するステップと、
前記カウントステップの前記計数値が設定値に達したときに前記抵抗接続判定ステップによって前記電圧レベルが前記プルアップ電圧に等しいことが検出されたならば、前記プルダウン電圧の印加を停止するステップと、を備えることを特徴とする請求項8記載のバス接続方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010143864A JP5671269B2 (ja) | 2010-06-24 | 2010-06-24 | バス接続回路を備えた半導体装置及びそのバス接続方法 |
US13/157,852 US8421498B2 (en) | 2010-06-24 | 2011-06-10 | Semiconductor device with bus connection circuit and method of making bus connection |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010143864A JP5671269B2 (ja) | 2010-06-24 | 2010-06-24 | バス接続回路を備えた半導体装置及びそのバス接続方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012008785A JP2012008785A (ja) | 2012-01-12 |
JP5671269B2 true JP5671269B2 (ja) | 2015-02-18 |
Family
ID=45351947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010143864A Active JP5671269B2 (ja) | 2010-06-24 | 2010-06-24 | バス接続回路を備えた半導体装置及びそのバス接続方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8421498B2 (ja) |
JP (1) | JP5671269B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017041704A (ja) * | 2015-08-18 | 2017-02-23 | ラピスセミコンダクタ株式会社 | 半導体装置及び無効化方法 |
KR102487502B1 (ko) * | 2018-02-14 | 2023-01-12 | 에스케이하이닉스 주식회사 | 버퍼링 회로 및 이를 포함하는 반도체 장치 및 시스템 |
CN112929250B (zh) * | 2019-12-06 | 2024-02-06 | 厦门雅迅网络股份有限公司 | 一种设备内部的can通信电路 |
EP4099566A4 (en) * | 2020-02-14 | 2023-01-25 | Huawei Technologies Co., Ltd. | INTEGRATED CIRCUIT AND CONTROL METHOD AND SYSTEM |
IT202100003542A1 (it) * | 2021-02-16 | 2022-08-16 | St Microelectronics Srl | Sistema e metodo per selezionare una modalita' operativa, quale una modalita' di avvio, di una unita' a micro-controllore |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02138612A (ja) | 1988-11-18 | 1990-05-28 | Fujitsu Ltd | バスドライブ回路 |
JP2004072231A (ja) * | 2002-08-02 | 2004-03-04 | Seiko Epson Corp | 半導体装置、マイクロコンピュータ、電子機器、半導体装置の制御方法 |
JP2005092480A (ja) * | 2003-09-17 | 2005-04-07 | Hitachi Global Storage Technologies Netherlands Bv | インターフェース回路及び電子機器 |
US7420386B2 (en) * | 2006-04-06 | 2008-09-02 | Altera Corporation | Techniques for providing flexible on-chip termination control on integrated circuits |
US7423450B2 (en) * | 2006-08-22 | 2008-09-09 | Altera Corporation | Techniques for providing calibrated on-chip termination impedance |
JP2009022029A (ja) * | 2008-09-01 | 2009-01-29 | Renesas Technology Corp | 半導体集積回路装置 |
-
2010
- 2010-06-24 JP JP2010143864A patent/JP5671269B2/ja active Active
-
2011
- 2011-06-10 US US13/157,852 patent/US8421498B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US8421498B2 (en) | 2013-04-16 |
US20110316581A1 (en) | 2011-12-29 |
JP2012008785A (ja) | 2012-01-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7034565B2 (en) | On-die termination circuit and method for reducing on-chip DC current, and memory system including memory device having the same | |
TWI698752B (zh) | 積體電路、匯流排系統以及其控制方法 | |
KR100780949B1 (ko) | 데이터 독출 모드에서 odt 회로의 온/오프 상태를테스트할 수 있는 반도체 메모리 장치 및 odt 회로의상태 테스트 방법 | |
JP5671269B2 (ja) | バス接続回路を備えた半導体装置及びそのバス接続方法 | |
US20020017944A1 (en) | Method and apparatus for glitch protection for input buffers in a source-synchronous environment | |
US20170315955A1 (en) | Bus serialization for devices without multi-device support | |
JPH1131960A (ja) | 半導体集積回路システム | |
US7249213B2 (en) | Memory device operable with a plurality of protocols with configuration data stored in non-volatile storage elements | |
WO2017146874A2 (en) | Bus bridge for translating requests between a module bus and an axi bus | |
US10977206B2 (en) | Data communication device and method for data communication | |
TW201308058A (zh) | 電腦主機板及其電壓調節電路 | |
JP2003124798A (ja) | 半導体装置 | |
US9495315B2 (en) | Information processing device and data communication method | |
JP3949429B2 (ja) | Iicバス制御システム | |
JP2009252307A (ja) | 半導体記憶装置およびそれを用いたシステム | |
US6097218A (en) | Method and device for isolating noise sensitive circuitry from switching current noise on semiconductor substrate | |
US6731137B1 (en) | Programmable, staged, bus hold and weak pull-up for bi-directional I/O | |
US7437448B1 (en) | Method and device for function selection of a control unit | |
US6813192B2 (en) | Apparatus and method for reading the default value of a peripheral component | |
TWI398778B (zh) | 資料通信系統 | |
JP3439015B2 (ja) | データ転送方式 | |
JP3737567B2 (ja) | コンピュータシステム | |
US20030145245A1 (en) | Microcontroller | |
JP4201375B2 (ja) | データ転送装置 | |
US6784691B2 (en) | Integrated circuit having a connection pad for stipulating one of a plurality of organization forms, and method for operating the circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140602 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141219 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5671269 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |