JP3737567B2 - コンピュータシステム - Google Patents
コンピュータシステム Download PDFInfo
- Publication number
- JP3737567B2 JP3737567B2 JP19455196A JP19455196A JP3737567B2 JP 3737567 B2 JP3737567 B2 JP 3737567B2 JP 19455196 A JP19455196 A JP 19455196A JP 19455196 A JP19455196 A JP 19455196A JP 3737567 B2 JP3737567 B2 JP 3737567B2
- Authority
- JP
- Japan
- Prior art keywords
- peripheral device
- interface
- main body
- power
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Sources (AREA)
Description
【発明の属する技術分野】
本発明は、コンピュータ本体に設けられた周辺装置を制御するための入出力インターフェース装置に関するものであり、特に周辺装置を接続するパラレルポートを有し、周辺装置の動作に必要なインターフェース信号をパラレルポートを介して出力する入出力インターフェース装置を備えたコンピュータシステムに関する。
【0002】
【従来の技術】
従来、パーソナルコンピュータは、例えばプリンタなどの周辺装置を接続して、その周辺装置の動作に必要な各種のインターフェース信号を出力する入出力インターフェースを備えている。入出力インターフェースは、シリアル通信用ポート以外に、複数のインターフェース信号を並列に出力するパラレルポートを有する方式がある。
【0003】
このパラレルポートを有する入出力インターフェースは具体例として、図5に示すように、コンピュータ本体1に設けられて、パラレルポートの各信号線3a,3b(ここでは2ポートとする)を介して周辺装置(ここではプリンタを想定する)2に接続される。入出力インターフェースは、各ポートに対応する複数のI/Oバッファ4a,4bおよびI/Oバッファ制御回路5を有し、ゲートアレイにより構成されている。I/Oバッファ制御回路5は通常では、他の回路と共に内部コア回路に含まれている。
【0004】
I/Oバッファ4a,4bは、I/Oバッファ制御回路5の入力制御(制御信号PD,ND)に応じて、プリンタ2の動作に必要なインターフェース信号ST,PIを出力する。ここでは、インターフェース信号として、ストローブ(strobe)信号であるインターフェース信号STと、プリンタの初期化信号PINTであるインターフェース信号PIの2種類を想定する。
【0005】
I/Oバッファ制御回路5は、予め設定されたインターフェース定義に従って、インターフェース信号ST,PIの論理レベル(“H”または“L”)を設定するように制御信号PD,NDの論理レベルの組合わせにより入力制御を実行する。即ち、制御信号PD,NDの各論理レベルが“H”と“L”であれば、I/Oバッファ4a,4bは例えば論理レベル“H”のインターフェース信号ST,PIを出力する。
【0006】
ところで、最近のパーソナルコンピュータでは、低消費電力化を図るために、各種の節電方式が採用されている。この節電方式の一つとして、コンピュータ本体1のシステム電源を、各回路の電源仕様に応じて分離化する方式がある。具体的には、入出力インターフェースではI/Oバッファ4a,4bとI/Oバッファ制御回路5は電源仕様が異なり、それぞれ例えば前者が+5V電源であり、後者が+3V電源である。
【0007】
このため、I/Oバッファ4a,4bとI/Oバッファ制御回路5の各電源回路は分離されている。従って、I/Oバッファ4a,4bは、専用のI/Oバッファ用電源6から電源供給が行なわれる。但し、コンピュータ本体1のシステム電源のスイッチにより、I/Oバッファ4a,4bとI/Oバッファ制御回路5には、それぞれの電源から同時に電源供給がなされる。
【0008】
【発明が解決しようとする課題】
前述したような節電方式の入出力インターフェースでは、プリンタ2などの周辺装置を起動する場合に、以下のような問題がある。即ち、プリンタ2の専用電源をオンした後に、コンピュータ本体1の電源をオンする順序で電源投入を操作すると、コンピュータ本体1の電源がオンする期間に、プリンタ2から電流Iが入出力インターフェースに供給される現象(電流回り込み現象)が発生することがある。これは、図5に示すように、プリンタ2側において、ポートの信号線3a,3bがプルアップ抵抗を介して電源端子に接続されているような構成により発生する。以下、図6のフローチャートを参照して、電流回り込み現象が発生した場合の支障について説明する。
【0009】
まず、前記のようにコンピュータ本体1のシステム電源がオフ状態のときに、プリンタ2の電源がオンされたと想定する(ステップS1)。この状態では、前記のように、プリンタ2から電流回り込みが発生し、入出力インターフェースに電流Iが供給される(ステップS2)。このため、入出力インターフェースのI/Oバッファ4a,4bが動作状態になる(ステップS3)。このとき、コンピュータ本体1のシステム電源がオフ状態であるため、I/Oバッファ制御回路5は非動作状態である。このため、I/Oバッファ4a,4bの入力状態(制御信号PD,ND)は不定である。
【0010】
これにより、入出力インターフェースのI/Oバッファ4a,4bが、例えば論理レベル“L”の出力状態を示すことがある(ステップS5)。このバッファ出力状態に伴って、プリンタ2のパラレルポート信号ST,PIの信号線が、論理レベル“L”の範囲内で中間レベル(中間電位)になることがある。この中間レベルは、プリンタ2側のプルアップ抵抗値やI/Oバッファ4a,4bの回路状態に従って決定される。
【0011】
ここで、プリンタ2などの周辺装置には、電源オン直後に正常な動作を行なうための初期化処理を実行する方式が一般的である。通常のプリンタ2では、電源オン時にパラレルポート信号ST,PIの信号線が論理レベル“L”の範囲内で中間レベルの場合に、初期化処理が正常に行なわれないことが多い(ステップS6)。このため、コンピュータ本体1のシステム電源がオンしたときに、I/Oバッファ制御回路5が動作状態となり、例えばI/Oバッファ4a,4bの出力状態を論理レベル“H”にした場合でも、初期化処理が正常に終了していないため、プリンタ2が正常に動作せずに、誤動作するような事態が発生する(ステップS7)。通常のプリンタ2では正常な初期化処理のために、電源オン時にパラレルポート信号ST,PIの信号線が高インピーダンス(HI−Z)であることが望ましい。
【0012】
本発明の目的は、電源投入時に、入出力インターフェースに対して周辺装置からの電流回り込み現象が発生した場合でも、周辺装置の初期化処理を正常に実行して、周辺装置が誤動作するような事態を防止することにある。
【0013】
【課題を解決するための手段】
本発明の観点に従ったコンピュータシステムは、専用の電源を有する周辺装置に対してインターフェース信号を出力して、前記周辺装置の動作を制御する機能を有するコンピュータ本体を備えたコンピュータシステムであって、前記コンピュータ本体に設けられた本体側電源により動作し、入力される制御信号に応じた論理レベルの前記インターフェース信号を前記周辺装置に出力する手段であって、前記本体側電源がオフの状態で、前記周辺装置の電源オンにより前記周辺装置からの電源供給の状態時に、前記周辺装置の初期化動作の実行に適合する高インピーダンスの論理レベルを示す前記インターフェース信号を出力するインターフェース信号出力手段と、前記本体側電源により動作し、前記インターフェース信号出力手段を制御するための前記制御信号を出力する制御手段とを備えた構成である。
【0014】
具体的には、入出力インターフェースを構成するインターフェース信号出力手段と制御手段において、電流回り込みにより動作状態になっているインターフェース信号出力手段は、コンピュータ本体の電源投入前で非動作状態の制御手段の入力制御状態により、周辺装置の初期化動作の実行に適合するように、例えばインターフェース信号の論理レベル状態を高インピーダンス状態に維持する。
【0015】
このような構成の入出力インターフェースにより、コンピュータ本体の電源投入より以前に、周辺装置の電源を投入したときに、周辺装置の電源投入直後の初期化処理を正常に行なうことが可能となる。従って、コンピュータ本体の電源投入後に、入出力インターフェースが正常な動作状態になると、正常な初期化処理が終了しているため、周辺装置は誤動作することなく、入出力インターフェースからのインターフェース信号に従って確実に動作を実行する。
【0016】
【発明の実施の形態】
以下図面を参照して本発明の実施の形態を説明する。
図1は本実施形態に関係するシステム構成を示すブロック図であり、図2と図3は本実施形態の入出力インターフェースの動作を説明するための図であり、図4は本実施形態の入出力インターフェースの具体的回路を示すブロック図である。
(システム構成)
本実施形態のコンピュータシステムは、コンピュータ本体1としてパーソナルコンピュータを想定し、周辺装置としてはプリンタ2を想定している。コンピュータ本体1は、図1に示すように、ゲートアレイにより構成されているパラレルポート(ここでは2ポートの信号線3a,3b)を有する入出力インターフェース10を有する。入出力インターフェース10は、各ポートに対応する複数のI/Oバッファ14a,14bおよびI/Oバッファ制御回路15を有する。I/Oバッファ制御回路15は通常では、他の回路と共に内部コア回路に含まれている。
【0017】
I/Oバッファ14a,14bは後述するような回路構成からなり(図4を参照)、I/Oバッファ制御回路15の入力制御(制御信号PD,ND)に応じて、プリンタ2の動作に必要なインターフェース信号ST,PIを出力する。ここでは、インターフェース信号として、ストローブ(strobe)信号であるインターフェース信号STと、プリンタの初期化信号PINTであるインターフェース信号PIの2種類を想定する。
【0018】
I/Oバッファ制御回路15は、予め設定されたインターフェース定義に従って、インターフェース信号ST,PIの論理レベル(“H”または“L”)を設定するように、制御信号PD,NDの論理レベルの組合わせにより入力制御を実行する(図2と図3を参照)。
【0019】
さらに、コンピュータ本体1は、電源分離型による節電方式の電源装置11を備えている。本実施形態では、電源装置11は、各I/Oバッファ14a,14bに電源供給を行なうためのI/Oバッファ用電源6と、I/Oバッファ制御回路5を含む内部コア回路に電源供給を行なうための内部コア用電源12とを有する。I/Oバッファ用電源6と内部コア用電源12とはそれぞれ電源仕様が異なり、前者が例えば+5V電源であり、後者が例えば+3V電源である。電源装置11は、図示しないコンピュータ本体1の電源スイッチにより、各電源6,12が同時にオンするように構成されている。
【0020】
プリンタ2は、入出力インターフェース10のパラレルポート(信号線3a,3b)から出力されるインターフェース信号ST,PIに従って動作する。特に、インターフェース信号PIが高インピーダンス(HI−Z)状態のときに、プリンタ2は、電源投入直後に所定の初期化処理を正常に行なう。ここで、パラレルポート(信号線3a,3b)は、プルアップ抵抗13a,13bを介して電源端子に接続されている。
(I/Oバッファ14a,14bの具体的構成)
I/Oバッファ14a,14bは具体的には、図4に示すように、大別してインバータ40〜41とMOSトランジスタ43,44からなる。なお、I/Oバッファ14bはI/Oバッファ14aと同一構成であるため、図4では省略している。
【0021】
インバータ40〜41は電源供給により動作状態となり、入力制御信号PD,NDの論理レベルを反転した信号を出力する。MOSトランジスタ43,44はそれぞれPチャネルトランジスタとNチャネルトランジスタである。Pチャネルトランジスタ43は、ゲートGに入力される信号の論理レベル“H”でソースSとドレインD間がオフ状態となり、論理レベル“L”で逆にオン状態となる。一方、Nチャネルトランジスタ44は、ゲートGに入力される信号の論理レベル“H”でソースSとドレインD間がオン状態となり、論理レベル“L”で逆にオフ状態となる。
【0022】
また、Pチャネルトランジスタ43には、ソースSとドレインD間に寄生するダイオード45の存在を想定している。このダイオード45により、ゲートGに入力される信号の論理レベル“H”でソースSとドレインD間がオフ状態のときでも、ソースSとドレインD間に電流を流すことが可能になっている。
【0023】
I/Oバッファ制御回路15は、I/Oバッファ14a(14b)のPチャネルトランジスタ43とNチャネルトランジスタ44の各ゲートGの入力信号を制御するための入力制御信号PD,NDを出力する。即ち、入力制御信号PD,NDの論理レベルの組み合わせにより、I/Oバッファ14a(14b)の出力状態を制御する。なお、本実施形態のI/Oバッファ制御回路15は、従来のI/Oバッファ制御回路5の制御信号NDの出力端子に1段のインバータ50,51を設けた構成である。
【0024】
本実施形態では、入出力インターフェース10のインターフェース定義として、図2に示すように、I/Oバッファ14a(14b)の出力状態を設定している。従って、図3に示すように、I/Oバッファ14a,14bは、I/Oバッファ制御回路15の制御信号PD,NDの論理レベルの組み合わせ(4種類)に対応する論理レベル状態(HI−Zと禁止を含む)のインターフェース信号ST,PIを出力する。
(本実施形態の作用効果)
まず、コンピュータ本体1の電源装置11はオフ状態で、プリンタ2の電源が先にオンされたと想定する。従って、図1に示すように、電源装置11がオフ状態であるため、I/Oバッファ用電源6と内部コア用電源12が共にオフであり、I/Oバッファ14a,14bおよびI/Oバッファ制御回路5は共に非動作状態である。
【0025】
ここで、図4に示すように、プリンタ2の電源がオンされたことにより、入出力インターフェース10のポートの信号線3aを介して、プリンタ2から電流Iが供給される電流回り込み現象が発生すると想定する。電流Iは、I/Oバッファ14aのPチャネルトランジスタ43に寄生しているダイオード45を介して、I/Oバッファ14a,14bの各回路要素に供給される。従って、I/Oバッファ14a,14bは、I/Oバッファ用電源6がオフの状態で電源供給がなされた状態となり動作状態となる。
【0026】
さらに、電源供給が停止された非動作状態では、I/Oバッファ制御回路5は制御信号PD,NDのいずれの状態も論理レベル“L”に設定されていると想定する。I/Oバッファ14aは、入力される制御信号PD,NDが共に論理レベル“L”の状態であれば、Pチャネルトランジスタ43はゲートGが論理レベル“H”となるため、ソースSとドレインD間がオフ状態となる。また、Nチャネルトランジスタ44は、ゲートGが論理レベル“L”となるため、ソースSとドレインD間がオフ状態となる。従って、Nチャネルトランジスタ44のドレインDに接続されたポートの信号線3aは、高インピーダンス(HI−Z)状態となる。
【0027】
一方、I/Oバッファ14bはI/Oバッファ14aと同一構成であるため、入出力インターフェース10のポートの信号線3bも、高インピーダンス(HI−Z)状態となる。即ち、図2と図3に示すように、I/Oバッファ14a,14bの出力状態は、入力制御信号PD,NDが共に論理レベル“L”のときに、高インピーダンス(HI−Z)状態となる。
【0028】
プリンタ2は、電源投入時に入出力インターフェース10のポート(信号線3b)が高インピーダンス(HI−Z)状態であると、プルアップ抵抗13bにより結果的に初期化処理のインターフェース信号PIが論理レベル“H”状態となる。これにより、プリンタ2は、電源投入直後に所定の初期化処理を正常に実行することになる。
【0029】
次に、コンピュータ本体1の電源装置11がスイッチに応じてオン状態になると、I/Oバッファ14a,14bと共に、I/Oバッファ制御回路5は動作状態となる。このとき、I/Oバッファ制御回路5は制御信号PD,NDのいずれの状態も論理レベル“L”に設定しているため、I/Oバッファ14a,14bの出力状態は高インピーダンス(HI−Z)状態を維持している。従って、プリンタ2は、プルアップ抵抗13a,13bにより、インターフェース信号ST,PIのいずれも論理レベル“H”状態に維持されている。この後に、I/Oバッファ制御回路5は、図3に示すように、制御信号PD,NDの論理レベルを変化させることにより、I/Oバッファ14a,14bの出力状態を変化させて、プリンタ2を正常に動作させる。
【0030】
以上のように本実施形態によれば、プリンタ2などの周辺装置を起動する場合に、プリンタ2の専用電源をオンした後にコンピュータ本体1の電源をオンする順序で電源投入をすると、プリンタ2から電流Iが入出力インターフェースに供給される現象(電流回り込み現象)が発生しても、入出力インターフェースのI/Oバッファ4a,4bの出力状態を、高インピーダンス(HI−Z)状態に設定できる。さらに、コンピュータ本体1の電源をオンした直後でも、入出力インターフェースのI/Oバッファ4a,4bの出力状態を、高インピーダンス(HI−Z)状態に維持することができる。
【0031】
従って、プリンタ2側では、電源オン時の初期化処理に必要なインターフェース信号PIを論理レベル“H”の状態に維持できるため、初期化処理を確実に行なうことができる。換言すれば、コンピュータ本体1と周辺装置2のそれぞれの電源操作の順序に関係無く、周辺装置の正常な初期化処理を実現し、周辺装置を確実に動作させることが可能となる。従って、電源投入後に、プリンタ2などの周辺装置が誤動作するような事態を確実に防止することができる。
【0032】
【発明の効果】
以上詳述したように本発明によれば、コンピュータ本体の電源投入前で、周辺装置の電源を投入したときに、コンピュータ本体の入出力インターフェースに対して周辺装置からの電流回り込み現象が発生した場合でも、周辺装置が初期化処理を正常に実行できるようにインターフェース信号の状態を維持することができる。従って、コンピュータ本体にも電源が投入されて、システムが起動した場合に初期化処理の正常な動作により、周辺装置が誤動作するような事態を防止して常に確実に動作させることができる。
【図面の簡単な説明】
【図1】本発明の実施形態に関係するシステム構成を示すブロック図。
【図2】本実施形態の入出力インターフェースの動作を説明するための図。
【図3】本実施形態の入出力インターフェースの動作を説明するための図。
【図4】本実施形態の入出力インターフェースの具体的回路を示すブロック図
【図5】従来のコンピュータシステムの構成を示すブロック図。
【図6】従来のシステムの動作を説明するためのフローチャート。
【符号の説明】
1…コンピュータ本体
2…プリンタ(周辺装置)
3a,3b…パラレルポート(信号線)
4a,4b…I/Oバッファ
5…I/Oバッファ制御回路
6…I/Oバッファ用電源
10…入出力インターフェース
11…電源装置(コンピュータ本体のシステム電源)
12…内部コア用電源
13a,13b…プルアップ抵抗
14a,14b…I/Oバッファ(インターフェース信号出力手段)
15…I/Oバッファ制御回路(制御手段)
40〜42…インバータ
43…Pチャネルトランジスタ
44…Nチャネルトランジスタ
45…Pチャネルトランジスタの寄生ダイオード
Claims (3)
- 専用の電源を有する周辺装置に対してインターフェース信号を出力して、前記周辺装置の動作を制御する機能を有するコンピュータ本体を備えたコンピュータシステムであって、
前記コンピュータ本体に設けられた本体側電源により動作し、前記周辺装置に接続して、入力される制御信号に応じた論理レベルの前記インターフェース信号を前記周辺装置に出力する手段であって、前記本体側電源がオフの状態で、前記周辺装置の電源オンにより前記周辺装置からの電源供給の状態時に、前記周辺装置の初期化動作の実行に適合する高インピーダンスの論理レベルを示す前記インターフェース信号を出力するインターフェース信号出力手段と、
前記本体側電源により動作し、前記インターフェース信号出力手段を制御するための前記制御信号を出力する制御手段と
を具備したことを特徴とするコンピュータシステム。 - 前記インターフェース信号出力手段は、
前記本体側電源からの電源供給時に、前記制御手段から、予め設定されたインターフェース定義に従った論理レベルの制御信号に応じて、前記高インピーダンスの論理レベルを含む複数種の論理レベルの前記インターフェース信号を前記周辺装置に出力するように構成されていることを特徴とする請求項1に記載のコンピュータシステム。 - 前記インターフェース信号出力手段は、
前記本体側電源により動作する複数の論理ゲート回路から構成されており、
前記本体側電源がオフの状態で、前記周辺装置からの電源供給による前記論理ゲート回路の動作により前記高インピーダンスの論理レベルを示すインターフェース信号を出力するように構成されていることを特徴とする請求項1または請求項2のいずれか1項に記載のコンピュータシステム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19455196A JP3737567B2 (ja) | 1996-07-24 | 1996-07-24 | コンピュータシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP19455196A JP3737567B2 (ja) | 1996-07-24 | 1996-07-24 | コンピュータシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1039969A JPH1039969A (ja) | 1998-02-13 |
JP3737567B2 true JP3737567B2 (ja) | 2006-01-18 |
Family
ID=16326422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19455196A Expired - Fee Related JP3737567B2 (ja) | 1996-07-24 | 1996-07-24 | コンピュータシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3737567B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4619511B2 (ja) * | 2000-09-29 | 2011-01-26 | Okiセミコンダクタ株式会社 | 電源電圧供給システムを備えた半導体装置及び電源電圧供給システムを備えた半導体装置に電源電圧を供給する電源電圧供給方法 |
KR100819298B1 (ko) * | 2002-01-21 | 2008-04-03 | 삼성전자주식회사 | 그라운드 신호를 이용한 보조장치의 감지시스템 |
-
1996
- 1996-07-24 JP JP19455196A patent/JP3737567B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1039969A (ja) | 1998-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6809546B2 (en) | On-chip termination apparatus in semiconductor integrated circuit, and method for controlling the same | |
KR100309723B1 (ko) | 집적 회로 장치 | |
KR100354939B1 (ko) | 데이터 통신 버스를 포함한 회로 | |
US7868656B2 (en) | Hot plug control apparatus and method | |
US6269416B1 (en) | Adaptive PCI slot | |
EP0162932B1 (en) | Data processing system with output switching circuit | |
JPH0685653A (ja) | バスキーパ特徴を有するレシーバ回路 | |
JP4174102B2 (ja) | スルーレート制御装置 | |
JP3478992B2 (ja) | 耐高電圧および伸展性ドライバ回路 | |
US7403036B2 (en) | Interface circuit | |
JP2005524251A (ja) | スリープ・モード中の信号状態および漏れ電流の制御 | |
EP0709964B1 (en) | Programmable pull-up buffer | |
US20050046442A1 (en) | Input termination circuits and methods for terminating inputs | |
JP3737567B2 (ja) | コンピュータシステム | |
JP4416682B2 (ja) | 半導体集積回路装置 | |
US6292409B1 (en) | System for programmable chip initialization | |
JP3543364B2 (ja) | マイコンの入出力回路 | |
JP3615189B2 (ja) | 入出力バッファ回路 | |
JP3719868B2 (ja) | 半導体集積回路装置 | |
JPS6227408B2 (ja) | ||
JP2500100Y2 (ja) | 出力デ―タ制御回路 | |
JPH06232349A (ja) | 半導体集積回路 | |
KR100263675B1 (ko) | 반도체메모리소자의출력버퍼 | |
JPH0897361A (ja) | 入出力ポート | |
JPH11136119A (ja) | 入力回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050803 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050816 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051025 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051027 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081104 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091104 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |