JP2005092480A - インターフェース回路及び電子機器 - Google Patents

Abstract

【課題】
貫通電流による消費電力の増加を低減することが可能なインターフェース回路及びかかるインターフェース回路を備えた電子機器を提供すること。
【解決手段】
本発明にかかるインターフェース回路は、他の電子機器２との間で信号伝送ライン３０を介して信号の入出力を行なうものである。信号伝送ライン３０をプルアップするスイッチ１１６１、プルダウンするスイッチ１１６４を有し、プルアップ、プルダウンを行なった状態で信号伝送ライン３０の電位を検出し、当該信号伝送ライン３０が他の電子機器２によってプルダウン又はプルアップされていないかを判断する。他の電子機器２によってプルダウン及びプルアップされていない場合に、プルダウン、プルアップ制御する。
【選択図】 図１

Description

本発明は、インターフェース回路に関するものであり、より詳細には、他の電子機器との間で信号伝送ラインを介して信号の入出力を行なうインターフェース回路及びそのインターフェース回路を備えた電子機器に関する。

従来より複数の電子機器間で信号の授受を行なう場合には、電子機器間をバスにより接続することが一般的である。図６に、従来のバス構造の例を示す。この例では、ハードディスク装置とパーソナルコンピュータ（ホスト）間のバス構造を示している。

図６に示すハードディスク装置とパーソナルコンピュータは、信号バスライン３０によって接続されている。そして、ハードディスク装置ではＬＳＩ（Large scale Integration）−Ａ１０が基板上に搭載され、また、パーソナルコンピュータではＬＳＩ−Ｂ２０が基板上に搭載されている。

ＬＳＩ−Ａ１０は、図示しないコネクタ等を介して信号バスライン３０と接続されている。このＬＳＩ−Ａ１０は、入出力回路１１を備えており、さらに、この入出力回路１１は、出力ドライバ１１１、入力レシーバ１１２を備えている。出力ドライバ１１１の出力及び入力レシーバ１１２の入力は、それぞれ信号バスライン３０と電気的に接続されている。出力ドライバ１１１は、さらに出力信号が入力される信号線１１４と出力イネーブル信号が入力される信号線１１３とそれぞれ接続されている。また、入力レシーバ１１２は、入力信号を出力する信号線１１５と接続されている。ＬＳＩ−Ｂ２０もＬＳＩ−Ａ１０と同様の構成を有している。このＬＳＩ−B２０は、入出力回路２１を備えており、さらに、この入出力回路２１は、出力ドライバ２１１、入力レシーバ２１２を備えている。出力ドライバ２１１の出力及び入力レシーバ２１２の入力は、それぞれ信号バスライン３０と電気的に接続されている。出力ドライバ２１１は、さらに出力信号が入力される信号線２１４と出力イネーブル信号が入力される信号線２１３とそれぞれ接続されている。また、入力レシーバ２１２は、入力信号を出力する信号線２１５と接続されている。

図６に示されるようなバス構造において、ＬＳＩ−Ａ１０からＬＳＩ−Ｂ２０に対して信号が送信される場合について説明する。まず、ＬＳＩ−Ａ１０において出力イネーブル信号が信号線１１３を介して入力されると、出力ドライバ１１１は、出力状態に置かれる。このとき、出力信号が信号線１１４を介して入力されると、出力ドライバ１１１によって、信号バスライン３０は駆動され、図６の破線で示すように、当該出力ドライバ１１１より出力された信号は、ＬＳＩ−Ｂ２０に伝えられる。ＬＳＩ−Ｂ２０では、入力レシーバ２１２によってこの出力信号を受信して信号線２１５を介して図示しないＭＰＵに信号を伝える。

ＬＳＩ−Ｂ２０からＬＳＩ−Ａ１０に対して信号が送信される場合にも同様にしてＬＳＩ−Ｂ２０の出力ドライバ２１１から信号バスライン３０を介して、信号がＬＳＩ−Ａ１０の入力レシーバ１１２に伝送される。

ここで、図７及び図８を用いて、入力レシーバ１１２、２１２の構成について、さらに詳細に説明する。一般に、入力レシーバ１１２、２１２を構成するＬＳＩは、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）型のトランジスタ接続構造を採用している。図７、図８に示されるように、入力レシーバ１１２は、Ｐチャネル型トランジスタ１１２１とＮチャネル型トランジスタ１１２２を電源電位（この例では＋３．３Ｖ）とグランド電位との間において直列接続して構成される。信号バスライン３０に接続された入力信号線１１２３は両トランジスタ１１２１、１１２２のゲートに接続されており、出力信号線１１２４は両トランジスタ１１２１、１１２２のドレインに接続されている。

図７は、信号バスライン３０と接続された信号線１１２３より入力された入力信号がローからハイに変化した状態を示している。この場合には、Ｐチャネル型トランジスタ１１２１がオン状態からオフ状態に、Ｎチャネル型トランジスタ１１２２がオフ状態からオン状態になり、出力信号線１１２４はハイからローに変化する。

図８は、逆に信号バスライン３０と接続された信号線１１２３より入力された入力信号がハイからローに変化した状態を示している。この場合には、Ｐチャネル型トランジスタ１１２１がオフ状態からオン状態に、Ｎチャネル型トランジスタ１１２２がオン状態からオフ状態になり、出力信号線１１２４はローからハイに変化する。

通常の動作において入力信号の遷移が早い場合には、２つのトランジスタ１１２１、１１２２のうちいずれか一方だけがオン状態になるため電源電位からグランドに直接貫通する電流、即ち貫通電流は殆どゼロになる。このため、ＣＭＯＳ回路は少ない消費電力での動作が可能となっている。

ここで、入力信号の遷移が遅い場合には、両方のトランジスタ１１２１、１１２２がオン状態になる期間が生じて大きな貫通電流が発生するため、一般にＣＭＯＳ回路は遷移の遅い信号を印加しないように規定されている。

しかしながら、図６に示されるようなバス構造において、データの転送が行なわれていない場合には、信号バスライン３０は、入出力回路中のどのドライバも駆動していないハイインピーダンス（Ｈｉ−Ｚ）状態に置かれるのが一般的である。従って、このようなハイインピーダンス状態においては、信号バスライン３０の電位は、ハイでもローでもない不定状態となる。

図９にこのような状態における入力レシーバの様子を示す。かかる状態では、信号バスライン３０の電位は、中間的な電位に留まるため、両トランジスタ１１２１、１１２２が共にオン状態となり、貫通電流が流れ続けて、消費電力が増加するという現象が観測される。

貫通電流による問題を防止するために、一般に、信号バスライン３０（入力信号線１１２３）を抵抗によりプルアップしてハイ状態に若しくはプルダウンしてロー状態に電位を維持する方法がある。

しかしながら、プルアップによる方法においては、通常の回路動作において、出力ドライバがロー信号を出力すると、少ないながらもこの抵抗を通して電流が消費されるという問題が発生する。また、信号バスラインが例えばＡＴＡ／ＣＦ等の公の仕様で規定される場合には、製品側の固有事情のためにプルアップ回路を付加することは許されないこともありうる。

さらに信号のやりとりを行なう相手方の機器が、ユーザによって使用時にバス接続されるような場合には、相手方機器が信号バスラインをプルアップしているのか、プルダウンしているのか、或いはハイインピーダンス状態にあるのか確定できないので、自身の機器でプルアップを行い、相手方機器でプルダウンを行なうような組合せになった場合には非駆動時は常に中間電位になり、上述のような貫通電流による消費電力の増加という弊害が生じるという問題がある。

尚、特許文献１においても貫通電流による問題の解決手段が提案されている。この特許文献１では、外部デバイスが接続される端子へのバスアクセスがない状態が所定時間に達すると、その端子をプルアップすることにより、消費電力を低減しつつ、貫通電流を防止するようにしている。しかしながら、当該特許文献１に記載された手段では、相手方の機器が信号バスラインをプルアップしているのかプルダウンしているのか、或いはハイインピーダンス状態にあるのかを検出していないため、相手方機器の制御との組合せによって消費電力が増加するという問題を解決することができない。

特開２００３−１５０２８７号公報

上述のように、従来のインターフェース回路においては、貫通電流により消費電力が発生するという問題を効果的に解決することができなかった。

本発明は、かかる問題を解決するためになされたものであり、貫通電流による消費電力の増加を低減することが可能なインターフェース回路及びかかるインターフェース回路を備えた電子機器を提供することを目的とする。

本発明にかかるインターフェース回路は、他の電子機器との間で信号伝送ラインを介して信号の入出力を行なうインターフェース回路であって、制御信号に応じて前記信号伝送ラインを所定電位に維持する電位維持手段と、当該他の電子機器において前記信号伝送ラインを所定電位に維持する制御を行っているか否かを判断し、所定電位に維持する制御を行っていないと判断された場合に、前記電位維持手段に対して前記信号伝送ラインを所定電位に維持する制御信号を出力する制御手段とを備えたものである。このような構成によれば、特に、他の電子機器において所定電位に維持する制御を行っている状態において反対の電位に所定電位に維持する制御を行うことによって生じる貫通電流の増加を防止しつつ、他の電子機器において所定電位に維持する制御を行っていない場合には、当該インターフェース回路がかかる制御を行うので、結果的にハイインピーダンス状態を回避でき貫通電流の増加を防止できる。

ここで、電位維持手段は、前記信号伝送ラインをハイ状態又はロー状態に維持するか否かを切り換えるスイッチを有することが好ましい。また、制御手段は、前記信号伝送ラインの電位レベルを検出して、当該他の電子機器において所定電位に維持する制御を行っているか否かを判断することが望ましい。これにより、他の電子機器における制御を自動的に認識することができる。

好適な実施の形態における制御手段は、前記信号伝送ラインの電位を変化させた場合の信号伝送ラインの電位レベルの時間的な遷移を検出して、当該他の電子機器において所定電位に維持する制御を行っているか否かを判断する。このような構成により、より正確に判断が可能となる。

さらに詳細には、制御手段は、前記電位維持手段に対してプルアップを行なう制御信号と、プルダウンを行なう制御信号とを交互に出力し、当該制御信号に応じて電位維持手段よりプルアップが行なわれた状態、プルアップが解除された状態、プルダウンが行なわれた状態、プルダウンが解除された状態のそれぞれの状態における前記信号伝送ラインの電位レベルを検出して、当該他の電子機器において所定電位に維持する制御を行っているか否かを判断する。

また、前記制御手段は、前記信号伝送ラインの電位レベルの検出を、それそれの状態に遷移してから、予め定められた時間後に実行し、予め定められた時間は、ハイ又はロー状態からハイインピーダンス状態におかれた場合に信号が不定状態に遷移してしまうのに要する時間よりも短いことが望ましい。また、制御手段における予め定められた時間は、さらに、ハイ又はロー状態からプルアップ又はプルダウンされた場合に信号が遷移し確定するために必要とされる時間よりも長いことが望ましい。

好適な実施の形態においては、前記プルダウンした状態でロー状態、前記プルダウンを解除した状態でロー状態、前記プルアップした状態でハイ状態、前記プルアップを解除した状態でハイ状態となった場合に、他の電子機器において所定電位に維持する制御を行っていないものと判断する。

また、前記インターフェース回路において前記信号伝送ラインに対して信号の入力を行なう入力レシーバは、ＣＭＯＳ型のトランジスタ接続構造を有する場合に、特に効果的である。

本発明にかかる電子機器は、他の電子機器との間で信号伝送ラインを介して信号の入出力を行なう電子機器であって、制御信号に応じて前記信号伝送ラインをプルアップするプルアップ回路と、制御信号に応じて前記信号伝送ラインをプルダウンするプルダウン回路と、前記信号伝送ラインの電位レベルに応じた電位レベル信号を入力するとともに、前記制御信号を前記プルアップ回路及び前記プルダウン回路に出力するプロセッサを備え、前記プロセッサは、前記プルアップ回路及び前記プルダウン回路に対して前記制御信号を出力することによって、信号伝送ラインに対してプルアップ及びプルダウンし、当該プルアップした状態、プルアップを解除した状態、当該プルダウンした状態、プルダウンを解除した状態のそれぞれの状態における前記信号伝送ラインの電位レベルを検出して、当該他の電子機器においてプルアップ又はプルダウン制御を行っているか否かを判断し、当該他の電子機器においてプルアップ又はプルダウン制御を行っていないと判断された場合に、前記プルアップ回路又は前記プルダウン回路に対していずれかの回路によりプルアップ又はプルダウンのいずれかを行う制御信号を出力するものである。このような構成によって貫通電流を抑制することができる。

本発明にかかる他の電子機器は、他の電子機器との間で信号伝送ラインを介して信号の入出力を行なう電子機器であって、制御信号に応じて前記信号伝送ラインをプルアップするプルアップ手段と、制御信号に応じて前記信号伝送ラインをプルダウンするプルダウン手段と、前記信号伝送ラインの電位レベルに応じた電位レベル信号を入力するとともに、前記制御信号を前記プルアップ手段及び前記プルダウン手段に出力する制御手段を備え、前記制御手段は、前記プルアップ手段及び前記プルダウン手段に対して前記制御信号を出力することによって、信号伝送ラインに対してプルアップ及びプルダウンし、当該プルアップした状態、プルアップを解除した状態、当該プルダウンした状態、プルダウンを解除した状態のそれぞれの状態における前記信号伝送ラインの電位レベルを検出して、当該他の電子機器においてプルアップ又はプルダウン制御を行っているか否かを判断し、当該他の電子機器においてプルアップ又はプルダウン制御を行っていないと判断された場合に、前記プルアップ手段又は前記プルダウン手段に対していずれかの手段によりプルアップ又はプルダウンのいずれかを行う制御信号を出力するものである。

他方、本発明にかかる状態検出回路は、信号伝送ラインを介して接続された他の電子機器が当該信号伝送ラインを所定電位に維持する制御を行っているか否かを検出する状態検出回路であって、制御信号に応じて前記信号伝送ラインの電位レベルを変化させる電位変化手段と、前記電位変化手段に対して前記信号伝送ラインの電位レベルを変化させる制御信号を出力し、前記信号伝送ラインの電位を変化させた場合の信号伝送ラインの電位レベルの時間的な遷移を検出して、当該他の電子機器において所定電位に維持する制御を行っているか否かを判断する制御手段を備えたものである。このような構成によれば、信号伝送ラインを介して接続された他の電子機器が所定電位に維持する制御を行っているか否かを正確に検出することができる。

ここで、前記制御手段は、前記電位維持手段に対してプルアップを行なう制御信号と、プルダウンを行う制御信号とを交互に出力し、当該制御信号に応じて電位維持手段よりプルアップが行なわれた状態、プルアップが解除された状態、プルダウンが行なわれた状態、プルダウンが解除された状態のそれぞれの状態における前記信号伝送ラインの電位レベルを検出して、当該他の電子機器において前記信号伝送ラインを所定電位に維持する制御を行っているか否かを判断することが望ましい。さらに、正確に判断が可能となる。

好適な実施の形態における制御手段は、前記信号伝送ラインの電位レベルの検出を、それそれの状態に遷移してから、予め定められた時間後に実行し、予め定められた時間は、ハイ又はロー状態からハイインピーダンス状態におかれた場合に信号が不定状態に遷移してしまうのに要する時間よりも短く、かつハイ又はロー状態からプルアップ又はプルダウンされた場合に信号が遷移し確定するために必要とされる時間よりも長い。

また、前記プルダウンした状態でロー状態、前記プルダウンを解除した状態でロー状態、前記プルアップした状態でハイ状態、前記プルアップを解除した状態でハイ状態となった場合に、当該他の電子機器において前記信号伝送ラインを所定電位に維持する制御を行っていないものと判断することが望ましい。

本発明によれば、貫通電流による消費電力の増加を低減することが可能なインターフェース回路及びかかるインターフェース回路を備えた電子機器を提供することができる。

図１に本発明にかかるインターフェース回路の構成を示す。本発明にかかるインターフェース回路は、信号バスラインの状態、即ち、相手方の電子機器によりプルアップ又はプルダウンされているかを検出する状態検出回路としても機能する。当該インターフェース回路は、ＬＳＩ−Ａ１０とＭＰＵ４０を少なくとも含んでいる。図１においては、当該インタフェース回路を搭載した電子機器１のＬＳＩ−Ａ１０は、相手方の電子機器２と信号バスライン３０を介して接続状態にある。電子機器１と電子機器２とは信号バスライン３０上の同じ信号線を信号の送受信（入出力）において共用して双方向通信を実現する。図１に示す例では、１：１の通信を示しているが、１：ｎ、ｎ：ｎの場合もある。相手方の電子機器２には、図６に示すＬＳＩ−Ｂ２０に相当する構成を備えているが、相手方の電子機器２が信号バスライン３０をプルアップ又はプルダウンする構成を有するかは、判らない状況にある。

当該ＬＳＩ−Ａ１０及び相手方の電子機器２に搭載された入出力回路を含むＬＳＩは、図７に示されるようなＣＭＯＳ型のトランジスタ接続構造を有している。また、信号バスライン３０は、信号を伝送する信号伝送ラインであり、通常１０本から４０本の信号線により構成されている。

ＬＳＩ−Ａ１０は、入出力回路１１を備えている。この入出力回路１１は、出力ドライバ１１１、入力レシーバ１１２を備えている。出力ドライバ１１１は、駆動側の回路であり、電子機器１０から信号バスライン３０に対して信号を出力する。入力レシーバ１１２は、信号バスライン３０から信号を受け取り、ＭＰＵ４０等の内部回路に伝達する。

出力ドライバ１１１の出力及び入力レシーバ１１２の入力は、それぞれ信号バスライン３０と電気的に接続されている。出力ドライバ１１１は、ＭＰＵ４０から出力信号が入力される信号線１１４と出力イネーブル信号が入力される信号線１１４とそれぞれ接続されている。また、入力レシーバ１１２は、入力信号を出力する信号線１１５と接続されている。さらに、本発明における入出力回路１１は、信号バスライン３０と接続されたプルアップ抵抗１１６２、プルダウン抵抗１１６３を備えている。当該プルアップ抵抗１１６２は、スイッチ１１６１を介して例えば３．３Ｖや５Ｖの電源電位に接続されている。また、プルダウン抵抗１１６３は、スイッチ１１６４を介してグランド電位（接地電位）に接続されている。これらのスイッチ１１６１、プルアップ抵抗１１６２は、プルアップ回路を構成し、プルダウン抵抗１１６３、スイッチ１１６４は、プルダウン回路を構成する。また、スイッチ１１６１、プルアップ抵抗１１６２、プルダウン抵抗１１６３、スイッチ１１６４は、制御信号に応じて信号バスライン３０を所定電位に維持する電位維持回路を構成する。

スイッチ１１６１は、信号線１４１を介してデジタル値を保持しておくプルアップレジスタ１３１に接続されている。また、スイッチ１１６４は、信号線１４２を介してデジタル値を保持しておくプルダウンレジスタ１３２に接続されている。プルアップレジスタ１３１及びプルダウンレジスタ１３２は、ＭＰＵ４０（Micro Processer Unit）と信号線１２を介して接続される。

また、入出力回路１１の入力レシーバ１１２の出力信号線１１５は、ドライバ１５を介してＭＰＵ４０等へ入力される信号線１１６と接続されている。この信号線１１６は途中で分岐され、その分岐した信号線１６はドライバ１８の入力端子と接続されている。ドライバ１８の入力端子は、ＭＰＵリードイネーブル信号が入力される信号線１７と接続されている。また、ドライバ１８の出力端子は、信号線１９を介してＭＰＵ４０と接続されている。

このような構成を有するインターフェース回路においては、ＭＰＵ４０によってプルアップレジスタ１３１及びプルダウンレジスタ１３２に所定値を書き込むことができる。各スイッチ１１６１、１１６４は、それぞれ接続されたプルアップレジスタ１３１及びプルダウンレジスタ１３２の値に応じて、オン／オフ状態、即ち導通／非導通状態が切り替わる。例えば、ＭＰＵ４０によってプルアップレジスタ１３１に「１」をセットすると、スイッチ１１６１がオン状態になり、プルアップ抵抗１１６２を介して信号バスライン３０が電源電位と接続される。即ち、信号バスライン３０は、電源電位及びプルアップ抵抗１１６２より定められる電位にプルアップされる。尚、この例では、レジスタ１３１に「１」をセットした場合にスイッチ１１６１がオン状態になったが、レジスタ１３１にセットする値は、予め設定された任意の値でよく、「０」をセットした場合にスイッチ１１６１がオン状態になるようにしてもよい。

また、当該インターフェース回路では、ドライバ１５、信号線１６、ドライバ１８、信号線１９を介して入力レシーバ１１５から出力された入力信号の電位レベルをＭＰＵ４０により読み取ることができるよう構成されている。ドライバ１８には、ＭＰＵ４０からのリードイネーブル信号の入力端子１７が設けられており、ＭＰＵ４０によって入力信号の電位レベルを読み取る場合には、当該リードイネーブル信号をドライバ１８の入力端子１７に入力する。

図１に示されるようなインターフェース回路において、ＭＰＵ４０によってプルアップスイッチ１１６１、プルダウンスイッチ１１６４を制御して、信号バスライン３０をプルアップ又はプルダウンし、その状態において入力レシーバ１１２から入力される電位レベルを検出することにより、相手方の電子機器２においてプルアップ又はプルダウンのいずれを行っているか、又はプルアップ・プルダウンのいずれも行っておらず中間電位の状態にあるかを判断する。換言すると、信号バスライン３０がプルアップ又はプルダウンされているか、いずれもされておらず中間電位の状態にあるかを判断している。そして、判断の結果、中間電位の状態にあれば、プルアップ又はプルダウンとなるように、プルアップスイッチ１１６１又はプルダウンスイッチ１１６４をオン状態にする。

このような処理を行う理由を説明するために、まずは、プルアップ又はプルダウンによる信号バスラインの信号レベルの遷移について、図２、図３、図４を用いて説明する。各図において、Ｈｉはハイ状態の電位レベル、Ｔｈは論理しきい値となる電位レベル、Ｌｏはロー状態の電位レベルを示す。

図２は、出力ドライバ１１１から出力された信号がハイからローへ遷移した場合とローからハイへ遷移した場合を示している。図２に示されるように、ローからハイへ遷移した場合にハイレベルの１０％となる電位から同９０％となる電位に遷移する時間は、通常１０（ｎｓ：ナノ秒）オーダー（単位）の時間となる。同様にハイからローへ遷移した場合にハイレベルの９０％となる電位から同１０％となる電位に遷移する時間も、通常１０（ｎｓ）オーダーの時間となる。

図３は、信号バスラインがプルアップを行なった場合、プルダウンを行なった場合を示している。プルアップを行なった場合にハイレベルの１０％となる電位から同９０％となる電位に遷移する時間は、通常１（ｍｓ：ミリ秒）オーダーの時間となる。プルダウンを行なった場合にハイレベルの９０％となる電位から同１０％となる電位に遷移する時間も、通常１（ｍｓ：ミリ秒）オーダーの時間となる。

図４は、出力ドライバ１１１から出力された信号がハイ信号から信号の転送が行なわれないハイインピーダンス状態に遷移する場合、出力ドライバ１１１から出力された信号がローから信号の転送が行なわれないハイインピーダンス状態に遷移する場合を示している。出力ドライバ１１１に接続された信号線がハイからハイインピーダンス状態に遷移する場合に、ハイ状態からハイインピーダンスの不定状態への遷移は微小のもれ電流によって起こるため、通常１（ｓ：秒）オーダーの時間となる。出力ドライバ１１１から出力された信号がローからハイインピーダンス状態に遷移する場合に、ロー状態からハイインピーダンス状態に遷移する時間も、通常１（ｓ：秒）オーダーの時間となる。

図２、図３、図４に示される信号レベル遷移のための時間は、ドライバの特性等によって異なるが、少なくとも、図２で示す遷移時間、図３で示す遷移時間、図４で示す遷移時間がこの順において長くなることには変わらない。

このような信号レベルの遷移時間の違いを利用して、信号バスラインの状態を検出することができる。ここで、信号バスラインの状態には、次の５つの状態がある。第１の状態は、相手方の電子機器２からハイ信号が出力されている、即ちハイに駆動している状態であり、これを「ＤＨ」という記号で示す。第２の状態は、相手方の電子機器２からロー信号が出力されている、即ちローに駆動している状態であり、これを「ＤＬ」という記号で示す。第３の状態は、相手方の電子機器２によって信号バスラインがプルアップされている状態であり、これを「ＰＵ」という記号で示す。第４の状態は、相手方の電子機器２によって信号バスラインがプルダウンされている状態であり、これを「ＰＤ」という記号で示す。第５の状態は、相手方の電子機器２によっては、信号バスラインがプルアップ・プルダウンの双方ともが行なわれておらず、ハイインピーダンス状態にある場合であり、これを「ＨＺ」という記号で示す。

続いて、図５に示すフローチャートを用いて、信号バスラインの状態を検出する具体的な判断の流れについて説明する。かかる判断処理は、例えば、電子機器１の電源がオンされた時や信号バスライン３０により電子機器同士が接続された時に実行する。尚、かかる判断処理は、一般的にＭＰＵ４０の制御プログラムによって実行される。

まず、ＭＰＵ４０は、信号バスライン３０に対してプルダウンし、５（ｍｓ）後に信号レベルを判定する（Ｓ１０１）。具体的には、ＭＰＵ４０がプルダウンレジスタ１３２に「１」をセットする。これに応じて、プルダウンスイッチ１１６４がオン状態になり、信号バスライン３０がプルダウンされる。ＭＰＵ４０は、ＭＰＵリードイネーブル信号をドライバ１８に供給し、信号線１９の電位レベルを検出することにより、信号バスライン３０の信号レベルを検出する。

ＭＰＵ４０は、信号レベルの判定（Ｓ１０１）の結果、信号バスライン３０の電位がハイ状態にある場合には、「ＤＨ」の状態又は「ＰＵ」の状態にあると判断する。相手方の電子機器２によってハイ信号が出力された状態「ＤＨ」には、例え電子機器１によってプルダウンしたとしても、当該ハイ信号の出力がプルダウンに打ち勝ち、図２で示されるように、信号バスライン３０の信号レベルは、１０（ｎｓ）のオーダーでハイ信号のレベルに確定する。従って、５（ｍｓ）後に信号レベルを判定した場合には、信号バスライン３０の信号レベルは、既にハイ信号のレベルに確定した状態となる。相手方の電子機器２によってプルアップされた状態「ＰＵ」において、電子機器１によって信号バスライン３０をプルダウンすると、プルアップ抵抗やプルダウン抵抗の抵抗値等に応じて、信号バスライン３０の信号レベルは、５（ｍｓ）後にハイ状態にある場合もあるし、ロー状態にある場合もある。このように、信号レベルの判定（Ｓ１０１）の結果、信号バスライン３０がハイ状態にある場合には、少なくとも信号バスライン３０は「ＨＺ」の状態にはないと判断されるため、電子機器１のＭＰＵ４０は信号バスライン３０をプルアップやプルダウンすることなく、処理を終了する。

他方、ＭＰＵ４０は、信号レベルの判定（Ｓ１０１）の結果、ロー状態にある場合には、「ＤＬ」の状態、「ＰＵ」の状態、「ＰＤ」の状態、「ＨＺ」の状態のいずれかにあるものと判断する。相手方の電子機器２によってロー信号が出力された状態「ＤＬ」、及び相手方の電子機器２によってプルダウンされた状態「ＰＤ」において、電子機器１によってプルダウンすれば、信号バスライン３０の信号レベルはロー状態にあるのは明らかである。また、相手方の電子機器２によってプルアップされた状態「ＰＵ」において、電子機器１によってプルダウンした場合には、上述のように、信号バスライン３０の信号レベルは５（ｍｓ）後にハイ状態にある場合もあるし、ロー状態にある場合もある。ハイインピーダンス状態において、電子機器１によって信号バスライン３０をプルダウンした場合には、中間電位からプルダウンするから、信号バスライン３０の信号レベルは５（ｍｓ）後にはロー状態に確定する。

次に、ＭＰＵ４０は、プルダウンをオフし、さらに５（ｍｓ）後に信号レベルを判定する（Ｓ１０２）。具体的には、ＭＰＵ４０がプルダウンレジスタ１３２に「０」をセットする。これに応じて、プルダウンスイッチ１１６４がオフ状態になり、信号バスライン３０がプルダウンされた状態から解除される。

ＭＰＵ４０は、信号レベルの判定（Ｓ１０２）の結果、ハイ状態にある場合には、「ＰＵ」の状態にあると判断する。電子機器１によるプルダウンが解除された状態では、相手方の電子機器２によってプルアップされる場合のみ信号バスライン３０の信号レベルは５（ｍｓ）後にハイ状態になるからである。尚、かかる判定（Ｓ１０２）では、判定（Ｓ１０１）において信号バスライン３０の信号レベルがロー状態となりうる状態（この場合はＤＬ、ＰＵ、ＰＤ、ＨＺ）のみが対象となり、「ＤＨ」は含まれない。このように、信号レベルの判定（Ｓ１０２）の結果、ハイ状態にある場合には、少なくとも「ＨＺ」の状態にはないと判断されるため、電子機器１において信号バスライン３０をプルアップやプルダウンにすることはなく、処理を終了する。

他方、ＭＰＵ４０は、信号レベルの判定（Ｓ１０２）の結果、ロー状態にある場合には、「ＤＬ」の状態、「ＰＤ」の状態、「ＨＺ」の状態のいずれかにあると判断する。「ＤＬ」の状態及び「ＰＤ」の状態において、電子機器１によるプルダウンが解除されれば、信号バスライン３０の信号レベルがロー状態にあるのは明らかである。「ＨＺ」の状態において、電子機器１によるプルダウンが解除されれば、信号バスライン３０の信号レベルは１（ｓ）後であればロー状態にあることもハイ状態にあることも考えられるが、５（ｍｓ）しか経過していない状態では、ロー状態からハイ状態に遷移できないため、ロー状態のままである。

次に、ＭＰＵ４０は、プルアップをオンし、５（ｍｓ）後の信号レベルを判定する（Ｓ１０３）。具体的には、ＭＰＵ４０がプルアップレジスタ１３１に「１」をセットする。これに応じて、プルアップスイッチ１１６１がオン状態になり、信号バスライン３０がプルアップされる。

ＭＰＵ４０は、信号レベルの判定（Ｓ１０３）の結果、信号バスライン３０の信号レベルがロー状態にある場合には、「ＤＬ」の状態又は「ＰＤ」の状態にあると判断する。「ＤＬ」の状態において、プルアップしたとしても、相手方の電子機器２によるロー信号が打ち勝ち、１０（ｎｓ）のオーダーで確定するため、信号バスライン３０の信号レベルはロー状態になる。「ＰＤ」の状態において、プルアップした場合には、信号バスライン３０の信号レベルは１（ｍｓ）のオーダーにてハイ状態或いはロー状態になりうるため、５（ｍｓ）後には、ハイ状態・ロー状態の両方の状態を取りうる。このように、信号レベルの判定（Ｓ１０３）の結果、ロー状態にある場合には、少なくとも「ＨＺ」の状態にはないと判断されるため、電子機器１において信号バスライン３０をプルアップやプルダウンにすることはなく、処理を終了する。

他方、ＭＰＵ４０は、信号レベルの判定（Ｓ１０３）の結果、信号バスライン３０の信号レベルがハイ状態にある場合には、「ＰＤ」の状態、「ＨＺ」の状態のいずれかにあると判断する。「ＰＤ」の状態においてプルアップした場合には、上述の通り、信号バスライン３０の信号レベルはハイ状態・ロー状態の両方の状態を取りうる。「ＨＺ」の状態においてプルアップした場合には、信号バスライン３０の信号レベルはハイ状態になる。

次に、ＭＰＵ４０は、プルアップをオフし、５（ｍｓ）後の信号レベルを判定する（Ｓ１０４）。具体的には、ＭＰＵ４０がプルアップレジスタ１３１に「０」をセットする。これに応じて、プルアップスイッチ１１６１がオフ状態になり、信号バスライン３０のプルアップが解除される。

ＭＰＵ４０は、信号レベルの判定（Ｓ１０４）の結果、ロー状態にある場合には、「ＰＤ」の状態にあると判断する。相手方の電子機器２によってプルダウンしている場合には、電子機器１によるプルアップ解除後信号バスライン３０の信号レベルは１（ｍｓ）オーダーでロー状態で確定しうる。このように、信号レベルの判定（Ｓ１０４）の結果、信号バスライン３０の信号レベルがロー状態にある場合には、少なくとも「ＨＺ」の状態にはないと判断されるため、電子機器１において信号バスライン３０をプルアップやプルダウンにすることはなく、処理を終了する。

他方、ＭＰＵ４０は、信号レベルの判定（Ｓ１０４）の結果、ハイ状態にある場合には、「ＨＺ」の状態にあると判断する。電子機器１によるプルアップ解除後、１（ｓ）オーダーの時間が経過すれば、相手方の電子機器２が「ＨＺ」の状態であっても信号バスライン３０の信号レベルはロー状態に移行することもあるが、図４に示されるように５（ｍｓ）後では、未だ、プルアップ解除前の状態、即ち、ハイ状態のままであり、レベル変化は起こらない。

このようにして、ＭＰＵ４０は、「ＨＺ」の状態と判断した場合には、信号バスライン３０をプルアップする（Ｓ１０５）。具体的には、プルアップレジスタ１３１に「１」をセットする。これに応じて、プルアップスイッチ１１６１がオン状態になり、信号バスライン３０はプルアップされる。尚、このとき、プルアップでなくともプルダウンすることにより、所定の電位に維持するようにしてもよい。

以上説明したように、相手方の電子機器２が信号バスライン３０に対してハイ信号、ロー信号を出力しておらず、かつプルアップ、プルダウンとも行なっておらず、ハイインピーダンス状態にあると判断された場合にのみ、電子機器１は信号バスライン３０をプルアップ又はプルダウンすることにより当該信号バスライン３０の電位レベルが中間電位にならないように維持しているので、確実に貫通電流を低減することができる。より具体的には、相手方の電子機器２がプルダウンしている状態で電子機器１がプルアップすることや、相手方の電子機器２がプルアップしている状態で電子機器１がプルダウンすることにより、信号バスライン３０の電位レベルが中間電位になって貫通電流が発生することを未然に防止できる。

上述の判定においては、ＭＰＵ４０は、結局のところ、最初のプルダウンをオンして５（ｍｓ）後のレベル判定（Ｓ１０１）において信号バスライン３０の信号レベルがロー状態になり、その後にプルダウンをオフして５（ｍｓ）後のレベル判定（Ｓ１０２）において信号バスライン３０の信号レベルがロー状態になり、さらにプルアップをオンして５（ｍｓ）のレベル判定（Ｓ１０３）において信号バスライン３０の信号レベルがハイ状態になり、最後にプルアップをオフして５（ｍｓ）のレベル判定（Ｓ１０４）において信号バスライン３０の信号レベルがハイ状態になった場合は、「ＨＺ」の状態、即ち、ハイインピーダンスの状態であると判断している。

図５に示すフローチャートにおいて、ステップＳ１０３、ステップＳ１０４のレベル判定を先に行って、その後にステップＳ１０１、Ｓ１０２のレベル判定を行なうようにしてもよい。この場合には、プルアップをオンして５（ｍｓ）のレベル判定（Ｓ１０３）において信号バスライン３０の信号レベルがハイ状態になり、最後にプルアップをオフして５（ｍｓ）のレベル判定（Ｓ１０４）において信号バスライン３０の信号レベルがハイ状態になり、さらに、プルダウンをオンして５（ｍｓ）後のレベル判定（Ｓ１０１）において信号バスライン３０の信号レベルがロー状態になり、最後にプルダウンをオフして５（ｍｓ）後のレベル判定（Ｓ１０２）において信号バスライン３０の信号レベルがロー状態になった場合には、「ＨＺ」の状態、即ち、ハイインピーダンスの状態であると判断する。

尚、上述の例においては、信号レベルの検出を所定のタイミングより５（ｍｓ）後に行なうようにしたが、ハイ又はロー状態からハイインピーダンス状態に信号が遷移し確定するために必要とされる時間よりも短い時間であり、かつハイ又はロー状態からプルアップ又はプルダウンされた場合に信号が遷移し確定するために必要とされる時間よりも長い時間であればよい。

また、上述の例では、信号バスラインの電位を検出することにより、相手方の電子機器において、プルダウン又はプルアップしているかを判断したが、電子機器同士を接続した場合に、プルダウン、プルアップのいずれを行なっているか、また双方とも行なっていないかを示す情報を相手方の電子機器から受信するよう規格において定めれば、かかる情報を確認することにより判断が可能となる。

また、図１で示されるような構成を有する電子機器同士が相互に接続された場合には、一旦、図５に示すフローチャートに従って信号バスラインの検出を行い、その検出から所定時間後にもう一度同様の検出を行なうようにするとよい。特に、当該所定時間を乱数により設定すれば、電子機器同士で同様の検出を同時に行なうという可能性を極めて少なくすることが可能となる。

尚、上述の例において、電子機器１、２は、ハードディスク装置、パーソナルコンピュータを例示したが、これに限らず、ＣＤ−ＲＯＭ装置、ＤＶＤ装置、メモリカード装置等の記憶装置、オーディオ機器、携帯端末、携帯電話等様々な態様の電子機器であってもよい。より好適な実施の形態では、電力消費量が少ないことが求められる携帯型の電子機器である。

本発明にかかるインターフェース回路の構成を示す図である。 信号バスラインの信号レベル遷移図である。 信号バスラインの信号レベル遷移図である。 信号バスラインの信号レベル遷移図である。 本発明にかかるインターフェース回路の処理を示すフローチャートである。 従来のバス構造を示す図である。 一般的な入力レシーバの構造及び信号レベルの遷移を示す図である。 一般的な入力レシーバの構造及び信号レベルの遷移を示す図である。 一般的な入力レシーバの構造及び信号レベルの遷移を示す図である。

符号の説明

１ 電子機器
２ 相手方の電子機器
１０ ＬＳＩ−Ａ
１１ 入出力回路
２０ ＬＳＩ−Ｂ
３０ 信号バスライン
４０ ＭＰＵ
１１１ 出力ドライバ
１１２ 入力レシーバ
１３１ プルアップレジスタ
１３２ プルダウンレジスタ
１１６１ プルアップスイッチ
１１６４ プルダウンスイッチ

Claims (15)

1. 他の電子機器との間で信号伝送ラインを介して信号の入出力を行なうインターフェース回路であって、
   制御信号に応じて前記信号伝送ラインを所定電位に維持する電位維持手段と、
   当該他の電子機器において前記信号伝送ラインを所定電位に維持する制御を行っているか否かを判断し、所定電位に維持する制御を行っていないと判断された場合に、前記電位維持手段に対して前記信号伝送ラインを所定電位に維持する制御信号を出力する制御手段とを備えたインターフェース回路。
2. 前記電位維持手段は、前記信号伝送ラインをハイ状態又はロー状態に維持するか否かを切り換えるスイッチを有することを特徴とする請求項１記載のインターフェース回路。
3. 前記制御手段は、前記信号伝送ラインの電位レベルを検出して、当該他の電子機器において所定電位に維持する制御を行っているか否かを判断することを特徴とする請求項１記載のインターフェース回路。
4. 前記制御手段は、前記信号伝送ラインの電位を変化させた場合の信号伝送ラインの電位レベルの時間的な遷移を検出して、当該他の電子機器において所定電位に維持する制御を行っているか否かを判断することを特徴とする請求項１記載のインターフェース回路。
5. 前記制御手段は、前記電位維持手段に対してプルアップを行なう制御信号と、プルダウンを行なう制御信号とを交互に出力し、当該制御信号に応じて前記電位維持手段よりプルアップが行なわれた状態、プルアップが解除された状態、プルダウンが行なわれた状態、プルダウンが解除された状態のそれぞれの状態における前記信号伝送ラインの電位レベルを検出して、当該他の電子機器において所定電位に維持する制御を行っているか否かを判断することを特徴とする請求項１記載のインターフェース回路。
6. 前記制御手段は、前記信号伝送ラインの電位レベルの検出を、それそれの状態に遷移してから、予め定められた時間後に実行し、
   予め定められた時間は、ハイ又はロー状態からハイインピーダンス状態におかれた場合に信号が不定状態に遷移してしまうのに要する時間よりも短いことを特徴とする請求項５記載のインターフェース回路。
7. 前記制御手段における予め定められた時間は、さらに、ハイ又はロー状態からプルアップ又はプルダウンされた場合に信号が遷移し確定するために必要とされる時間よりも長いことを特徴とする請求項６記載のインターフェース回路。
8. 前記プルダウンした状態でロー状態、前記プルダウンを解除した状態でロー状態、前記プルアップした状態でハイ状態、前記プルアップを解除した状態でハイ状態となった場合に、他の電子機器において所定電位に維持する制御を行っていないものと判断することを特徴とする請求項５、６又は７記載のインターフェース回路。
9. 前記インターフェース回路において前記信号伝送ラインに対して信号の入力を行なう入力レシーバは、ＣＭＯＳ型のトランジスタ接続構造を有することを特徴とする請求項１乃至８いずれかに記載のインターフェース回路。
10. 他の電子機器との間で信号伝送ラインを介して信号の入出力を行なう電子機器であって、
    制御信号に応じて前記信号伝送ラインをプルアップするプルアップ回路と、
    制御信号に応じて前記信号伝送ラインをプルダウンするプルダウン回路と、
    前記信号伝送ラインの電位レベルに応じた電位レベル信号を入力するとともに、前記制御信号を前記プルアップ回路及び前記プルダウン回路に出力するプロセッサを備え、
    前記プロセッサは、
    前記プルアップ回路及び前記プルダウン回路に対して前記制御信号を出力することによって、信号伝送ラインに対してプルアップ及びプルダウンし、
    当該プルアップした状態、プルアップを解除した状態、当該プルダウンした状態、プルダウンを解除した状態のそれぞれの状態における前記信号伝送ラインの電位レベルを検出して、当該他の電子機器においてプルアップ又はプルダウン制御を行っているか否かを判断し、当該他の電子機器においてプルアップ又はプルダウン制御を行っていないと判断された場合に、前記プルアップ回路又は前記プルダウン回路に対していずれかの回路によりプルアップ又はプルダウンのいずれかを行う制御信号を出力する電子機器。
11. 他の電子機器との間で信号伝送ラインを介して信号の入出力を行なう電子機器であって、
    制御信号に応じて前記信号伝送ラインをプルアップするプルアップ手段と、
    制御信号に応じて前記信号伝送ラインをプルダウンするプルダウン手段と、
    前記信号伝送ラインの電位レベルに応じた電位レベル信号を入力するとともに、前記制御信号を前記プルアップ手段及び前記プルダウン手段に出力する制御手段を備え、
    前記制御手段は、
    前記プルアップ手段及び前記プルダウン手段に対して前記制御信号を出力することによって、信号伝送ラインに対してプルアップ及びプルダウンし、
    当該プルアップした状態、プルアップを解除した状態、当該プルダウンした状態、プルダウンを解除した状態のそれぞれの状態における前記信号伝送ラインの電位レベルを検出して、当該他の電子機器においてプルアップ又はプルダウン制御を行っているか否かを判断し、当該他の電子機器においてプルアップ又はプルダウン制御を行っていないと判断された場合に、前記プルアップ手段又は前記プルダウン手段に対していずれかの手段によりプルアップ又はプルダウンのいずれかを行う制御信号を出力する電子機器。
12. 信号伝送ラインを介して接続された他の電子機器が当該信号伝送ラインを所定電位に維持する制御を行っているか否かを検出する状態検出回路であって、
    制御信号に応じて前記信号伝送ラインの電位レベルを変化させる電位変化手段と、
    前記電位変化手段に対して前記信号伝送ラインの電位レベルを変化させる制御信号を出力し、前記信号伝送ラインの電位を変化させた場合の信号伝送ラインの電位レベルの時間的な遷移を検出して、当該他の電子機器において所定電位に維持する制御を行っているか否かを判断する制御手段を備えた状態検出回路。
13. 前記制御手段は、前記電位維持手段に対してプルアップを行なう制御信号と、プルダウンを行う制御信号とを交互に出力し、当該制御信号に応じて前記電位維持手段よりプルアップが行なわれた状態、プルアップが解除された状態、プルダウンが行なわれた状態、プルダウンが解除された状態のそれぞれの状態における前記信号伝送ラインの電位レベルを検出して、当該他の電子機器において前記信号伝送ラインを所定電位に維持する制御を行っているか否かを判断することを特徴とする請求項１２記載の状態検出回路。
14. 前記制御手段は、前記信号伝送ラインの電位レベルの検出を、それそれの状態に遷移してから、予め定められた時間後に実行し、
    予め定められた時間は、ハイ又はロー状態からハイインピーダンス状態におかれた場合に信号が不定状態に遷移してしまうのに要する時間よりも短く、かつハイ又はロー状態からプルアップ又はプルダウンされた場合に信号が遷移し確定するために必要とされる時間よりも長いことを特徴とする請求項１３記載の状態検出回路。
15. 前記プルダウンした状態でロー状態、前記プルダウンを解除した状態でロー状態、前記プルアップした状態でハイ状態、前記プルアップを解除した状態でハイ状態となった場合に、当該他の電子機器において前記信号伝送ラインを所定電位に維持する制御を行っていないものと判断することを特徴とする請求項１３又は１４記載の状態検出回路。

Images