JP5659276B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5659276B2 JP5659276B2 JP2013174059A JP2013174059A JP5659276B2 JP 5659276 B2 JP5659276 B2 JP 5659276B2 JP 2013174059 A JP2013174059 A JP 2013174059A JP 2013174059 A JP2013174059 A JP 2013174059A JP 5659276 B2 JP5659276 B2 JP 5659276B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- film
- conversion circuit
- battery
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J50/00—Circuit arrangements or systems for wireless supply or distribution of electric power
- H02J50/005—Mechanical details of housing or structure aiming to accommodate the power transfer means, e.g. mechanical integration of coils, antennas or transducers into emitting or receiving devices
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J50/00—Circuit arrangements or systems for wireless supply or distribution of electric power
- H02J50/001—Energy harvesting or scavenging
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J50/00—Circuit arrangements or systems for wireless supply or distribution of electric power
- H02J50/10—Circuit arrangements or systems for wireless supply or distribution of electric power using inductive coupling
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
- H02J2207/00—Indexing scheme relating to details of circuit arrangements for charging or depolarising batteries or for supplying loads from batteries
- H02J2207/20—Charging or discharging characterised by the power electronics converter
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electronic Switches (AREA)
- Thin Film Transistor (AREA)
Description
は、特に無線通信において大電力を受信した場合に半導体装置に設けられた素子の劣化や
破壊を防止する保護回路を具備する半導体装置に関する。
ている。特に、無線通信によりデータの交信を行うデータキャリアとして、RFID(R
adio Frequency Identification)技術を利用した半導体
装置(RFIDタグ、RFタグ、IC(Integrated Circuit)タグ、
ICチップ、無線タグ、電子タグとも呼ばれる)による個体識別技術が注目を集めている
。無線で情報の送受信が可能である半導体装置は、個々の対象物の生産、管理等に役立て
られ始めており、個人認証への応用も進められている。
装置等の送受信器との間を無線でデータのやりとりをする通信システムである。
ない。つまり、リーダ/ライタが指定する領域に半導体装置が存在しさえすれば、リーダ
/ライタは半導体装置と通信し、半導体装置とデータのやりとりをおこなうことができる
。
半導体装置への電力供給効率を高める研究開発が盛んである(例えば、特許文献1を参照
)。
み取る場合、リーダ/ライタとそれぞれの半導体装置との間の距離(以下、通信距離と記
す)は同一とならない場合がある。また、半導体装置が貼り付けられた商品をカートンに
詰めてフォークリフトでリーダ/ライタの前を通過するなど、通信距離は時々刻々と変化
する場合もあり得る。
る。つまり、通信距離によってリーダ/ライタから半導体装置へ供給される電力は異なる
。
い場合には、半導体装置に大電力が供給されてしまう。大電力が半導体装置に供給されて
しまった場合、半導体装置はリーダ/ライタからの信号を正確に復調できずに誤動作し、
半導体装置の内部素子が劣化する。また最悪の場合には、半導体装置自体が破壊されたり
する可能性がある。
れても電力を分割させる保護回路を設け半導体装置の素子に一定の電圧値以上が加わらな
い構成とする方法があるが、この場合、外部から供給された電力を無駄に消費しているこ
ととなる。
も半導体装置が正常に動作し、かつ、大電力が供給された場合に半導体装置の回路の動作
に必要ない電力を蓄電する半導体装置を提供することを課題とする。
、アンテナとスイッチ素子を介して接続された第2のAC/DC変換回路と、第1のAC
/DC変換回路から出力される電圧の値に応じてスイッチ素子の動作を制御する検出回路
と、第2のAC/DC変換回路を介して、アンテナから供給される電力を蓄電するバッテ
リーとを有する。つまり、スイッチ素子が動作した場合に、外部から供給される電力の少
なくとも一部が第2のAC/DC変換回路を介してバッテリーに供給される。
回路と、アンテナとスイッチ素子を介して接続された第2のAC/DC変換回路と、第1
のAC/DC変換回路から出力される電圧の値に応じてスイッチ素子の動作を制御する検
出回路と、第2のAC/DC変換回路を介して、アンテナから供給される電力を蓄電する
バッテリーと、第1のAC/DC変換回路を介してアンテナから供給される電力と、バッ
テリーから出力される電力とが供給されるロジック回路とを有する。
回路と、アンテナと第1のスイッチ素子を介して接続された第2のAC/DC変換回路と
、第1のAC/DC変換回路から出力される電圧の値に応じて第1のスイッチ素子の動作
を制御する第1の検出回路と、第2のAC/DC変換回路を介して、アンテナから供給さ
れる電力を蓄電するバッテリーと、第1のAC/DC変換回路から出力される電圧の値に
応じて第2のスイッチ素子及び第3のスイッチ素子の動作を制御する第2の検出回路と、
第1のAC/DC変換回路及び第2のスイッチ素子を介してアンテナから供給される電力
と、第3のスイッチ素子を介してバッテリーから出力される電力とが供給されるロジック
回路とを有する。
回路と、アンテナと第1のスイッチ素子を介して接続された第2のAC/DC変換回路と
、第1のAC/DC変換回路から出力される電圧の値に応じて第1のスイッチ素子の動作
を制御する第1の検出回路と、第2のAC/DC変換回路を介して、アンテナから供給さ
れる電力を蓄電するバッテリーと、第1のAC/DC変換回路と接続され、且つバッテリ
ーと第2のスイッチ素子を介して接続された定電圧回路と、定電圧回路から出力される電
圧の値に応じて第2のスイッチ素子の動作を制御する第2の検出回路とを有する。
路と充電制御回路を介して電気的に接続されていることを特徴とする。
回路と、アンテナと第1のスイッチ素子を介して接続された第2のAC/DC変換回路と
、アンテナと電気素子を介して接続された第2のスイッチ素子と、第2のAC/DC変換
回路と充電制御回路を介して電気的に接続され、アンテナから供給される電力を蓄電する
バッテリーと、第1のAC/DC変換回路から出力される電圧の値に応じて第1のスイッ
チ素子の動作を制御し、且つ第1のAC/DC変換回路から出力される電圧及びバッテリ
ーの充電状況に応じて第2のスイッチ素子の動作を制御する第1の検出回路と、バッテリ
ーと接続された第3のスイッチ素子と、第1のAC/DC変換回路から出力される電圧に
応じて第3のスイッチ素子の動作を制御する第2の検出回路とを有する。
できる。よって、適用可能なトランジスタの種類に限定はない。したがって、非結晶シリ
コンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ(TFT
)、半導体基板やSOI基板を用いて形成されるトランジスタ、MOS型トランジスタ、
接合型トランジスタ、バイポーラトランジスタ、ZnO、a−InGaZnOなどの化合
物半導体を用いたトランジスタ、有機半導体やカーボンナノチューブを用いたトランジス
タ、その他のトランジスタを適用することができる。なお、非単結晶半導体膜には水素ま
たはハロゲンが含まれていても良い。また、トランジスタが配置されている基板の種類は
様々なものを用いることができ、特定のものに限定されることはない。したがって、たと
えば、単結晶基板、SOI基板、ガラス基板、石英基板、プラスチック基板、紙基板、セ
ロファン基板、石材基板などに配置することができる。また、ある基板でトランジスタを
形成した後、別の基板にトランジスタを移動させて配置するようにしても良い。
し、他の回路の部品との接続点数を減らして信頼性を向上させることができる。あるいは
、回路の一部がある基板上に形成されており、回路の別の一部が別基板上に形成されてい
ても良い。つまり、回路のすべてが同じ基板上に形成されていなくても良い。たとえば、
回路の一部はガラス基板上にトランジスタを用いて形成し、回路の別の一部は単結晶基板
上に形成し、そのICチップをCOG(Chip On Glass)で接続してガラス
基板上に配置しても良い。あるいは、そのICチップをTAB(Tape Automa
ted Bonding)やプリント基板を用いてガラス基板と接続しても良い。このよ
うに、回路の一部が同じ基板上に形成されていることにより、部品点数を減らしてコスト
を削減し、回路と部品との接続点数を減らして、信頼性を向上させたりすることができる
。また、駆動電圧が高い部分や駆動周波数の高い部分を同じ基板上に形成しないようにす
れば、消費電力の増大を防ぐことができる。
2本以上になっているマルチゲート構造を用いても良い。マルチゲート構造にすることに
より、オフ電流を低減し、トランジスタの耐圧性を向上させて信頼性を良くし、飽和領域
で動作するときに、ソース端子とドレイン端子の間の電圧が変化してもソース端子とドレ
イン端子の間の電流はあまり変化せず、フラットな特性にすることができる。また、チャ
ネルの上下にゲート電極が配置されている構造でも良い。チャネルの上下にゲート電極が
配置されている構造にすることにより、チャネル領域が増えるため、電流量を大きくし、
空乏層ができやすくなってS値を良くすることができる。また、トランジスタの構造は、
チャネルの上にゲート電極が配置されている構造、チャネルの下にゲート電極が配置され
ている構造、正スタガ構造、逆スタガ構造、いずれの構造でも良い。チャネル領域が複数
の領域に分かれていても良いし、複数のチャネル領域が並列に接続されていても良いし、
直列に接続されていても良い。また、チャネル領域(もしくはその一部)にソース電極や
ドレイン電極が重なっていても良い。チャネル領域(もしくはその一部)にソース電極や
ドレイン電極が重なっている構造にすることにより、チャネルの一部に電荷がたまり、動
作が不安定になるのを防ぐことができる。また、ソース領域およびドレイン領域にLDD
領域があっても良い。LDD領域を設けることにより、オフ電流を低減し、トランジスタ
の耐圧性を向上させて信頼性を良くし、飽和領域で動作するときにソース端子とドレイン
端子の間の電圧が変化してもソース端子とドレイン端子の間の電流はあまり変化せず、フ
ラットな特性にすることができる。
であっても、半導体装置に生じる不具合を防止し、且つ半導体装置の回路の動作に必要と
されない電力(余分な電力)を無駄に消費するのではなく、バッテリーに蓄電することに
よって、電力の有効活用を達成することが可能となる。
に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々
に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構
成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。
(実施の形態1)
する。
路23とスイッチ素子24と第2のDC変換回路25を具備するリミッタ回路13、バッ
テリー26を具備する充電回路14を有している(図1参照)。また、第1のDC変換回
路22により変換された直流電圧は、第1の出力部11に出力され、バッテリー26の電
力は出力部12に接続された回路に供給される。
電力が供給される構成とすることができる。
1の出力部11、リミッタ回路13に出力する。また、第2のDC変換回路25は、スイ
ッチ素子24がオンしたときに入力部10から出力された交流電圧を直流電圧に変換して
充電回路14に出力する。第1のDC変換回路22、第2のDC変換回路25は、半波整
流回路、半波倍圧整流回路、全波整流回路、コッククロフト等で設けることができる。な
お、第1のDC変換回路22と第2のDC変換回路25は、同一の構成で設けてもよいし
、異なる構成で設けてもよい。また、ここでいうDC変換回路は、交流信号を直流信号に
変換するAC/DC変換回路をいう。
、スイッチ素子24のオン又はオフを制御する機能を有する。第1の検出回路23として
は、例えば、抵抗素子61、n段接続ダイオード62、pチャネル型トランジスタ63及
びnチャネル型トランジスタ64を用いて構成することができる(図5参照)。なお、ト
ランジスタとしては、例えば、薄膜トランジスタ(TFT)を用いて形成することができ
る。
加し、n段接続ダイオード62が導通状態でないときはVbiasによりnチャネル型ト
ランジスタ64が導通状態にあり、pチャネル型トランジスタ63が非導通状態なのでス
イッチ素子24(ここではnチャネル型トランジスタとする)へはGND電位が供給され
るのでスイッチ素子24は非導通となりバッテリー26は充電されない。n段接続ダイオ
ード62が導通状態になると抵抗素子61に電流が流れ、電圧降下を生じるのでpチャネ
ル型トランジスタ63のゲートとソース間電位は0より小さくなる。ゲートとソース間電
位がpチャネル型トランジスタ63のしきい値以上であれば、pチャネル型トランジスタ
63は導通状態となりスイッチ素子24へnチャネル型トランジスタ64のドレインとソ
ース間電位が送られることになりスイッチ素子24は導通状態になりバッテリー26は充
電を開始するという構成になっている。
ードが全て導通状態になる電位がn段接続ダイオードに印加されたときにはじめて上記検
出回路は動作する。つまり、直列接続するダイオードの個数、ダイオードのしきい値によ
り検出回路の動作開始電圧は決定されることになる。
より、第1のDC変換回路22を出力電圧が最大定格以下でリミッタ回路13を動作させ
ることを可能としているが、他の位置に第1の検出回路23を配置する構成としてもよい
。
ものであればよく、伝播遅延時間が短く高速スイッチングによるノイズが小さいものが好
ましい。例えば、スイッチ素子24は、トランジスタ、サイリスタ等で設けることができ
る。
電手段のことをいう。なお蓄電手段としては2次電池、キャパシタ等があるが本明細書に
おいては総称してバッテリーという。なお、バッテリー26としては、その用途により異
なるが、例えば、リチウム電池、好ましくはゲル状電解質を用いるリチウムポリマー電池
や、リチウムイオン電池等を用いることで、小型化が可能である。勿論、充電可能な電池
であればなんでもよく、ニッケル水素電池、ニカド電池、有機ラジカル電池、鉛蓄電池、
空気二次電池、ニッケル亜鉛電池、銀亜鉛電池などの充放電可能な電池であってもよいし
、また大容量のコンデンサーなどを用いても良い。
極の対向面積が大きいものであることが望ましい。活性炭、フラーレン、カーボンナノチ
ューブなど比表面積の大きい電極用材料を用いた電気二重層コンデンサーを用いることが
好適である。コンデンサーは電池に較べ構成が単純であり薄膜化や積層化も容易である。
電気二重層コンデンサーは蓄電機能を有し、充放電の回数が増えても劣化が小さく、急速
充電特性にも優れているため好適である。
ができる。
いるが、充電回路14に設けた構成としてもよい。
電圧を直流電圧に変換し、第1の検出回路23に入力される。第1の検出回路23に入力
された直流電圧が一定の電圧値(Vx)未満である場合には、スイッチ素子24はオフの
状態(入力部10と第2のDC変換回路25とが電気的に絶縁された状態)を維持し、第
2のDC変換回路25には供給されない。その結果、入力部10に入力された交流電圧は
、第1のDC変換回路22により交流電圧から直流電圧に変換された後、第1の出力部に
供給される。
には、スイッチ素子24に電圧が印加されオンの状態(入力部10と第2のDC変換回路
25とが電気的に接続された状態)となる。その結果、入力部10に入力された交流電圧
は、第1のDC変換回路22により直流電圧に変換された後、第1の出力部11に供給さ
れると共に、スイッチ素子24を介して第2のDC変換回路25により直流電圧に変換さ
れた後充電回路14に設けられたバッテリー26に供給される。
相関関係があり、入力部10に入力された交流電圧が大きくなるにつれて第1のDC変換
回路22の出力電圧が増加する。第1のDC変換回路22から出力される電圧が一定値以
上である場合には、第1のDC変換回路22を含む第1の出力部11に接続された回路を
破損する恐れがあるため、リミッタ回路13を設けることによって、入力部10に高い交
流電圧が供給された場合には、充電回路14に供給させる構成となっている。
列接続したインピーダンスZ1と、第2のDC変換回路25とバッテリー26を直列接続
したインピーダンスZ2を制御することによって、第1の出力部11に接続された回路と
バッテリー26への供給電力の比を調整することができる。インピーダンスZ1とインピ
ーダンスZ2の制御は、第1のDC変換回路22及び第2のDC変換回路25の素子サイ
ズに依存するため、実施者が第1のDC変換回路22及び第2のDC変換回路25の素子
サイズを選択的に設けることによって、適宜インピーダンスZ1とインピーダンスZ2の
値を制御すればよい。
してもよい(図2参照)。
してスイッチ素子24がオンすると、入力部10に入力された交流電圧がバッテリー26
へ供給される。しかし、バッテリー26の充電が十分である場合、過充電によりバッテリ
ー26に不具合が生ずる恐れがある。従って、充電制御回路27を設けることによって、
バッテリー26への過充電による当該バッテリー26の破壊を防止することができる。
、発熱を検知し、異常がある時には、電流源、電圧源をシャットダウンする機能を有する
ものであればよい。また、バッテリー26に適した充電方式が選択できる回路で設けるこ
とが好ましい。例えば、バッテリー充電方式には−ΔV充電、タイマー充電、定電圧定電
流充電、ΔT/Δt検出などがある。バッテリー26は、過充電により体積エネルギー密
度が低下する特性を持っているため、当該バッテリー26に適した充電方式を選択する必
要がある。
の電圧レベルを制御してバッテリー26に出力する回路であればよい。例えば、図11(
A)に示すように、電圧を制御する回路であるレギュレーター145と整流特性を有する
ダイオード146で構成することができる。ダイオード146は、バッテリー26に充電
された電力の漏洩を防止するものである。そのため、図11(B)に示すように、ダイオ
ード146をスイッチ147に置き換えた構成としてもよい。スイッチ147を設ける場
合、バッテリー26の充電が行われている状態でオンにし、充電が行われていない状態で
オフとすることによりバッテリー26に充電された電力の漏洩を防止できる。
な機能を有した構成としてもよく、例えば、電源部71、出力電流制御部72、出力電圧
制御部73、充電制御部74、逆流防止部75、電池接続検出部76、温度検出部77を
設けた構成とすることができる(図12参照)。
とき、バッテリー26から第2のDC変換回路25を介して電力が放電されることを防止
する。逆流防止部75としては、ショットキーバリアダイオードが一般的であるが、トラ
ンジスタ、リレーを使用する場合もある。逆流防止部75は、トランジスタやダイオード
にせよ低損失なスイッチが好ましい。
合に使用する。また、電池が定格温度以内か、電池周辺回路から発生する熱による影響、
電池内部ショート時の充電による発熱などを検出することもできる。
量が大きいことを特徴とするサーミスタを用い、電圧や電流の変化分から温度を知る構成
とする。なお、温度検出部77は、急速充電時の電池の温度、電池周辺回路から発生する
熱による影響、電池内部ショート時の充電による発熱などを検出する機能を有する。
用いられるが、サーミスタの材質は、NTCサーミスタ、PTCサーミスタ、CTRサー
ミスタ等用途に合った使い方ができればどの材質を用いてもよい。
力された電力の供給先を制御することによって第1のDC変換回路を保護した状態で、バ
ッテリーに充電を行い電力の有効活用が行えるようになる。
せて実施することができる。
本実施の形態では、本発明の半導体装置を無線で情報の送受信が可能な無線タグ(RFI
D(Radio Frequency Identification)タグ、IC(I
ntegrated Circuit)タグ、ICチップ、RFタグ、電子タグとも呼ば
れる)として設けた場合に関して図面を参照して説明する。
路13、充電回路14、符号化されたデータを変調する変調回路28、アンテナ40から
受信した信号をデジタル化する復調回路29、第1のDC変換回路22の出力電圧を一定
電圧にする定電圧回路30、クロック生成回路31、符号化回路32、コントローラ回路
33、判定回路34、メモリ35、を有している(図3参照)。なお、上記のリミッタ回
路13は第1の検出回路23とスイッチ素子24と第2のDC変換回路25を有し、充電
回路14はバッテリー26と充電制御回路27を有している。また、符号化回路32、コ
ントローラ回路33、判定回路34及びメモリ35を具備する回路をロジック回路38と
いい、定電圧回路30からロジック回路38に一定電圧を供給する構成となっている。
続ダイオード49、抵抗素子50、pチャネル型トランジスタ51、nチャネル型トラン
ジスタ52を有し、第1のDC変換回路22は、コンデンサー44、ダイオード45、ダ
イオード46、コンデンサー47、抵抗素子48を有している(図4参照)。スイッチ素
子24は、入力部10と第2のDC変換回路25との電気的な接続を制御するものであれ
ばよく、本実施の形態の動作説明の為、図4ではnチャネル型トランジスタで構成する。
に無線で応答を返すまでの無線タグの動作について説明する。
タグを機能させるための電源電圧として利用し、命令信号はロジック回路38で解析され
ることになる。具体的には、まず、アンテナ40が電力を受信し、入力部10から出力さ
れる交流電圧を第1のDC変換回路22で直流電圧に変換し、直流電圧を定電圧回路30
に供給する。そして、定電圧回路30はクロック生成回路31とロジック回路38の電源
電圧を生成する。リーダ/ライタから送られてきた命令信号は符号化されているので復調
回路29でデジタル化する。デジタル化されたデータは判定回路34で復調されたデータ
が正常に受信されたかを判定し、メモリ35に格納されているデータをコントローラ回路
33で抽出する。そして、タグからの応答信号の符号化を符号化回路32で行い、符号化
された信号は変調回路28で負荷変調されリーダ/ライタに応答信号が送られる。
圧が低く4段接続ダイオード49が導通していない時は、第1の検出回路23は動作しな
い。第1のDC変換回路22からの出力電圧が高くなり、4段接続ダイオード49が導通
すると、抵抗素子50に電流が流れpチャネル型トランジスタ51のゲートとソース間に
電圧が現れpチャネル型トランジスタ51は導通する。その後、スイッチ素子24として
機能するnチャネル型トランジスタのゲートに電圧が印加されるのでnチャネル型トラン
ジスタは導通し、入力部10から出力される交流電圧を第2のDC変換回路25が直流電
圧に変換する。第2のDC変換回路25で変換された直流電圧は充電回路14に充電され
る。
0により一定の電圧に調整された後にクロック生成回路31やロジック回路38に出力さ
れる。定電圧回路30は、リファレンス回路及び差動増幅回路を有している。また、リフ
ァレンス回路によって基準電圧と、定電圧回路30に入力された電圧とを差動増幅回路で
比較することによって一定電圧が生成される。
4を具備したカレントミラー回路を有し、nチャネル型トランジスタ85とnチャネル型
トランジスタ86と抵抗素子87を有している(図13(A)参照)。差動増幅回路82
は、pチャネル型トランジスタ89とpチャネル型トランジスタ90を具備したカレント
ミラーと、nチャネル型トランジスタ91と、pチャネル型トランジスタ92と、pチャ
ネル型トランジスタ93と、nチャネル型トランジスタ94と、nチャネル型トランジス
タ95と、nチャネル型トランジスタ96と、コンデンサー97と、コンデンサー98を
有している(図13(B)参照)。
ネル型トランジスタ83とpチャネル型トランジスタ84のゲートとソース間電位がしき
い値以上ならばONする。その後、nチャネル型トランジスタ85のゲート電位が上昇し
Vgsがしきい値以上となったときにnチャネル型トランジスタ85がONする。すると
、抵抗素子87に電流が流れ抵抗素子87で電圧降下が発生し、その値がnチャネル型ト
ランジスタ86のしきい値以上ならばnチャネル型トランジスタ86はONする。リファ
レンス回路は定電流回路であるカレントミラー回路を具備しており、pチャネル型トラン
ジスタ83とpチャネル型トランジスタ84には同じ電流が流れる。以上の動作原理によ
りVbiasには差動増幅回路の比較用基準電圧が生成される。
ネル型トランジスタ90は、ゲートとソース間電圧がしきい値未満となったときにONす
る。pチャネル型トランジスタ89がONすると、nチャネル型トランジスタ91はゲー
トとソース間電位がしきい値以上であればONしているのでpチャネル型トランジスタ8
9のソースとドレイン間に電位差が生じる。そのため、pチャネル型トランジスタ92は
ONするのでVddには電圧が現れる。pチャネル型トランジスタ93とnチャネル型ト
ランジスタ94はダイオード接続となっており、pチャネル型トランジスタ93とnチャ
ネル型トランジスタ94のゲートノードが、リファレンス回路から供給されるVbias
と同じになるように差動増幅回路82は動作する。
れた電圧の安定化が行われる。
eRAMがあるが、書込み速度、書込み電圧、書込みエネルギー等を考えるとFeRAM
の方が実用的である。
ートノードとドレインノードを導通させて構成したものを用いてもよい。
おいては、電磁誘導方式か電波方式により通信を行うことができる。
射量や位相を変化させ、データの暗号化を行うことを目的としている。負荷変調には抵抗
負荷変調と容量性負荷変調がある。
とする。ASK変調方式は、送信する信号の振幅を変更する方式である。100%ASK
変調の場合、”0”を発振停止、”1”を発振とする。FSK変調方式は、送信する信号
の周波数を変更する方式である。PSK変調方式は、送信する信号の位相を変更する方式
である。
余分な電力をバッテリーで充電し、第1のDC変換回路22の保護を行う。また、充電し
た電圧を定電圧回路30に供給することで、従来なしえなかった遠距離応答を実現するこ
とができる。
せて実施することができる。
(実施の形態3)
路14、第1の定電圧回路54、第2の定電圧回路55、第1の放電制御回路201を有
する。なお、リミッタ回路13は、第1の検出回路23、スイッチ素子24、第2のDC
変換回路25を有し、充電回路14は、バッテリー26を有し、第1の放電制御回路20
1は、第2の検出回路43とスイッチ素子56とスイッチ素子57とバッファ36を有し
ている(図6参照)。
1の放電制御回路201が機能しない場合には、スイッチ素子56がオンの状態を保持し
、スイッチ素子57がオフの状態を維持するものとする。
流電圧に変換され、その後第1の検出回路23に入力される。第1の検出回路23に入力
された直流電圧が一定の電圧値(Vx)未満である場合には、スイッチ素子24はオフの
状態(入力部10と第2のDC変換回路25とが電気的に絶縁された状態)を維持し、第
2のDC変換回路25には供給されない。そのため、入力部10に入力された交流電圧は
、第1のDC変換回路22により直流電圧に変換された後、第1の定電圧回路54に供給
される。第1の放電制御回路201が機能しない間はスイッチ素子56が導通状態となる
ので、第1の定電圧回路54の出力電圧が第3の出力部15に印加される。なお、入力部
10に入力される交流電圧は、例えば、入力部10をアンテナに接続することによって得
られる交流電圧を利用することができる。
には、スイッチ素子24がオンの状態(入力部10と第2のDC変換回路25とが電気的
に接続された状態)となる。その結果、入力部10に入力された交流電圧は第1のDC変
換回路22により直流電圧に変換された後、第1の定電圧回路54に供給されると共に、
スイッチ素子24を介して第2のDC変換回路25により直流電圧に変換された後充電回
路14に設けられたバッテリー26に供給される。第1の放電制御回路201が機能しな
い間はスイッチ素子56が導通状態となり、スイッチ素子57が非導通状態にあるので第
1の定電圧回路54は第3の出力部15に定電圧を供給し、充電回路14の充電電圧は第
2の定電圧回路55には供給されない。
相関関係があり、入力部10に入力された交流電圧が大きくなるにつれて第1のDC変換
回路22の出力電圧が増加する。第1のDC変換回路22から出力される電圧が一定値以
上である場合には、第1のDC変換回路22を含む第1の出力部11に接続された回路を
破損する恐れがあるため、リミッタ回路13を設けることによって、入力部10に高い交
流電圧が供給された場合には、充電回路14に供給させる構成となっている。
される第1の定電圧回路54から出力された電圧が、第1の放電制御回路201が動作す
る電圧(Vy以下)になったときに、スイッチ素子56は非導通状態、スイッチ素子57
は導通状態となるので、第1の定電圧回路54の出力電圧は第3の出力部15に印加され
ない。一方、充電回路14の充電電圧が第2の定電圧回路55に供給されることになり第
3の出力部15には第2の定電圧回路55の出力電圧だけが印加される。
1の定電圧回路54とリミッタ回路13に出力する。また、第2のDC変換回路25は、
スイッチ素子24がオンしたときに入力部10から入力された交流電圧を直流電圧に変換
して充電回路14に出力する。第1のDC変換回路22、第2のDC変換回路25は、半
波整流回路、半波倍圧整流回路、全波整流回路、コッククロフト等で設けることができる
。なお、第1のDC変換回路22と第2のDC変換回路25は、同一の構成で設けてもよ
いし、異なる構成で設けてもよい。
より、第1のDC変換回路22を出力電圧が最大定格未満でリミッタ回路13を動作させ
ることを可能としているが、他の位置に第1の検出回路23を配置する構成としてもよい
。
等の集積回路や電源を必要とする負荷を接続した構成とすることができる。
いるが、充電回路14に設けた構成としてもよい。
本実施の形態で示した場所に限定されず用途にあった接続をすることが好ましい。例えば
、第2の検出回路43は第1の定電圧回路54の出力に設置するのではなく、第1のDC
変換回路22の出力に設置しても良い。バッファ36はスイッチ素子56の入力ではなく
スイッチ素子57の入力に設置してもよい。スイッチ素子56は第1の定電圧回路54の
出力ではなく第1の定電圧回路54の入力に設置してもよい。スイッチ素子57は充電回
路14の出力ではなく第2の定電圧回路55の出力に設置してもよい。
回路81と差動増幅回路82とを有する構成とすることができる(図13(A)、図13
(B)参照)。
構成で設けてもよい。
列接続したインピーダンスZ1と、第2のDC変換回路25とバッテリー26を直列接続
したインピーダンスZ2を制御することによって、第1の出力部11に接続された回路へ
の供給電力とバッテリー26への供給電力の比を調整することができる。インピーダンス
Z1とインピーダンスZ2の制御は、第1のDC変換回路22及び第2のDC変換回路2
5の素子サイズに依存するため、実施者が第1のDC変換回路22及び第2のDC変換回
路25の素子サイズを選択的に設けることによって、適宜インピーダンスZ1とインピー
ダンスZ2の値を制御すればよい。
してもよい。
電制御回路201を付加することによって、第1のDC変換回路を保護した状態でバッテ
リーに充電を行うことに加え、充電回路14の充電電圧の使用サイクルを決定することが
できるようになった。また、定電圧回路を2つ用いることにより、第1の定電圧回路と第
2の定電圧回路の干渉をなくすことができる。
せて実施することができる。
(実施の形態4)
13、充電回路14、第1のDC変換回路22とバッテリー26を供給源とする定電圧回
路58、第2の放電制御回路202とを有している(図7参照)。なお、リミッタ回路1
3は、第1の検出回路23、スイッチ素子24、第2のDC変換回路25を有し、充電回
路14は、バッテリー26を有し、第2の放電制御回路202は、第2の検出回路43、
スイッチ素子59を有している。
の構成が異なっている。
流電圧に変換され、その後第1の検出回路23に入力される。第1の検出回路23に入力
された直流電圧が一定の電圧値(Vx)未満である場合には、スイッチ素子24はオフの
状態(入力部10と第2のDC変換回路25とが電気的に絶縁された状態)を維持し、第
2のDC変換回路25には供給されない。その結果、入力部10に入力された交流電圧は
、第1のDC変換回路22により直流電圧に変換された後、第1の出力部11つまり定電
圧回路58に供給される。第2の検出回路43が機能しない間はスイッチ素子59が非導
通状態となるので、第1のDC変換回路22の出力電圧が定電圧回路58に印加され、定
電圧回路58で生成された電圧が第3の出力部15に印加される。
には、スイッチ素子24に電圧が印加されオンの状態(入力部10と第2のDC変換回路
25とが電気的に接続された状態)となる。その結果、入力部10に入力された交流電圧
は、第1のDC変換回路22により直流電圧に変換され、定電圧回路58に供給される。
また、入力部10に入力された交流電圧は第2のDC変換回路25により直流電圧に変換
され、充電回路14に設けられたバッテリー26に供給される。第2の放電制御回路20
2が機能しない間はスイッチ素子59が非導通状態にあるので、第1のDC変換回路22
は定電圧回路58に直流電圧を供給し、バッテリー26の充電電圧は定電圧回路58には
供給されない。
供給された場合、第1の検出回路23に入力された直流電圧が一定の電圧値(Vx)未満
であるので、スイッチ素子24に電圧が印加されずにオフの状態(入力部10と第2のD
C変換回路25とが電気的に絶縁された状態)となる。その結果、入力部10に入力され
た交流電圧は、第1のDC変換回路22により直流電圧に変換され、定電圧回路58に供
給される。また、第2の検出回路43に入力された直流電圧が一定の電圧値(Vy)未満
となった場合、スイッチ素子59に電圧が印加されオンの状態(第1の出力部11と第2
の出力部12とが電気的に接続された状態)となり、バッテリー26の充電電圧が定電圧
回路58に印加されるようになる。その結果、入力部10にはチップ最低動作電圧未満の
交流電圧が供給されても、バッテリー26の充電電圧を活用することで定電圧回路58の
飽和電圧(Vz)以上の電圧を生成できるようになる。
電圧回路58とリミッタ回路13に出力する。また、第2のDC変換回路25は、スイッ
チ素子24がオンしたときに入力部10から入力された交流電圧を直流電圧に変換して充
電回路14に出力する。第1のDC変換回路22、第2のDC変換回路25は、半波整流
回路、半波倍圧整流回路、全波整流回路、コッククロフト等で設けることができる。なお
、第1のDC変換回路22と第2のDC変換回路25は、同一の構成で設けてもよいし、
異なる構成で設けてもよい。
より、第1のDC変換回路22を出力電圧が最大定格未満でリミッタ回路13を動作させ
ることを可能としているが、他の位置に第1の検出回路23を配置する構成としてもよい
。
いるが、充電回路14に設けた構成としてもよい。
相関関係があり、入力部10に入力された交流電圧が大きくなるにつれて第1のDC変換
回路22の出力電圧が増加する。第1のDC変換回路22から出力される電圧が一定値以
上である場合には、第1のDC変換回路22を含む第1の出力部11に接続された回路を
破損する恐れがあるため、リミッタ回路13を設けることによって、入力部10に高い交
流電圧が供給された場合には、第3の出力部15だけでなく充電回路14にも供給させる
構成となっている。つまり、負荷を並列に増やすことで第1のDC変換回路にかかる負担
を小さくすることができる。
される定電圧回路58の出力電圧が、第2の放電制御回路202の動作する電圧(Vy以
下)になったときに、スイッチ素子59は導通状態となるので、第1のDC変換回路22
の出力電圧と充電回路14の充電電圧が定電圧回路58に供給されることになり第3の出
力部15には定電圧回路58の出力電圧が印加される。上記の第2の放電制御回路202
に関して、第1のDC変換回路22が定電圧回路58に、定電圧回路58の入力電圧最大
定格値を印加している状態で、充電回路14の充電電圧を定電圧回路58に印加してしま
った場合、定電圧回路58の破損の恐れがあるので、充電回路14の放電条件を用途によ
り考慮する必要がある。なお、第2の検出回路43の動作電圧をチップ最低動作電圧に設
定してしまうと、バッテリーが放電を行った後にチップが非動作となる恐れがあるので、
チップ最低動作電圧よりも若干高めに設定する。
されない。例をあげると、第1のDC変換回路22の出力に設置しても良い。
ンス回路81と定電圧回路58の出力電圧とリファレンス回路生成電圧との比較を行う差
動増幅回路82を具備したものを用いることができる(図13(A)、図13(B)参照
)。
列接続したインピーダンスZ1と、第2のDC変換回路25とバッテリー26を直列接続
したインピーダンスZ2を制御することによって、第1の出力部11に接続された回路と
バッテリー26への供給電力の比を調整することができる。インピーダンスZ1とインピ
ーダンスZ2の制御は、第1のDC変換回路22及び第2のDC変換回路25の素子サイ
ズに依存するため、実施者が第1のDC変換回路22及び第2のDC変換回路25の素子
サイズを選択的に設けることによって、適宜インピーダンスZ1とインピーダンスZ2の
値を制御すればよい。
してもよい。
せて実施することができる。
(実施の形態5)
路14と、第2の放電制御回路202と、第2のリミッタ回路204と、第1のDC変換
回路22とを有している(図8参照)。なお、第1のリミッタ回路203は、第1の検出
回路23、スイッチ素子24、第2のDC変換回路25を有し、充電回路14は、バッテ
リー26、充電制御回路27を有し、第2の放電制御回路202は、第2の検出回路43
、スイッチ素子59を有し、第2のリミッタ回路204は、AND回路39、電気素子2
1、スイッチ素子60を有している。
流電圧に変換され、その後第1の検出回路23に入力される。第1の検出回路23に入力
された直流電圧が一定の電圧値(Vx)未満である場合には、スイッチ素子24はオフの
状態(入力部10と第2のDC変換回路25とが電気的に絶縁された状態)を維持し、第
2のDC変換回路25には供給されない。その結果、入力部10に入力された交流電圧は
、第1のDC変換回路22で直流電圧に変換された後、第1の出力部11に直流電圧が印
加される。
には、スイッチ素子24に電圧が印加されオンの状態(入力部10と第2のDC変換回路
25とが電気的に接続された状態)となる。その結果、入力部10に入力された交流電圧
は、第1のDC変換回路22により直流電圧に変換され、第1の出力部11に直流電圧が
印加される。また、入力部10に入力された交流電圧は、スイッチ素子24を介して第2
のDC変換回路25により直流電圧に変換され、第2のDC変換回路25から出力された
電圧が充電回路14に設けられたバッテリー26に供給される。第2の放電制御回路20
2が機能しない間はスイッチ素子59が非導通状態で、第1のDC変換回路22は第1の
出力部11に直流電圧を印加し、充電回路14の充電電圧は第2の出力部12には印加さ
れない。
される第1のDC変換回路22の出力電圧が第2の放電制御回路202の動作する電圧(
Vy以下)になったときに、スイッチ素子59は導通状態となるので、第1のDC変換回
路22の出力電圧が第1の出力部11に印加され、充電回路14の充電電圧が第2の出力
部12に印加されることになる。上記の第2の放電制御回路202に関して、充電回路の
放電条件を用途により決定する必要がある。第2の放電制御回路202の動作電圧を半導
体装置の最低動作電圧+αに設定することで、半導体装置を無線タグとして利用した際に
、非動作状態となることを防止させ、遠距離側の通信距離特性改善を図ることができる。
力する。また、第2のDC変換回路25は、スイッチ素子24がオンしたときに入力部1
0から入力された交流電圧を直流電圧に変換して充電回路14に出力する。第1のDC変
換回路22、第2のDC変換回路25は、半波整流回路、半波倍圧整流回路、全波整流回
路、コッククロフト等で設けることができる。なお、第1のDC変換回路22と第2のD
C変換回路25は、同一の構成で設けてもよいし、異なる構成で設けてもよい。
を示しているが、充電回路14に設けた構成としてもよい。
電圧を第1のDC変換回路22が生成する場合においては、バッテリー26の過充電を防
ぐ為に充電回路14の充電制御回路27により第2のDC変換回路25とバッテリー26
がシャットダウンされてしまう。そのため、第1のDC変換回路22の劣化対策がされな
くなってしまう。それを防ぐ為に、本実施の形態では入力部10に第2のリミッタ回路2
04を設置している。第2のリミッタ回路204は、上述したように第1の検出回路23
が動作し、かつバッテリー26の充電状況に応じて(例えば、バッテリーが満充電状態)
において機能する。また、電気素子21のサイズは抵抗素子では極力小さく、容量素子で
は極力大きくすることによって電気素子21に流れる電流を大きくしインピーダンスを大
きく変化させることができる。これを踏まえて、電気素子21のサイズを決定する必要が
ある。
力に限定されない。例をあげると、上述してあるように第1の出力部11と第2の出力部
12に、定電圧回路や集積回路等を接続し、それらの入力や出力に設置してもよい。
列接続したインピーダンスZ1と、第2のDC変換回路25と充電回路14を直列接続し
たインピーダンスZ2を制御することによって、第1の出力部11に接続された回路とバ
ッテリー26への供給電力の比を調整することができる。インピーダンスZ1とインピー
ダンスZ2の制御は、第1のDC変換回路22及び第2のDC変換回路25の素子サイズ
に依存するため、実施者が第1のDC変換回路22及び第2のDC変換回路25の素子サ
イズを選択的に設けることによって、適宜インピーダンスZ1とインピーダンスZ2の値
を制御すればよい。
D回路39と充電制御回路27を図8に示したとおりに接続することで、バッテリー26
が満充電時において、第1のDC変換回路22とバッテリー26の双方に対して保護対策
が行うことができる。
せて実施することができる。
(実施の形態6)
13、充電回路14、第1のDC変換回路22とバッテリー26を供給源とする定電圧回
路58、第2の放電制御回路202と、クロック生成回路31とを有している(図9参照
)。なお、リミッタ回路13は、第1の検出回路23、スイッチ素子24、第2のDC変
換回路25を有し、充電回路14は、バッテリー26を有し、第2の放電制御回路202
は、定電圧回路58の出力電圧を検出する第2の検出回路43、スイッチ素子59を有し
ている。
て発生する、クロック生成回路31の発振周波数変動を抑えることを目的とする。クロッ
ク生成回路31の発振周波数変動を抑えるためには、定電圧回路58の出力電圧を安定化
させる必要がある。定電圧回路58の供給源は第1のDC変換回路22であり、第1のD
C変換回路22の出力電圧が定電圧回路58の飽和出力電圧未満となったときにクロック
生成回路31の発振周波数は変動する。つまり、クロック生成回路31の発振周波数変動
の対策方法として、定電圧回路58に供給される電圧が常に定電圧回路58の飽和電圧以
上であればクロック生成回路31の発振周波数変動を抑えることができる。従って、本実
施の形態は定電圧回路58に供給される電圧が常に定電圧回路58の飽和電圧以上になる
ように、充電回路14で充電した電圧を定電圧回路58に供給することで上述問題を解決
することを狙いとする。
流電圧に変換され、その後第1の検出回路23に入力される。第1の検出回路23に入力
された直流電圧が一定の電圧値(Vx)未満である場合には、スイッチ素子24はオフの
状態(入力部10と第2のDC変換回路25とが電気的に絶縁された状態)を維持し、第
2のDC変換回路25には供給されない。その結果、入力部10に入力された交流電圧は
、第1のDC変換回路22で直流電圧に変換された後、定電圧回路58に直流電圧が印加
される。すると、定電圧回路58は一定電圧をクロック生成回路31に印加し、クロック
生成回路31はクロックを生成する。ここで、第1のDC変換回路22により出力された
電圧が定電圧回路58の飽和電圧未満まで落ち込んでしまうと定電圧回路58の出力電圧
も落ち込んでしまうためクロック生成回路31の発振周波数は安定していない状態となる
。
には、スイッチ素子24に電圧が印加されオンの状態(入力部10と第2のDC変換回路
25とが電気的に接続された状態)となる。その結果、入力部10に入力された交流電圧
は、第1のDC変換回路22により直流電圧に変換され、第1の出力部11に直流電圧が
印加される。また、入力部10に入力された交流電圧は、スイッチ素子24を介して第2
のDC変換回路25により直流電圧に変換され、第2のDC変換回路25の出力電圧が充
電回路14に設けられたバッテリー26に印加される。第2の放電制御回路202が機能
しない間はスイッチ素子59が非導通状態で、第1のDC変換回路22は定電圧回路58
に直流電圧を印加し、バッテリー26の充電電圧は定電圧回路58には印加されない。定
電圧回路58の出力電圧は、クロック生成回路31に印加されクロック生成回路31はク
ロックを生成し出力する。
される第1のDC変換回路22の出力電圧が第2の放電制御回路202の動作する電圧(
Vy以下)になったときに、スイッチ素子59は導通状態となるので、第1のDC変換回
路22の出力電圧と、充電回路14の充電電圧が定電圧回路58に印加されることになる
。上記の第2の放電制御回路202に関して、充電回路の放電条件を用途により決定する
必要がある。
電圧回路58とリミッタ回路13に出力する。また、第2のDC変換回路25は、スイッ
チ素子24がオンしたときに入力部10から入力された交流電圧を直流電圧に変換して充
電回路14に出力する。第1のDC変換回路22、第2のDC変換回路25は、半波整流
回路、半波倍圧整流回路、全波整流回路、コッククロフト等で設けることができる。なお
、第1のDC変換回路22と第2のDC変換回路25は、同一の構成で設けてもよいし、
異なる構成で設けてもよい。
第1のDC変換回路22を出力電圧が最大定格未満でリミッタ回路13を動作させること
を可能としているが、他の位置に第1の検出回路23を配置する構成としてもよい。
いるが、充電回路14に設けた構成としてもよい。
されない。例をあげると、第1のDC変換回路22の出力に設置しても良い。
列接続したインピーダンスZ1と、第2のDC変換回路25と充電回路14を直列接続し
たインピーダンスZ2を制御することによって、第1の出力部11に接続された回路とバ
ッテリー26への供給電力の比を調整することができる。インピーダンスZ1とインピー
ダンスZ2の制御は、第1のDC変換回路22及び第2のDC変換回路25の素子サイズ
に依存するため、実施者が第1のDC変換回路22及び第2のDC変換回路25の素子サ
イズを選択的に設けることによって、適宜インピーダンスZ1とインピーダンスZ2の値
を制御すればよい。
を接続し、第2の放電制御回路が定電圧回路58の飽和電圧値未満で動作するようにする
ことで、近距離通信時の第1のDC変換回路の劣化対策と、クロック生成回路の発振周波
数変動とを抑えることができる。
せて実施することができる。
本実施の形態では、上記実施の形態と異なる半導体装置に関して図面を参照して説明する
。
路14、符号化されたデータを変調する変調回路28、受信した信号をデジタル化する復
調回路29、第1のDC変換回路22の出力電圧を一定電圧にする第1の定電圧回路54
、充電回路14からの出力電圧を一定電圧にする第2の定電圧回路55、クロック生成回
路31、メモリ37、ロジック回路38を有している(図10参照)。なお、リミッタ回
路13は第1の検出回路23とスイッチ素子24と第2のDC変換回路25を有し、充電
回路14はバッテリー26と充電制御回路27を有している。また、第1の定電圧回路5
4から出力された一定電圧がロジック回路38に供給され、第2の定電圧回路55から出
力された一定電圧がメモリ37に供給される構成となっている。
メモリ37としてSRAMやDRAMを用いた場合であっても、外部から電力が供給され
ない場合にもデータを保持することが可能となる。例えば、メモリ37としてSRAM型
のメモリを用いた場合、入力部10に接続されたアンテナを介して外部から電力が供給さ
れた際にロジック回路38が駆動することによりメモリ37にデータを書き込み、外部か
ら電力が供給されない場合にはバッテリー26から供給される電力によってメモリ37の
データを保持する構成とすることができる。
せて実施することができる。
本実施の形態では、上記実施の形態で示した半導体装置の作製方法の一例に関して、図面
を参照して説明する。本実施の形態においては、半導体装置のリミッタ回路、ロジック回
路、充電回路等の回路に含まれる素子を同一基板上に薄膜トランジスタを用いて設ける場
合について説明する。また、充電回路に設けるバッテリーとして薄膜の二次電池を用いた
例について説明する。もちろん、二次電池の代わりに電気二重層コンデンサー等を設けた
構成とすることも可能である。なお、本実施の形態では、薄膜トランジスタ等の素子を一
度支持基板に設けた後、可撓性を有する基板に転置する場合に関して説明する。
下地膜として機能する絶縁膜1304と半導体膜1305(例えば、非晶質シリコンを含
む膜)を積層して形成する(図14(A)参照)。なお、絶縁膜1302、剥離層130
3、絶縁膜1304および半導体膜1305は、連続して形成することができる。
i基板等の半導体基板、SOI(Silicon on Insulator)基板等な
どから選択されるものである。他にもプラスチック基板として、ポリエチレンテレフタレ
ート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PE
S)、アクリルなどの基板を選択することもできる。なお、本工程では、剥離層1303
は、絶縁膜1302を介して基板1301の全面に設けているが、必要に応じて、基板1
301の全面に剥離層を設けた後に、フォトリソグラフィ法により選択的に設けてもよい
。
コン(SiOx)、窒化シリコン(SiNx)、酸化窒化シリコン(SiOxNy)(x
>y)、窒化酸化シリコン(SiNxOy)(x>y)等の絶縁材料を用いて形成する。
例えば、絶縁膜1302又は絶縁膜1304を2層構造とする場合、第1層目の絶縁膜と
して窒化酸化シリコン膜を形成し、第2層目の絶縁膜として酸化窒化シリコン膜を形成す
るとよい。また、第1層目の絶縁膜として窒化シリコン膜を形成し、第2層目の絶縁膜と
して酸化シリコン膜を形成してもよい。絶縁膜1302は、基板1301から剥離層13
03又はその上に形成される素子に不純物元素が混入するのを防ぐブロッキング層として
機能し、絶縁膜1304は基板1301、剥離層1303からその上に形成される素子に
不純物元素が混入するのを防ぐブロッキング層として機能する。このように、ブロッキン
グ層として機能する絶縁膜1302、1304を形成することによって、基板1301か
らNaなどのアルカリ金属やアルカリ土類金属が、剥離層1303から剥離層に含まれる
不純物元素がこの上に形成する素子に悪影響を与えることを防ぐことができる。なお、基
板1301として石英を用いるような場合には絶縁膜1302、1304を省略してもよ
い。
属膜としては、タングステン(W)、モリブデン(Mo)、チタン(Ti)、タンタル(
Ta)、ニオブ(Nb)、ニッケル(Ni)、コバルト(Co)、ジルコニウム(Zr)
、亜鉛(Zn)、ルテニウム(Ru)、ロジウム(Rh)、パラジウム(Pd)、オスミ
ウム(Os)、イリジウム(Ir)から選択された元素または元素を主成分とする合金材
料若しくは化合物材料からなる膜を単層又は積層して形成する。また、これらの材料は、
スパッタ法やプラズマCVD法等の各種CVD法等を用いて形成することができる。金属
膜と金属酸化膜の積層構造としては、上述した金属膜を形成した後に、酸素雰囲気化また
はN2O雰囲気下におけるプラズマ処理、酸素雰囲気化またはN2O雰囲気下における加
熱処理を行うことによって、金属膜表面に当該金属膜の酸化物または酸化窒化物を設ける
ことができる。例えば、金属膜としてスパッタ法やCVD法等によりタングステン膜を設
けた場合、タングステン膜にプラズマ処理を行うことによって、タングステン膜表面にタ
ングステン酸化物からなる金属酸化膜を形成することができる。他にも、例えば、金属膜
(例えば、タングステン)を形成した後に、当該金属膜上にスパッタ法で酸化シリコン等
の絶縁膜を設けると共に、金属膜上に金属酸化物(例えば、タングステン上にタングステ
ン酸化物)を形成してもよい。
り、25〜200nm(好ましくは30〜150nm)の厚さで形成する。
の照射と、RTA又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属
元素を用いる熱結晶化法とを組み合わせた方法等により非晶質半導体膜1305の結晶化
を行ってもよい。その後、得られた結晶質半導体膜を所望の形状にエッチングして、結晶
質半導体膜1305a〜結晶質半導体膜1305fを形成し、当該半導体膜1305a〜
1305fを覆うようにゲート絶縁膜1306を形成する(図14(B)参照)。
シリコン、酸化窒化シリコン、窒化酸化シリコン等の絶縁材料を用いて形成する。例えば
、ゲート絶縁膜1306を2層構造とする場合、第1層目の絶縁膜として酸化窒化シリコ
ン膜を形成し、第2層目の絶縁膜として窒化酸化シリコン膜を形成するとよい。また、第
1層目の絶縁膜として酸化シリコン膜を形成し、第2層目の絶縁膜として窒化シリコン膜
を形成してもよい。
ず、プラズマCVD法を用いて、膜厚50〜60nmの非晶質半導体膜を形成する。次に
、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた
後、非晶質半導体膜に脱水素化の処理(500℃、1時間)と、熱結晶化の処理(550
℃、4時間)を行って結晶質半導体膜を形成する。その後、レーザー光を照射し、フォト
リソグラフィ法を用いることよって結晶質半導体膜1305a〜1305fを形成する。
なお、結晶化を助長する金属元素を用いる熱結晶化を行わずに、レーザー光の照射だけで
非晶質半導体膜の結晶化を行ってもよい。
ーム)やパルス発振型のレーザービーム(パルスレーザービーム)を用いることができる
。ここで用いることができるレーザービームは、Arレーザー、Krレーザー、エキシマ
レーザーなどの気体レーザー、単結晶のYAG、YVO4、フォルステライト(Mg2S
iO4)、YAlO3、GdVO4、若しくは多結晶(セラミック)のYAG、Y2O3
、YVO4、YAlO3、GdVO4に、ドーパントとしてNd、Yb、Cr、Ti、H
o、Er、Tm、Taのうち1種または複数種添加されているものを媒質とするレーザー
、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ti:サファイアレ
ーザー、銅蒸気レーザーまたは金蒸気レーザーのうち一種または複数種から発振されるも
のを用いることができる。このようなレーザービームの基本波、及びこれらの基本波の第
2高調波から第4高調波のレーザービームを照射することで、大粒径の結晶を得ることが
できる。例えば、Nd:YVO4レーザー(基本波1064nm)の第2高調波(532
nm)や第3高調波(355nm)を用いることができる。このときレーザーのパワー密
度は0.01〜100MW/cm2程度(好ましくは0.1〜10MW/cm2)が必要
である。そして、走査速度を10〜2000cm/sec程度として照射する。なお、単
結晶のYAG、YVO4、フォルステライト(Mg2SiO4)、YAlO3、GdVO
4、若しくは多結晶(セラミック)のYAG、Y2O3、YVO4、YAlO3、GdV
O4に、ドーパントとしてNd、Yb、Cr、Ti、Ho、Er、Tm、Taのうち1種
または複数種添加されているものを媒質とするレーザー、Arイオンレーザー、またはT
i:サファイアレーザーは、連続発振をさせることが可能であり、Qスイッチ動作やモー
ド同期などを行うことによって10MHz以上の発振周波数でパルス発振をさせることも
可能である。10MHz以上の発振周波数でレーザービームを発振させると、半導体膜が
レーザーによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される
。従って、発振周波数が低いパルスレーザーを用いる場合と異なり、半導体膜中において
固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した
結晶粒を得ることができる。
ラズマ処理を行い、表面を酸化又は窒化することで形成しても良い。例えば、He、Ar
、Kr、Xeなどの希ガスと、酸素、酸化窒素(NO2)、アンモニア、窒素、水素など
の混合ガスを導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイクロ
波の導入により行うと、低電子温度で高密度のプラズマを生成することができる。この高
密度プラズマで生成された酸素ラジカル(OHラジカルを含む場合もある)や窒素ラジカ
ル(NHラジカルを含む場合もある)によって、半導体膜の表面を酸化又は窒化すること
ができる。
の絶縁膜が半導体膜に形成される。この場合の反応は、固相反応であるため、当該絶縁膜
と半導体膜との界面準位密度はきわめて低くすることができる。このような、高密度プラ
ズマ処理は、半導体膜(結晶性シリコン、或いは多結晶シリコン)を直接酸化(若しくは
窒化)するため、形成される絶縁膜の厚さは理想的には、ばらつきをきわめて小さくする
ことができる。加えて、結晶性シリコンの結晶粒界でも酸化が強くされることがないため
、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体膜の表
面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一
性が良く、界面準位密度が低い絶縁膜を形成することができる。
それにプラズマや熱反応を利用したCVD法で酸化シリコン、酸窒化シリコン、窒化シリ
コンなどの絶縁膜を堆積し、積層させても良い。いずれにしても、高密度プラズマで形成
した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成されるトランジスタは、特性のば
らつきを小さくすることができる。
ーザービームを照射しながら一方向に走査して結晶化させて得られた半導体膜1305a
〜1305fは、そのビームの走査方向に結晶が成長する特性がある。その走査方向をチ
ャネル長方向(チャネル形成領域が形成されたときにキャリアが流れる方向)に合わせて
トランジスタを配置し、上記ゲート絶縁層を組み合わせることで、特性ばらつきが小さく
、しかも電界効果移動度が高い薄膜トランジスタ(TFT)を得ることができる。
ここでは、第1の導電膜は、CVD法やスパッタリング法等により、20〜100nmの
厚さで形成する。第2の導電膜は、100〜400nmの厚さで形成する。第1の導電膜
と第2の導電膜は、タンタル(Ta)、タングステン(W)、チタン(Ti)、モリブデ
ン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ニオブ(Nb)等か
ら選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成す
る。または、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材
料により形成する。第1の導電膜と第2の導電膜の組み合わせの例を挙げると、窒化タン
タル膜とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモ
リブデン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第1の
導電膜と第2の導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができ
る。また、2層構造ではなく、3層構造の場合は、モリブデン膜とアルミニウム膜とモリ
ブデン膜の積層構造を採用するとよい。
ート線を形成するためのエッチング処理を行って、半導体膜1305a〜1305fの上
方にゲート電極1307を形成する。ここでは、ゲート電極1307として、第1の導電
膜1307aと第2の導電膜1307bの積層構造で設けた例を示している。
ープ法またはイオン注入法により、n型を付与する不純物元素を低濃度に添加し、その後
、フォトリソグラフィ法によりレジストからなるマスクを選択的に形成して、p型を付与
する不純物元素を高濃度に添加する。n型を示す不純物元素としては、リン(P)やヒ素
(As)等を用いることができる。p型を示す不純物元素としては、ボロン(B)やアル
ミニウム(Al)やガリウム(Ga)等を用いることができる。ここでは、n型を付与す
る不純物元素としてリン(P)を用い、1×1015〜1×1019/cm3の濃度で含
まれるように半導体膜1305a〜1305fに選択的に導入し、n型を示す不純物領域
1308を形成する。また、p型を付与する不純物元素としてボロン(B)を用い、1×
1019〜1×1020/cm3の濃度で含まれるように選択的に半導体膜1305c、
1305eに導入し、p型を示す不純物領域1309を形成する(図14(C)参照)。
絶縁膜は、プラズマCVD法やスパッタリング法等により、シリコン、シリコンの酸化物
又はシリコンの窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層
又は積層して形成する。次に、絶縁膜を、垂直方向を主体とした異方性エッチングにより
選択的にエッチングして、ゲート電極1307の側面に接する絶縁膜1310(サイドウ
ォールともよばれる)を形成する。絶縁膜1310は、LDD(Lightly Dop
ed drain)領域を形成する際のドーピング用のマスクとして用いる。
307および絶縁膜1310をマスクとして用いて、半導体膜1305a、1305b、
1305d、1305fにn型を付与する不純物元素を高濃度に添加して、n型を示す不
純物領域1311を形成する。ここでは、n型を付与する不純物元素としてリン(P)を
用い、1×1019〜1×1020/cm3の濃度で含まれるように半導体膜1305a
、1305b、1305d、1305fに選択的に導入し、不純物領域1308より高濃
度のn型を示す不純物領域1311を形成する。
、1300fとpチャネル型薄膜トランジスタ1300c、1300eが形成される(図
14(D)参照)。
05aの領域にチャネル形成領域が形成され、ゲート電極1307及び絶縁膜1310と
重ならない領域にソース領域又はドレイン領域を形成する不純物領域1311が形成され
、絶縁膜1310と重なる領域であってチャネル形成領域と不純物領域1311の間に低
濃度不純物領域(LDD領域)が形成されている。また、nチャネル型薄膜トランジスタ
1300b、1300d、1300fも同様にチャネル形成領域、低濃度不純物領域及び
不純物領域1311が形成されている。
05cの領域にチャネル形成領域が形成され、ゲート電極1307と重ならない領域にソ
ース領域又はドレイン領域を形成する不純物領域1309が形成されている。また、pチ
ャネル型薄膜トランジスタ1300eも同様にチャネル形成領域及び不純物領域1309
が形成されている。なお、ここでは、pチャネル型薄膜トランジスタ1300c、130
0eには、LDD領域を設けていないが、pチャネル型薄膜トランジスタにLDD領域を
設けてもよいし、nチャネル型薄膜トランジスタにLDD領域を設けない構成としてもよ
い。
単層または積層して形成し、当該絶縁膜上に薄膜トランジスタ1300a〜1300fの
ソース領域又はドレイン領域を形成する不純物領域1309、1311と電気的に接続す
る導電膜1313を形成する(図15(A)参照)。絶縁膜は、CVD方、スパッタ法、
SOG法、液滴吐出法、スクリーン印刷法等により、シリコンの酸化物やシリコンの窒化
物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等
の有機材料やシロキサン材料等により、単層または積層で形成する。ここでは、当該絶縁
膜を2層で設け、1層目の絶縁膜1312aとして窒化酸化シリコン膜で形成し、2層目
の絶縁膜1312bとして酸化窒化シリコン膜で形成する。また、導電膜1313は、薄
膜トランジスタ1300a〜1300fのソース電極又はドレイン電極を形成しうる。
bのうちの1つまたは複数の薄膜を形成した後に、半導体膜の結晶性の回復や半導体膜に
添加された不純物元素の活性化、半導体膜の水素化を目的とした加熱処理を行うとよい。
加熱処理には、熱アニール、レーザーアニール法またはRTA法などを適用するとよい。
グステン(W)、チタン(Ti)、タンタル(Ta)、モリブデン(Mo)、ニッケル(
Ni)、白金(Pt)、銅(Cu)、金(Au)、銀(Ag)、マンガン(Mn)、ネオ
ジム(Nd)、炭素(C)、シリコン(Si)から選択された元素、又はこれらの元素を
主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを
主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又
は、アルミニウムを主成分とし、ニッケルと、炭素とシリコンの一方又は両方とを含む合
金材料に相当する。導電膜1313は、例えば、バリア膜とアルミニウムシリコン(Al
−Si)膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン(Al−Si)膜と
窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チ
タンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニ
ウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜1313を形成す
る材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアル
ミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素で
あるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができて
いたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとること
ができる。
、薄膜トランジスタ1300a、1300fのソース電極又はドレイン電極を形成する導
電膜1313とそれぞれ電気的に接続する導電膜1315a、1315bを形成する。ま
た、薄膜トランジスタ1300bのソース電極又はドレイン電極を形成する導電膜131
3とそれぞれ電気的に接続する導電膜1316を形成する。なお、導電膜1315a、1
315bと導電膜1316は同一の材料で同時に形成してもよい。導電膜1315a、1
315bと導電膜1316は、上述した導電膜1313で示したいずれかの材料を用いて
形成することができる。
ように形成する(図15(B)参照)。
窒化シリコン、窒化酸化シリコン等の酸素または窒素を有する絶縁膜やDLC(ダイヤモ
ンドライクカーボン)等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニ
ルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシ
ロキサン材料からなる単層または積層構造で設けることができる。なお、シロキサン材料
とは、Si−O−Si結合を含む材料に相当する。シロキサンは、シリコン(Si)と酸
素(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基
(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用い
ることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを
用いてもよい。
刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。
導電性材料は、アルミニウム(Al)、チタン(Ti)、銀(Ag)、銅(Cu)、金(
Au)、白金(Pt)ニッケル(Ni)、パラジウム(Pd)、タンタル(Ta)、モリ
ブデン(Mo)から選択された元素、又はこれらの元素を主成分とする合金材料若しくは
化合物材料で、単層構造又は積層構造で形成する。
合には、粒径が数nmから数十μmの導電体粒子を有機樹脂に溶解または分散させた導電
性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては
、銀(Ag)、金(Au)、銅(Cu)、ニッケル(Ni)、白金(Pt)、パラジウム
(Pd)、タンタル(Ta)、モリブデン(Mo)およびチタン(Ti)等のいずれか一
つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる
。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤お
よび被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。
代表的には、エポキシ樹脂、シリコーン樹脂等の有機樹脂が挙げられる。また、導電膜の
形成にあたり、導電性のペーストを押し出した後に焼成することが好ましい。例えば、導
電性のペーストの材料として、銀を主成分とする微粒子(例えば粒径1nm以上100n
m以下)を用いる場合、150〜300℃の温度範囲で焼成することにより硬化させて導
電膜を得ることができる。また、はんだや鉛フリーのはんだを主成分とする微粒子を用い
てもよく、この場合は粒径20μm以下の微粒子を用いることが好ましい。はんだや鉛フ
リーのはんだは、低コストであるといった利点を有している。
る二次電池と電気的に接続される配線として機能しうる。また、アンテナとして機能する
導電膜1317を形成する際に、導電膜1315a、1315bに電気的に接続するよう
に別途導電膜を形成し、当該導電膜を二次電池に接続する配線として利用してもよい。
00a〜1300f、導電膜1317等を含む層(以下、「素子形成層1319」と記す
)を基板1301から剥離する。ここでは、レーザー光(例えばUV光)を照射すること
によって、薄膜トランジスタ1300a〜1300fを避けた領域に開口部を形成後(図
15(C)参照)、物理的な力を用いて基板1301から素子形成層1319を剥離する
ことができる。なお、素子形成層1319を剥離する際に、水等の液体で濡らしながら行
うことによって、静電気により素子形成層1319に設けられた薄膜トランジスタの破壊
を防止することができる。また、素子形成層1319が剥離された基板1301を再利用
することによって、コストの削減をすることができる。
窒化シリコン、窒化酸化シリコン等の酸素または窒素を有する絶縁膜やDLC(ダイヤモ
ンドライクカーボン)等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニ
ルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシ
ロキサン材料からなる単層または積層構造で設けることができる。
、当該素子形成層1319の一方の面(絶縁膜1318の露出した面)に第1のシート材
1320を貼り合わせた後、基板1301から素子形成層1319を剥離する(図16(
A)参照)。
21を貼り合わせた後、加熱処理と加圧処理の一方又は両方を行って第2のシート材13
21を貼り合わせる(図16(B)参照)。第1のシート材1320、第2のシート材1
321として、ホットメルトフィルム等を用いることができる。
電防止対策を施したフィルム(以下、帯電防止フィルムと記す)を用いることもできる。
帯電防止フィルムとしては、帯電防止可能な材料を樹脂中に分散させたフィルム、及び帯
電防止可能な材料が貼り付けられたフィルム等が挙げられる。帯電防止可能な材料が設け
られたフィルムは、片面に帯電防止可能な材料を設けたフィルムであってもよいし、両面
に帯電防止可能な材料を設けたフィルムであってもよい。さらに、片面に帯電防止可能な
材料が設けられたフィルムは、帯電防止可能な材料が設けられた面をフィルムの内側にな
るように層に貼り付けてもよいし、フィルムの外側になるように貼り付けてもよい。なお
、帯電防止可能な材料はフィルムの全面、あるいは一部に設けてあればよい。ここでの帯
電防止可能な材料としては、金属、インジウムと錫の酸化物(ITO)、両性界面活性剤
や陽イオン性界面活性剤や非イオン性界面活性剤等の界面活性剤用いることができる。ま
た、他にも帯電防止材料として、側鎖にカルボキシル基および4級アンモニウム塩基をも
つ架橋性共重合体高分子を含む樹脂材料等を用いることができる。これらの材料をフィル
ムに貼り付けたり、練り込んだり、塗布することによって帯電防止フィルムとすることが
できる。帯電防止フィルムで封止を行うことによって、商品として取り扱う際に、外部か
らの静電気等によって半導体素子に悪影響が及ぶことを抑制することができる。
5a、1315bに接続して形成されるが、二次電池との接続は、基板1301から素子
形成層1319を剥離する前(図15(B)又は図15(C)の段階)に行ってもよいし
、基板1301から素子形成層1319を剥離した後(図16(A)の段階)に行っても
よいし、素子形成層1319を第1のシート材及び第2のシート材で封止した後(図16
(B)の段階)に行ってもよい。以下に、素子形成層1319と二次電池を接続して形成
する一例を図17、図18を用いて説明する。
a、1315bにそれぞれ電気的に接続する導電膜1331a、1331bを形成する。
続けて、導電膜1317、導電膜1331a、1331bを覆うように絶縁膜1318を
形成した後、導電膜1331a、1331bの表面が露出するように開口部1332a、
1332bを形成する。その後、レーザー光の照射により素子形成層1319に開口部を
形成した後に、当該素子形成層1319の一方の面(絶縁膜1318の露出した面)に第
1のシート材1320を貼り合わせた後、基板1301から素子形成層1319を剥離す
る(図17(A)参照)。
21を貼り合わせた後、素子形成層1319を第1のシート材1320から剥離する。従
って、ここでは第1のシート材1320として粘着力が弱いものを用いる。続けて、開口
部1332a、1332bを介して導電膜1331a、1331bとそれぞれ電気的に接
続する導電膜1334a、1334bを選択的に形成する(図17(B)参照)。
やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性
材料により形成する。導電性材料は、アルミニウム(Al)、チタン(Ti)、銀(Ag
)、銅(Cu)、金(Au)、白金(Pt)ニッケル(Ni)、パラジウム(Pd)、タ
ンタル(Ta)、モリブデン(Mo)から選択された元素、又はこれらの元素を主成分と
する合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
、1334bを形成する例を示しているが、導電膜1334a、1334bを形成した後
に基板1301から素子形成層1319の剥離を行ってもよい。
断する(図18(A)参照)。分断は、レーザー照射装置、ダイシング装置、スクライブ
装置等を用いることができる。ここでは、レーザー光を照射することによって1枚の基板
に形成された複数の素子を各々分断する。
態においては、半導体装置の充電回路のバッテリーとして薄膜の二次電池が用いられ、集
電体薄膜、負極活物質層、固体電解質層、正極活物質層、集電体薄膜の薄膜層が順次積層
される。
やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性
材料により形成する。導電性材料は、アルミニウム(Al)、チタン(Ti)、銀(Ag
)、銅(Cu)、金(Au)、白金(Pt)ニッケル(Ni)、パラジウム(Pd)、タ
ンタル(Ta)、モリブデン(Mo)から選択された元素、又はこれらの元素を主成分と
する合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。導電性材料とし
ては、負極活物質と密着性がよく、抵抗が小さいことが求められ、特にアルミニウム、銅
、ニッケル、バナジウムなどが好適である。
381を成膜する。一般には酸化バナジウム(V2O5)などが用いられる。次に負極活
物質層1381上に固体電解質層1382を成膜する。一般にはリン酸リチウム(Li3
PO4)などが用いられる。次に固体電解質層1382上に正極活物質層1383を成膜
する。一般にはマンガン酸リチウム(LiMn2O4)などが用いられる。コバルト酸リ
チウム(LiCoO2)やニッケル酸リチウム(LiNiO2)を用いても良い。次に正
極活物質層1383上に電極となる集電体薄膜1384を成膜する。集電体薄膜1384
は正極活物質層1383と密着性がよく、抵抗が小さいことが求められ、アルミニウム、
銅、ニッケル、バナジウムなどを用いることができる。
膜1384の各薄膜層はスパッタ技術を用いて形成しても良いし、蒸着技術を用いても良
い。それぞれの層の厚さは0.1μm〜3μmが望ましい。
クトホールを形成する。層間膜は樹脂には限定せず、CVD法などで形成された酸化膜な
ど他の膜であっても良いが、平坦性の観点から樹脂であることが望ましい。また、感光性
樹脂を用いて、エッチングを用いずにコンタクトホールを形成しても良い。次に層間膜上
に配線層1386を形成し、導電膜1334bと接続することにより、二次電池の電気接
続を確保する。
二次電池1389の接続端子となる導電膜1336a、1336bとをそれぞれ接続する
。ここで、導電膜1334aと導電膜1336aとの接続、又は導電膜1334bと導電
膜1336bとの接続は、異方導電性フィルム(ACF(Anisotropic Co
nductive Film))や異方導電性ペースト(ACP(Anisotropi
c Conductive Paste))等の接着性を有する材料を介して圧着させる
ことにより電気的に接続する場合を示している。ここでは、接着性を有する樹脂1337
に含まれる導電性粒子1338を用いて接続する例を示している。また、他にも、銀ペー
スト、銅ペーストまたはカーボンペースト等の導電性接着剤や半田接合等を用いて接続を
行うことも可能である。
定の構成に限定されない。例えば、ゲート電極が2個以上になっているマルチゲート構造
を用いてもよい。マルチゲート構造にすると、チャネル領域が直列に接続されるような構
成となるため、複数のトランジスタが直列に接続されたような構成となる。マルチゲート
構造にすることにより、オフ電流を低減し、トランジスタの耐圧を向上させて信頼性を良
くし、飽和領域で動作する時に、ドレインとソース間電圧が変化しても、ドレインとソー
ス間電流があまり変化せず、フラットな特性にすることなどができる。また、チャネルの
上下にゲート電極が配置されている構造でもよい。チャネルの上下にゲート電極が配置さ
れている構造にすることにより、チャネル領域が増えるため、電流値を大きくし、空乏層
ができやすくなってS値をよくすることができる。チャネルの上下にゲート電極が配置さ
れると、複数のトランジスタが並列に接続されたような構成となる。
ト電極が配置されている構造でもよいし、正スタガ構造であってもよいし、逆スタガ構造
でもよい。また、チャネル領域が複数の領域に分かれていてもよいし、複数のチャネル領
域が並列に接続されていてもよいし、直列に接続されていてもよい。また、チャネル(も
しくはその一部)にソース電極やドレイン電極が重なっていてもよい。チャネル(もしく
はその一部)にソース電極やドレイン電極が重なっている構造にすることにより、チャネ
ルの一部に電荷がたまって、動作が不安定になることを防ぐことができる。また、LDD
領域があってもよい。LDD領域を設けることにより、オフ電流を低減し、トランジスタ
の耐圧を向上させて信頼性を良くし、飽和領域で動作する時に、ドレインとソース間電圧
が変化しても、ドレインとソース間電流があまり変化せず、フラットな特性にすることが
できる。
導体装置に適用することができる。
本実施の形態では、上記実施の形態8とは異なる半導体装置の作製方法に関して、図面を
参照して説明する。本実施の形態においては、半導体装置のリミッタ回路、ロジック回路
、充電回路等の回路に含まれる素子等を同一の半導体基板上に設ける場合について説明す
る。また、充電回路に設けるバッテリーとして上記実施の形態8で説明した二次電池を用
いた例について説明する。もちろん、二次電池の代わりに電気二重層コンデンサー等を設
けた構成とすることも可能である。
れにより領域2304、2306(以下、素子形成領域2304、2306または素子分
離領域2304、2306とも呼ぶ)を形成する(図19(A)参照)。半導体基板23
00に設けられた領域2304、2306は、それぞれ絶縁膜2302(フィールド酸化
膜ともいう)によって分離されている。また、ここでは、半導体基板2300としてn型
の導電型を有する単結晶Si基板を用い、半導体基板2300の領域2306にpウェル
2307を設けた例を示している。
ば、n型又はp型の導電型を有する単結晶Si基板、化合物半導体基板(GaAs基板、
InP基板、GaN基板、SiC基板、サファイア基板、ZnSe基板等)、貼り合わせ
法またはSIMOX(Separation by Implanted Oxygen
)法を用いて作製されたSOI(Silicon on Insulator)基板等を
用いることができる。
of Silicon)法)又はトレンチ分離法等を適宜用いることができる。
にp型の導電型を有する不純物元素を選択的に導入することによって形成することができ
る。p型を示す不純物元素としては、ボロン(B)やアルミニウム(Al)やガリウム(
Ga)等を用いることができる。
用いているため、領域2304には不純物元素の導入を行っていないが、n型を示す不純
物元素を導入することにより領域2304にnウェルを形成してもよい。n型を示す不純
物元素としては、リン(P)やヒ素(As)等を用いることができる。一方、p型の導電
型を有する半導体基板を用いる場合には、領域2304にn型を示す不純物元素を導入し
てnウェルを形成し、領域2306には不純物元素の導入を行わない構成としてもよい。
る(図19(B)参照)。
域2304、2306の表面を酸化させることにより酸化シリコン膜で絶縁膜2332、
2334を形成することができる。また、熱酸化法により酸化シリコン膜を形成した後に
、窒化処理を行うことによって酸化シリコン膜の表面を窒化させることにより、酸化シリ
コン膜と酸素と窒素を有する膜(酸窒化シリコン膜)との積層構造で形成してもよい。
よい。例えば、半導体基板2300に設けられた領域2304、2306の表面に高密度
プラズマ処理により酸化処理又は窒化処理を行うことにより、絶縁膜2332、2334
として酸化シリコン膜又は窒化シリコン膜で形成することができる。また、高密度プラズ
マ処理により領域2304、2306の表面に酸化処理を行った後に、再度高密度プラズ
マ処理を行うことによって窒化処理を行ってもよい。この場合、領域2304、2306
の表面に接して酸化シリコン膜が形成され、当該酸化シリコン膜上に(酸窒化シリコン膜
)が形成され、絶縁膜2332、2334は酸化シリコン膜と酸窒化シリコン膜とが積層
された膜となる。また、熱酸化法により領域2304、2306の表面に酸化シリコン膜
を形成した後に高密度プラズマ処理により酸化処理又は窒化処理を行ってもよい。
34は、後に完成するトランジスタにおいてゲート絶縁膜として機能する。
に導電膜を形成する(図19(C)参照)。ここでは、導電膜として、導電膜2336と
導電膜2338を順に積層して形成した例を示している。もちろん、導電膜は、単層又は
3層以上の積層構造で形成してもよい。
Ti)、モリブデン(Mo)、アルミニウム(Al)、銅(Cu)、クロム(Cr)、ニ
オブ(Nb)等から選択された元素またはこれらの元素を主成分とする合金材料若しくは
化合物材料で形成することができる。また、これらの元素を窒化した金属窒化膜で形成す
ることもできる。他にも、リン等の不純物元素をドーピングした多結晶シリコンに代表さ
れる半導体材料により形成することもできる。
としてタングステンを用いて積層構造で設ける。また、他にも、導電膜2336として、
窒化タングステン、窒化モリブデン又は窒化チタンから選ばれた単層又は積層膜を用い、
導電膜2338として、タンタル、モリブデン、チタンから選ばれた単層又は積層膜を用
いることができる。
ことによって、領域2304、2306の上方の一部に導電膜2336、2338を残存
させ、それぞれゲート電極2340、2342を形成する(図20(A)参照)。
トマスク2348、ゲート電極2342をマスクとして領域2306に不純物元素を導入
することによって不純物領域を形成する(図20(B)参照)。不純物元素としては、n
型を付与する不純物元素又はp型を付与する不純物元素を用いる。n型を示す不純物元素
としては、リン(P)やヒ素(As)等を用いることができる。p型を示す不純物元素と
しては、ボロン(B)やアルミニウム(Al)やガリウム(Ga)等を用いることができ
る。ここでは、不純物元素として、リン(P)を用いる。
域又はドレイン領域を形成する不純物領域2352とチャネル形成領域2350が形成さ
れる。
トマスク2366、ゲート電極2340をマスクとして領域2304に不純物元素を導入
することによって不純物領域を形成する(図20(C)参照)。不純物元素としては、n
型を付与する不純物元素又はp型を付与する不純物元素を用いる。n型を示す不純物元素
としては、リン(P)やヒ素(As)等を用いることができる。p型を示す不純物元素と
しては、ボロン(B)やアルミニウム(Al)やガリウム(Ga)等を用いることができ
る。ここでは、図20(B)で領域2306に導入した不純物元素と異なる導電型を有す
る不純物元素(例えば、ボロン(B))を導入する。その結果、領域2304にソース領
域又はドレイン領域を形成する不純物領域2370とチャネル形成領域2368を形成さ
れる。
縁膜2372を形成し、当該第2の絶縁膜2372上に領域2304、2306にそれぞ
れ形成された不純物領域2352、2370と電気的に接続する配線2374を形成する
(図21(A)参照)。
、酸化窒化シリコン、窒化酸化シリコン等の酸素または窒素を有する絶縁膜やDLC(ダ
イヤモンドライクカーボン)等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポ
リビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂
等のシロキサン材料からなる単層または積層構造で設けることができる。なお、シロキサ
ン材料とは、Si−O−Si結合を含む材料に相当する。シロキサンは、シリコン(Si
)と酸素(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む
有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基
を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ
基とを用いてもよい。
ステン(W)、チタン(Ti)、タンタル(Ta)、モリブデン(Mo)、ニッケル(N
i)、白金(Pt)、銅(Cu)、金(Au)、銀(Ag)、マンガン(Mn)、ネオジ
ム(Nd)、炭素(C)、シリコン(Si)から選択された元素、又はこれらの元素を主
成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主
成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は
、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料
に相当する。配線2374は、例えば、バリア膜とアルミニウムシリコン(Al−Si)
膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン(Al−Si)膜と窒化チタ
ン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒
化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやア
ルミニウムシリコンは抵抗値が低く、安価であるため、配線2374を形成する材料とし
て最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシ
リコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタン
からなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとして
も、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。
のではないことを付記する。例えば、逆スタガ構造、フィンFET構造等の構造のトラン
ジスタの構造を取り得る。フィンFET構造であることでトランジスタサイズの微細化に
伴う短チャネル効果を抑制することができるため好適である。
形成される。二次電池は、集電体薄膜、負極活物質層、固体電解質層、正極活物質層、集
電体薄膜の薄膜層が順次積層される(図21(B))。そのため、二次電池の集電体薄膜
と兼用される配線2374の材料は、負極活物質と密着性がよく、抵抗が小さいことが求
められ、特にアルミニウム、銅、ニッケル、バナジウムなどが好適である。
を成膜する。一般には酸化バナジウム(V2O5)などが用いられる。次に負極活物質層
2391上に固体電解質層2392を成膜する。一般にはリン酸リチウム(Li3PO4
)などが用いられる。次に固体電解質層2392上に正極活物質層2393を成膜する。
一般にはマンガン酸リチウム(LiMn2O4)などが用いられる。コバルト酸リチウム
(LiCoO2)やニッケル酸リチウム(LiNiO2)を用いても良い。次に正極活物
質層2393上に電極となる集電体薄膜2394を成膜する。集電体薄膜2394は正極
活物質層2393と密着性がよく、抵抗が小さいことが求められ、アルミニウム、銅、ニ
ッケル、バナジウムなどを用いることができる。
膜2394の各薄膜層はスパッタ技術を用いて形成しても良いし、蒸着技術を用いても良
い。また、それぞれの層の厚さは0.1μm〜3μmが望ましい。
ンタクトホールを形成する。層間膜は樹脂には限定せず、CVD法などで形成した酸化膜
など他の膜であっても良いが、平坦性の観点から樹脂であることが望ましい。また、感光
性樹脂を用いて、エッチングを用いずにコンタクトホールを形成しても良い。次に層間膜
2396上に配線層2395を形成し、配線2397と接続することにより、二次電池の
電気接続を確保する。
ランジスタを形成し、その上に薄膜二次電池を有する構成を取り得る。従って本発明の半
導体装置においては、極薄化、小型化を達成した柔軟性を達成することにより、物理的形
状の自由度が高い半導体装置を提供することができる。
導体装置に適用することができる。
本実施の形態では、本発明の無線通信によりデータの交信を行う半導体装置及びそれを用
いた通信システムの用途について説明する。本発明の半導体装置は、例えば、紙幣、硬貨
、有価証券、無記名債券類、証書類(運転免許証や住民票等)、包装用容器類(包装紙や
ボトル等)、DVD(Digital Versatile Disc)ソフトやCD(
コンパクトディスク)に設けて使用することができる。また、ビデオテープ等の記録媒体
、車やバイクや自転車等の乗物類、鞄や眼鏡等の身の回り品、食品類、衣類、生活用品類
、電子機器等に設けて使用することができる。電子機器とは、液晶表示装置、EL(エレ
クトロルミネッセンス)表示装置、テレビジョン装置(単にテレビまたはテレビ受像器と
も呼ぶ)および携帯電話機等を指す。
することができる。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら
当該有機樹脂に埋め込んだりするとよい。紙幣、硬貨、有価証券類、無記名債券類、証書
類等に半導体装置を設けることにより、偽造を防止することができる。また、包装用容器
類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に半導体装置を設け
ることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。
また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また
、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができ
る。例えば、家畜等の生き物に無線タグを埋め込むことによって、生まれた年や性別また
は種類等を容易に識別することが可能となる。
も設けて使用することができる。
表示部9521を含む端末9520には、アンテナ及び当該アンテナに接続されたリーダ
/ライタが設けられている。物品A9532には本発明の半導体装置9531が設けられ
、物品B9522には本発明の半導体装置9523が設けられている。図22(A)では
、物品Aや物品Bの一例として内服薬を示した。物品A9532が含む半導体装置953
1に端末9520のアンテナをかざすと、表示部9521に物品A9532の原材料や原
産地、生産工程ごとの検査結果や流通過程の履歴、商品の説明等の商品に関する情報が表
示される。物品B9522が含む半導体装置9523に端末9520のアンテナをかざす
と、表示部9521に物品B9522の原材料や原産地、生産工程ごとの検査結果や流通
過程の履歴、商品の説明等の商品に関する情報が表示される。
図22(A)に示すシステムを利用したビジネスモデルの一例を図22(B)のフローチ
ャートを用いて説明する。
情報とは、所定の人物がアレルギー反応を起こす医薬品またはその成分等の情報である。
端末9520に設けられたアンテナによって、前述のとおり物品A9532である内服薬
Aの情報を取得する(ステップ2)。内服薬Aの情報には内服薬Aの成分等の情報が含ま
れる。アレルギーの情報と取得した内服薬Aの成分等の情報とを比較し、一致するか否か
を判断する(ステップ3)。一致する場合、所定の人物は内服薬Aに対してアレルギー反
応を起こす危険性があるとし、端末9520の使用者に注意を呼びかける(ステップ4)
。一致しない場合、所定の人物は内服薬Aに対してアレルギー反応を起こす危険性が少な
いとし、端末9520の使用者にその旨(安全である旨)を知らせる(ステップ5)。ス
テップ4やステップ5において、端末9520の使用者に情報を知らせる方法は、端末9
520の表示部9521に表示を行う方法であっても良いし、端末9520のアラーム等
を鳴らす方法であっても良い。
と危険な内服薬または同時に服用すると危険な内服薬の成分の組み合わせの情報(以下、
組み合わせの情報という)を入力しておく(ステップ1)。端末9520に設けられたア
ンテナによって、前述のとおり物品A9532である内服薬Aの情報を取得する(ステッ
プ2a)。内服薬Aの情報には内服薬Aの成分等の情報が含まれる。次いで、端末952
0に設けられたアンテナによって、前述のとおり物品B9522である内服薬Bの情報を
取得する(ステップ2b)。内服薬Bの情報には内服薬Bの成分等の情報が含まれる。こ
うして、複数の内服薬の情報を取得する。組み合わせの情報と取得した複数の内服薬の情
報とを比較し、一致するか否か、即ち、同時に使用すると危険な内服薬の成分の組み合わ
せが有るか否かを判断する(ステップ3)。一致する場合、端末9520の使用者に注意
を呼びかける(ステップ4)。一致しない場合、端末9520の使用者にその旨(安全で
ある旨)を知らせる(ステップ5)。ステップ4やステップ5において、端末9520の
使用者に情報を知らせる方法は、端末9520の表示部9521に表示を行う方法であっ
ても良いし、端末のアラーム等を鳴らす方法であっても良い。
ことができる。すなわち本発明を用いることで、半導体装置を構成するアンテナとチップ
とのインピーダンス整合を意図的にずらすことができる。そのため、半導体装置とリーダ
/ライタとの通信距離が極端に短い状況等において半導体装置が大電力を受信することに
よって生じる不具合を防ぐことができ、半導体装置の信頼性の向上を図ることができる。
すなわち、半導体装置内部の素子を劣化させたり、半導体装置自体を破壊させたりするこ
となく、半導体装置を正常に動作させることができる。
11 出力部
12 出力部
13 リミッタ回路
14 充電回路
15 出力部
21 電気素子
22 DC変換回路
23 検出回路
24 スイッチ素子
25 DC変換回路
26 バッテリー
27 充電制御回路
28 変調回路
29 復調回路
30 定電圧回路
31 クロック生成回路
32 符号化回路
33 コントローラ回路
43 検出回路
34 判定回路
35 メモリ
36 バッファ
37 メモリ
38 ロジック回路
39 AND回路
40 アンテナ
44 コンデンサー
45 ダイオード
46 ダイオード
47 コンデンサー
48 抵抗素子
49 段接続ダイオード
50 抵抗素子
51 pチャネル型トランジスタ
52 nチャネル型トランジスタ
54 定電圧回路
55 定電圧回路
56 スイッチ素子
57 スイッチ素子
58 定電圧回路
59 スイッチ素子
60 スイッチ素子
61 抵抗素子
62 n段接続ダイオード
63 pチャネル型トランジスタ
64 nチャネル型トランジスタ
77 温度検出部
81 リファレンス回路
82 差動増幅回路
83 pチャネル型トランジスタ
84 pチャネル型トランジスタ
85 nチャネル型トランジスタ
86 nチャネル型トランジスタ
87 抵抗素子
88 カレントミラー回路
89 pチャネル型トランジスタ
90 pチャネル型トランジスタ
91 nチャネル型トランジスタ
92 pチャネル型トランジスタ
93 pチャネル型トランジスタ
94 nチャネル型トランジスタ
95 nチャネル型トランジスタ
96 nチャネル型トランジスタ
97 コンデンサー
98 コンデンサー
116 整流回路
145 レギュレーター
146 ダイオード
147 スイッチ
201 放電制御回路
202 放電制御回路
203 リミッタ回路
204 リミッタ回路
Claims (4)
- リミッタ回路と、第1の容量素子と、第2の容量素子と、第1のダイオードと、第2のダイオードと、を有し、
前記リミッタ回路は、第1のトランジスタと、第2のトランジスタと、第3のダイオードと、抵抗素子と、を有し、
前記第1の容量素子の第1の電極は、前記第1のトランジスタのソース又はドレインの一方と電気的に接続され、
前記第1の容量素子の第2の電極は、前記第1のダイオードの陰極と電気的に接続され、
前記第1の容量素子の第2の電極は、前記第2のダイオードの陽極と電気的に接続され、
前記第2のダイオードの陰極は、前記第2の容量素子の第1の電極と電気的に接続され、
前記第2のダイオードの陰極は、前記抵抗素子の第1の端子と電気的に接続され、
前記第2のダイオードの陰極は、前記第2のトランジスタのソース又はドレインの一方と電気的に接続され、
前記抵抗素子の第2の端子は、前記第3のダイオードの陽極と電気的に接続され、
前記抵抗素子の第2の端子は、前記第2のトランジスタのゲートと電気的に接続され、
前記第2のトランジスタのソース又はドレインの他方は、前記第1のトランジスタのゲートと電気的に接続され、
前記第1の容量素子の第1の電極には、第1の信号が入力され、
前記第2のダイオードの陰極からは、前記第1の信号に依存した値を有する第1の電圧が出力されることを特徴とする半導体装置。 - 請求項1において、
前記第1のトランジスタがオンである場合の前記第1の信号は、前記第1のトランジスタがオフである場合の前記第2の信号よりも大きいことを特徴とする半導体装置。 - 請求項1又は請求項2において、
前記第1のトランジスタのソース又はドレインの他方は、バッテリーと電気的に接続されることを特徴とする半導体装置。 - 請求項1又は請求項2において、
前記第1の信号は、前記第1のトランジスタを介してバッテリーに供給されることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013174059A JP5659276B2 (ja) | 2006-12-26 | 2013-08-26 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006349381 | 2006-12-26 | ||
JP2006349381 | 2006-12-26 | ||
JP2013174059A JP5659276B2 (ja) | 2006-12-26 | 2013-08-26 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007323046A Division JP5412034B2 (ja) | 2006-12-26 | 2007-12-14 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014242743A Division JP5824134B2 (ja) | 2006-12-26 | 2014-12-01 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014026657A JP2014026657A (ja) | 2014-02-06 |
JP5659276B2 true JP5659276B2 (ja) | 2015-01-28 |
Family
ID=39541841
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007323046A Expired - Fee Related JP5412034B2 (ja) | 2006-12-26 | 2007-12-14 | 半導体装置 |
JP2013174059A Expired - Fee Related JP5659276B2 (ja) | 2006-12-26 | 2013-08-26 | 半導体装置 |
JP2014242743A Expired - Fee Related JP5824134B2 (ja) | 2006-12-26 | 2014-12-01 | 半導体装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007323046A Expired - Fee Related JP5412034B2 (ja) | 2006-12-26 | 2007-12-14 | 半導体装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014242743A Expired - Fee Related JP5824134B2 (ja) | 2006-12-26 | 2014-12-01 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8159193B2 (ja) |
JP (3) | JP5412034B2 (ja) |
CN (1) | CN101221628B (ja) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2433364B (en) * | 2005-12-16 | 2011-06-08 | Nokia Corp | Interface between a terminal and an asic of a peripheral device |
EP1962408B1 (en) * | 2006-11-16 | 2015-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Radio field intensity measurement device, and radio field intensity detector and game console using the same |
US7750852B2 (en) * | 2007-04-13 | 2010-07-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP5388632B2 (ja) | 2008-03-14 | 2014-01-15 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US8224277B2 (en) * | 2008-09-26 | 2012-07-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
WO2010035626A1 (en) * | 2008-09-29 | 2010-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
WO2010038712A1 (en) | 2008-09-30 | 2010-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
CN102171710B (zh) * | 2008-10-02 | 2014-01-08 | 株式会社半导体能源研究所 | 半导体器件及使用该半导体器件的rfid标签 |
JP5319469B2 (ja) * | 2008-10-03 | 2013-10-16 | 株式会社半導体エネルギー研究所 | Rfidタグ |
WO2010082449A1 (en) * | 2009-01-16 | 2010-07-22 | Semiconductor Energy Laboratory Co., Ltd. | Regulator circuit and rfid tag including the same |
KR101030885B1 (ko) * | 2009-08-19 | 2011-04-22 | 삼성에스디아이 주식회사 | 이차전지 |
US9312728B2 (en) * | 2009-08-24 | 2016-04-12 | Access Business Group International Llc | Physical and virtual identification in a wireless power network |
WO2011093150A1 (en) | 2010-01-29 | 2011-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP5551465B2 (ja) * | 2010-02-16 | 2014-07-16 | Necトーキン株式会社 | 非接触電力伝送及び通信システム |
US9092710B2 (en) * | 2010-03-25 | 2015-07-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2011239340A (ja) * | 2010-05-13 | 2011-11-24 | Nec Casio Mobile Communications Ltd | 無線通信装置及び無線通信システム |
US8816633B1 (en) * | 2010-07-12 | 2014-08-26 | The Boeing Company | Energy harvesting circuit |
JP5815337B2 (ja) | 2010-09-13 | 2015-11-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US8659015B2 (en) | 2011-03-04 | 2014-02-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP6108808B2 (ja) | 2011-12-23 | 2017-04-05 | 株式会社半導体エネルギー研究所 | 基準電位生成回路 |
JP6169376B2 (ja) | 2012-03-28 | 2017-07-26 | 株式会社半導体エネルギー研究所 | 電池管理ユニット、保護回路、蓄電装置 |
US8933662B2 (en) * | 2012-07-26 | 2015-01-13 | Daifuku Co., Ltd. | Charging apparatus for lead storage battery |
WO2015035132A1 (en) | 2013-09-06 | 2015-03-12 | Sensor Electronic Technology, Inc. | Ultraviolet diffusive illumination |
JP6615565B2 (ja) * | 2014-10-24 | 2019-12-04 | 株式会社半導体エネルギー研究所 | 半導体装置 |
EP3082072B1 (fr) * | 2015-04-13 | 2017-12-27 | EM Microelectronic-Marin SA | Bloc récepteur d'une radio-étiquette |
JP6574737B2 (ja) * | 2016-05-31 | 2019-09-11 | 東京エレクトロン株式会社 | 整合器及びプラズマ処理装置 |
TWI629846B (zh) * | 2017-06-20 | 2018-07-11 | 國立交通大學 | 無線能量擷取與管理裝置 |
WO2020012284A1 (ja) | 2018-07-10 | 2020-01-16 | 株式会社半導体エネルギー研究所 | 二次電池の保護回路及び二次電池の異常検知システム |
Family Cites Families (47)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3178109B2 (ja) * | 1992-09-16 | 2001-06-18 | 松下電器産業株式会社 | コードレス電話機 |
DE69411991T2 (de) * | 1993-05-05 | 1999-01-21 | Sgs- Thomson Microelectronics (Pte) Ltd., Singapur/Singapore | Leistungsaufteilungsdetektor |
JPH0855198A (ja) * | 1994-08-15 | 1996-02-27 | Hitachi Ltd | 非接触icカード |
JPH0869513A (ja) | 1994-08-30 | 1996-03-12 | Mitsubishi Denki Semiconductor Software Kk | 非接触icカード |
JP2986059B2 (ja) * | 1995-03-08 | 1999-12-06 | インターナショナル・ビジネス・マシーンズ・コーポレイション | バッテリ充電装置 |
JPH08331768A (ja) * | 1995-06-02 | 1996-12-13 | Internatl Business Mach Corp <Ibm> | バッテリの過放電保護回路 |
DE19547684A1 (de) | 1995-12-20 | 1997-06-26 | Philips Patentverwaltung | Verfahren und Anordnung zum kontaktlosen Übertragen |
JPH11345292A (ja) * | 1998-06-02 | 1999-12-14 | Matsushita Electric Ind Co Ltd | 非接触icカード |
JP2000090221A (ja) * | 1998-09-09 | 2000-03-31 | Hitachi Maxell Ltd | 非接触型icカード |
US6837438B1 (en) | 1998-10-30 | 2005-01-04 | Hitachi Maxell, Ltd. | Non-contact information medium and communication system utilizing the same |
ATE242517T1 (de) | 1998-11-03 | 2003-06-15 | Em Microelectronic Marin Sa | Wiederladbarer aktiver transponder |
JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
JP2000197365A (ja) * | 1998-12-24 | 2000-07-14 | Denso Corp | 直流電源回路 |
JP2000201442A (ja) * | 1998-12-29 | 2000-07-18 | Tokin Corp | 非接触電力伝送を受ける非接触icカ―ド |
JP2001067446A (ja) | 1999-08-27 | 2001-03-16 | Toppan Printing Co Ltd | 非接触型icカード |
JP2001101364A (ja) | 1999-10-01 | 2001-04-13 | Fujitsu Ltd | 非接触icカード用lsi |
US6445936B1 (en) * | 1999-11-16 | 2002-09-03 | Agere Systems Guardian Corp. | Low power consumption quick charge for wireless device |
KR20010049026A (ko) * | 1999-11-30 | 2001-06-15 | 서평원 | 무선전화기의 배터리 회복 장치 및 그 방법 |
JP2001161026A (ja) * | 1999-11-30 | 2001-06-12 | Sony Corp | 電子機器 |
JP3800091B2 (ja) * | 2000-02-10 | 2006-07-19 | オムロン株式会社 | 非接触通信媒体及び非接触通信システム |
US6304059B1 (en) * | 2000-06-22 | 2001-10-16 | Subhas C. Chalasani | Battery management system, method of operation therefor and battery plant employing the same |
JP2002176141A (ja) | 2000-12-07 | 2002-06-21 | Hitachi Ltd | 半導体集積回路装置及びicタグ |
US20020070708A1 (en) * | 2000-12-08 | 2002-06-13 | Ten-Der Wu | Battery charging device |
US6407534B1 (en) * | 2001-02-06 | 2002-06-18 | Quallion Llc | Detecting a microcurrent and a microcurrent detecting circuit |
US6936936B2 (en) * | 2001-03-01 | 2005-08-30 | Research In Motion Limited | Multifunctional charger system and method |
JP2002368647A (ja) | 2001-06-06 | 2002-12-20 | Matsushita Electric Ind Co Ltd | データキャリア |
US6944424B2 (en) | 2001-07-23 | 2005-09-13 | Intermec Ip Corp. | RFID tag having combined battery and passive power source |
JP4498669B2 (ja) | 2001-10-30 | 2010-07-07 | 株式会社半導体エネルギー研究所 | 半導体装置、表示装置、及びそれらを具備する電子機器 |
US6777829B2 (en) * | 2002-03-13 | 2004-08-17 | Celis Semiconductor Corporation | Rectifier utilizing a grounded antenna |
KR101148653B1 (ko) | 2002-10-18 | 2012-05-23 | 심볼테크놀로지스,인코포레이티드 | 수동 rfid 태그의 원치않는 재교섭을 최소화시키는시스템 및 방법 |
AU2003901730A0 (en) * | 2003-04-11 | 2003-05-01 | Cochlear Limited | Power management system |
US7456614B2 (en) * | 2003-10-27 | 2008-11-25 | Sony Corporation | Battery pack |
US7471188B2 (en) * | 2003-12-19 | 2008-12-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and driving method thereof |
JP2005316724A (ja) | 2004-04-28 | 2005-11-10 | Matsushita Electric Works Ltd | アクティブ型rfidタグ |
JP4265487B2 (ja) | 2004-06-17 | 2009-05-20 | 富士通株式会社 | リーダー装置、その装置の送信方法及びタグ |
US7202636B2 (en) * | 2004-08-10 | 2007-04-10 | Illinois Tool Works Inc. | Method and apparatus for charging batteries |
JP3972930B2 (ja) * | 2004-09-30 | 2007-09-05 | 松下電工株式会社 | 充電装置 |
US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
JP2006280060A (ja) * | 2005-03-28 | 2006-10-12 | Matsushita Electric Works Ltd | 充電装置 |
EP1995787A3 (en) | 2005-09-29 | 2012-01-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method therof |
KR101117948B1 (ko) | 2005-11-15 | 2012-02-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 디스플레이 장치 제조 방법 |
KR100782271B1 (ko) * | 2005-11-28 | 2007-12-04 | 엘지전자 주식회사 | 휴대 단말기의 충전 제어 장치 및 방법 |
US7521890B2 (en) * | 2005-12-27 | 2009-04-21 | Power Science Inc. | System and method for selective transfer of radio frequency power |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
CN102360442B (zh) | 2006-03-10 | 2015-01-07 | 株式会社半导体能源研究所 | 半导体器件及其操作方法 |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
-
2007
- 2007-12-14 JP JP2007323046A patent/JP5412034B2/ja not_active Expired - Fee Related
- 2007-12-19 US US11/960,014 patent/US8159193B2/en not_active Expired - Fee Related
- 2007-12-26 CN CN2007103054060A patent/CN101221628B/zh not_active Expired - Fee Related
-
2012
- 2012-04-16 US US13/447,397 patent/US8482261B2/en not_active Expired - Fee Related
-
2013
- 2013-08-26 JP JP2013174059A patent/JP5659276B2/ja not_active Expired - Fee Related
-
2014
- 2014-12-01 JP JP2014242743A patent/JP5824134B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP5412034B2 (ja) | 2014-02-12 |
JP2015097393A (ja) | 2015-05-21 |
US20120200255A1 (en) | 2012-08-09 |
US8159193B2 (en) | 2012-04-17 |
CN101221628A (zh) | 2008-07-16 |
US20080150475A1 (en) | 2008-06-26 |
CN101221628B (zh) | 2012-10-10 |
US8482261B2 (en) | 2013-07-09 |
JP5824134B2 (ja) | 2015-11-25 |
JP2008181494A (ja) | 2008-08-07 |
JP2014026657A (ja) | 2014-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5824134B2 (ja) | 半導体装置 | |
JP5258282B2 (ja) | 半導体装置 | |
US20200227948A1 (en) | Power storage device and semiconductor device provided with the power storage device | |
US8030885B2 (en) | Semiconductor device, communication system, and method of charging the semiconductor device | |
US8132026B2 (en) | Power storage device and mobile electronic device having the same | |
KR101435966B1 (ko) | 반도체 장치 및 상기 반도체 장치를 가진 ic 라벨, ic 태그, 및 ic 카드 | |
JP2008123502A (ja) | Rfタグ | |
JP5222545B2 (ja) | 送受信回路及び当該送受信回路を具備する半導体装置 | |
JP4906093B2 (ja) | 半導体装置 | |
JP2008086192A (ja) | 蓄電装置及び当該蓄電装置を具備する半導体装置 | |
JP2008011696A (ja) | 蓄電装置及び当該蓄電装置を具備する移動型電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140617 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140624 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141201 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5659276 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |