JP5262779B2 - クロックデータ再生回路及び再生方法並びにponシステム - Google Patents
クロックデータ再生回路及び再生方法並びにponシステム Download PDFInfo
- Publication number
- JP5262779B2 JP5262779B2 JP2009024459A JP2009024459A JP5262779B2 JP 5262779 B2 JP5262779 B2 JP 5262779B2 JP 2009024459 A JP2009024459 A JP 2009024459A JP 2009024459 A JP2009024459 A JP 2009024459A JP 5262779 B2 JP5262779 B2 JP 5262779B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- data
- circuit
- synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 17
- 238000012935 Averaging Methods 0.000 claims abstract description 40
- 238000001514 detection method Methods 0.000 claims abstract description 12
- 230000008859 change Effects 0.000 claims description 45
- 238000000605 extraction Methods 0.000 claims description 43
- 238000011144 upstream manufacturing Methods 0.000 claims description 35
- 238000011084 recovery Methods 0.000 claims description 32
- 239000013307 optical fiber Substances 0.000 claims description 11
- 230000001934 delay Effects 0.000 claims description 4
- 239000000284 extract Substances 0.000 claims description 4
- 239000008186 active pharmaceutical agent Substances 0.000 abstract description 4
- 230000003287 optical effect Effects 0.000 description 39
- 230000005540 biological transmission Effects 0.000 description 21
- 238000010586 diagram Methods 0.000 description 16
- 238000004891 communication Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 10
- 238000005070 sampling Methods 0.000 description 9
- 230000010355 oscillation Effects 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 238000012937 correction Methods 0.000 description 7
- 230000001360 synchronised effect Effects 0.000 description 7
- 238000003708 edge detection Methods 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000002776 aggregation Effects 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Description
このPONシステムにおいては、半導体レーザ等の光源を直接或いは外部変調したNRZ(Non-Return to Zero)光信号を伝送し、情報を送受信する。
逆に、宅側装置からの送信はタイミング調整されており、局側装置が受信する光信号は時分割多重されたものとなっている。すなわち、各宅側装置から局側装置への上りバースト通信は、信号の衝突を防止すべく局側装置によって時分割で管理されている。
そして、伝送距離や分岐数の違い等により、各宅側装置から局側装置への光信号の強度は大きく異なるので、局側装置は強度が相違する上りの光信号を正確に受信する必要がある。
また、局側装置のPON側受信部は、増幅器の次段にクロックデータ再生(Clock and Data Recovery:CDR)回路を備えており、この再生回路において受信信号と同期したクロックを抽出し、このクロックを用いて受信信号をサンプリングする。
上記増幅器から出力されたクロックデータ再生回路(以下、CDR回路と略記することがある。)への入力信号には、通常、ノイズやジッタが含まれている。
また、各宅側装置との伝送距離の違い等により、CDR回路への入力信号の位相は宅側装置毎に異なる。さらに、外部温度等の外乱により位相は緩やかに変化する。このため、CDR回路は各宅側装置からのバースト信号毎に同期を高速に確立し、位相の変化にも追随することが求められる。
この場合、例えば、誤り率が10-3といったノイズの多いバースト信号を受信することもあり、かかるバースト信号の変化点を正しく検出するにはノイズを除去する必要がある。例えば10G−EPON(IEEE 802.3av)では、通信速度の高速化に伴い、不足するリンクバジェットを前方誤り訂正(FEC:Forward Error Corretion)による符号化技術の導入によって解決している。
従って、局側装置のCDR回路でのビット誤り率が高くなるので、当該CDR回路において、ノイズを多く含んだ上りバースト信号に対して信号変化点を正しく検出し、そこからクロックを抽出して同期を確立する必要がある。
しかし、信号変化点の検出情報が多いほど、ノイズの除去効果が高くなって正確に信号変化点を検出できる反面、ビット同期のための同期時間が長くなってしまうという問題があり、ノイズの除去効果と高速同期とがトレードオフの関係になる。
また、制御部は、データ信号については、遅延部を通過させてクロック抽出部での平均化時間を長めに設定するので、既に同期が確立したあとは、クロック抽出部でのノイズの除去効果を高めることで、データ信号に対する安定した同期の維持が可能となる。
また、クロック抽出部がオーバーサンプリング回路である場合には、オーバーサンプリングによる信号変化点の検出情報数を変えることにより、当該信号変化点の検出のための平均化時間を可変に設定可能となる。
この場合、上記制御回路が、クロック抽出部でも参照される参照クロックに基づいてアクティブフィルタの通過帯域を制御するので、同期信号の通過帯域を精度よく設定することができ、ノイズ帯域を狭くすることが可能となる。このため、同期信号に対するフィルタ部でのノイズ除去効果を高めることができる。
また、局側装置は、データ信号については、通過帯域の制限を行わずに、信号変化点の検出のための平均化時間を長めに設定してクロックの抽出を行うので、既に同期が確立したあとは、信号変化点の検出におけるノイズ除去効果により、データ信号に対する安定した同期の維持が可能となる。
この場合、同期信号に含まれる周波数成分の帯域幅が最も狭くなり、フィルタ部によるノイズの除去効果を向上することができ、同期信号を用いたクロック抽出をより正確に行える。
また、データ信号については、通過帯域の制限を行わずに、信号変化点の検出のための平均化時間を長めに設定してクロックの抽出を行うので、既に同期が確立したあとは、信号変化点の検出におけるノイズ除去効果により、データ信号に対する安定した同期の維持が可能となる。
従って、上記再生回路をPONシステムの局側装置に採用することにより、宅側装置との伝送距離が長いために誤り率が高い上りバースト信号に対しても、高速かつ高精度に追従同期を確立することができるPONシステムを実現することができる。
図1は、本発明の実施形態に係るPONシステムの概略構成図である。
図1において、局側装置1は複数の宅側装置2に対する集約局として設置され、宅側装置2はそれぞれPONシステムの加入者宅に設置されている。
局側装置1に接続された伝送路である1本の光ファイバ3(幹線)は光カプラ4を介して複数の光ファイバ(支線)5に分岐しており、分岐した各光ファイバ5の終端に、それぞれ宅側装置2が接続されている。
なお、図1では3個の宅側装置2を示しているが、1つの光カプラ4から例えば32分岐して32個の宅側装置を接続することが可能である。また、図1では、光カプラ4を1個だけ使用しているが、光カプラを縦列に複数段設けることにより、さらに多くの宅側装置2を局側装置1と接続することができる。
1260nm≦λ1≦1360nm
1480nm≦λ2≦1500nm
一方、下り方向通信の伝送レートD[Gbps]も1種類であり、Dの値は例えば1.25である。
図1に示すように、局側装置1は、PON側送信部11及びPON側受信部12と、これらに対する通信制御を行う制御部13とを備えている。
局側装置1のPON側送信部11は、電気光変換素子を内部に含み、宅側装置2に対するデータ送信を時分割多重された下り光信号UOとして光ファイバ3に送出する。この下り光信号DOは、光カプラ3で分岐されて各宅側装置2で受信される。各宅側装置2は、自身宛の下り光信号DOに含まれるデータのみを受信処理する。
具体的には、各宅側装置2は、自身のユーザネットワーク7から上りデータを受信すると、いったん自身のキューにデータを蓄積し、そのキューに溜まったデータ量をレポート(Report)フレームに記して局側装置1に送信する(送信要求)。
上記ゲートフレームを受信した宅側装置2は、そのゲートフレームの指示に従って、指定された送信開始時刻に指定された送信時間長で上りデータを送信する。このため、図1に示すように、各宅側装置2が送出した上り光信号UOは、それぞれガードタイムを挟んで時間軸上に配列されたものとなる。
一方、局側装置1から各宅側装置2までの伝送距離はそれぞれ相違しており、光カプラ3は単に上り光信号UOを合波する受動素子であるから、局側装置1が受信する各上り光信号UOのレベル及び受信タイミングもそれぞれ相違している。
なお、図示していないが、本実施形態のPON側受信部12は、上記クロックデータ再生回路16で再生された再生データDSに対して前方誤り訂正を行って復号する、FEC機能を有する物理層の復号部を備えている。
図2は、局側装置1のPON側受信部12の内部構成を示すブロック図である。
本実施形態のPON側受信部12は、レシーバ・オプティカル・サブアセンブリ(Receiver Optical Sub-Assembly:ROSA)15と、クロックデータ再生回路16とを備えている。
フォトダイオード17は、上り光信号UOを電流信号に変換する光検出器であり、その出力端に前置増幅器18が接続されている。前置増幅器18は、フォトダイオード17で生成された電流信号を所定のゲインで増幅し、電圧信号に変換するトランスインピーダンスアンプよりなる。
このため、前置増幅器18の出力信号は、リニアアンプ19において更に線形増幅されたあと、後段のクロックデータ再生回路16に入力される。
図2に示すように、本実施形態のクロックデータ再生回路16は、前段から後段に向かって順に、フィルタ部21、第1遅延回路(遅延部)22、スイッチ23、リミティングアンプ24、クロック抽出部25、第2遅延回路26及びデータ再生部27を有する。
第1遅延回路22は、上記フィルタ部21に並列に配置されており、そのフィルタ部21の動作分だけ出力タイミングを遅らせる遅延機能を有する。かかる第1遅延回路22としては、例えば、単一又は複数のバッファ回路とその配線長とで構成することができる。
ただし、上下経路の遅延差は足し合わせ可能な程度の微妙な差(信号の立ち上がり時間内)である必要がある。遅延時間が大きく異なる信号を足し合わせると、入力と異なる信号パターンが出力されることになるからである。
また、リミティングアンプ24の出力側は2つに分岐しており、そのうちの一方の出力端子がクロック抽出部25に接続され、他方の出力端子が第2遅延回路26に接続されている。
第2遅延回路26は、クロック抽出部25と並列に配置されており、そのクロック抽出部25の動作分だけ出力タイミングを遅らせる遅延機能を有する。かかる第2遅延回路26も、単一又は複数のバッファ回路とその配線長とで構成することができ、また、図8に示す可変遅延回路で構成することもできる。
前記した通り、局側装置1の制御部13は、上り光信号UOのバースト信号中に含まれる同期信号BS1(図3参照)の受信期間を把握している。そこで、制御部13は、同期信号BS1の受信期間(同期区間)であることを示す指示信号S1を生成する。
また、上記指示信号S1はクロック抽出部25にも入力される。クロック抽出部25は、指示信号S1を検出すると、上りバースト信号BSに含まれる信号変化点の検出のための平均化時間を短めに設定し、検出しない場合には、上りバースト信号BSに含まれる信号変化点の検出のための平均化時間を長めに設定するようになっている。
図3は、上記クロックデータ再生回路16の動作を示すタイムチャートである。
図3に示すように、上りバースト信号BSが同期信号BS1である同期区間中は、局側装置1の制御部13が指示信号S1を出力し、上りバースト信号BSがデータ信号BS2であるデータ区間中は、制御部13はその指示信号S1を出力しない。
逆に、制御部13が指示信号S1を出力していない時間(データ区間)では、上りバースト信号BSの経路がスイッチ23によって図2に示す経路Bに切り替えられ、かつ、クロック抽出部25における信号変化点の検出のための平均化時間が短めに設定される。
また、データ信号BS2については、第1遅延回路22を通過させてクロック抽出部25での平均化時間が長めに設定されるので、既に同期が確立したあとは、クロック抽出部25におけるノイズ除去効果により、データ信号BS2に対する安定した同期の維持が可能となる。
このため、フィルタ部21の通過帯域を最も狭くすることが可能となる。ノイズ帯域の制限によるノイズの除去効果を向上することができ、同期信号BS1を用いた再生クロックの抽出をより正確に行うことができる。
図4は、クロック抽出部25の回路構成の一例を示すブロック図である。
この図4に示すクロック抽出部25は、位相同期方式で再生クロックCLを生成するPLL回路29により構成されている。
前記リミティングアンプ24からの入力信号RD(上りバースト信号BS)は、まず位相比較器30に入力される。この位相比較器30は、チャージポンプ31、ループフィルタ32、発振器33及び分周器34とともに、入力信号RDのクロック抽出のための位相ロックループを構成している。
この場合、出力クロック信号Scの位相がバースト信号BSの位相よりも遅れている場合はアップ信号Su が出力され、進んでいる場合はダウン信号Sdが出力される。
ループフィルタ32は、例えば直列接続された抵抗とコンデンサとから構成され、チャージポンプ31が生成したチャージポンプ電流を積分することで制御電圧Vcが生成される。
電圧制御型発振器33は、ループフィルタ32からの制御電圧Vcに応じて発振周波数を制御し、再生クロック信号CLを発振して出力する。
そして、前述の通り、位相比較器30が入力信号RDの位相と逓倍後のクロック信号Scの位相とを比較し、その位相差に対応するアップ信号Su又はダウン信号Sdを出力することにより、位相同期方式によるフィードバック制御(位相ロックループ)が実行される。
チャージポンプ31又はループフィルタ32は、指示信号S1の検出の有無に基づいて、チャージポンプ電流や内部素子(例えば、容量可変のキャパシタや可変抵抗器等)に対する動作パラメータを切り替え可能になっており、これにより、上記位相ロックループにおけるループ帯域を変更できるようになっている。
逆に、指示信号S1が入力されない場合には、位相ロックループにおけるループ帯域が狭くなる(従って、信号変化点の検出のための平均化時間は長くなる。)ように、チャージポンプ31又はループフィルタ32の動作パラメータが設定される。
すなわち、PLL回路29は、参照クロックが入力される位相周波数比較器35を備えており、この位相周波数比較器35は、チャージポンプ31、ループフィルタ32、発振器33及び第2の分周器36とともに、参照クロックに対する位相ロックループを構成している。なお、参照クロックに対する位相ロックループは発信器33の発振周波数が大きくずれた状態からでも同期できる位相周波数比較器を用いている。
上記切替信号S2は、上りバースト信号BSの受信中にのみ出力される。切替信号S2がセレクタ37に入力されると、入力源が位相比較器30側に切り替えられ、それ以外の無信号期間中は、入力源が位相周波数比較器35側に切り替えられる。このため、無信号期間中に発振器33の制御電圧が不安定になるのを防止することができる。
図5は、フィルタ部21の回路構成の一例を示すブロック図である。
また、図6は、フィルタ部21の構成要素であるアクティブフィルタ39の一例を示す回路図であり、図7は、フィルタ部21の構成要素であるPLL回路40の発振器(VCO)44の一例を示す回路図である。
このうち、アクティブフィルタ39は、図6に示すように、オペアンプを含むローパスフィルタ(LPF:Low Pass Filter)とハイパスフィルタ(HPF:High Pass Filter)とを組み合わせたバンドパスフィルタ(BPF:Band Pass Filter)よりなる。
f1=1/(2π・R1・C)
f2=1/(2π・R2・C)
f0=(f1+f2)/2=1/(2π・R・C) ただし、R=(R1+R2)/2
fw=f1−f2=f0・(R/R1−R/R2)
また、R/R1=1.1、及び、R/R2=0.9となるように抵抗値R1及びR2を設定すると、通過帯域幅はfw=0.2Bとなる。
この場合、10の交番信号をfw=0.2BのBPFに通過させると、ノイズ帯域がビットレートの70%から20%に狭まってSN比が改善される。これは、光信号の受信感度に換算すると、5dB(=10×log(20/70))程度の改善が見込まれるということになる。
一方、図7に例示した発振器44は、アクティブフィルタを用いたウィーンブリッジ発振回路により構成されている。
この発振回路44において、例えば、R1=R2=R、C1=C2=Cと設定すると、発振周波数は、f=1/(2π・R・C)となる。
このとき、図6に示すアクティブフィルタ(BPF)39を、発振回路44と同様のオペアンプ、抵抗及び可変容量コンデンサで構成すれば、PLL回路40の発振器44とアクティブフィルタ39を同時に制御でき、当該フィルタ39の通過帯域(f1〜f2)を発振器44の発振周波数に対して相対的に制御できることになる。
また、HPFの場合には、前記第1遅延回路22との経路切替を行わずに、HPFの遮断周波数f2をプリアンブルの同期区間で大きめ(ノイズ帯域が狭い)に設定し、データ信号区間でデータ信号の低域遮断周波数よりも小さめ(ノイズ帯域が広い)となるように切り替えることも可能である。HPFではB/2以下の成分が変化するため、信号の遅延時間に大きな影響がない。
従って、遮断周波数f1を切り替える前後で信号の遅延時間が異なるため、第1遅延回路22が必要となる。
図9は、クロック抽出部25の回路構成の変形例を示すブロック図である。
この図9に示すクロック抽出部25は、オーバーサンプリング方式で再生クロックCLを生成するオーバーサンプリング回路46により構成されている。
図示のように、このオーバーサンプリング回路46は、前段側(図9の左側)から後段側(図9の右側)に向かって、サンプリング部47、エッジ検出部48、最適位相選択部49、遅延部50及びセレクタ51を備えている。
この複数位相点のサンプリングデータは、それぞれ後段のエッジ検出部48と遅延部50とに入力される。
最適位相選択部49は、エッジ検出部48で検出された複数のエッジに基づいて、エッジ間の中間に位置する位相(最適位相)を選択し、複数位相点のサンプリングデータの中から当該最適位相であるデータを選択するようにセレクタ51を制御する。
図10(a)は、入力信号RDにジッタが含まれていない場合の例を示しており、t1〜t3のいずれの場合も、入力信号RDの信号変化がs3のタイミングで検出されている。この場合、信号変化点が安定しており、少ない情報数(例えばt1〜t3の信号変化点の情報)から、高速かつ高精度に信号変化点を求めることができる。
つぎに、図10(b)は、入力信号RDにジッタが含まれている場合の例を示している。t1ではs3のタイミングで入力信号RDが変化しているが、t2ではs2、t3ではs4と信号変化点がジッタの影響で変化している。ランダムジッタを想定した場合、ジッタの影響を除去して正しい信号変化点を求めるには、多くの情報数(例えばt1〜t32の信号変化点の情報)を平均化して、ランダムジッタを除去する必要がある。
具体的には、同期区間指示信号S1が入力されると、信号変化点(エッジ)の情報数を少なめに選択することにより、信号変化点の検出のための平均化時間が短めに設定される。この場合、帯域幅の狭い同期信号BS1に対しては、フィルタ部21で通過帯域を制限することでノイズが除去されるため、最適位相選択部49では短い平均化時間で高速かつ高精度に同期が可能となる。
逆に、同期区間指示信号S1が入力されない場合には、信号変化点(エッジ)の情報数を多めに選択することにより、信号変化点の検出のための平均化時間が長めに設定される。既に同期が確立した後は、最適位相選択部49におけるノイズ除去効果により、データ信号BS2に対する安定した同期の維持が可能となる。
今回開示した各実施形態は本発明の例示であって制限的なものではない。
本発明の範囲は、上記実施形態ではなく特許請求の範囲によって示され、特許請求の範囲とその構成と均等な意味及び範囲内での全ての変更が含まれる。
例えば、上記実施形態では、同期信号BS1の全部に対応して、スイッチ23とクロック抽出部25の切り替えを行っているが、同期信号BS1の一部だけに対応してその切り替えを行うことにしてもよい。
すなわち、図11に示すように、再生回路16の構成要素をリミティングアンプ24の前後で分離し、リミティングアンプ24までの要素を第1の集積回路(LA IC)に搭載し、それ以降の要素を第2の集積回路(CDR IC)に実装することにしてもよい。
2 宅側装置
11 PON側送信部
12 PON側受信部
13 制御部
16 クロックデータ再生回路
21 フィルタ部
22 第1遅延回路(遅延部)
23 スイッチ
25 クロック抽出部
26 第2遅延回路
27 データ再生部
29 PLL回路
46 オーバーサンプリング回路
39 アクティブフィルタ
40 PLL回路(制御回路)
BS 上りバースト信号
BS1 同期信号
BS2 データ信号
CL 再生クロック
DS 再生データ
S1 同期区間指示信号
S2 切替信号
Claims (7)
- データ信号とこれより帯域幅が狭い同期信号とを含み、マルチポイントから時分割多重により送信されたバースト信号からクロックとデータを再生するクロックデータ再生回路であって、
前記同期信号の帯域を通過させ、それ以外の帯域の全部又は一部を遮断するフィルタ部と、
前記フィルタ部の動作分だけ出力タイミングを遅らせる遅延部と、
信号変化点の検出のための平均化時間を可変に設定可能なクロック抽出部と、
前記同期信号の全部又は一部については、前記フィルタ部を通過させて前記クロック抽出部での前記平均化時間を短めに設定し、前記データ信号については、前記遅延部を通過させて前記クロック抽出部での前記平均化時間を長めに設定する制御部と、
を備えていることを特徴とするクロックデータ再生回路。 - 前記クロック抽出部は、内部のループ帯域を変えることにより、前記平均化時間を可変に設定可能なPLL回路よりなる請求項1に記載のクロックデータ再生回路。
- 前記クロック抽出部は、オーバーサンプリングによる前記信号変化点の検出情報数を変えることにより、前記平均化時間を可変に設定可能なオーバーサンプリング回路よりなる請求項1に記載のクロックデータ再生回路。
- 前記フィルタ部は、通過帯域が可変のアクティブフィルタと、前記クロック抽出部で参照される参照クロックに基づいて前記アクティブフィルタの通過帯域を制御する制御回路とを備えている請求項1〜3のいずれか1項に記載のクロックデータ再生回路。
- 複数の宅側装置が光ファイバを介して局側装置にP2MP形態で接続され、前記宅側装置が送信した上りバースト信号に対して前記局側装置がクロックとデータの再生を行うPONシステムであって、
前記宅側装置は、データ信号とこれより帯域幅が狭い同期信号とを含む前記上りバースト信号を送信し、
前記局側装置は、前記同期信号の全部又は一部については、通過帯域の制限を行ってから、信号変化点の検出のための平均化時間を短めに設定して前記クロックを抽出し、前記データ信号については、前記通過帯域の制限を行わずに、前記平均化時間を長めに設定して前記クロックを抽出することを特徴とするPONシステム。 - 前記同期信号は、1と0の値が交互に現れる10交番の信号パターンであることを特徴とする請求項5に記載のPONシステム。
- データ信号とこれより帯域幅が狭い同期信号とを含み、マルチポイントから時分割多重により送信されたバースト信号からクロックとデータの再生を行うクロックデータ再生方法であって、
前記同期信号の全部又は一部については、通過帯域の制限を行ってから、信号変化点の検出のための平均化時間を短めに設定して前記クロックを抽出し、
前記データ信号については、前記通過帯域の制限を行わずに、前記平均化時間を長めに設定して前記クロックを抽出することを特徴とするクロックデータ再生方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009024459A JP5262779B2 (ja) | 2009-02-05 | 2009-02-05 | クロックデータ再生回路及び再生方法並びにponシステム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009024459A JP5262779B2 (ja) | 2009-02-05 | 2009-02-05 | クロックデータ再生回路及び再生方法並びにponシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010183314A JP2010183314A (ja) | 2010-08-19 |
JP5262779B2 true JP5262779B2 (ja) | 2013-08-14 |
Family
ID=42764505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009024459A Expired - Fee Related JP5262779B2 (ja) | 2009-02-05 | 2009-02-05 | クロックデータ再生回路及び再生方法並びにponシステム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5262779B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5776657B2 (ja) * | 2012-09-18 | 2015-09-09 | 株式会社デンソー | 受信回路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2584352B2 (ja) * | 1991-02-27 | 1997-02-26 | 三洋電機株式会社 | インターフェイス回路 |
JPH05207078A (ja) * | 1992-01-27 | 1993-08-13 | Hitachi Ltd | Msk復調回路 |
JPH0918533A (ja) * | 1995-06-30 | 1997-01-17 | Anritsu Corp | バースト信号用agc回路 |
JP2000004218A (ja) * | 1998-06-16 | 2000-01-07 | Sumitomo Electric Ind Ltd | 光受信器及び光信号の受信方法 |
JP4142216B2 (ja) * | 1998-09-28 | 2008-09-03 | 松下電器産業株式会社 | Vsb受信機 |
JP3865547B2 (ja) * | 1999-11-12 | 2007-01-10 | 株式会社リコー | 光記録媒体および光記録媒体の製造方法 |
JP4029115B2 (ja) * | 2003-02-19 | 2008-01-09 | 日本放送協会 | 信号位相同期装置および信号位相同期方法 |
-
2009
- 2009-02-05 JP JP2009024459A patent/JP5262779B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010183314A (ja) | 2010-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9698905B2 (en) | Optical transmission system, optical transmission apparatus and wavelength spacing measurement apparatus | |
US9667346B2 (en) | Optical transmission system, wavelength control method and node | |
US7444085B2 (en) | DQPSK optical receiver circuit | |
US9831976B2 (en) | Optical transmission apparatus, optical transmission system, and transmission wavelength control method | |
US10142092B2 (en) | Optical transceiver and method with channel binding, clock forwarding, and integrate-and-dump receivers | |
JP5273262B2 (ja) | 偏波多重光受信機 | |
CN102088327B (zh) | 时钟数据恢复电路、光接收机和无源光网络设备 | |
CN110445568B (zh) | 一种时钟传输方法及相关设备 | |
WO2011060325A1 (en) | Optical network interface module using a hardware programmable optical network interface engine | |
JP5603441B2 (ja) | 信号多重装置 | |
CN101521555B (zh) | 码分复用通信*** | |
JP5262779B2 (ja) | クロックデータ再生回路及び再生方法並びにponシステム | |
WO2014063623A1 (en) | Hybrid timing recovery for burst mode receiver in passive optical networks | |
JP5446425B2 (ja) | クロック・データ再生回路及び局側装置 | |
JP2014165728A (ja) | 光受信器 | |
WO2020186647A1 (en) | Improved burst-mode clock-data-recovery (bm-cdr) for 10g-pon | |
JP5502785B2 (ja) | 光受信装置 | |
JP2012004701A (ja) | Ponシステムの局側装置、クロックデータ再生回路及びクロック再生方法 | |
WO2009116168A1 (ja) | 受信装置 | |
JP2009188811A (ja) | Ponシステムの局側装置、受信方法及びクロックデータ再生回路 | |
JP2010219745A (ja) | データ再生回路 | |
JP5267301B2 (ja) | クロック・データ再生回路及び再生方法並びに局側装置 | |
KR100334773B1 (ko) | 광전송 시스템에서 다중 전송속도 판별 장치 | |
JP4375373B2 (ja) | 周波数検出回路及びそれを用いた光受信装置並びに光伝送システム | |
Shastri et al. | 20-GSample/s (10 GHz $\times $2 Clocks) Burst-Mode CDR Based on Injection Locking and Space Sampling for Multiaccess Networks |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121022 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130402 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130415 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5262779 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |