JP5633468B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5633468B2
JP5633468B2 JP2011106529A JP2011106529A JP5633468B2 JP 5633468 B2 JP5633468 B2 JP 5633468B2 JP 2011106529 A JP2011106529 A JP 2011106529A JP 2011106529 A JP2011106529 A JP 2011106529A JP 5633468 B2 JP5633468 B2 JP 5633468B2
Authority
JP
Japan
Prior art keywords
semiconductor
gate
semiconductor device
element portion
turn
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011106529A
Other languages
English (en)
Other versions
JP2012238715A (ja
Inventor
ハッサン フッセイン ハリッド
ハッサン フッセイン ハリッド
省二 斉藤
省二 斉藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2011106529A priority Critical patent/JP5633468B2/ja
Priority to US13/370,858 priority patent/US8994147B2/en
Priority to DE102012203595.8A priority patent/DE102012203595B4/de
Priority to CN201210196246.1A priority patent/CN102779820B/zh
Publication of JP2012238715A publication Critical patent/JP2012238715A/ja
Priority to KR1020140033329A priority patent/KR101496786B1/ko
Priority to KR1020140061526A priority patent/KR101504164B1/ko
Application granted granted Critical
Publication of JP5633468B2 publication Critical patent/JP5633468B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H01L27/0211—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique adapted for requirements of temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1602—Diamond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6878—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using multi-gate field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thyristors (AREA)

Description

本発明は、例えば電力制御などに用いられる半導体装置及び半導体素子に関する。
特許文献１には、ゲート電圧の有無によってスイッチングする半導体素子を含む半導体装置が開示されている。
特開平０４−２８０４７５号公報
半導体素子がスイッチングするとスイッチング損失が生じる。スイッチング損失を低減するためには、ターンオン損失とターンオフ損失を低減する必要がある。しかしながら、ターンオン損失とターンオフ損失はトレードオフの関係にあるため、スイッチング損失を低減できない。
本発明は、上述のような課題を解決するためになされたもので、スイッチング損失を低減できる半導体装置及び半導体素子を提供することを目的とする。
本発明に係る半導体装置は、第１ゲートを有し該第１ゲートからの信号でオンオフが制御される第１素子部と、第２ゲートを有し該第２ゲートからの信号でオンオフが制御される第２素子部と、を有する半導体素子と、該第１ゲート及び該第２ゲートに接続され、該半導体素子をターンオンするときは該第１素子部と該第２素子部を同時にターンオンし、該半導体素子をターンオフするときは該第２素子部を該第１素子部よりも遅延してターンオフするように該第１ゲートと該第２ゲートに信号を伝送する信号伝送手段と、を備え、該第２素子部は該第１素子部を囲むように形成されたことを特徴とする。
本発明によれば、複数の素子部を順次ターンオフするため、半導体装置のスイッチング損失を低減できる。
本発明の実施の形態１に係る半導体装置を示す回路図である。 本発明の実施の形態１に係る半導体装置の半導体素子を示す図である。 図２の破線部における断面図である。 本発明の実施の形態１に係る半導体装置の動作を示すタイミングチャートである。 ターンオン損失を示す図である。 ターンオフ損失を示す図である。 ターンオフ損失と素子部の面積の関係を示す図である。 本発明の実施の形態１に係る半導体装置の変形例を示す図である。 本発明の実施の形態２に係る半導体装置の半導体素子を示す図である。 本発明の実施の形態３に係る半導体装置の半導体素子を示す図である。 図１０の破線部における温度分布を示す図である。 本発明の実施の形態３に係る半導体素子の変形例を示す図である。 本発明の実施の形態３に係る半導体素子の変形例を示す図である。 本発明の実施の形態４に係る半導体素子の断面図である。 第１素子部と第２素子部の仕様の違いを示す図である。 第１素子部と第２素子部のターンオフ損失などをシミュレーションした結果を示す図である。 キャリアのライフタイム制御のためにｎ−層にライフタイムキラーを形成したことを示す図である。 本発明の実施の形態５に係る半導体素子の断面図である。 本発明の実施の形態５に係る半導体素子の変形例を示す図である。 本発明の実施の形態６に係る半導体素子の断面図である。
実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置を示す回路図である。本発明の実施の形態１に係る半導体装置は、第１素子部１０と第２素子部１２を備えている。第１素子部１０と第２素子部１２で１つの半導体素子を形成している。第１素子部１０のゲート（第１ゲートと称する）と第２素子部１２のゲート（第２ゲートと称する）は、信号伝送手段１４に接続されている。信号伝送手段１４は、第１ゲートと第２ゲートに個別に信号を供給する部分である。
信号伝送手段１４は駆動信号（Ｄｒｉｖｅ Ｓｉｇｎａｌ）を受けるＩＣ１６を備えている。ＩＣ１６は駆動信号に応じて出力１と出力２から信号を出力する。出力１からの信号は、スイッチＱ１とＱ２をオンさせて、第１素子部１０と第２素子部１２をターンオンする。出力２からの信号は、スイッチＱ３とＱ４をオンさせて、第１素子部１０と第２素子部１２をターンオフする。
図２は、本発明の実施の形態１に係る半導体装置の半導体素子を示す図である。第１素子部１０と第２素子部１２が１チップに形成されて１つの半導体素子２０となっている。第１素子部１０と第２素子部１２の素子面積は等しい。第１素子部１０は、第１ゲート（Ｇ１）からの信号でオンオフが制御される。第２素子部１２は、第２ゲート（Ｇ２）からの信号でオンオフが制御される。すなわち、第１素子部１０と第２素子部１２は、異なる信号で制御される。
図３は、図２の破線部における断面図である。ゲートなどの最表面の構造は簡略化している。半導体素子２０はＩＧＢＴで形成されている。半導体素子２０は、ｎ−層（ドリフト層）３０を備えている。ｎ−層３０の表面にはベース層３２とチャネル層３４がこの順に形成されている。第１素子部１０にはベース層３２とチャネル層３４を貫くようにゲート３６ａが形成されている。ポリシリコンゲート３６ａは第１ゲート（Ｇ１）と接続されている。第２素子部１２にはベース層３２とチャネル層３４を貫くようにポリシリコンゲート３６ｂが形成されている。ポリシリコンゲート３６ｂは第２ゲート（Ｇ２）に接続されている。ｎ−層３０の裏面にはバッファ層３８とコレクタ層４０がこの順に形成されている。
次に、本発明の実施の形態１に係る半導体装置の動作について説明する。図４は、本発明の実施の形態１に係る半導体装置の動作を示すタイミングチャートである。時刻ｔ１は、半導体素子２０をターンオンする時刻である。時刻ｔ１では、外部からＩＣ１６へ駆動信号（ＤＳ）が伝送される。ＩＣ１６は出力１から信号を出して第１ゲート（Ｇ１）と第２ゲート（Ｇ２）の信号を同時にＨＩＧＨとする。これにより第１素子部１０と第２素子部１２を同時にターンオンする。
時刻ｔ２は第１素子部１０をターンオフする時刻である。時刻ｔ２では、外部からＩＣ１６への駆動信号（ＤＳ）が遮断される。そして、ＩＣ１６の出力２が信号を出して第１ゲート（Ｇ１）の信号をＬＯＷとする。これにより第１素子部１０がターンオフする。
時刻ｔ２から時刻ｔ３までは、出力１と出力２の両方から信号が出力される期間である。この期間は、出力２からの信号が遅延回路ＤＬＹ２により遅延されスイッチＱ４はオフ状態となる。従ってこの期間中、第２素子部１２はオン状態を維持する。
時刻ｔ３は第２素子部１２をターンオフする時刻である。時刻ｔ３では、出力１からの信号が遮断される。そして、出力２からの信号が第２素子部１２をターンオフする。時刻ｔ３にて第１素子部１０と第２素子部１２がともにターンオフされ、半導体素子２０のターンオフを完了する。
このように、半導体素子２０をターンオンするときは第１素子部１０と第２素子部１２を同時にターンオンする。一方、半導体素子２０をターンオフするときは第２素子部１２を第１素子部１０よりも遅延してターンオフする。
本発明の実施の形態１に係る半導体装置は、ターンオン時及びターンオフ時のスイッチング損失を低減したものである。まず、ターンオン時のスイッチング損失（ターンオン損失と称する）について説明する。図５は、ターンオン損失を示す図である。図５において、２Ｐ同時ターンオンとは、第１素子部１０と第２素子部１２を同時にターンオンすることである。２Ｐ時差ターンオンとは第１素子部１０と第２素子部１２の何れか一方を他方に対して遅延させてターンオンするものである。
図５から、ターンオン損失を低減できるのは、２Ｐ同時ターンオンの場合であることが分かる。すなわち、大面積の素子部で半導体素子をターンオンするとターンオン損失を低減できる。本発明の実施の形態１に係る半導体装置によれば、第１素子部１０と第２素子部１２を同時にターンオンするので、ターンオン損失を低減できる。
次いで、ターンオフ時のスイッチング損失（ターンオフ損失と称する）について説明する。図６は、ターンオフ損失を示す図である。図６において、２Ｐ同時ターンオフとは、第１素子部１０と第２素子部１２を同時にターンオフすることである。２Ｐ時差ターンオフとは第２素子部１２を第１素子部１０よりも遅延させてターンオフするものである。
図６から、ターンオフ損失を低減できるのは、２Ｐ時差ターンオフの場合であることが分かる。２Ｐ時差ターンオフは、実質的には第２素子部１２のみでターンオフ動作することとなり、第１第２素子部両方でターンオフするときよりは素子面積は小面積となる。つまり、ターンオフ時の素子部の面積を小さくするほど、ターンオフ損失を低減できる。本発明の実施の形態１に係る半導体装置によれば、第２素子部１２を第１素子部１０よりも遅延してターンオフするので、ターンオフ損失を低減できる。
図７は、ターンオフ損失と素子部の面積の関係を示す図である。素子Ａ、素子Ｂ、及び素子Ｃの３つの素子を用いてターンオフ損失を測定した。素子Ａの面積を１００とすると、素子Ｂの面積は６６．７であり、素子Ｃの面積は３３．３である。図７から、素子面積が小さい程、ターンオフ損失（ＥＯＦＦ）を低減できることが分かる。この結果からも、素子面積の小さい半導体素子ほどターンオフ損失を低減できることが分かる。
本発明の実施の形態１に係る半導体装置によれば、ターンオン損失とターンオフ損失の双方を低減できるので、半導体装置のスイッチング損失を低減できる。
本発明の実施の形態１に係る半導体装置は、様々な変形が可能である。半導体素子２０は第１素子部１０と第２素子部１２の２つの素子部に分割したが、これをそれぞれが個別にゲートが形成された３以上の複数の素子部に分割してもよい。この場合、半導体素子をターンオンするときはすべての素子部を同時にターンオンし、半導体素子をターンオフするときは各素子部を順次ターンオフする。
図８は、本発明の実施の形態１に係る半導体装置の変形例を示す図である。図８には第１素子部１０にセンスパッド１０ａが形成された半導体素子６０が示されている。センスパッド１０ａを設けることにより、半導体素子のターンオン時の短絡有無を検査し、過電流保護などができる。
実施の形態２．
図９は、本発明の実施の形態２に係る半導体装置の半導体素子を示す図である。半導体素子７０は第１素子部７２と第２素子部７４を有している。第２素子部７４は第１素子部７２よりも大面積となるように形成されている。半導体装置のうち図９に示さない部分、及び半導体装置の動作については実施の形態１と同様である。
実施の形態１に係る半導体素子では、ターンオフ時に第２素子部の電流密度が上昇し第２素子部が劣化することがあった。ところが、本発明の実施の形態２に係る半導体素子によれば、第２素子部７４が比較的大面積となっているためターンオフ時の電流密度を低減できる。よって第２素子部７４の劣化を防止できる。また、実施の形態１と同様にスイッチング損失を低減できる。なお、本発明の実施の形態２に係る半導体素子は、少なくとも実施の形態１と同程度の変形は可能である。
実施の形態３．
図１０は、本発明の実施の形態３に係る半導体装置の半導体素子を示す図である。半導体素子８０は第１素子部８２と第２素子部８４を有している。第２素子部８４は第１素子部８２を囲むように形成されている。第１素子部８２の面積と第２素子部８４の面積は等しい。半導体装置のうち図１０に示さない部分、及び半導体装置の動作については実施の形態１と同様である。
ターンオフ損失により半導体素子は発熱する。半導体素子の中央部は、放熱が難しく高温になりやすい。一方、半導体素子の外周部は、半導体素子の周囲に放熱できるので高温になりにくい。よって、半導体素子の中央部が高温になって半導体素子を劣化させることがあった。
ところが、本発明の実施の形態３に係る半導体素子では、半導体素子８０の中央部の第１素子部８２が第２素子部８４よりも先にターンオフするので、第１素子部８２の発熱量は第２素子部８４の発熱量より少ない。よって、半導体素子８０の中央部が高温になることを防止できる。
図１１は、図１０の破線部における温度分布を示す図である。実線は第１素子部８２を先にターンオフし、その後に第２素子部８４をターンオフした場合の温度分布を示す。破線は第１素子部８２と第２素子部８４を同時にターンオフした場合の温度分布を示す。図１１より、半導体素子８０の中央部（Ｐ２）の第１素子部８２を先にターンオフすると半導体素子８０の中央部（Ｐ２）の温度を低減できることが分かる。
図１２は、本発明の実施の形態３に係る半導体素子の変形例を示す図である。半導体素子９０の中央部には第１素子部９２が形成されている。半導体素子９０の外周部には第２素子部９４が形成されている。第２素子部９４の面積は第１素子部９２の面積よりも大面積となっている。これにより、第１素子部９２の発熱量をさらに低減し、半導体素子９０の中央部の温度を低減できる。また、第２素子部９４が大面積であるので、第２素子部９４の温度も低減できる。
図１３は、本発明の実施の形態３に係る半導体素子の変形例を示す図である。第１素子部８２にはセンスパッド８２ａが形成されている。センスパッド８２ａを設けることにより、半導体素子のターンオン時の短絡有無を検査し、過電流保護などができる。なお、本発明の実施の形態３に係る半導体素子は、少なくとも実施の形態１と同程度の変形は可能である。
実施の形態４．
本発明の実施の形態４に係る半導体素子は第１素子部と第２素子部でスイッチング速度を変化させたことを特徴とする。図１４は、本発明の実施の形態４に係る半導体素子の断面図である。半導体素子は、コレクタ層４０ａ及び４０ｂからドリフト層３０へキャリアを注入する伝導度変調型の半導体素子である。図１４に示す断面図と図３に示す断面図との相違点はコレクタ層である。なお、半導体装置のうち図１４に示さない部分、及び半導体装置の動作については実施の形態１と同様である。
第１素子部１０は、第１コレクタ層４０ａの不純物濃度を高めて低速仕様となるように形成されている。低速仕様とは、定常損失ＥＶｃｅが低くターンオフ損失Ｅｏｆｆが高い仕様である。他方、第２素子部１２は第２コレクタ層４０ｂの不純物濃度を第１コレクタ層４０ａより減らして高速仕様となるように形成されている。高速仕様とは、定常損失ＥＶｃｅが高く、ターンオフ損失が低い仕様である。
図１５は、第１素子部１０と第２素子部１２の仕様の違いを示す図である。第１素子部１０は低速仕様であり、第２素子部１２は高速仕様である。第２素子部１２は第１素子部１０よりも高速でスイッチングするので、ターンオフ損失（Ｅｏｆｆ）が低くなる。
ところで、半導体装置のターンオフ損失の大部分を占めるのは、第１素子部１０よりも遅れてターンオフする第２素子部１２である。図１６は、第１素子部と第２素子部のターンオフ損失（Ｅｏｆｆ）などをシミュレーションした結果を示す図である。図１６の破線は第１素子部１０の波形であり、実線は第２素子部１２の波形である。Ｅｏｆｆ波形から、半導体装置のターンオフ損失はほとんど第２素子部１２で生じていることが分かる。これは第１素子部１０を先にターンオフすることにより、第１素子部１０と第２素子部１２に分担されていた電流が第２素子部１２に集中するためである。
本発明の実施の形態４に係る半導体装置によれば、ターンオフ損失の大部分を占める第２素子部１２が高速仕様で形成されているので、第２素子部１２のターンオフ損失は低減できる。よって、半導体装置全体のスイッチング損失を低減できる。
本発明の実施の形態４に係る半導体素子では、第２コレクタ層４０ｂの不純物濃度を第１コレクタ層４０ａの不純物濃度より低くした。しかしながら、他の方法で低速仕様の素子部と高速仕様の素子部を形成してもよい。例えば、ゲートの間隔、チャネル長、バッファ層の厚みや濃度、又はコレクタ層の厚さを変更することにより低速仕様の素子部と高速仕様の素子部を形成することができる。
図１７は、キャリアのライフタイム制御のためにｎ−層にライフタイムキラーを形成したことを示す図である。第２素子部１２のｎ−層３０ｂには、ライフタイムキラー１１０が形成されている。ライフタイムキラー１１０は、ＡｕやＰｔの導入、又は電子線照射により形成される。
ライフタイムキラー１１０により第２素子部１２は第１素子部１０よりも少数キャリアのライフタイムが短くなる。従って第２素子部１２を第１素子部１０よりも高速仕様とすることができる。
なお、第２素子部１２のライフタイムキラーよりも低密度であれば、第１素子部１０のｎ−層３０ａにもライフタイムキラーを形成しても良い。すなわち、第２素子部１２には、第１素子部１０よりも高密度でキャリアのライフタイムキラーが形成されていれば本発明の効果を得ることができる。また、本発明の実施の形態４に係る半導体素子は、少なくとも実施の形態１と同程度の変形は可能である。
実施の形態５．
本発明の実施の形態５に係る半導体素子は第１素子部と第２素子部の閾値電圧が異なることを特徴とする。図１８は、本発明の実施の形態５に係る半導体素子の断面図である。ゲートＧ１及びＧ２には同一の信号が伝送される。
第１素子部１０は第１の閾値電圧となるように形成されている。また、第２素子部１２は第１の閾値電圧より高い第２の閾値電圧を有するように形成されている。閾値電圧の差は、チャネル層３４ａの不純物濃度をチャネル層３４ｂの不純物濃度よりも低くすることにより生じさせている。
本発明の実施の形態５に係る半導体素子によれば、第１ゲート（Ｇ１）と第２ゲート（Ｇ２）に対して同一の信号を用いつつ、第２素子部１２を第１素子部１０に対して遅延して駆動させることができる。すなわち、第２素子部１２を第１素子部１０に対して遅延させてターンオフさせることができる。よって、スイッチング損失を低減できる。また、第１素子部１０と第２素子部１２に同一の信号を用いることができるので信号伝送手段の構成を簡素化できる。
本発明の実施の形態５に係る半導体素子では、チャネル層の不純物濃度を調整したが本発明はこれに限定されない。ゲートに信号が伝送されてオンオフの制御を行う第１素子部と、当該信号と同一の信号によりオンオフの制御を行い、第１素子部に対して遅延して動作するように構成された第２素子部と、を備える限りにおいて本発明の効果を得ることができる。
図１９は、本発明の実施の形態５に係る半導体素子の変形例を示す図である。第１素子部１０のゲート酸化膜３９ａは第２素子部１２のゲート酸化膜３９ｂよりも薄く形成されている。よって、第２素子部１２を第１素子部１０に対して遅延してターンオフさせることができる。
実施の形態６．
本発明の実施の形態６に係る半導体素子は、第１素子部と第２素子部のＣＲ時定数が異なることを特徴とする。図２０は、本発明の実施の形態６に係る半導体素子の断面図である。第１ゲート（Ｇ１）及び第２ゲート（Ｇ２）には同一の信号が伝送される。
ポリシリコンゲート３６ａとポリシリコンゲート３６ｂは異なる材料で形成されている。そのため、第１素子部１０よりも第２素子部１２の方がゲート抵抗が高くなっている。さらに、第１素子部１０のベース層３２ａの不純物量は、第２素子部１２のベース層３２ｂの不純物量よりも少ない。また、チャネル層３４ａの不純物量は、チャネル層３４ｂの不純物量よりも少ない。そのため、第１素子部１０よりも第２素子部１２の方が内部容量が高くなっている。
従って、第１素子部１０は第１のＣＲ時定数を有し、第２素子部１２は第１のＣＲ時定数より大きい第２のＣＲ時定数を有する。
これにより、第２素子部１２を第１素子部１０に対して遅延してスイッチングさせることができる。第２素子部１２を第１素子部よりも遅延させてターンオフできるので、半導体素子のスイッチング損失を低減できる。また、第１素子部１０と第２素子部１２に同一の信号を用いることができるので信号伝送手段の構成を簡素化できる。
ここまでのすべての実施の形態において、半導体素子は少数キャリア（バイポーラ）デバイスであるＩＧＢＴとした。しかしながら、半導体素子としてＭＯＳＦＥＴのような多数キャリア（ユニポーラ）デバイスを用いてもよい。多数キャリアデバイスはスイッチング速度が速いため，少数キャリアデバイスよりもスイッチング損失の低減が期待できる。
半導体素子は珪素によって形成してもよいが、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成してもよい。ワイドバンドギャップ半導体としては、例えば、炭化珪素、窒化ガリウム系材料又はダイアモンドがある。
１０ 第１素子部、 １０ａ センスパッド、 １２ 第２素子部、 １４ 信号伝送手段、 １６ ＩＣ， ２０ 半導体素子、 Ｇ１ 第１ゲート、 Ｇ２ 第２ゲート

Claims (8)

  1. 第１ゲートを有し前記第１ゲートからの信号でオンオフが制御される第１素子部と、第２ゲートを有し前記第２ゲートからの信号でオンオフが制御される第２素子部と、を有する半導体素子と、
    前記第１ゲート及び前記第２ゲートに接続され、前記半導体素子をターンオンするときは前記第１素子部と前記第２素子部を同時にターンオンし、前記半導体素子をターンオフするときは前記第２素子部を前記第１素子部よりも遅延してターンオフするように前記第１ゲートと前記第２ゲートに信号を伝送する信号伝送手段と、を備え、
    前記第２素子部は前記第１素子部を囲むように形成されたことを特徴とする半導体装置。
  2. 前記第２素子部は前記第１素子部よりも大面積であることを特徴とする請求項１に記載の半導体装置。
  3. 前記第２素子部は前記第１素子部よりも高速でスイッチングするように構成されたことを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記半導体素子はコレクタ層からドリフト層にキャリアを注入する伝導度変調型の半導体素子であり、
    前記第１素子部に形成された第１コレクタ層と、
    前記第２素子部に形成された第２コレクタ層と、を備え、
    前記第２コレクタ層の不純物濃度は前記第１コレクタ層の不純物濃度より低いことを特徴とする請求項３に記載の半導体装置。
  5. 前記第２素子部には、前記第１素子部よりも高密度でキャリアのライフタイムキラーが形成されたことを特徴とする請求項３に記載の半導体装置。
  6. 前記半導体素子に形成されたセンスパッドを備えたことを特徴とする請求項１乃至５のいずれか１項に記載の半導体装置。
  7. 前記半導体素子はワイドバンドギャップ半導体によって形成されたことを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
  8. 前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム系材料又はダイアモンドであることを特徴とする請求項７に記載の半導体装置。
JP2011106529A 2011-05-11 2011-05-11 半導体装置 Active JP5633468B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2011106529A JP5633468B2 (ja) 2011-05-11 2011-05-11 半導体装置
US13/370,858 US8994147B2 (en) 2011-05-11 2012-02-10 Semiconductor device and semiconductor element
DE102012203595.8A DE102012203595B4 (de) 2011-05-11 2012-03-07 Halbleitervorrichtung und Halbleiterelement
CN201210196246.1A CN102779820B (zh) 2011-05-11 2012-05-10 半导体装置以及半导体元件
KR1020140033329A KR101496786B1 (ko) 2011-05-11 2014-03-21 반도체장치 및 반도체 소자
KR1020140061526A KR101504164B1 (ko) 2011-05-11 2014-05-22 반도체장치 및 반도체 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011106529A JP5633468B2 (ja) 2011-05-11 2011-05-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2012238715A JP2012238715A (ja) 2012-12-06
JP5633468B2 true JP5633468B2 (ja) 2014-12-03

Family

ID=47070693

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011106529A Active JP5633468B2 (ja) 2011-05-11 2011-05-11 半導体装置

Country Status (5)

Country Link
US (1) US8994147B2 (ja)
JP (1) JP5633468B2 (ja)
KR (2) KR101496786B1 (ja)
CN (1) CN102779820B (ja)
DE (1) DE102012203595B4 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6078961B2 (ja) 2012-03-19 2017-02-15 富士電機株式会社 半導体装置の製造方法
DE112012007238B4 (de) 2012-12-21 2021-11-11 Denso Corporation Halbleitervorrichtung
WO2016051973A1 (ja) * 2014-10-03 2016-04-07 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6402591B2 (ja) * 2014-10-31 2018-10-10 富士電機株式会社 半導体装置
US10529839B2 (en) 2015-05-15 2020-01-07 Fuji Electric Co., Ltd. Semiconductor device
DE112016007515B4 (de) * 2016-12-12 2024-07-18 Mitsubishi Electric Corporation Ansteuerverfahren und Ansteuerschaltung für Halbleitervorrichtung
JP6610696B2 (ja) * 2018-04-03 2019-11-27 富士電機株式会社 トレンチｍｏｓ型半導体装置
JP7205091B2 (ja) * 2018-07-18 2023-01-17 富士電機株式会社 半導体装置
JP7006547B2 (ja) * 2018-09-10 2022-01-24 三菱電機株式会社 半導体装置
JP7091204B2 (ja) 2018-09-19 2022-06-27 株式会社東芝 半導体装置
JP7040423B2 (ja) * 2018-11-28 2022-03-23 株式会社デンソー 半導体装置
JP6804712B2 (ja) * 2018-12-21 2020-12-23 ローム株式会社 半導体装置
JP7458273B2 (ja) 2020-03-03 2024-03-29 株式会社東芝 半導体装置の制御方法
US11374563B2 (en) * 2020-03-03 2022-06-28 Kabushiki Kaisha Toshiba Method for controlling semiconductor device
JP7471199B2 (ja) * 2020-11-12 2024-04-19 三菱電機株式会社 炭化珪素半導体装置、電力変換装置、および炭化珪素半導体装置の製造方法
JP2022167435A (ja) * 2021-04-23 2022-11-04 株式会社 日立パワーデバイス 半導体装置及びそれを用いた電力変換装置、半導体装置の製造方法
JP2022175970A (ja) * 2021-05-14 2022-11-25 株式会社デンソー 半導体装置
JP2023115995A (ja) * 2022-02-09 2023-08-22 株式会社 日立パワーデバイス 半導体装置およびそれを用いた電力変換装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4356408A (en) * 1980-08-01 1982-10-26 Sundstrand Corporation Drive circuit for parallel non-matched semiconductors
JPH04280475A (ja) * 1991-03-08 1992-10-06 Fuji Electric Co Ltd 半導体スイッチング装置
JP3163815B2 (ja) 1992-02-03 2001-05-08 富士電機株式会社 半導体装置
US5459339A (en) 1992-02-03 1995-10-17 Fuji Electric Co., Ltd. Double gate semiconductor device and control device thereof
US5561393A (en) 1992-02-03 1996-10-01 Fuji Electric Co., Ltd. Control device of semiconductor power device
JPH07321304A (ja) * 1994-05-20 1995-12-08 Fuji Electric Co Ltd 絶縁ゲートバイポーラトランジスタおよびその製造方法
US6043112A (en) * 1996-07-25 2000-03-28 International Rectifier Corp. IGBT with reduced forward voltage drop and reduced switching loss
JP2000040951A (ja) * 1998-05-18 2000-02-08 Toshiba Corp 半導体素子、その駆動方法及び駆動装置
JP2000101076A (ja) * 1998-09-25 2000-04-07 Toshiba Corp 絶縁ゲート型半導体素子とその駆動方法
JP4007242B2 (ja) * 2003-04-10 2007-11-14 富士電機ホールディングス株式会社 半導体装置
JP2004319624A (ja) * 2003-04-14 2004-11-11 Denso Corp 半導体装置
JP2006278772A (ja) * 2005-03-29 2006-10-12 Toshiba Corp 半導体装置
JP5122762B2 (ja) * 2006-03-07 2013-01-16 株式会社東芝 電力用半導体素子、その製造方法及びその駆動方法
EP2117121A1 (en) * 2008-05-06 2009-11-11 Schleifring und Apparatebau GmbH Semiconductor power switch
US8536582B2 (en) * 2008-12-01 2013-09-17 Cree, Inc. Stable power devices on low-angle off-cut silicon carbide crystals
JP5407390B2 (ja) * 2009-02-09 2014-02-05 トヨタ自動車株式会社 半導体装置
WO2011033733A1 (ja) 2009-09-15 2011-03-24 三菱電機株式会社 ゲート駆動回路
US9412854B2 (en) * 2010-10-20 2016-08-09 Infineon Technologies Austria Ag IGBT module and a circuit

Also Published As

Publication number Publication date
KR20140053059A (ko) 2014-05-07
US20120286288A1 (en) 2012-11-15
JP2012238715A (ja) 2012-12-06
KR20140079345A (ko) 2014-06-26
KR101504164B1 (ko) 2015-03-19
CN102779820A (zh) 2012-11-14
KR101496786B1 (ko) 2015-03-02
CN102779820B (zh) 2015-08-19
DE102012203595B4 (de) 2016-03-10
DE102012203595A1 (de) 2012-11-15
US8994147B2 (en) 2015-03-31

Similar Documents

Publication Publication Date Title
JP5633468B2 (ja) 半導体装置
US10192977B2 (en) Power semiconductor device
JP5869291B2 (ja) 半導体装置
Rahimo et al. Novel enhanced-planar IGBT technology rated up to 6.5 kV for lower losses and higher SOA capability
JP6165271B2 (ja) 電力用半導体装置
JP6150908B2 (ja) 電力用半導体装置
US9449926B2 (en) Semiconductor device
Werber et al. 6.5 kV RCDC: For increased power density in IGBT-modules
JP2020053466A (ja) 半導体装置
KR20080098371A (ko) 전하 균형 절연 게이트 양극성 트랜지스터
JP2020047789A (ja) 半導体装置
CN103972282A (zh) 反向阻断半导体器件和制造反向阻断半导体器件的方法
KR101315871B1 (ko) 반도체 장치
JP2001308328A (ja) 絶縁ゲート型半導体装置
Andenna et al. The next generation high voltage IGBT modules utilizing enhanced-trench ET-IGBTs and field charge extraction FCE-diodes
JP4904612B2 (ja) Ｉｇｂｔ
JP6739659B2 (ja) 半導体装置
KR20120127240A (ko) 반도체장치 및 반도체 소자
TW201403810A (zh) 半導體裝置
JP5832670B2 (ja) 電力用半導体装置
JP2008085359A (ja) 電力用半導体装置
Volke et al. The new power semiconductor generation: 1200V IGBT4 and EmCon4 Diode
JP5871050B2 (ja) 半導体装置
JP7230303B2 (ja) 半導体装置
CN106409899A (zh) 一种绝缘栅双极晶体管

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140612

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140916

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140929

R150 Certificate of patent or registration of utility model

Ref document number: 5633468

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250