JP5629264B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5629264B2
JP5629264B2 JP2011530893A JP2011530893A JP5629264B2 JP 5629264 B2 JP5629264 B2 JP 5629264B2 JP 2011530893 A JP2011530893 A JP 2011530893A JP 2011530893 A JP2011530893 A JP 2011530893A JP 5629264 B2 JP5629264 B2 JP 5629264B2
Authority
JP
Japan
Prior art keywords
island
semiconductor chip
semiconductor device
lead
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011530893A
Other languages
English (en)
Other versions
JPWO2011030867A1 (ja
Inventor
尚司 安永
尚司 安永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2011530893A priority Critical patent/JP5629264B2/ja
Publication of JPWO2011030867A1 publication Critical patent/JPWO2011030867A1/ja
Application granted granted Critical
Publication of JP5629264B2 publication Critical patent/JP5629264B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/273—Manufacturing methods by local deposition of the material of the layer connector
    • H01L2224/2733—Manufacturing methods by local deposition of the material of the layer connector in solid form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32057—Shape in side view
    • H01L2224/32059—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4801—Structure
    • H01L2224/48011—Length
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H01L2224/78302—Shape
    • H01L2224/78303—Shape of the pressing surface, e.g. tip or head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

この発明は、半導体装置およびその製造方法に関する。
典型的な半導体装置は、ダイパッドと、ダイパッド上に配置された半導体チップと、ダイパッドの周囲に配置されたリードと、半導体チップとリードとを接続するワイヤとを含む。
ワイヤを架設するとき、通常、ワイヤを半導体チップに先に接合（ファーストボンディング）し、次にリードに接合（セカンドボンディング）する、ノーマルボンディングが行われる。しかし、半導体チップにおけるワイヤが接続される部分（パッド）とリードとの高低差が比較的大きい場合には、ワイヤをリードに良好に接合することが困難なため、いわゆるリバースボンディングが行われる。リバースボンディングでは、ワイヤをリードにファーストボンディングし、半導体チップにセカンドボンディングする。
図３４は、リバースボンディングによりワイヤが架設された半導体装置の模式的な側面図である。
半導体チップ２０１は、素子形成面である表面を上方に向けた状態で、その裏面がダイパッド２０２の上面に接合されている。半導体チップ２０１の表面の周縁部には、パッド２０３が配置されている。そして、パッド２０３とダイパッド２０２の周囲に配置されたリード２０４の上面との間に、ワイヤ２０５が架設されている。
ワイヤボンディング時には、ダイパッド２０２およびリード２０４をワイヤボンダに固定するため、リード２０４がプレスプレート２０８により押さえられる。プレスプレート２０８は、リード２０４の上面におけるワイヤ２０５（ボール部２０６）の接合位置に対して半導体チップ２０１と反対側に微小な間隔を空けた位置に当接される。そして、ワイヤボンダのキャピラリＣ（破線で示す。）に保持されたワイヤ２０５の先端部にＦＡＢ（Free Air Ball）が形成され、そのＦＡＢがリード２０４の上面に接合される。その後、キャピラリＣがパッド２０３に向けて移動され、ワイヤ２０５がパッド２０３に押し付けられて、さらに引きちぎられる。これにより、パッド２０３とリード２０４との間に、ワイヤ２０５が架設される。リバースボンディングにより架設されたワイヤ２０５は、リード２０４上に鏡餅形状のボール部２０６を有し、パッド２０３上に側面視楔状のステッチ部２０７を有している。
樹脂封止型の半導体装置は、半導体チップをリードフレームとともに樹脂パッケージで封止した構造を有している。リードフレームは、金属薄板を打ち抜くことにより形成され、アイランド（ダイパッド）と、このアイランドの周囲に配置される複数のリードとを備えている。半導体チップは、アイランドの上面にダイボンディングされており、その表面と各リードとの間に架設されるボンディングワイヤにより、各リードと電気的に接続されている。
アイランドへの半導体チップのダイボンディングには、たとえば、半田ペーストなどのペースト状の接合剤が用いられる。アイランドの上面にペースト状の接合剤を塗布した後、接合剤上に半導体チップが配置されて、半導体チップに荷重が加えられる。これにより、半導体チップとアイランドとの間で接合剤が押し拡げられて、半導体チップとアイランドとが接合し、アイランドに対する半導体チップのダイボンディングが達成される。
特開２００４−２０７２９２号公報 特開２００３−２４９６１６号公報
図３４を参照して、リード２０４にＦＡＢが接合された後、キャピラリＣが、パッド２０３に向けて直線的に移動されると、ワイヤ２０５が半導体チップ２０１の角部に接触するおそれがある。そこで、図３４に破線で示すように、キャピラリＣは、半導体チップ２０１から離れる側に一旦移動された後、パッド２０３に向けて移動される。ところが、このとき、キャピラリＣとプレスプレート２０８とが接触するおそれがある。
そのため、キャピラリＣとプレスプレート２０８との接触を防止すべく、ＦＡＢ（ボール部２０６）の接合位置とプレスプレート２０８との間には、十分なクリアランスが設けられる。そのため、半導体装置のパッケージサイズが縮小されても、１枚のリードフレームから得ることができる半導体装置（ダイパッド２０２およびリード２０４）の数を増加させることができない。
ノーマルボンディングでは、キャピラリＣとプレスプレート２０８との接触の問題がない。したがって、ノーマルボンディングによりリードに対するワイヤの良好な接合を得ることができれば、１枚のリードフレームから得ることができる半導体装置の数を増加させることができる。
一方、ペースト状の接合剤（半田）が用いられる場合、半導体チップに荷重が加えられたときに、半導体チップとアイランドとの間からその周囲に接合剤が大きくはみ出すことがある。この接合剤のはみ出しは、次のような種々の不具合を生じることがある。
たとえば、アイランドが小さい場合には、そのはみ出した接合剤がアイランド上から溢れる。また、アイランドが半導体チップと比較して十分に大きく形成されていても、半導体チップとアイランドとの間にワイヤを架設する場合には、アイランドにおけるワイヤの接合（ボンディング）のためのスペースに接合剤が拡がり、ボンディングの妨げとなる。さらに、アイランドの大きさにかかわらず、半導体チップが薄型である場合には、接合剤が半導体チップの側方から表面に回りこむ。
接合剤の拡がりに起因する問題を解決するために、ＤＡＦ（Die Attach Film：ダイアタッチフィルム）を用いることが考えられる。ＤＡＦは、フィルム状の接合材である。半導体チップがウエハの状態で、その裏面にＤＡＦが貼り付けられる。そして、半導体ウエハとＤＡＦとが一括してダイシングされることにより、その裏面にＤＡＦが貼り付けられた半導体チップが得られる。この半導体チップがアイランド上に押し付けられることにより、アイランドと半導体チップとが接合し、アイランドに対する半導体チップのダイボンディングが達成される。
しかしながら、ウエハの裏面にＤＡＦが貼り付けられた状態で、そのウエハを小サイズ（たとえば、５５０μｍ角）に切り分けることは困難であり、小サイズの半導体チップのアイランドへの接合にＤＡＦを使用することはできない。
本発明の１つの目的は、ノーマルボンディングによりワイヤがリードに良好に接合された、半導体装置を提供することである。
また、本発明の別の目的は、小サイズの半導体チップであっても、半田の拡がりに起因する種々問題が生じるのを防止することができる、半導体装置およびその製造方法を提供することである。
本発明の一の局面に係る半導体装置は、半導体チップと、前記半導体チップの側方に配置されるリードと、一端および他端がそれぞれ前記半導体チップおよび前記リードに接合されて、前記半導体チップおよび前記リード上にそれぞれボール部および側面視楔状のステッチ部を有するワイヤと、前記半導体チップが上面に接合され、当該上面に凹部が形成されたアイランドと、前記半導体チップと前記アイランドの上面との間と、前記凹部とに充填され、前記半導体チップと前記アイランドとを接合させる接着層とを備えている。すなわち、本発明に係る半導体装置では、ノーマルボンディングにより、ワイヤが半導体チップ（半導体チップの表面に設けられたパッド）とその側方に配置されたリードとの間に架設されている。したがって、ワイヤは、半導体チップ上にボール部を有し、リード上に側面視楔状のステッチ部を有している。
そして、一実施形態に係る半導体装置では、リードに対するワイヤの進入角度、つまりワイヤのステッチ部側の端部とリードとのなす角度が５０°以上である。
この場合に、ステッチ部の長さ（ワイヤとリードとの接触部分のワイヤに沿う方向の長さ）が３３μｍ以上であれば、ワイヤにおけるステッチ部の近傍にクラックを生じることなく、リードに対するワイヤの良好な接合が達成される。
また、ステッチ部の上面とリードの上面とのなす角度が１５°以上である場合にも、ワイヤにおけるステッチ部の近傍にクラックを生じることなく、リードに対するワイヤの良好な接合が達成される。
むろん、ステッチ部の長さが３３μｍ以上であり、かつ、ステッチ部の上面とリードの上面とのなす角度が１５°以上であっても、ワイヤにおけるステッチ部の近傍にクラックを生じることなく、リードに対するワイヤの良好な接合が達成される。
また、一実施形態に係る半導体装置では、ワイヤの長さが４００μｍ以下であり、半導体チップにおけるボール部の接合部分とリードにおける前記ステッチ部の接合部分との高低差が２００μｍ以上である。
この場合に、ステッチ部の長さが３３μｍ以上であれば、ワイヤにおけるステッチ部の近傍にクラックを生じることなく、リードに対するワイヤの良好な接合が達成される。
また、ステッチ部の上面とリードの上面とのなす角度が１５°以上である場合にも、ワイヤにおけるステッチ部の近傍にクラックを生じることなく、リードに対するワイヤの良好な接合が達成される。
むろん、ステッチ部の長さが３３μｍ以上であり、かつ、ステッチ部の上面とリードの上面とのなす角度が１５°以上であっても、ワイヤにおけるステッチ部の近傍にクラックを生じることなく、リードに対するワイヤの良好な接合が達成される。
また、本発明の一の局面に係る半導体装置の製造方法は、アイランド上に固体の半田からなる支持体を配置する支持体配置工程と、前記支持体配置工程後、前記支持体上に半導体チップを載置し、前記支持体に前記半導体チップを支持させるチップ支持工程と、前記チップ載置工程後、熱処理により、前記支持体を溶融させて前記アイランドと前記半導体チップとを接合する接合工程とを含んでいる。
この半導体装置の製造方法によれば、まず、アイランド上に、固体の半田からなる支持体が配置される。そして、支持体上に、半導体チップが載置される。これにより、半導体チップが支持体に支持される。その後、熱処理により、支持体（半田）が溶融し、アイランドと半導体チップとが接合される。
熱処理時には、半田の有する表面張力および濡れ性によって、溶融した半田が半導体チップとアイランドとの間に拡がる。そのため、半導体チップとアイランドとの接合にペースト状の接着剤を用いる方法とは異なり、アイランドに対する半導体チップの接合時に、半導体チップに荷重を加える必要がない。半導体チップに荷重を加えないことにより、その荷重による半田の拡がりを防止することができる。また、支持体の大きさ、形状および数を半導体チップのサイズに応じて変更することにより、半導体チップのサイズにかかわらず、半導体チップとアイランドとの間からの半田の大きなはみ出しを生じることなく、半導体チップとアイランドとを接合することができる。よって、小サイズの半導体チップであっても、半田の拡がりに起因する種々の問題を生じることなく、アイランドへのダイボンディングを達成することができる。
支持体配置工程に先立ち、アイランド上に銀からなる薄膜を形成する工程をさらに含み、支持体配置工程では、薄膜上に支持体が配置されるのが好ましい。銀に対する半田の濡れ性が高いため、熱処理時に支持体が溶融すると、その溶融した支持体（半田）は、銀からなる薄膜が形成されている範囲で拡がる。したがって、銀からなる薄膜を形成することにより、半田の拡がりを制御することができ、半田の拡がりに起因する種々の問題が生じるのを確実に防止することができる。
また、アイランドには、その上面から掘り下がった凹部が形成され、支持体配置工程では、支持体は凹部内に配置されてもよい。これにより、支持体をアイランド上に安定して配置することができる。
また、支持体配置工程の後、チップ支持工程に先立ち、支持体にフラックスを塗布するフラックス塗布工程をさらに含んでいてもよい。これにより、支持体の表面が酸化されるのを防止することができるとともに、熱処理時における支持体（半田）の濡れ性を向上させることができる。また、半導体チップおよびアイランドにおけるフラックスとの接触部分がフラックスの作用によって洗浄されるので、半導体チップとアイランドとの接着性を一層向上させることができる。
半導体装置の製造方法にフラックス塗布工程が含まれる場合、当該製造方法により製造される半導体装置では、半導体チップとアイランドとを接合する半田接合剤にフラックスが付着している。すなわち、フラックス塗布工程を含む製造方法により製造される半導体装置は、半導体チップと、前記半導体チップが上面に接合されるアイランドと、半田からなり、前記半導体チップと前記アイランドとの間に介在され、前記半導体チップと前記アイランドとを接合させる半田接合剤とを含み、前記半田接合剤には、フラックスが付着している。
本発明における上述の、またはさらに他の目的、特徴および効果は、添付図面を参照して次に述べる実施形態の説明により明らかにされる。
図１Ａは、本発明の第１実施形態に係る半導体装置の平面図である。 図１Ｂは、図１Ａに変形例を適用した図である。 図２Ａは、図１Ａに示す半導体装置から半導体チップ、ワイヤおよび半田接合剤を省略した状態を示す模式的な平面図である。 図２Ｂは、図２Ａに変形例を適用した図である。 図３は、図１Ａに示す半導体装置を切断線III−IIIで切断したときの模式的な断面図である。 図４は、図１Ａに示す切断線ＩＶ−ＩＶにおける半導体装置の模式的な断面図である。 図５Ａは、図１Ａに示す半導体装置の製造工程を示す模式的な断面図である。 図５Ｂは、図５Ａの次の工程を示す模式的な断面図である。 図５Ｃは、図５Ｂの次の工程を示す模式的な断面図である。 図５Ｄは、図５Ｃの次の工程を示す模式的な断面図である。 図５Ｅは、図５Ｄの次の工程を示す模式的な断面図である。 図６は、アイランドおよび支持体の他の構成を示す斜視図である。 図７は、アイランドおよび支持体のさらに他の構成を示す斜視図である。 図８は、実施例１に用いられるキャピラリの先端形状を示す図解的な断面図である。 図９は、実施例１で得られるステッチ部の近傍のＳＥＭ画像（その１）である。 図１０は、実施例１で得られるステッチ部の近傍のＳＥＭ画像（その２）である。 図１１は、実施例１で得られるステッチ部の近傍のＳＥＭ画像（その３）である。 図１２は、実施例２に用いられるキャピラリの先端形状を示す図解的な断面図である。 図１３は、実施例２で得られるステッチ部の近傍のＳＥＭ画像（その１）である。 図１４は、実施例２で得られるステッチ部の近傍のＳＥＭ画像（その２）である。 図１５は、比較例に用いられるキャピラリの先端形状を示す図解的な断面図である。 図１６は、比較例で得られるステッチ部の近傍のＳＥＭ画像である。 図１７は、本発明の第２実施形態に係る半導体装置の平面図である。 図１８は、図１７に示す切断線Ａ−Ａにおける半導体装置の模式的な断面図である。 図１９は、実施例１に用いられるキャピラリの先端形状を示す図解的な断面図である。 図２０は、実施例１で得られるステッチ部の近傍のＳＥＭ画像（その１）である。 図２１は、実施例１で得られるステッチ部の近傍のＳＥＭ画像（その２）である。 図２２は、実施例１で得られるステッチ部の近傍のＳＥＭ画像（その３）である。 図２３は、実施例２に用いられるキャピラリの先端形状を示す図解的な断面図である。 図２４は、実施例２で得られるステッチ部の近傍のＳＥＭ画像（その１）である。 図２５は、実施例２で得られるステッチ部の近傍のＳＥＭ画像（その２）である。 図２６は、比較例に用いられるキャピラリの先端形状を示す図解的な断面図である。 図２７は、比較例で得られるステッチ部の近傍のＳＥＭ画像である。 図２８は、本発明の第３実施形態に係る半導体装置の模式的な平面図である。 図２９は、図２８に示す半導体装置から半導体チップ、ワイヤおよび半田接合剤を省略した状態を示す模式的な平面図である。 図３０は、図２８に示す半導体装置を切断線Ｂ−Ｂで切断したときの模式的な断面図である。 図３１Ａは、図２８に示す半導体装置の製造工程を示す模式的な断面図である。 図３１Ｂは、図３１Ａの次の工程を示す模式的な断面図である。 図３１Ｃは、図３１Ｂの次の工程を示す模式的な断面図である。 図３１Ｄは、図３１Ｃの次の工程を示す模式的な断面図である。 図３１Ｅは、図３１Ｄの次の工程を示す模式的な断面図である。 図３２は、アイランドおよび支持体の他の構成を示す斜視図である。 図３３は、アイランドおよび支持体のさらに他の構成を示す斜視図である。 図３４は、リバースボンディングによりワイヤが架設された半導体装置の模式的な側面図である。
＜第１実施形態＞
図１Ａは、本発明の第１実施形態に係る半導体装置の平面図である。図１Ｂは、図１Ａに変形例を適用した図である。図１Ａ〜１Ｂでは、樹脂パッケージに封止されている各部材が透過して実線で示されている。図２Ａは、図１Ａに示す半導体装置から半導体チップ、ワイヤおよび半田接合剤を省略した状態を示す模式的な平面図である。図２Ｂは、図２Ａに変形例を適用した図である。図３は、図１Ａに示す半導体装置を切断線III−IIIで切断したときの模式的な断面図である。図４は、図１Ａに示す切断線ＩＶ−ＩＶにおける半導体装置の模式的な断面図である。図４では、樹脂パッケージの図示が省略されている。
半導体装置１は、リードフレーム２に半導体チップ３を接合し、これらを樹脂パッケージ４で封止した構造を有している。半導体装置１（樹脂パッケージ４）の外形は、扁平な直方体形状（この実施形態では、平面視正方形状の６面体）をなしている。
リードフレーム２は、図１Ａに示すように、平面視で半導体装置１の中央部に配置されるダイパッド（アイランド）５と、ダイパッド５の周囲に配置される４つのリード６とを備えている。リードフレーム２は、金属薄板（たとえば、銅薄板）を打ち抜くことにより形成される。
ダイパッド５は、中央部７と、吊り部８とを一体的に備えている。中央部７は、平面視でその中心が樹脂パッケージ４の中心と重なり、樹脂パッケージ４の各辺に対して４５°傾斜する４辺を有する平面視四角形状に形成されている。吊り部８は、中央部７の各角部から当該角部が対向する樹脂パッケージ４の側面に向けて延びる平面視四角形状に形成されている。中央部７の下面は、樹脂パッケージ４の裏面で露出している。
中央部７には、その上面から掘り下がった２つ（一対）の溝状の凹部１０７が形成されている（図２Ａ参照）。各凹部１０７は、断面半円形状に形成され、中央部７の向かい合う２辺とそれぞれ平行に延びている。中央部７の上面において、平面視で凹部１０７が形成されている部分を含む領域には、銀（Ａｇ）からなる薄膜１０８が形成されている（図２Ａ参照）。具体的には、図３に示すように、薄膜１０８は、アイランド５上に半導体チップ３が接合された状態で、アイランド５における半導体チップ３との対向部分とほぼ同じサイズに形成される。
リード６は、平面視で、ダイパッド５の中央部７の各辺と対向する部分に１つずつ配置されている。各リード６は、平面視台形状に形成されている。より具体的には、各リード６は、ダイパッド５の対向する辺と平行な辺９と、樹脂パッケージ４の側面上を延びる辺１０と、辺１０と直交し、樹脂パッケージ４の側面と平行に延びる辺１１と、辺９と辺１０，１１とをそれぞれ接続する辺１２，１３とを有している。各リード６の下面は、樹脂パッケージ４の裏面で露出し、配線基板（図示せず）との接続のための外部端子として機能する。また、各リード６の辺１０を有する側面は、樹脂パッケージ４の側面で露出している。なお、各リード６は、図１Ｂおよび図２Ｂに示すように、平面視三角形状に形成されていてもよい。
図３に示すように、半導体チップ３は、素子形成面である表面（デバイス形成面）を上方に向けた状態で、その裏面が導電性の半田接合剤１０９を介してダイパッド５に接合（ダイボンディング）されている。半導体チップ３の裏面には、半田接合剤１０９と半導体チップ３との接着性を高めるための金属膜１１５が被着されている。金属膜１１５は、たとえば、Ａｕ（金）、Ｎｉ（ニッケル）、ＡｇおよびＡｕを半導体チップ３側からこの順に積層することにより形成される積層膜である。半田接合剤１０９の周縁部、すなわち、半導体チップ３とアイランド５との接合部分の側方には、樹脂状に固化した固化フラックス１１０が付着している。
半導体チップ３の厚さは、２００μｍ以上（この実施形態では、２３０μｍ）であり、半導体チップ３の表面（詳細には、後述するパッド１４の表面）とリード６の上面との間には、その半導体チップ３の厚さに応じた高低差がある。
図１Ａに示すように、半導体チップ３の表面には、半導体チップ３に形成された配線（図示せず）と電気的に接続された５つのパッド１４が形成されている。４つのパッド１４（以下「角部のパッド１４」という。）は、半導体チップ３の各角部に配置されている。残りの１つのパッド１４（以下「残りのパッド１４」という。）は、１つの角部のパッド１４に隣接して配置されている。
各パッド１４には、ワイヤ（ボンディングワイヤ）１５の一端が接合されている。各ワイヤ１５の他端は、リード６の上面に接合されている。具体的には、４つの角部のパッド１４に一端が接合されたワイヤ１５の他端は、それぞれ互いに異なるリード６の上面に接合されている。残りのパッド１４に一端が接合されたワイヤ１５の他端は、その残りのパッド１４から最も近いリード６に接合されている。これにより、半導体チップ３は、ワイヤ１５を介して、リード６と電気的に接続されている。ワイヤ１５の長さは、４００μｍ以下（この実施形態では、３００〜４００μｍ）である。
なお、切断線III−IIIは、半導体チップ３の図１Ａにおける下端の角部のパッド１４から延びるワイヤ１５と、前述した残りのパッド１４から延びるワイヤ１５との両方に対して平行に延びている。切断線III−IIIは、実際には、これらのワイヤ１５と重なっているのだが、これらのワイヤ１５を見やすくするため、これらのワイヤ１５から少しずれた位置に図示されている。また、切断線ＩＶ−ＩＶは、半導体チップ３の図１Ａにおける上端の角部のパッド１４から延びるワイヤ１５と平行に延びている。切断線ＩＶ−ＩＶは、実際には、このワイヤ１５と重なっているのだが、このワイヤ１５を見やすくするため、このワイヤ１５から少しずれた位置に図示されている。
各ワイヤ１５は、ノーマルボンディングにより形成される。すなわち、ワイヤ１５の形成時（ワイヤボンディング時）には、ワイヤボンダのキャピラリＣ（図３４参照）に保持されたワイヤ１５の先端部に電流が印加されることにより、その先端部にＦＡＢ（Free Air Ball）が形成される。そして、キャピラリＣの移動により、ＦＡＢがパッド１４に押し付けられる。ＦＡＢがキャピラリＣに押圧されることにより、ＦＡＢが変形して、図４に示すように、パッド１４上に鏡餅形状のボール部１６が形成され、ワイヤ１５の一端のパッド１４に対する接合（ファーストボンディング）が達成される。その後、キャピラリＣがパッド１４から上方に所定の高さまで離間される。そして、キャピラリＣは、リード６の上面に向けて、リード６の上面に対して５０°よりも大きい傾斜角度で移動され、ワイヤ１５がリード６の上面に押し付けられて、さらに引きちぎられる。これにより、ワイヤ１５の他端が変形して、リード６上に側面視楔状のステッチ部１７が形成され、ワイヤ１５の他端のリード６に対する接合（セカンドボンディング）が達成される。よって、ワイヤ１５は、パッド１４上にボール部１６を有し、リード６上にステッチ部１７を有している。
セカンドボンディングの際に、キャピラリＣがリード６の上面に対して５０°よりも大きい傾斜角度で移動されることにより、リード６の上面に対するワイヤ１５の進入角度、つまりワイヤ１５のステッチ部１７側の端部とリード６の上面とのなす角度βが５０°以上となっている。
そして、半導体装置１では、ステッチ部１７の長さ（ワイヤ１５とリード６との接触部分のワイヤ１５に沿う方向の長さ）Ｌが３３μｍ以上である。また、ステッチ部１７の上面とリード６の上面とのなす角度αが１５°以上である。
これにより、リード６の上面に対するワイヤ１５の進入角度が５０°以上であっても、ワイヤ１５におけるステッチ部１７の近傍にクラックを生じることなく、リード６に対するワイヤ１５の良好な接合が達成されている。また、ワイヤ１５の長さが４００μｍ以下であり、かつ、半導体チップ３の表面とリード６の上面との高低差が２００μｍ以上であっても、ワイヤ１５におけるステッチ部１７の近傍にクラックを生じることなく、リード６に対するワイヤ１５の良好な接合が達成されている。
図５Ａ〜５Ｅは、図１Ａおよび図１Ｂに示す半導体装置の製造工程を順に説明するための模式的な断面図である。なお、図５Ａ〜５Ｅでは、リード６およびボンディングワイヤ１５などの図示が省略されている。
まず、凹部１０７が形成されたアイランド５を備えるリードフレーム２が用意される。リードフレーム２は、たとえば、銅薄板をプレス加工および打ち抜き加工することにより形成される。そして、図５Ａに示すように、めっき法またはスパッタ法により、アイランド５上に銀からなる薄膜１０８が形成される。このとき、凹部１０７の内面にも薄膜１０８が形成される。
次いで、図５Ｂに示すように、凹部１０７内における薄膜１０８上に固体の半田からなる支持体１１３が配置される。支持体１１３は、平面視で凹部１０７とほぼ同形状に形成され、断面が円形状をなしている。
その後、図５Ｃに示すように、支持体１１３にフラックス１１４が塗布される。フラックス１１４は、アイランド５の上面の全域に一括して塗布されてもよいし、支持体１１３における凹部１０７から露出した部分に選択的に塗布されてもよい。
次に、図５Ｄに示すように、支持体１１３上に半導体チップ３が載置される。これにより、半導体チップ３が支持体１１３に支持される。
そして、たとえば、支持体１１３が鉛半田である場合、３４０℃の温度条件下で３０ｓｅｃの熱処理が行われることにより、図５Ｅに示すように、支持体１１３が溶融し、その表面張力および濡れ性によって薄膜１０８が形成されている範囲で支持体１１３が拡がる。これにより、半導体チップ３とアイランド５との対向部分の隙間が溶融した支持体１１３（半田接合剤１０９）により埋め尽くされ、半導体チップ３とアイランド５との接合が達成される。また、このとき、フラックス１１４は、半導体チップ３の下面（金属膜１１５の表面）およびアイランド５の上面を洗浄しつつ、半導体チップ３の側方において凝集して固化し、固化フラックス１１０となる。
その後、半導体チップ３とリード６との間にボンディングワイヤ１５が架設され、アイランド５およびリード６の裏面のみが露出するように樹脂パッケージ４が形成されることにより、図１Ａ〜３に示す半導体装置１が得られる。
以上のように、熱処理時には、半田の有する表面張力および濡れ性によって、溶融した半田が半導体チップ３とアイランド５との間に拡がる。よって、半導体チップ３とアイランド５との接合にペースト状の接着剤を用いる方法とは異なり、アイランド５に対する半導体チップ３の接合時に、半導体チップ３に荷重を加える必要がない。半導体チップ３に荷重を加えないことにより、その荷重による半田の拡がりを防止することができる。また、支持体１１３の大きさ、形状および数を半導体チップ３のサイズに応じて変更することにより、半導体チップ３のサイズにかかわらず、半導体チップ３とアイランド５との間からの半田の大きなはみ出しを生じることなく、半導体チップ３とアイランド５とを接合することができる。よって、小サイズの半導体チップ３であっても、半田の拡がりに起因する種々の問題を生じることなく、アイランド５へのダイボンディングを達成することができる。
支持体１１３は、銀からなる薄膜１０８上に配置される。銀に対する半田の濡れ性が高いため、熱処理時に支持体１１３が溶融すると、その溶融した支持体１１３は、銀からなる薄膜１０８が形成されている範囲で拡がる。したがって、銀からなる薄膜１０８を形成することにより、支持体１１３の拡がりを制御することができ、半田の拡がりに起因する種々の問題が生じるのを確実に防止することができる。
また、アイランド５には、その上面から掘り下がった凹部１０７が形成され、支持体１１３は凹部１０７内に配置される。これにより、支持体１１３をアイランド５上に安定して配置することができる。
また、支持体１１３にフラックス１１４が塗布されるので、支持体１１３の表面が酸化されるのを防止することができるとともに、熱処理時における支持体１１３（半田）の濡れ性を向上させることができる。また、半導体チップ３およびアイランド５におけるフラックス１１４との接触部分がフラックス１１４の作用によって洗浄されるので、半導体チップ３とアイランド５との接着性を一層向上させることができる。
図６は、アイランドおよび支持体の他の構成を示す斜視図である。
図６に示すアイランド１２１は、図１Ａに示すアイランド５に代えて用いることができる。
アイランド１２１は、平面視四角形状をなしている。アイランド１２１には、その上面から半球状に掘り下がった３つの凹部１２２が形成されている。各凹部１２２は、それらを結ぶ線の内側が三角形となるように互いに間隔を空けて配置されている。
アイランド１２１の上面において、平面視で凹部１２２が形成されている部分を含む領域には、銀からなる薄膜１２３が形成されている。具体的には、薄膜１２３は、アイランド１２１上に半導体チップ３（図１Ａ参照）が接合された状態で、アイランド１２１における半導体チップ３との対向部分とほぼ同じサイズに形成される。また、薄膜１２３は、各凹部１２２の内面にも形成されている。
凹部１２２内における薄膜１２３上には、支持体１２４が配置される。支持体１２４は、凹部１２２とほぼ同じ直径を有する球状に形成されている。
半導体チップ３が３つの支持体１２４上に載置され、熱処理が行われると、支持体１２４が溶融し、その表面張力および濡れ性によって薄膜１２３が形成されている範囲で支持体１２４（半田）が拡がる。これにより、半導体チップ３とアイランド１２１との対向部分の隙間が溶融した支持体１２４により埋め尽くされ、半導体チップ３とアイランド１２１との接合が達成される。
図７は、アイランドおよび支持体のさらに他の構成を示す斜視図である。
図７に示すアイランド１３１は、図１Ａに示すアイランド５に代えて用いることができる。
アイランド１３１は、平面視四角形状をなしている。アイランド１３１の上面には、銀からなる薄膜１３２が形成されている。具体的には、薄膜１３２は、アイランド１３１上に半導体チップ３（図１Ａ参照）が接合された状態で、アイランド１３１における半導体チップ３との対向部分とほぼ同じサイズに形成される。
薄膜１３２上には、２つの支持体１３３が配置される。支持体１３３は、平面視細長板状（リボン状）に形成され、互いに間隔を空けて平行に延びている。
半導体チップ３が２つの支持体１３３上に載置され、熱処理が行われると、支持体１３３が溶融し、その表面張力および濡れ性によって薄膜１３２が形成されている範囲で支持体１３３（半田）が拡がる。これにより、半導体チップ３とアイランド１３１との対向部分の隙間が溶融した支持体１３３により埋め尽くされ、半導体チップ３とアイランド１３１との接合が達成される。
なお、この実施形態の半導体装置１では、ＱＦＮ（Quad Flat Non-leaded Package）が適用されているが、この実施形態は、ＳＯＮ（Small Outlined Non-leaded Package）など、他の種類のノンリードパッケージが適用された半導体装置にも応用できる。
また、リードの端面と封止樹脂の側面とが面一に形成された、いわゆるシンギュレーションタイプに限らず、リードが封止樹脂の側面から突出するリードカットタイプのノンリードパッケージが適用された半導体装置に本実施形態を応用することもできる。
さらに、ノンリードパッケージに限らず、ＱＦＰ（Quad Flat Package）など、封止樹脂からリードが突出することによるアウターリードを有するパッケージが適用された半導体装置にも本実施形態を応用できる。
また、半導体装置１として、樹脂パッケージの裏面からリードおよびアイランドの裏面が露出する、いわゆる表面実装型の半導体装置を例示したが、樹脂パッケージの側方に向けてリードが延伸する樹脂封止型の半導体装置にこの実施形態を応用してもよい。すなわち、本実施形態は、アイランド上に半導体チップを接合した構造を有する半導体装置に広く適用することができる。
次に、本発明を、実施例および比較例に基づいて説明するが、本発明は、以下の実施例によって限定されるものではない。
１．実施例１
図８に示すキャピラリを用いて、ノーマルボンディングにより、半導体チップの表面のパッドとリードとの間に、線径２５μｍの金ワイヤを架設した。図８に示すキャピラリのＴ寸法は、１３０μｍであり、ＣＤ寸法は、５０μｍである。リードの上面に対するワイヤの進入角度は、５０°である。
そして、走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscope）を用いて、金ワイヤのリードとの接合部分（ステッチ部）を観察した。そのときのＳＥＭ画像を、図９〜１１に示す。
図９〜１１に示すように、この実施例１では、長さ３３μｍのステッチ部が形成され、そのステッチ部の近傍にクラックなどの欠陥を生じていないことが確認された。
２．実施例２
図１２に示すキャピラリを用いて、ノーマルボンディングにより、半導体チップの表面のパッドとリードとの間に、線径２５μｍの金ワイヤを架設した。図１２に示すキャピラリのＦＡ（Face Angle）角は、１５°である。リードの上面に対するワイヤの進入角度は、５０°である。
そして、走査型電子顕微鏡を用いて、金ワイヤのリードとの接合部分（ステッチ部）を観察した。そのときのＳＥＭ画像を、図１３，１４に示す。
図１３，１４に示すように、この実施例２では、その上面とリードの上面とのなす角度αが１５°であるステッチ部が形成され、そのステッチ部の近傍にクラックなどの欠陥を生じていないことが確認された。
３．比較例
図１５に示すキャピラリを用いて、ノーマルボンディングにより、半導体チップの表面のパッドとリードとの間に、線径２５μｍの金ワイヤを架設した。図１５に示すキャピラリのＦＡ（Face Angle）角は、１１°である。リードの上面に対するワイヤの進入角度は、５０°である。
そして、走査型電子顕微鏡を用いて、金ワイヤのリードとの接合部分（ステッチ部）を観察した。そのときのＳＥＭ画像を、図１６に示す。
図１６に示すように、この比較例では、ステッチ部の近傍にクラックが生じていることが確認された。
＜第２実施形態＞
図１７は、本発明の第２実施形態に係る半導体装置の平面図である。図１７では、樹脂パッケージに封止されている各部材が透過して実線で示されている。図１８は、図１７に示す切断線Ａ−Ａにおける半導体装置の模式的な断面図である。図１８では、樹脂パッケージの図示が省略されている。なお、この実施形態の説明において、第１実施形態の各部に相当する部分は、同一参照符号を用いることにする。
半導体装置１は、リードフレーム２に半導体チップ３を接合し、これらを樹脂パッケージ４で封止した構造を有している。半導体装置１（樹脂パッケージ４）の外形は、扁平な直方体形状（この実施形態では、平面視正方形状の６面体）をなしている。
リードフレーム２は、図１７に示すように、平面視で半導体装置１の中央部に配置されるダイパッド５と、ダイパッド５の周囲に配置される４つのリード６とを備えている。リードフレーム２は、金属薄板（たとえば、銅薄板）を打ち抜くことにより形成される。
ダイパッド５は、中央部７と、吊り部８とを一体的に備えている。中央部７は、平面視でその中心が樹脂パッケージ４の中心と重なり、樹脂パッケージ４の各辺に対して４５°傾斜する４辺を有する平面視四角形状に形成されている。吊り部８は、中央部７の各角部から当該角部が対向する樹脂パッケージ４の側面に向けて延びる平面視四角形状に形成されている。中央部７の下面は、樹脂パッケージ４の裏面で露出している。
リード６は、ダイパッド５の中央部７の各辺と対向する部分に１つずつ配置されている。各リード６は、平面視台形状に形成されている。より具体的には、各リード６は、ダイパッド５の対向する辺と平行な辺９と、樹脂パッケージ４の側面上を延びる辺１０と、辺１０と直交し、樹脂パッケージ４の側面と平行に延びる辺１１と、辺９と辺１０，１１とをそれぞれ接続する辺１２，１３とを有している。各リード６の下面は、樹脂パッケージ４の裏面で露出し、配線基板（図示せず）との接続のための外部端子として機能する。また、各リード６の辺１０を有する側面は、樹脂パッケージ４の側面で露出している。
半導体チップ３は、素子形成面である表面を上方に向けた状態で、その裏面が導電性接合剤（図示せず）を介してダイパッド５に接合（ダイボンディング）されている。半導体チップ３の厚さは、２００μｍ以上（この実施形態では、２３０μｍ）であり、半導体チップ３の表面（詳細には、後述するパッド１４の表面）とリード６の上面との間には、その半導体チップ３の厚さに応じた高低差がある。
半導体チップ３の表面には、半導体チップ３に形成された配線（図示せず）と電気的に接続された５つのパッド１４が形成されている。４つのパッド１４（以下「角部のパッド１４」という。）は、半導体チップ３の各角部に配置されている。残りの１つのパッド１４（以下「残りのパッド１４」という。）は、１つの角部のパッド１４に隣接して配置されている。
各パッド１４には、ワイヤ１５の一端が接合されている。各ワイヤ１５の他端は、リード６の上面に接合されている。具体的には、４つの角部のパッド１４に一端が接合されたワイヤ１５の他端は、それぞれ互いに異なるリード６の上面に接合されている。残りのパッド１４に一端が接合されたワイヤ１５の他端は、その残りのパッド１４から最も近いリード６に接合されている。これにより、半導体チップ３は、ワイヤ１５を介して、リード６と電気的に接続されている。ワイヤ１５の長さは、４００μｍ以下（この実施形態では、３００〜４００μｍ）である。
なお、切断線Ａ−Ａは、半導体チップ３の図１７における上端の角部のパッド１４から延びるワイヤ１５と平行に延びている。切断線Ａ−Ａは、実際には、このワイヤ１５と重なっているのだが、このワイヤ１５を見やすくするため、このワイヤ１５から少しずれた位置に図示されている。
各ワイヤ１５は、ノーマルボンディングにより形成される。すなわち、ワイヤ１５の形成時（ワイヤボンディング時）には、ワイヤボンダのキャピラリＣ（図３４参照）に保持されたワイヤ１５の先端部に電流が印加されることにより、その先端部にＦＡＢ（Free Air Ball）が形成される。そして、キャピラリＣの移動により、ＦＡＢがパッド１４に押し付けられる。ＦＡＢがキャピラリＣに押圧されることにより、ＦＡＢが変形して、図１８に示すように、パッド１４上に鏡餅形状のボール部１６が形成され、ワイヤ１５の一端のパッド１４に対する接合（ファーストボンディング）が達成される。その後、キャピラリＣがパッド１４から上方に所定の高さまで離間される。そして、キャピラリＣは、リード６の上面に向けて、リード６の上面に対して５０°よりも大きい傾斜角度で移動され、ワイヤ１５がリード６の上面に押し付けられて、さらに引きちぎられる。これにより、ワイヤ１５の他端が変形して、リード６上に側面視楔状のステッチ部１７が形成され、ワイヤ１５の他端のリード６に対する接合（セカンドボンディング）が達成される。よって、ワイヤ１５は、パッド１４上にボール部１６を有し、リード６上にステッチ部１７を有している。
セカンドボンディングの際に、キャピラリＣがリード６の上面に対して５０°よりも大きい傾斜角度で移動されることにより、リード６の上面に対するワイヤ１５の進入角度、つまりワイヤ１５のステッチ部１７側の端部とリード６の上面とのなす角度βが５０°以上となっている。
そして、半導体装置１では、ステッチ部１７の長さ（ワイヤ１５とリード６との接触部分のワイヤ１５に沿う方向の長さ）Ｌが３３μｍ以上である。また、ステッチ部１７の上面とリード６の上面とのなす角度αが１５°以上である。
これにより、リード６の上面に対するワイヤ１５の進入角度が５０°以上であっても、ワイヤ１５におけるステッチ部１７の近傍にクラックを生じることなく、リード６に対するワイヤ１５の良好な接合が達成されている。また、ワイヤ１５の長さが４００μｍ以下であり、かつ、半導体チップ３の表面とリード６の上面との高低差が２００μｍ以上であっても、ワイヤ１５におけるステッチ部１７の近傍にクラックを生じることなく、リード６に対するワイヤ１５の良好な接合が達成されている。
なお、この実施形態の半導体装置１では、ＱＦＮ（Quad Flat Non-leaded Package）が適用されているが、この実施形態は、ＳＯＮ（Small Outlined Non-leaded Package）など、他の種類のノンリードパッケージが適用された半導体装置にも応用できる。
また、リードの端面と封止樹脂の側面とが面一に形成された、いわゆるシンギュレーションタイプに限らず、リードが封止樹脂の側面から突出するリードカットタイプのノンリードパッケージが適用された半導体装置に本実施形態を応用することもできる。
さらに、ノンリードパッケージに限らず、ＱＦＰ（Quad Flat Package）など、封止樹脂からリードが突出することによるアウターリードを有するパッケージが適用された半導体装置にも本実施形態を応用できる。
次に、本発明を、実施例および比較例に基づいて説明するが、本発明は、以下の実施例によって限定されるものではない。
１．実施例１
図１９に示すキャピラリを用いて、ノーマルボンディングにより、半導体チップの表面のパッドとリードとの間に、線径２５μｍの金ワイヤを架設した。図１９に示すキャピラリのＴ寸法は、１３０μｍあり、ＣＤ寸法は、５０μｍである。リードの上面に対するワイヤの進入角度は、５０°である。
そして、走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscope）を用いて、金ワイヤのリードとの接合部分（ステッチ部）を観察した。そのときのＳＥＭ画像を、図２０〜２２に示す。
図２０〜２２に示すように、この実施例１では、長さ３３μｍのステッチ部が形成され、そのステッチ部の近傍にクラックなどの欠陥を生じていないことが確認された。
２．実施例２
図２３に示すキャピラリを用いて、ノーマルボンディングにより、半導体チップの表面のパッドとリードとの間に、線径２５μｍの金ワイヤを架設した。図２３に示すキャピラリのＦＡ（Face Angle）角は、１５°である。リードの上面に対するワイヤの進入角度は、５０°である。
そして、走査型電子顕微鏡を用いて、金ワイヤのリードとの接合部分（ステッチ部）を観察した。そのときのＳＥＭ画像を、図２４，２５に示す。
図２４，２５に示すように、この実施例２では、その上面とリードの上面とのなす角度αが１５°であるステッチ部が形成され、そのステッチ部の近傍にクラックなどの欠陥を生じていないことが確認された。
３．比較例
図２６に示すキャピラリを用いて、ノーマルボンディングにより、半導体チップの表面のパッドとリードとの間に、線径２５μｍの金ワイヤを架設した。図２６に示すキャピラリのＦＡ（Face Angle）角は、１１°である。リードの上面に対するワイヤの進入角度は、５０°である。
そして、走査型電子顕微鏡を用いて、金ワイヤのリードとの接合部分（ステッチ部）を観察した。そのときのＳＥＭ画像を、図２７に示す。
図２７に示すように、この比較例では、ステッチ部の近傍にクラックが生じていることが確認された。
＜第３実施形態＞
図２８は、本発明の第３実施形態に係る半導体装置の模式的な平面図である。図２９は、図２８に示す半導体装置から半導体チップ、ワイヤおよび半田接合剤を省略した状態を示す模式的な平面図である。図３０は、図２８に示す半導体装置を切断線Ｂ−Ｂで切断したときの模式的な断面図である。なお、この実施形態の説明において、第１および第２実施形態の各部に相当する部分は、同一参照符号を用いることにする。
半導体装置１は、半導体チップ３をリードフレーム２とともに樹脂パッケージ４で封止した構造を有している。半導体装置１の外形は、扁平な直方体形状（この実施形態では、平面視正方形状の６面体）をなしている。
リードフレーム２は、銅（Ｃｕ）などの金属材料からなり、アイランド５とアイランド５の周囲に配置される４つのリード６とを備えている。
アイランド５は、平面視四角形状（この実施形態では、平面視正方形状）をなしている。アイランド５の下面は、樹脂パッケージ４の裏面で露出している。また、アイランド５には、その上面から掘り下がった２つ（一対）の溝状の凹部１０７が形成されている（図２９参照）。各凹部１０７は、断面半円形状に形成され、アイランド５の向かい合う２辺とそれぞれ平行に延びている。アイランド５の上面において、平面視で凹部１０７が形成されている部分を含む領域には、銀（Ａｇ）からなる薄膜１０８が形成されている（図２９参照）。具体的には、図２８に示すように、薄膜１０８は、アイランド５上に半導体チップ３が接合された状態で、アイランド５における半導体チップ３との対向部分とほぼ同じサイズに形成される。
リード６は、平面視で、アイランド５の４辺とそれぞれ対向する部分に配置されている。各リード６は、平面視三角形状に形成されている。各リード６の下面は、樹脂パッケージ４の裏面で露出し、配線基板（図示せず）との接続のための外部端子として機能する。
図３０に示すように、半導体チップ３は、機能素子が形成されている側の表面（デバイス形成面）を上方に向けた状態で、その裏面が導電性の半田接合剤１０９を介してアイランド５に接合（ダイボンディング）されている。半導体チップ３の裏面には、半田接合剤１０９と半導体チップ３との接着性を高めるための金属膜１１５が被着されている。金属膜１１５は、たとえば、Ａｕ（金）、Ｎｉ（ニッケル）、ＡｇおよびＡｕを半導体チップ３側からこの順に積層することにより形成される積層膜である。
半田接合剤１０９の周縁部、すなわち、半導体チップ３とアイランド５との接合部分の側方には、樹脂状に固化した固化フラックス１１０が付着している。
半導体チップ３の表面には、各リード６と対応して、パッド１４が配線層の一部を表面保護膜から露出させることにより形成されている。各パッド１４には、ボンディングワイヤ１５の一端が接合されている。ボンディングワイヤ１５の他端は、各リード６の上面に接合されている。これにより、半導体チップ３は、ボンディングワイヤ１５を介して、リード６と電気的に接続されている。
なお、切断線Ｂ−Ｂは、半導体チップ３の図２８における下端のパッド１４から延びるワイヤ１５と、図２８における右端のパッド１４の左隣のパッド１４から延びるワイヤ１５との両方に対して平行に延びている。切断線Ｂ−Ｂは、実際には、これらのワイヤ１５と重なっているのだが、これらのワイヤ１５を見やすくするため、これらのワイヤ１５から少しずれた位置に図示されている。
図３１Ａ〜３１Ｅは、図２８に示す半導体装置の製造工程を順に説明するための模式的な断面図である。なお、図３１Ａ〜３１Ｅでは、リード６およびボンディングワイヤ１５などの図示が省略されている。
まず、凹部１０７が形成されたアイランド５を備えるリードフレーム２が用意される。リードフレーム２は、たとえば、銅薄板をプレス加工および打ち抜き加工することにより形成される。そして、図３１Ａに示すように、めっき法またはスパッタ法により、アイランド５上に銀からなる薄膜１０８が形成される。このとき、凹部１０７の内面にも薄膜１０８が形成される。
次いで、図３１Ｂに示すように、凹部１０７内における薄膜１０８上に固体の半田からなる支持体１１３が配置される。支持体１１３は、平面視で凹部１０７とほぼ同形状に形成され、断面が円形状をなしている。
その後、図３１Ｃに示すように、支持体１１３にフラックス１１４が塗布される。フラックス１１４は、アイランド５の上面の全域に一括して塗布されてもよいし、支持体１１３における凹部１０７から露出した部分に選択的に塗布されてもよい。
次に、図３１Ｄに示すように、支持体１１３上に半導体チップ３が載置される。これにより、半導体チップ３が支持体１１３に支持される。
そして、たとえば、支持体１１３が鉛半田である場合、３４０℃の温度条件下で３０ｓｅｃの熱処理が行われることにより、図３１Ｅに示すように、支持体１１３が溶融し、その表面張力および濡れ性によって薄膜１０８が形成されている範囲で支持体１１３が拡がる。これにより、半導体チップ３とアイランド５との対向部分の隙間が溶融した支持体１１３（半田接合剤１０９）により埋め尽くされ、半導体チップ３とアイランド５との接合が達成される。また、このとき、フラックス１１４は、半導体チップ３の下面（金属膜１１５の表面）およびアイランド５の上面を洗浄しつつ、半導体チップ３の側方において凝集して固化し、固化フラックス１１０となる。
その後、半導体チップ３とリード６との間にボンディングワイヤ１５が架設され、アイランド５およびリード６の裏面のみが露出するように樹脂パッケージ４が形成されることにより、図２８〜３０に示す半導体装置１が得られる。
以上のように、熱処理時には、半田の有する表面張力および濡れ性によって、溶融した半田が半導体チップ３とアイランド５との間に拡がる。よって、半導体チップ３とアイランド５との接合にペースト状の接着剤を用いる方法とは異なり、アイランド５に対する半導体チップ３の接合時に、半導体チップ３に荷重を加える必要がない。半導体チップ３に荷重を加えないことにより、その荷重による半田の拡がりを防止することができる。また、支持体１１３の大きさ、形状および数を半導体チップ３のサイズに応じて変更することにより、半導体チップ３のサイズにかかわらず、半導体チップ３とアイランド５との間からの半田の大きなはみ出しを生じることなく、半導体チップ３とアイランド５とを接合することができる。よって、小サイズの半導体チップ３であっても、半田の拡がりに起因する種々の問題を生じることなく、アイランド５へのダイボンディングを達成することができる。
支持体１１３は、銀からなる薄膜１０８上に配置される。銀に対する半田の濡れ性が高いため、熱処理時に支持体１１３が溶融すると、その溶融した支持体１１３は、銀からなる薄膜１０８が形成されている範囲で拡がる。したがって、銀からなる薄膜１０８を形成することにより、支持体１１３の拡がりを制御することができ、半田の拡がりに起因する種々の問題が生じるのを確実に防止することができる。
また、アイランド５には、その上面から掘り下がった凹部１０７が形成され、支持体１１３は凹部１０７内に配置される。これにより、支持体１１３をアイランド５上に安定して配置することができる。
また、支持体１１３にフラックス１１４が塗布されるので、支持体１１３の表面が酸化されるのを防止することができるとともに、熱処理時における支持体１１３（半田）の濡れ性を向上させることができる。また、半導体チップ３およびアイランド５におけるフラックス１１４との接触部分がフラックス１１４の作用によって洗浄されるので、半導体チップ３とアイランド５との接着性を一層向上させることができる。
図３２は、アイランドおよび支持体の他の構成を示す斜視図である。
図３２に示すアイランド１２１は、図２８に示すアイランド５に代えて用いることができる。
アイランド１２１は、平面視四角形状をなしている。アイランド１２１には、その上面から半球状に掘り下がった３つの凹部１２２が形成されている。各凹部１２２は、それらを結ぶ線の内側が三角形となるように互いに間隔を空けて配置されている。
アイランド１２１の上面において、平面視で凹部１２２が形成されている部分を含む領域には、銀からなる薄膜１２３が形成されている。具体的には、薄膜１２３は、アイランド１２１上に半導体チップ３（図２８参照）が接合された状態で、アイランド１２１における半導体チップ３との対向部分とほぼ同じサイズに形成される。また、薄膜１２３は、各凹部１２２の内面にも形成されている。
凹部１２２内における薄膜１２３上には、支持体１２４が配置される。支持体１２４は、凹部１２２とほぼ同じ直径を有する球状に形成されている。
半導体チップ３が３つの支持体１２４上に載置され、熱処理が行われると、支持体１２４が溶融し、その表面張力および濡れ性によって薄膜１２３が形成されている範囲で支持体１２４（半田）が拡がる。これにより、半導体チップ３とアイランド１２１との対向部分の隙間が溶融した支持体１２４により埋め尽くされ、半導体チップ３とアイランド１２１との接合が達成される。
図３３は、アイランドおよび支持体のさらに他の構成を示す斜視図である。
図３３に示すアイランド１３１は、図２８に示すアイランド５に代えて用いることができる。
アイランド１３１は、平面視四角形状をなしている。アイランド１３１の上面には、銀からなる薄膜１３２が形成されている。具体的には、薄膜１３２は、アイランド１３１上に半導体チップ３（図２８参照）が接合された状態で、アイランド１３１における半導体チップ３との対向部分とほぼ同じサイズに形成される。
薄膜１３２上には、２つの支持体１３３が配置される。支持体１３３は、平面視細長板状（リボン状）に形成され、互いに間隔を空けて平行に延びている。
半導体チップ３が２つの支持体１３３上に載置され、熱処理が行われると、支持体１３３が溶融し、その表面張力および濡れ性によって薄膜１３２が形成されている範囲で支持体１３３（半田）が拡がる。これにより、半導体チップ３とアイランド１３１との対向部分の隙間が溶融した支持体１３３により埋め尽くされ、半導体チップ３とアイランド１３１との接合が達成される。
なお、半導体装置１として、樹脂パッケージの裏面からリードおよびアイランドの裏面が露出する、いわゆる表面実装型の半導体装置を例示したが、この実施形態は、樹脂パッケージの側方に向けてリードが延伸する樹脂封止型の半導体装置にも応用できる。すなわち、本実施形態は、アイランド上に半導体チップを接合した構造を有する半導体装置に応用できる。
本発明の実施形態について詳細に説明してきたが、これらは本発明の技術的内容を明らかにするために用いられた具体例に過ぎず、本発明はこれらの具体例に限定して解釈されるべきではなく、本発明の精神および範囲は添付の請求の範囲によってのみ限定される。
この出願は、２００９年９月１１日に日本国特許庁に提出された特願２００９−２１０７７６号と、２００９年９月１６日に日本国特許庁に提出された特願２００９−２１４９２５号とに対応しており、これらの出願の全開示はここに引用により組み込まれるものとする。
１ 半導体装置
３ 半導体チップ
５ アイランド
６ リード
１４ パッド
１５ ワイヤ
１６ ボール部
１７ ステッチ部
１０７ 凹部
１０８ 薄膜
１０９ 半田接合剤
１１０ 固化フラックス（フラックス）
１１３ 支持体
１１４ フラックス
１２１ アイランド
１２２ 凹部
１２３ 薄膜
１２４ 支持体
１３１ アイランド
１３２ 薄膜
１３３ 支持体

Claims (20)

  1. 半導体チップと、
    前記半導体チップの側方に配置されるリードと、
    一端および他端がそれぞれ前記半導体チップおよび前記リードに接合されて、前記半導体チップおよび前記リード上にそれぞれボール部および側面視楔状のステッチ部を有するワイヤと、
    前記半導体チップが上面に接合され、当該上面に凹部が形成されたアイランドと、
    前記半導体チップと前記アイランドの上面との間と、前記凹部とに充填され、前記半導体チップと前記アイランドとを接合させる接着層とを含む、半導体装置。
  2. 前記接着層は、銀を含む、請求項１に記載の半導体装置。
  3. 前記凹部は、前記アイランドの上面における所定位置を基準として、対称に構成されている、請求項１または２に記載の半導体装置。
  4. 前記凹部の断面は、湾曲している、請求項１〜３のいずれか一項に記載の半導体装置。
  5. 前記凹部は、断面半円形状の溝状である、請求項４に記載の半導体装置。
  6. 前記凹部は、半球状である、請求項４に記載の半導体装置。
  7. 前記アイランドは、平面視四角形状であり、
    前記凹部は、四角形状の前記アイランドの対向する２辺にそれぞれ沿って延びるように掘り下がった一対の溝状である、請求項１〜５のいずれか一項に記載の半導体装置。
  8. 前記凹部は、２つ以上設けられている、請求項１〜７のいずれか一項に記載の半導体装置。
  9. １つの前記リードに、複数の前記ワイヤが接合されている、請求項１〜８のいずれか一項に記載の半導体装置。
  10. 平面視四角形状に形成され、前記アイランドおよび前記リードを封止した樹脂パッケージを含み、
    前記アイランドは、平面視で、前記樹脂パッケージの各辺に対して傾斜する４辺を有する四角形状に形成されている、請求項１〜９のいずれか一項に記載の半導体装置。
  11. 前記リードは、平面視で、前記アイランドの各辺と対向する部分に１つずつ配置され、当該辺と平行な辺を有する、請求項１０に記載の半導体装置。
  12. 前記接着層は、前記半導体チップにおいて前記アイランドに対向する部分の全体に亘って形成されている、請求項１〜１１のいずれか一項に記載の半導体装置。
  13. 前記リードに対する前記ワイヤの進入角度が５０°以上である、請求項１〜１２のいずれか一項に記載の半導体装置。
  14. 前記ステッチ部の長さが３３μｍ以上である、請求項１３に記載の半導体装置。
  15. 前記ワイヤの長さが４００μｍ以下であり、
    前記半導体チップにおける前記ボール部の接合部分と前記リードにおける前記ステッチ部の接合部分との高低差が２００μｍ以上である、請求項１４に記載の半導体装置。
  16. 前記ステッチ部の上面と前記リードの上面とのなす角度が１５°以上である、請求項１５に記載の半導体装置。
  17. 前記接着層は、半田からなる半田接合剤を含む、請求項１〜１６のいずれか一項に記載の半導体装置。
  18. 前記半田接合剤には、フラックスが付着している、請求項１７に記載の半導体装置。
  19. 前記接着層は、前記半導体チップにおいて前記アイランドに接合される面に形成される金属膜を含む、請求項１〜１８のいずれか一項に記載の半導体装置。
  20. 前記金属膜は、金、ニッケルおよび銀を積層することにより形成される積層膜である、請求項１９に記載の半導体装置。
JP2011530893A 2009-09-11 2010-09-10 半導体装置およびその製造方法 Active JP5629264B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011530893A JP5629264B2 (ja) 2009-09-11 2010-09-10 半導体装置およびその製造方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2009210776 2009-09-11
JP2009210776 2009-09-11
JP2009214925 2009-09-16
JP2009214925 2009-09-16
JP2011530893A JP5629264B2 (ja) 2009-09-11 2010-09-10 半導体装置およびその製造方法
PCT/JP2010/065652 WO2011030867A1 (ja) 2009-09-11 2010-09-10 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2014204019A Division JP6035656B2 (ja) 2009-09-11 2014-10-02 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2011030867A1 JPWO2011030867A1 (ja) 2013-02-07
JP5629264B2 true JP5629264B2 (ja) 2014-11-19

Family

ID=43732535

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2011530893A Active JP5629264B2 (ja) 2009-09-11 2010-09-10 半導体装置およびその製造方法
JP2014204019A Active JP6035656B2 (ja) 2009-09-11 2014-10-02 半導体装置およびその製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2014204019A Active JP6035656B2 (ja) 2009-09-11 2014-10-02 半導体装置およびその製造方法

Country Status (5)

Country Link
US (4) US9293435B2 (ja)
JP (2) JP5629264B2 (ja)
CN (1) CN102484083A (ja)
TW (1) TWI573235B (ja)
WO (1) WO2011030867A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5464825B2 (ja) * 2008-07-23 2014-04-09 ローム株式会社 Ｌｅｄモジュール
JP6002461B2 (ja) * 2011-08-26 2016-10-05 ローム株式会社 半導体装置および電子デバイス
US20130093072A1 (en) * 2011-10-13 2013-04-18 Stmicroelectronics Pte Ltd. Leadframe pad design with enhanced robustness to die crack failure
KR101884234B1 (ko) * 2011-10-24 2018-08-30 엘지이노텍 주식회사 스테핑 모터의 피드백 루프제어 구조
JP6825660B2 (ja) * 2013-07-31 2021-02-03 日亜化学工業株式会社 リードフレーム、樹脂付きリードフレーム、樹脂パッケージ、発光装置及び樹脂パッケージの製造方法
US9269690B2 (en) * 2013-12-06 2016-02-23 Nxp B.V. Packaged semiconductor device with interior polygonal pads
JP6986385B2 (ja) * 2016-08-22 2021-12-22 ローム株式会社 半導体装置、半導体装置の実装構造

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319830A (ja) * 2003-04-17 2004-11-11 Sony Corp 電子部品、その実装基材、電子部品装置及び電子部品の製造方法
JP2008041999A (ja) * 2006-08-08 2008-02-21 Nec Electronics Corp 半導体装置およびその製造方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5521106A (en) * 1978-07-31 1980-02-15 Nec Home Electronics Ltd Method of forming ohmic electrode
JPS5596666A (en) * 1979-01-18 1980-07-23 Mitsubishi Electric Corp Method of fabricating semiconductor device substrate
JPS5615074U (ja) * 1979-07-13 1981-02-09
JPS5615074A (en) 1979-07-19 1981-02-13 Pioneer Electronic Corp Semiconductor device
US4415115A (en) * 1981-06-08 1983-11-15 Motorola, Inc. Bonding means and method
JPS61168927A (ja) * 1985-01-22 1986-07-30 Toshiba Corp ハイブリツド集積回路装置
JPH0372641A (ja) * 1989-05-09 1991-03-27 Citizen Watch Co Ltd Ｉｃ実装構造及びその実装方法
JPH0364033A (ja) * 1989-08-02 1991-03-19 Hitachi Ltd 半導体装置およびその製造に用いるリードフレーム
JPH04155854A (ja) * 1990-10-19 1992-05-28 Hitachi Ltd 半導体集積回路装置およびそれに用いるリードフレーム
CH686325A5 (de) * 1992-11-27 1996-02-29 Esec Sempac Sa Elektronikmodul und Chip-Karte.
JP2823454B2 (ja) * 1992-12-03 1998-11-11 株式会社東芝 ワイヤボンディング装置
JP2536431B2 (ja) * 1993-09-30 1996-09-18 日本電気株式会社 半導体装置
US5421503A (en) * 1994-08-24 1995-06-06 Kulicke And Soffa Investments, Inc. Fine pitch capillary bonding tool
JPH0992776A (ja) * 1995-09-28 1997-04-04 Mitsubishi Electric Corp リードフレームおよび半導体装置
TW335526B (en) * 1996-07-15 1998-07-01 Matsushita Electron Co Ltd A semiconductor and the manufacturing method
US5907769A (en) * 1996-12-30 1999-05-25 Micron Technology, Inc. Leads under chip in conventional IC package
JPH1167809A (ja) * 1997-08-26 1999-03-09 Sanyo Electric Co Ltd 半導体装置
JPH11111750A (ja) * 1997-09-30 1999-04-23 Sanyo Electric Co Ltd 半導体装置
TW424027B (en) * 1998-01-15 2001-03-01 Esec Sa Method of making wire connections of predetermined shaped
JP2000091372A (ja) * 1998-09-11 2000-03-31 Matsushita Electronics Industry Corp 電子部品及びそのワイヤボンディングに使用するキャピラリ
JP2001230360A (ja) * 2000-02-18 2001-08-24 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3802821B2 (ja) 2002-02-22 2006-07-26 新日本無線株式会社 電子部品のリード切断方法
JP2004207292A (ja) 2002-12-24 2004-07-22 Seiko Epson Corp ワイヤボンディング方法、半導体装置及びその製造方法、回路基板並びに電子機器
JP2007073763A (ja) * 2005-09-07 2007-03-22 Renesas Technology Corp 半導体装置およびその製造方法
JP4980600B2 (ja) * 2005-09-27 2012-07-18 旭化成エレクトロニクス株式会社 磁気センサ
JP4738983B2 (ja) * 2005-11-08 2011-08-03 ローム株式会社 半導体装置
KR100888885B1 (ko) * 2007-04-19 2009-03-17 삼성전자주식회사 리드프레임 및 이를 갖는 반도체 장치
JP2008294172A (ja) * 2007-05-24 2008-12-04 Panasonic Corp リードフレームおよび半導体装置ならびに半導体装置の製造方法
TWI506710B (zh) * 2009-09-09 2015-11-01 Renesas Electronics Corp 半導體裝置之製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004319830A (ja) * 2003-04-17 2004-11-11 Sony Corp 電子部品、その実装基材、電子部品装置及び電子部品の製造方法
JP2008041999A (ja) * 2006-08-08 2008-02-21 Nec Electronics Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20170084569A1 (en) 2017-03-23
US9543239B2 (en) 2017-01-10
JPWO2011030867A1 (ja) 2013-02-07
US20160181186A1 (en) 2016-06-23
TWI573235B (zh) 2017-03-01
JP6035656B2 (ja) 2016-11-30
US20180068972A1 (en) 2018-03-08
US9293435B2 (en) 2016-03-22
JP2015026857A (ja) 2015-02-05
TW201125088A (en) 2011-07-16
US9837373B2 (en) 2017-12-05
WO2011030867A1 (ja) 2011-03-17
US20120168946A1 (en) 2012-07-05
CN102484083A (zh) 2012-05-30

Similar Documents

Publication Publication Date Title
JP6035656B2 (ja) 半導体装置およびその製造方法
KR100470897B1 (ko) 듀얼 다이 패키지 제조 방법
TWI421998B (zh) Semiconductor device, lead frame and semiconductor device manufacturing method
JP6121692B2 (ja) 半導体装置およびその製造方法
TWI291756B (en) Low cost lead-free preplated leadframe having improved adhesion and solderability
JPH11307675A (ja) 樹脂封止型半導体装置及びその製造方法
JP2014220439A (ja) 半導体装置の製造方法および半導体装置
JP3663295B2 (ja) チップスケールパッケージ
US8786084B2 (en) Semiconductor package and method of forming
JP2007134395A (ja) 半導体装置
JP2004228166A (ja) 半導体装置及びその製造方法
JP2014082385A (ja) 半導体装置の製造方法および半導体装置
JP2018137342A (ja) 半導体装置及びその製造方法
JP5420737B2 (ja) 半導体装置の製造方法
JP4066050B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2007073763A (ja) 半導体装置およびその製造方法
JP3923379B2 (ja) 半導体装置
JP2019145625A (ja) 半導体装置
JP2000049272A (ja) リードフレーム及びそれを用いた半導体装置の製造方法並びに半導体装置
JP2006216993A (ja) 樹脂封止型半導体装置
CN106486452B (zh) 半导体装置
JP2002164496A (ja) 半導体装置およびその製造方法
JP2012023204A (ja) 半導体装置およびその製造方法
JP2020188078A (ja) 半導体装置
JP2023167778A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140918

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141003

R150 Certificate of patent or registration of utility model

Ref document number: 5629264

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250